KR100486501B1 - 전계방출 디스플레이의 고전압 인가 장치 및 방법 - Google Patents

Abstract

본 발명은 전계방출 디스플레이에 관한 것으로, 특히 블랭킹 시간을 이용하여 애노드 전압을 펄스로 인가하여 스페이서 표면의 양전하를 중화시켜 스페이서 전극에 전계가 왜곡되거나 아킹(arcing)의 발생을 방지하는데 적당하도록 한 전계방출 디스플레이의 고전압 인가 장치 및 방법에 관한 것이다. 종래 전계방출 디스플레이의 구동방법은 애노드에 고전압이 지속적으로 인가되기 때문에 아킹이 발생하며, 스페이서에 전하가 충전되어 빔을 왜곡시켜 화질 및 신뢰성을 저하시킬 뿐만 아니라 화면 상에서 스페이서들이 가시화되는 심각한 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 제어 신호에 의해 제 1고전압과 상기 제 1고전압보다 높은 제 2고전압 중 하나를 선택적으로 출력할 수 있는 고전압 전원부와; 액티브 시간 동안 상기 제 2고전압을 출력하고, 블랭킹 시간 중 선택된 일부에서 상기 제 1고전압을 출력하도록 하는 제어 신호를 상기 고전압 전원에 제공하는 고전압 제어부를 포함하는 전계 방출 디스플레이 고전압 인가 장치 및 이를 이용한 고전압 인가 방법을 제공하는 것으로 전계 방출 소자의 스페이서 전극에 축적된 전하를 중화시켜 빔의 왜곡이나 아킹을 방지하여 디스플레이 품질을 향상시킬 수 있는 효과가 있다.

Description

전계방출 디스플레이의 고전압 인가 장치 및 방법{HIGH VOLTAGE SUPPLY APPARATUS FOR FIELD EMISSION DISPLAY AND METHOD THEREOF}

본 발명은 전계방출 디스플레이에 관한 것으로, 특히 블랭킹 시간을 이용하여 애노드 전압을 펄스로 인가하여 스페이서 표면의 양전하를 중화시켜 스페이서 전극에 전계가 왜곡되거나 아킹(arcing)의 발생을 방지하는데 적당하도록 한 전계방출 디스플레이의 고전압 인가 장치 및 방법에 관한 것이다.

종래 전계방출 디스플레이는 애노드 전극에 인가되는 고전압으로 인해 아킹이 발생하거나, 스페이서에 전하가 축적되어 빔을 왜곡시키는 현상이 발생한다.

상기 아킹이나 스페이서에 전하가 축적되는 현상으로 인해 빔이 왜곡되면 화질의 저하 및 표시의 신뢰성이 저하되는 문제점이 발생하며, 이와 같은 종래 전계방출 디스플레이 및 그 동작에서의 문제점을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 일반적인 전계방출 디스플레이의 단면도로서, 이에 도시한 바와 같이 하판유리(1)의 상부일부에 위치하며 전계방출 구조를 가지는 캐소드전극(2)과; 이 위치하며, 그 캐소드전극(2)의 사이에 위치하는 절연층(3)과; 상기 캐소드전극(2) 및 절연층(3) 상에 위치하는 게이트전극(4)과; 상기 하판유리(1)와 상판유리(8)의 이격되는 공간을 지지하는 스페이서(5)와; 상기 상판유리(8)의 저면에 위치하는 애노드전극(7)과; 상기 애노드전극(7)의 저면에 위치하는 형광체층(6)으로 구성된다.

이와 같은 구성에서 캐소드전극(2)과 게이트전극(4)의 전압차에 의해 방출되는 전자가 고전압이 인가되는 애노드전극(7)에 의해 형광체층(R, G, B)(6)으로 방출되어, 그 형광체층(6)을 여기시킴으로써, 발광하게 된다.

상기 캐소드전극(4)은 스캔전극이라고도 하며, 상기 스페이서(5)와는 평행하게 위치한다.

상기 스페이서(5)는 캐소드전극(2)과 애노드전극(7)의 사이거리를 일정하게 유지시켜 주는 역할을 한다.

또한, 상기 캐소드전극(2)에서 방출된 전자의 일부는 상기 형광체층(6)에 도달하지 않고, 스페이서(5)에 충전되며, 다시 스페이서(5)를 구성하는 물질에 의해 이차로 전자를 방출시켜 전자빔이 왜곡되거나 아킹현상의 원인이된다.

이처럼, 스페이서(5)에 충전된 전자는 전계를 왜곡시켜 화면상에 노이즈가 표시되는 원인이되며, 상기 캐소드전극(2)에서 방출된 전자의 방향을 스페이서 쪽으로 바꾸는 역할을 하기 때문에 화면상에서 스페이서(5)의 위치가 눈으로 확인 되는 등 표시상태를 열화시키는 원인이된다.

도2는 일반적인 전계방출 디스플레이의 구조도로서, 이에 도시한 바와 같이 상기 캐소드전극(2)에 스캔전압을 인가하는 스캔전극(scan)과, 게이트전극(4)에 데이터 전압을 인가하는 데이터 전극과, 애노드전극(7)에 고전압을 인가하는 고전압단자를 포함하여 구성된다.

상기 구성에서 스캔전극과 데이터전극에 인가되는 전압에 의해 각 픽셀의 구동순서가 정해진다.

도3은 종래 전계방출 디스플레이의 주사방향 및 순서를 나타낸 평면 모식도로서, 이에 도시한 바와 같이 각 스페이서(5)에 의해 분리되는 캐소드전극(2)의 영역을 t1~t5라고 하면, t1에서 순서대로 구동되어 마지막 t5까지 순차적으로 구동된다.

이때 스캔방향은 각 영역(t1~t5)에서 변화되지 않는다.

상기와 같은 구동방식을 사용하는 경우, 스페이서(5)의 상측에 가장 인접하여 위치하는 캐소드전극(2)이 구동된 후, 그 스페이서(5)의 하측에 가장 인접하여 위치하는 캐소드전극(2)이 구동되며, 이는 스페이서(5)에 전자를 충전하고, 그 충전된 전하에 의해 전계가 왜곡될 수 있다.

도4는 종래 각 스캔전극에 스캔전압이 인가되는 타이밍도로서, 이에 도시한 바와 같이 각 스캔전극(S1~Sn)에는 순차적으로 저전위의 스캔 펄스(scan pulse)가 인가된다.

이때, 상기 도4에서 SP-2, SP-1은 각각 스페이서의 상측으로 두번째와 가장 인접하게 위치하는 캐소드전극을 표시하는 기호이며, SP+1, SP+2는 각각 스페이서의 하측으로 가장 인접하게 위치하는 캐소드전극과 두번째로 인접하게 위치하는 캐소드전극을 표시하는 기호이다.

즉, 상기 SP-1과 SP+1의 사이, 즉 도면부호 S2와 S3의 사이에 스페이서가 위치하게 된다.

도 5는 종래 고전압 구동 장치의 회로 구성 및 애노드 전압 파형도로서, 도시한 바와 같이, 데이터 신호들과 스캔 신호 발생들을 제어하기위한 타이밍 신호를 발생하는 타이밍 제어기(10)와; 상기 타이밍 제어기(10)의 신호에 따라 표시 데이터 내용을 저장 및 출력하는 메모리 & 버퍼(11)와; 상기 메모리 & 버퍼(11)의 출력 데이터를 적절한 출력 신호로 변환하여 출력하는 데이터 구동 IC(12)와; 상기 타이밍 제어기(10)의 타이밍 신호 및 데이터 입력 신호와 클럭 신호를 받아 스캔 펄스를 생성하는 스캔 펄스 쉬프트 레지스터(13)와; 상기 스캔 펄스 쉬프트 레지스터(13)의 출력 신호를 받아 적절한 수준의 스캔 신호로 변환하는 스캔 구동 IC(14)와; 구동용 고전압을 제공하는 고전압 전원(16)과; 상기 데이터 구동 IC(12)의 신호와 스캔 구동 IC(14)의 신호를 이용하고, 상기 고전압 전원(16)의 출력 전압을 이용하여 원하는 위치에 원하는 색상의 화면을 출력하는 전계 방출 디스플레이 패널(15)로 이루어진다.

상기 구성된 일반적인 전계 발광 디스플레이의 구성 및 동작은 일반적인 것이므로 구체적인 설명은 피하도록 한다.

상기 데이터 구동 IC(12)의 데이터 신호는 스캔 구동 IC(14)의 출력펄스와 동기되어 펄스 폭에 맞추어 변화하면서 해당하는 패널의 스캔 라인에 연결된 셀들을 발광 시키는데, 이때 사용되는 고전압은 도시된 고전압 출력 파형도와 같이 직류 전압 10kV 정도가 연속 출력된다.

이러한 단순한 고전압의 연속 출력은 애노드에 지속적으로 제공되기 때문에 전계 방출 소자의 스페이서에 전하들을 지속적으로 충전하게 되고, 이는 빔을 왜곡시키며 아킹을 발생시키게 된다.

상기한 바와 같이 종래 전계방출 디스플레이의 구동방법은 애노드에 고전압이 지속적으로 인가되기 때문에 아킹이 발생하며, 스페이서에 전하가 충전되어 빔을 왜곡시켜 화질 및 신뢰성을 저하시킬 뿐만 아니라 화면 상에서 스페이서들이 가시화되는 심각한 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 일정한 주기의 데드(dead) 시간 혹은 블랭킹(blanking) 시간마다 해당 데드 시간 또는 블랭킹 시간 내에 최대 전압 이하의 고전압을 애노드에 가하는 것으로 스페이서 전극을 중화시키는 전계방출 디스플레이의 고전압 인가 장치 및 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 전계 방출 디스플레이에 고전압을 제공하는 고전압 인가 장치에 있어서, 제 1고전압과 상기 제 1고전압보다 높은 제 2고전압 발생 수단을 구비하고 외부 제어 신호에 의해 상기 전압들 중 하나를 선택적으로 출력할 수 있는 고전압 전원부와; 데이터 입력 신호와 블랭킹 신호를 이용하여 액티브 시간 동안 상기 제 2고전압을 출력하고, 블랭킹 시간 중 선택된 시간동안 상기 제 1고전압을 출력하도록 하는 제어 신호를 상기 고전압 전원에 제공하는 고전압 제어부를 더 구비하는 것을 특징으로 한다.

이하, 상기와 같이 구성되는 본 발명 전계방출 전계방출 디스플레이의 고전압 인가 장치 및 방법의 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 6은 본 발명을 구현하기위한 고전압 인가장치 일실시예의 회로 구성을 간략히 나타낸 것으로, 이에 도시한 바와 같이, 제 1고전압 6kV와 제 2고전압 10kV를 이용하여 제 1고전압을 중간 전압으로 사용하고 제 2고전압을 최대값으로 사용하도록 구성된 것이다. 즉, 제어 회로를 이용하여 입력되는 펄스 신호를 증폭하고, 스위치로 사용되는 트랜지스터들을 조합하는 것으로 전압을 출력단자로 출력한다. 상기 제어 회로는 이후 실시예들을 통해 상세히 설명하도록 한다.

상기 입력되는 펄스는 블랭킹 시간 및 데드 시간 중에 입력되어 실제 표시에는 영향을 주지 않는다.

상기 출력 단자와 접지 단자 사이의 출력은 도시된 바와 같이 펄스 형태를 가지며, 실제 표시되는 액티브 시간에는 최대 전압이 출력되며, 블랭킹 시간 중 중간 전압이 출력된다. 즉, 중간 전압은 블랭킹 시간 내에 출력되어 일시적으로 스페이서에 가해지는 전압을 낮추어 축적되는 전하들을 중화시킨다.

상기 회로를 다른 방법으로 구성할 수 있는데, 이를 도 7을 참조하여 살펴보도록 한다.

도 7a는 고전압 발생부들과 스위치들로 이루어져 있으며, 이러한 스위치는 상기 도 6과 같은 제어 회로가 외부 펄스를 이용하여 조작하여 출력 전압을 결정하게 된다.

도시한 바와 같이, 6kV를 기본으로 출력할 수 있으며, 스위치 조작에 의해 4kV의 전압을 더 증폭하여 출력할 수 있도록 되어 있다. 즉, 6kV와 10kV를 선택적으로 출력할 수 있다.

도 7b 역시 고전압 발생부들과 스위치로 이루어져 있으며 도 7a보다 더 간단한 구조로 되어 있다. 이러한 스위치들 역시 제어 회로가 외부 펄스를 이용하여 조작되며, 이를 통해 출력 전압이 6kV또는 10kV로 선택될 수 있다.

전술한 방법들 외에도 다수의 전원들을 이용하는 방법을 포함한 많은 유사한 방법들이 가능하며, 이러한 모든 구체적인 구조들은 본 발명에 포괄된다는 것이 유의하기 바란다.

도 8은 본 발명 일 실시예의 회로 구성 및 애노드 전압 파형도를 도시한 것으로, 회로 구성은 종래와 유사하게 되어 있으나, 고전압 전원부(106)가 전술한 바와 같은 다수의 전압을 출력할 수 있도록 변경되었으며, 이를 제어하기위한 고전압 제어부(점선)가 더 추가되었다는 점이 상이하다.

도시된 타이밍 제어기(100), 메모리 & 버퍼(101), 스캔 펄스 쉬프트레지스터(103)를 비롯하여, 이들의 데이터와 스캔 신호를 패널(105)에 제공하기에 적합하게 변환해 주는 구동 IC들(102, 104)은 공지된 기술이며, 본 발명은 고전압을 이용하여 패널을 구동하는 모든 구성에 적용될 수 있다. 따라서, 본 발명의 명료한 설명을 위해 공지된 기술의 내용은 구체적으로 다루지 않도록 한다.

본 발명을 구현하기 위해서는 상이한 전압을 출력할 수 있는 고전압 전원부(106)를 이용하며, 상기 고전압 전원부(106)에 제공되어 출력되는 전압을 조정할 수 있는 제어 펄스를 생성하는 고전압 제어부(점선)가 필요하다. 상기 고전압 제어부(점선)와 상기 고전압 전원부(106)를 합친 것이 도 6에 도시된 본 발명의 개념 블럭도이다.

이는 여러가지 방법으로 변형이 가능한데, 상기 고전압 전원부(106)와 상기 고전압 제어부를 도시한 바와 같이 분리할 수도 있으며, 고전압 전원부(106)에서 애노드로 제공하는 전압을 제어하는 제어부라는 측면 때문에 이를 하나의 전원부로 고려할 수도 있다는 것이 유의한다.

상기 고전압 제어부는 스캔신호의 데드 시간들이나 블랭킹 시간들 중 설계시 설정된 일부 시간들을 선택하여 펄스 신호를 생성하도록 한다.

여기서는 스캔 펄스의 데이터 입력 신호를 받아 입력 신호에 따른 연속 신호를 얻기위해 쉬프트 레지스터(110)로 보내고, 그 출력 신호와 외부 수평 블랭킹 신호(H 블랭킹)를 연산한 후 연산 결과를 H.V(고전압) 펄스 전압 제어 회로부(112)에 인가하는 것으로 펄스 제어 신호를 생성할 수 있다. 이러한 펄스 제어 신호는 고전압 전원부(106)에 제공되어 고전압 펄스가 출력되는데, 이는 스캔라인의 데드 시간 중에 실시될 수 있으며, 스캔이 완료된 이후에 사용될 수 있다. 즉, 일반적인 화면 표시 시간인 액티브 시간에는 사용되지 않도록 하여 화질 손상을 방지하며, 이러한 데드 시간이나 블랭킹 시간 중에 상기 생성된 펄스를 이용하여 상기 패널(105)의 애노드에 가해지는 전압을 낮추게 된다.

순간적이지만 낮아진 전압에 의해 스페이서에 축적된 전하가 중화될 수 있다.

즉, 도시한 애노드 제공 전압 파형도와 같이 순간적으로 6~8kV로 전압이 낮아지는 것을 볼 수 있으며, 이는 데드 시간이나 블랭킹 시간에 속한다.

당연하게도 이러한 순간적인 전압 강하는 매 데드 시간 혹은 블랭킹 시간 중에 사용될 수 있지만, 소정의 간격을 가진 데드 시간 혹은 블랭킹 시간에만 사용될 수도 있다.

도 9는 도 8과 유사하며, 단순히 전압 펄스를 생성하는 판단 기준을 변경하기위해 회로 구성을 변경한 것에 지나지 않는다.

다른 부분들은 유사하며, 스캔 펄스 데이터를 OR 회로(113)에 인가하는 것으로 이들을 조합한 신호와 외부 수평 블랭킹 신호(H 블랭킹)를 연산회로(111)를 통해 연산 출력을 생성한다는 것이 상이하다. 상기 생성된 연산 출력은 H.V 펄스 전압 제어 회로부(112)에 의해 적절한 제어 펄스 신호로 증폭된 후 상기 고전압 전원(106)에 인가된다.

상기 OR 회로(113)를 이용하는 것으로 설계자가 원하는 스캔신호들 사이(데드 시간)에 낮은 고전압(6~8kV)을 가할 수 있도록 한다.

도 10 역시 도 8과 유사하며, 연산 회로(111)에서 직접 스캔 펄스 데이터와 외부 수직 블랭킹 신호(V 블랭킹)를 받아 매 프레임 신호(한 주기의 스캔 신호)마다 제어 펄스를 생성하게 된다.

전술한 방법들은 사용자가 원하는 간격으로 스캔 라인 신호 사이의 데드 시간에 고전압 펄스 신호를 생성하여 애노드에 최대 전압보다 낮은 전압을 순간적으로 제공하기 위한 것이다.

이러한 낮은 고전압의 제공은 스페이서 충전에의한 빔 왜곡을 방지하고 아킹을 제거할 수 있다. 즉, 스페이서 주변의 스캔 전극이 구동되는 경우 스페이서에 의해 왜곡된 전계가 스캔 라인 전자의 방향을 바꾸거나 다음번 스캔전극에 중첩되어 왜곡된 전계 영향이 다음 스캔에 영향을 미치지 않도록 하기위해 적절한 간격을 두고 애노드 전극에 펄스를 가해 스페이서에 충전된 전하를 중화시키는 것이다.

이를 상기 실시예들의 각부에 걸리는 전압 파형도를 통해 다시한번 정리하도록 한다.

도 11은 매 스캔라인 마다 애노드 전압 펄스가 발생하도록 하는 것으로 도 9의 실시예를 참조하면서 파형도를 보도록 한다.

도시된 바와 같이, 출력되는 애노드 전극의 파형(HV)은 쉬프트 레지스터 출력 파형에 따라 매번 발생하는데, 이는 블랭킹 신호(H 블랭킹 신호)의 발생 시간 내에서 실시되고, 스캔 라인이 동작하여 화면에 영상이 출력되는 액티브 시간 동안에는 최대 전압이 제공되므로 실제 구동에는 영향이 없다.

도 12는 블랭킹 신호 중 원하는 신호에서만 파형이 발생하도록 설정한 것으로 스캔 펄스 데이터들을 조합하는 OR 회로의 출력을 조절하는 것으로 펄스 발생 빈도를 조절할 수 있다(도 9 참조).

먼저, 블랭킹 신호 파형은 일정한 주기로 연속하여 발생하지만, 스캔 펄스 데이터들을 조합한 OR 회로의 출력이 2개의 블랭킹 신호가 발생할때 신호 펄스가 한번 발생하는 빈도라면, 이들을 연산한 제어 펄스에 의한 고전압 펄스 파형(HV)은 도시된 바와 같이 블랭킹 신호가 2번 발생할때 한번 나타나게 된다.

도 13 역시 도 12와 유사하나, OR 회로의 출력이 4개의 블랭킹 신호가 발생할때 신호 펄스가 한번 발생하는 빈도이므로, 애노드에 인가되는 고전압 펄스 파형(HV) 역시 블랭킹 신호가 4번 발생할때 한번 나타나게된다.

도 14는 한 주기의 스캔이 완료된 후 스캔 데이터 출력 신호와 블랭킹 신호(V 블랭킹 신호)를 이용하여 하나의 프레임이 끝난 후 애노드에 인가되는 고전압 펄스가 발생하게 된다.

이를 조금 더 변형하면 소정의 프레임이 지난 후 고전압 펄스가 한번 발생하는 식으로 구성할 수도 있다.

상기한 바와 같이 본 발명은 스캔 데이터와 블랭킹 신호를 적절히 연산하는 것으로 일정한 주기의 데드 시간 혹은 블랭킹 시간마다 해당 데드 시간 또는 블랭킹 시간 내에 최대 전압 이하의 고전압을 순간적으로 애노드에 가하도록 함으로써, 전계 방출 소자의 스페이서 전극에 축적된 전하를 중화시켜 빔의 왜곡이나 아킹을 방지하여 디스플레이 품질을 향상시킬 수 있는 효과가 있다.

도1은 일반적인 전계방출 디스플레이의 단면도.

도2는 일반적인 전계방출 디스플레이의 평면도.

도3은 종래 전계방출 디스플레이의 주사방향 및 순서를 나타낸 평면 모식도.

도4는 종래 각 스캔전극(scan)에 스캔전압이 인가되는 타이밍도.

도5는 종래 고전압 구동 장치의 회로 구성 및 애노드 전압 파형도.

도6은 본 발명을 구현하기 위한 고전압 구동 회로 및 애노드 전압 파형도.

도7은 본 발명을 구현하기 위한 고전압 구동 회로의 다른 실시예들.

도8는 본 발명 일 실시예의 회로 구성 및 애노드 전압 파형도.

도9는 본 발명 다른 실시예의 회로 구성 및 애노드 전압 파형도.

도10은 본 발명 또다른 실시예의 회로 구성 및 애노드 전압 파형도.

도 11은 본 발명 일 실시예의 각부 파형도.

도 12는 본 발명 다른 실시예의 각부 파형도.

도 13은 본 발명 또다른 실시예의 각부 파형도.

도 14는 본 발명 또다른 실시예의 각부 파형도.

*도면의 주요 부분에 대한 부호의 설명*

100: 타이밍 제어기 101: 메모리 & 버퍼

102: 데이터 구동 IC 103: 스캔 펄스 쉬프트 레지스터

104: 스캔 구동 IC 105: 패널

106: 고전압 전원 110: 쉬프트 레지스터 회로

111: 연산 회로 112: H.V 펄스 전압 제어 회로부

113: OR 회로

Claims (5)

1. 제 1고전압과 상기 제 1고전압보다 높은 제 2고전압 발생 수단을 구비하고 외부 제어 신호에 의해 상기 전압들 중 하나를 선택적으로 출력할 수 있는 고전압 전원부와;

   데이터 입력 신호와 블랭킹 신호를 이용하여 액티브 시간 동안 상기 제 2고전압을 출력하고, 블랭킹 시간 중 선택된 시간동안 상기 제 1고전압을 출력하도록 하는 제어 신호를 상기 고전압 전원에 제공하는 고전압 제어부를 더 구비하는 것을 특징으로 하는 전계방출 디스플레이의 고전압 인가 장치.
2. 제 1항에 있어서, 상기 고전압 제어부는 스캔 데이터 입력 신호를 받아들여 순차적인 신호를 발생시키는 쉬프트 레지스터회로와; 상기 쉬프트 레지스터의 출력과 외부 블랭킹 신호를 연산하여 그 결과를 출력하는 연산 회로와; 상기 연산 회로의 결과 신호를 이용하여 상기 제 1고전압과 제 2고전압 중 어떤 것을 출력할 것인지를 제어하는 제어 펄스를 상기 고전압 전원부에 제공하는 H.V 펄스 전압 제어 회로부를 더 포함하는 것을 특징으로 하는 전계방출 디스플레이의 고전압 인가 장치.
3. 제 1항에 있어서, 상기 고전압 제어부는 다수의 스캔 펄스 데이터를 조합하여 원하는 출력 주기 신호를 생성하는 OR 연산 회로와; 상기 OR 연산 회로의 출력과 외부 블랭킹 신호를 연산하여 그 결과를 출력하는 연산 회로와; 상기 연산 회로의 결과 신호를 이용하여 상기 제 1고전압과 제 2고전압 중 어떤 것을 출력할 것인지를 제어하는 제어 펄스를 상기 고전압 전원부에 제공하는 H.V 펄스 전압 제어 회로부를 더 포함하는 것을 특징으로 하는 전계방출 디스플레이의 고전압 인가 장치.
4. 제 1항에 있어서, 상기 고전압 제어부는 스캔 데이터 출력 신호와 블랭킹 신호를 연산하는 연산 회로와; 상기 연산 회로의 결과 신호를 이용하여 상기 제 1고전압과 제 2고전압 중 어떤 것을 출력할 것인지를 제어하는 제어 펄스를 상기 고전압 전원부에 제공하는 H.V 펄스 전압 제어 회로부를 더 포함하는 것을 특징으로 하는 전계방출 디스플레이의 고전압 인가 장치.
5. 다수의 고전압을 선택적으로 출력할 수 있는 고전압 전원부를 이용하여 전계 방출 디스플레이에 고전압을 제공하는 고전압 인가 방법에 있어서, 액티브 시간 동안 최대 전압을 전계 방출 디스플레이에 인가하는 단계와; 블랭킹 시간 중 사용자가 설정한 주기에 따라 해당 블랭킹 시간의 데드 시간 이내의 기간 동안만 상기 최대 전압 이하의 고전압을 전계 방출 디스플레이에 인가하는 단계를 더 포함하는 것을 특징으로 하는 전계방출 디스플레이의 고전압 인가 방법.