JP4072645B2 - Ｆｅｄ制御回路 - Google Patents
Ｆｅｄ制御回路 Download PDFInfo
- Publication number
- JP4072645B2 JP4072645B2 JP2005509322A JP2005509322A JP4072645B2 JP 4072645 B2 JP4072645 B2 JP 4072645B2 JP 2005509322 A JP2005509322 A JP 2005509322A JP 2005509322 A JP2005509322 A JP 2005509322A JP 4072645 B2 JP4072645 B2 JP 4072645B2
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- voltage
- electrode
- semiconductor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0242—Compensation of deficiencies in the appearance of colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
Description
【技術分野】
この発明は、電界放出型ディスプレイ（以下「ＦＥＤ」と略す）の制御回路、より詳しくは、カーボンナノチューブ（以下「ＣＮＴ」と略す）を用いるＦＥＤの電極を制御するＦＥＤ制御回路に関する。
【背景技術】
ＦＥＤは、多数のブラウン管を配列したブラウン管集合体と等価であることから、各ブラウン管すなわち各画素を制御するのに例えば特許文献１に記載されているようなＣＲＴの制御回路を適用することが考えられる。
【特許文献１】
特開２０００−１２３７５８号公報
【発明の開示】
【発明が解決しようとする課題】
特許文献１に記載のカソード電極およびグリッド電極は、いずれも高電圧とされており、これをＦＥＤに適用した場合には、スイッチング時のノイズ、高耐圧スイッチ使用によるコスト増、大型化などの問題があり、その対策が課題となる。
また、ＦＥＤにおいては、個々のエミッタが多数本のＣＮＴからなることから、その特性のばらつきが大きくなりやすく、また、カソード電極、ゲート電極などの特性にもばらつきがあることから、電子ビームの放電特性に差が出て、各画素の輝度が異なる輝度ムラが発生するという問題がある。輝度ムラは、個々のアノード電極とカソード電極間の放電電圧が異なることに起因しており、アノード電極とカソード電極との間に与える電圧を調整し、放電特性を揃えて輝度ムラを抑えることも課題となっている。
この発明は、ＦＥＤ素子の特性のバラツキを補正して、ＦＥＤの輝度ムラを抑えるとともに、高電圧用制御部品の使用を少なくすることにより、ＦＥＤの低ノイズ化、小型化、低コスト化を可能としたＦＥＤ制御回路を提供することを目的とする。
【課題を解決するための手段】
この発明によるＦＥＤ制御回路は、マトリクス状に配列された複数のカソード電極およびゲート電極と、カソード電極およびゲート電極の交点にそれぞれ配置されたエミッタと、カソード電極に対向するように設けられた蛍光体およびアノード電極とを備えている電界放出型ディスプレイの電極電圧を制御するＦＥＤ制御回路において、カソード電極の電圧は、仕事関数に相当する電圧よりもわずかに大きい電圧で各画素間のばらつきは存在するものとされ、ゲート電極の電圧は、映像信号に応じて変化する最低限の制御電圧とされ、アノード電極の電圧は、一定の基準電圧とされており、カソード電極の電圧を制御するカソード電圧制御部は、コンデンサを定電流で充電しその充電時間を制御して各画素のカソード電圧を決定するもので、コンデンサの充電時間は、カソード電極からの電子放出が均一となるように、各画素毎に微調整されたパルス幅によって制御されており、
ゲート電極の電圧を制御するゲート電極駆動部は、映像増幅用半導体と直列にベース接地の半導体を接続して、その半導体の出力を映像増幅用半導体と極性の異なる半導体にコンプリメント接続した構成とされ、ゲート電極のＯＮ／ＯＦＦ制御をベース接地の半導体を制御することで行うものであることを特徴とするものである。
カソード電極の電圧は、仕事関数に相当する電圧よりもわずかに大きい程度の一定電圧（ただし、各画素間のばらつきは存在する）とされ、ゲート電極の電圧は、映像信号に応じて変化する最低限の制御電圧とされる。また、アノード電極は、一定電圧（基準電圧）とされることにより、エミッタには、（カソード電極の電圧Ｖｃ＋ゲート電極の電圧Ｖｇ（ｔ））が印加され、必要な電子が放出される。電子の速度は、ゲート電極の電圧に相当する程度であり小さいものであるが、ＦＥＤでは、カソード電極とアノード電極との間の距離が小さいため、この電圧でも十分に蛍光体を発光させることができる。
カソード電圧制御部は、コンデンサを定電流で充電するとともに、充電時間を制御することによりカソード電圧を決定するものとされる。このようにすると、高圧定電圧回路を使用せずにカソード電圧の制御を行うことができ、高応答性、カソード毎の基準電圧の廃止、スパイク雑音の除去等が実現され、また、簡素化された構成が得られる。カソード電極をＯＦＦにするには、コンデンサをアースしてコンデンサ電圧を開放することにより、カソード電極をリフレッシュすればよい。
カソード電圧制御に際しては、コンデンサの充電時間は、パルス幅によって制御され、パルス幅発生部は、例えば、パルス幅のテーブルメモリーを引き出すアドレスカウンタと、パルス幅のテーブルメモリと、パルス幅を決めるパルス幅決定用カウンタと、コンパレータと、制御ゲートとを有しているものとされる。
カソード電圧制御部（ＣＶＣ）は、より具体的には、例えば、カソード電極選択とパルス幅との論理積回路（第１論理積回路）と、第１論理積回路の出力を反転する反転回路と、カソード電極選択とリフレッシュとの論理積回路（第２論理積回路）と、定電流充電の動作の可否を決める動作可否判定用半導体と、カソード電圧をリセットするリセット用半導体と、定電流充電制御用半導体と、カソード電圧保持用半導体と、カソード電流の上限を決める上限値設定用半導体と、コンデンサ充電用の定電流源と、カソード電圧の充放電コンデンサとを有しているものとされる。
コンデンサ電圧は、定電流を流す時間に比例して増加するので、時間を制御することにより、コンデンサ電圧を所定値とすることができる。したがって、この充電時間を各画素毎に微調整することにより、画素の輝度を揃えることができる。しかも、パルスは、シリアル的に与えることができるので、構造も簡単なものとできる。こうして、容易に各カソード電極を制御することが可能となり、輝度を揃えることができる。
ゲート電極駆動部は、コンプリメント接続によってゲート電極のＯＮ／ＯＦＦ制御を行うものとされる。ＦＥＤでは、１つのカソード電極に多数のゲート電極が存在していることから、ゲート電極に映像信号が共通で与えられると、カソード電極上の全ゲート電極が動作して電子放出が起こり、直線発光となるので、選択されたゲート電極以外の電子放出を起こさせない（すなわち、点発光とするための）ゲート電極駆動が必要となる。そこで、ゲート駆動回路の電源または映像信号をＯＮ／ＯＦＦして、ゲート電極の選択が行われるが、従来のように高電圧下で行おうとすると、高耐圧の半導体スイッチがゲート電極数必要となり、電磁雑音の発生につながる。コンプリメント接続によってゲート電極のＯＮ／ＯＦＦ制御を行うと、ゲート電極の選択がベース接地の半導体の作動・非作動で行われるので、ベース接地作動電源の制御となり、低圧での制御が可能となる。これにより、高耐圧の半導体スイッチを多数使用することに伴う電磁雑音の発生を防止することができる。
ゲート電極駆動は、映像増幅用半導体と直列にベース接地の半導体を接続して、その半導体の出力を映像増幅用半導体と極性の異なる半導体に接続した構成とされ、ゲート電極の選択はベース接地の半導体を制御させることで行われる。ゲート電極駆動部は、より具体的には、映像増幅用半導体と、ゲート選択制御用半導体と、ベース接地の半導体と、映像増幅用半導体と極性の異なるコンプリメント接続形成用半導体とを有しているものとされる。
上記のＦＥＤ制御回路によると、ゲート電極に映像信号が入力されるので、ゲート電極毎のばらつきが重要となってくることから、ゲート電極毎のばらつきをデータテーブルにより連続的に補正する特性補正部をさらに備えている構成とし、各ゲート毎の補正を行うことがより好ましい。この補正は、明るさを実際に測定するかまたはアノードにおける電流を測定し、得られたデータをデータテーブルとしてメモリに保存し、各ゲート電極にデータに応じた補正値を与えることにより可能となる。
【発明の効果】
この発明のＦＥＤ制御回路によると、カソード電圧を制御することにより放電特性を揃えてＦＥＤの輝度ムラを抑制することができ、しかも、ゲート電極の電圧を映像信号に応じて変化する最低限の制御電圧にすることができるので、高電圧のカソード電圧に映像信号を重ね合わせてカソード電極に入力し、ゲート電極（グリッド電極）にも高電圧を流すようにしたものに比べて、カソード電極の高電圧制御が不要となるとともに、ゲート電極の低電圧化が可能となり、ＦＥＤの低ノイズ化、小型化、低コスト化が可能となる。
【発明を実施するための最良の形態】
この発明の実施の形態を、以下図面を参照して説明する。
図１から図３までは、この発明によるＦＥＤ制御回路が使用されるＦＥＤ（電界放出型ディスプレイ）を示している。
ＦＥＤは、ベース基板(1)上にマトリクス状に配列されたカソード電極(2)およびゲート電極(3)と、カソード電極(2)とゲート電極(3)との間に介在された絶縁体(4)と、カソード電極(2)とゲート電極(3)とが交差した箇所に配置されてカソード電極(2)に接続されたＣＮＴ（カーボンナノチューブ）のエミッタアレイ(5)と、表面基板(6)上に設けられたアノード電極(7)および発光用蛍光体(8)と、アノード電極(7)にアノード電源を印加するアノード電源電圧(9)と、カソード電極(2)にカソード電圧制御部(10)を介してカソード電圧を印加するカソード電源電圧(11)と、ゲート電極(3)にゲート電圧を印加するゲート電極駆動部(12)とを備えている。
ＦＥＤの発光動作は、カソード電極(2)上に配置されたＣＮＴのエミッタアレイ(5)から放出された電子ビーム(13)をゲート電極(3)で制御して（輝度信号を与えて）、アノード電極(7)上の蛍光体（Ｒ、ＢおよびＧの３色）(8)に照射して発光させるもので、この動作は、ブラウン管と等価な特性を有しており、ＦＥＤは、微細なブラウン管の集合体と類似の構成となっている。
図４は、この発明によるＦＥＤ制御回路の構成例を示し、図５は、この発明によるＦＥＤ制御回路の簡易タイムチャートを示している。
図４において、(14)は、ＣＮＴ−ＦＥＤパネルを示しており、ＦＥＤ制御回路は、カソード電極を選択するロウカウンタ(21)およびロウデコーダ(22)と、これらを制御するロウ制御ゲート(23)と、カソード電圧制御部（ＣＶＣ）(10)と、パルス幅（Ｔｗ）発生部(24)と、ゲート電極を順に選択するカラムカウンタ(25)およびカラムデコーダ(26)と、これらを制御するカラム制御ゲート(27)と、ゲート電極駆動部（ＧＥＤ）(12)と、特性補正部(28)とを備えている。
アノード電極とカソード電極間の電圧制御は、アノード電極とカソード電極間の印加電圧を分割して、アノード電圧とカソード電圧とし、カソード電圧を制御するようになされている。カソード電圧制御線およびリフレッシュ線は、共にシリアル線で構成され、データ（映像信号）は、並列接続状態とされている。
図４に示したＦＥＤ制御回路の動作は、次のようになる。
ロウカウンタ(21)およびロウデコーダ(22)でカソード電極を選択し、カソード電圧を調整する。そのカソード電圧の状態を図５（ｂ）に示す。選択されたカソード電極は、水平走査線となる。これに、カラムカウンタ(25)およびカラムデコーダ(26)でゲート電極を順に選択する。カラム走査を図５（ａ）に示す。選択されたゲート電極には、映像信号が入力されている。映像信号を図５（ａ）に示す。これにより、映像信号に対応した電子ビーム放出が起こり、ＦＥＤが発光する。
上記のＦＥＤ制御回路において、ロウカウンタ(21)、ロウデコーダ(22)、ロウ制御ゲート(23)、カラムカウンタ(25)、カラムデコーダ(26)およびカラム制御ゲート(27)は、通常の構成であり、以下では、本発明の特徴部であるカソード電圧制御部（ＣＶＣ）(10)、パルス幅（Ｔｗ）発生部(24)、ゲート電極駆動部（ＧＥＤ）(12)および特性補正部(28)について詳述する。
図６は、ＦＥＤ制御回路のカソード電圧制御部（ＣＶＣ）(10)の実施例を示し、図７は、その動作を表したタイムチャートを示している。
カソード電圧の制御原理は、コンデンサを定電流で充電するとともに、充電時間を制御することによりカソード電圧を決定するものである。コンデンサの充電電圧（Ｖｃ）は、次式で示される。
Ｖｃ＝（１／Ｃ）∫Ｉｄｔ（Ｖ）…（１）
ここで、Ｃ：コンデンサ容量、Ｉ：充電電流、ｔ：充電時間
そして、定電流で充電を行うと次のようになる。
Ｖｃ＝（１／Ｃ）Ｉｔ（Ｖ）…（２）
つまり、充電電圧は充電時間（ｔ）に比例することになる。したがって、充電時間（ｔ）をパルスで与えて、パルスの時間幅を制御することにより、カソード電圧制御が行える。
図６に示すように、カソード電圧制御部（ＣＶＣ）(10)は、カソード電極選択とパルス幅との論理積回路（第１論理積回路）(31)と、第１論理積回路(31)の出力を反転する反転回路(32)と、カソード電極選択とリフレッシュとの論理積回路（第２論理積回路）(33)と、定電流充電の動作の可否を決める動作可否判定用半導体(34)と、カソード電圧をリセットするリセット用半導体(35)と、定電流充電制御用半導体(36)と、カソード電圧保持用半導体(37)と、カソード電流の上限を決める上限値設定用半導体(38)と、コンデンサ充電用の定電流源(39)と、カソード電圧の充放電コンデンサ(40)と、カソード電流測定用出力であるカソード電流検出端子(41)とを備えている。
これの動作は、次のようになる。
まず、垂直同期信号と水平同期信号との組合せにより、カソード選択を行う。そして、水平同期信号に同期させて、リフレッシュを第２論理積回路(33)に入力する。すると、リセット用半導体(35)が作動して、充放電コンデンサ(40)が短絡され、保持されていたカソード電圧が放電してカソード電圧はゼロ（Ｖ）となる。次に、所定のカソード電圧に比例したパルス幅（Ｔｗ）を第１論理積回路(31)に入力する。既にカソード選択は行われているので、第１論理積回路(31)からパルス幅（Ｔｗ）が出力されて、反転回路(32)を通過して動作可否判定用半導体(34)に至る。すると、同半導体(34)が遮断され、定電流充電制御用半導体(36)が作動して、定電流源(39)からの電流で充放電コンデンサ(40)が充電される。そして、コンデンサ(40)の充電電圧は、カソード電圧保持用半導体(37)を駆動させてカソード電圧を発生させる。この際、電流制限回路としての上限値設定用半導体(38)によって、カソード電流の上限が決められる。
以上の動作を繰り返すことで、カソード電圧の制御が行われる。
これの特徴は、次のようになる。
（１）カソード電圧制御は、コンデンサの充電時間をパルス幅で制御することで行える。
（２）ＦＥＤ素子の特性のバラツキ（例えば、カソード電圧の変動幅が２０％のバラツキ）の補正もパルス幅を操作することで、容易に行える。
（３）パルス幅で制御するので、制御線はシリアルとなり、構成が簡素化される。したがって、電圧制御用基準電圧が不要となる。
（４）コンデンサは、放電をさせた後に充電させる動作のために、選択されていないカソード電極には、カソード電圧が印加されない。
（５）カソード電圧の保持は、水平同期信号間なので小容量の充放電コンデンサでよい。
次いで、図８および図９を参照して、カソード電圧に比例させたパルス幅を発生させる手段の一例について説明する。図８は、パルス幅（Ｔｗ）発生部(24)の構成を、図９は、その動作を表したタイムチャートを示している。
パルス幅（Ｔｗ）発生部(24)は、図８に示すように、パルス幅のテーブルメモリー(52)を引き出すアドレスカウンタ(51)と、パルス幅のテーブルメモリ(52)と、パルス幅を決めるパルス幅決定用カウンタ(53)と、コンパレータ(54)と、制御ゲート(55)とを有している。
これの動作は、次のようになる。
水平同期信号と連動して、アドレスカウンタ(51)を作動するとともに、カソード電圧のリセット用リフレッシュ信号を発生させる。すると、アドレスカウンタ値に対応したパルス幅データがテーブルメモリー(52)から出力され、コンパレータ(54)に入力される。そして、パルス幅決定用カウンタ(53)を作動させる。このカウンタ(53)の出力は、コンパレータ(54)に接続されているので、パルス幅データとカウンタ値が同じになれば、一致信号を制御ゲート(55)に出力する。制御ゲート(55)は、パルス幅決定用カウンタ(53)と同期させて作動させているので、この一致信号で作動を停止させる。つまり、この動作時間がパルス幅となる。この動作を繰り返すことにより、カソード電圧制御用パルス幅が得られる。
上記のカソード電圧制御用パルス幅は、カソード電圧を制御して各々のカソード電極から流れるカソード電流を揃えるために、次のようにして決定される。
放電が発生する既知の電圧を初期値で与えられたパルス幅で発生し、カソード電極にカソード電圧として印加する。１つのカソード電極には多数のゲート電極が配置されているので、ゲート電極に一定に電圧を与えて、ゲート電極を順に走査するとカソード電極から流れるカソード電流は変動する。そこで、この電流のばらつきが最小になるようにパルス幅を操作してカソード電圧を調整する。これをすべてのカソード電極で行うと、各カソード電極からのカソード電流が求められる。さらに、これから得られたカソード電流を平均化して各カソード電流が均一になるようにパルス幅を微調整してカソード電圧を再調整する。以上の動作で、カソード電圧設定のパルス幅が決定される。
なお、さらなる輝度ムラ等の補正は、ゲート電極の感度補正で行う。
ゲート電極駆動部(12)は、コンプリメント接続された極性の異なる２つの半導体を有しており、ゲート電極の選択はベース接地の半導体を制御することで行われている。図１０は、ゲート電極駆動部(12)の構成を、図１１は、その動作を表したタイムチャートを示している。
ゲート電極駆動部(12)は、図１０に示すように、映像増幅用半導体(61)と、ゲート選択制御用半導体(62)と、ベース接地の半導体(63)と、映像増幅用半導体(61)と極性の異なるコンプリメント接続形成用半導体(64)とを有している。
これの動作は、次のようになる。
ゲート選択信号がゲート選択制御用半導体(62)に入力されると、ゲート選択制御用半導体(62)は遮断される。すると、ベース接地の半導体(63)がベース接地で作動する。ここに、映像信号が映像増幅用半導体(61)に入力されると、反転増幅された信号はベース接地の半導体(63)を通過して、コンプリメント接続形成用半導体(64)に到達する。コンプリメント接続形成用半導体(64)は、映像増幅用半導体(61)と極性が異なるので、直流バイアスは除去される。結果、映像信号は反転されてゲート電極に供給される。ここで、ゲート選択信号がなくなると、ゲート選択制御用半導体(62)が作動して、ベース接地の半導体(63)を遮断する。すると、ベース接地の半導体(63)の出力がゲート駆動電源と同電位になり、コンプリメント接続形成用半導体(64)が遮断される。結果、ゲート電極への出力が失われる。
これの特徴は、次のようになる。
（１）ゲート電極の選択は、映像増幅回路のベース接地の半導体を作動・非作動の状態で行うために、ベース接地作動電源の制御となる。これは、低圧で制御できることとなる。
（２）ゲート電極の非選択時にゲート電極が無電圧状態となり、電子放出の恐れがない。
（３）映像信号の入力用半導体に電界効果半導体を用いれば、ゲート電極の多段並列接続でも、入力インピーダンスの低下が緩和される。
ゲート電極の特性補正部(28)は、多数のゲート電極の特性補正をゲート選択と同期させて、Ｒ・Ｇ・Ｂの色差信号と輝度信号を個々に電圧制御増幅器を用いて、電圧で利得制御して特性補正を行おうとするものである。
特性補正部(28)は、図１２に示すように、色差補正データをアナログ値に変換するＤ／Ａ変換器(71)と、輝度補正データをアナログ値に変換するＤ／Ａ変換器(72)と、色差信号の電圧制御増幅器（ＶＣＡ）(73)と、輝度信号の電圧制御増幅器（ＶＣＡ）(74)と、色差信号および輝度信号の加算器(75)とを有している。
これの動作は、次のようになる。
ゲート選択と同期させて、色差補正データおよび輝度補正データを対応するＤ／Ａ変換器(71)(72)でそれぞれＤ／Ａ変換する。Ｄ／Ａ変換されたアナログ値は、色差信号の電圧制御増幅器(73)および輝度信号の電圧制御増幅器(74)に入力される。すると、各電圧制御増幅器(73)(74)は、入力されたアナログ値に応じて利得を変化させる。そして、各々の電圧制御増幅器(73)(74)の出力が加算器(75)で加算される。結果、補正された映像信号が得られる。
これの特徴は、次のようになる。
（１）特性補正データは、デジタル量で与えるので、補正値の修正・変更は、データテーブルの内容を更新すればよく、操作性が高い。
（２）特性補正は、色差と輝度が分離されているので、特性補正が容易である。
（３）特性補正は、連続して行えるので、補正不良が見つけやすい。
特性補正データ抽出手法例を次に示す。特性補正データは、電気特性と発光特性から抽出する。
電気特性は、カソード電流を測定して電子放出量を揃える補正データを抽出する。図１３に、カソード電流測定法の例を示す。カソード電流測定手段は、カソード電極数用意されてカソード電圧制御部(10)の電流検出端子(41)（図６参照）からのカソード電流を増幅して電圧値に変換する計装増幅器(81)と、電圧変換されたカソード電流値を合成する加算器(82)と、アナログ量をデジタル量に変換するＡ／Ｄ変換器(83)と、デジタル変換されたカソード電流値を記憶するメモリー(84)とを有している。
これの動作は、次のようになる。
ゲート電極に一定の信号を与えて、ゲート電極を順次選択走査する。すると、カソード電極は常に１つだけ選択されているために、カソード電流として、選択されたゲート電極に対応したカソード電流が得られる。これをＡ／Ｄ変換するとデジタル量のカソード電流値となる。この得られたデジタル値をメモリーに記憶させると、１つのカソード電極に配置されたゲート電極の電流分布が求められる。つまり、１つのカソード電極上にあるゲート電極の電気特性が得られることになる。これをすべてのカソード電極について行うと、ゲート電極の電気特性が得られる。これより、このデータをデータテーブルに反映させると、特性補正が行える。
発光特性は、カラーアナライザーで発光輝度を測定して補正データを抽出すればよい。発光させた状態で、光学センサーにより輝度測定を行い補正データを抽出するようにしてもよい。いずれの場合でも、測定は、普遍化されたデータを得るために市販の測定器を用いて行うことが好ましい。
この発明によると、ＣＮＴ（カーボンナノチューブ）を用いるＦＥＤ（電界放出型ディスプレイ）の制御回路として使用された場合に、ＦＥＤ素子の特性のバラツキを補正して、高電圧用制御部品の使用を少なくすることができ、これにより、ＦＥＤの低ノイズ化、小型化および低コスト化を可能とすることができる。
【図面の簡単な説明】
【図１】 図１は、この発明によるＦＥＤ制御回路が使用されている電界放出型ディスプレイを模式的に示す斜視図である。
【図２】 図２は、同カソード電極の幅方向に沿う断面図である。
【図３】 図３は、同ゲート電極の幅方向に沿う断面図である。
【図４】 図４は、この発明によるＦＥＤ制御回路を示すブロック図である。
【図５】 図５は、同タイムチャートである。
【図６】 図６は、ＦＥＤ制御回路のカソード電圧制御部を示す回路図である。
【図７】 図７は、同タイムチャートである。
【図８】 図８は、ＦＥＤ制御回路のパルス幅発生部を示す回路図である。
【図９】 図９は、同タイムチャートである。
【図１０】 図１０は、ＦＥＤ制御回路のゲート電極駆動部を示す回路図である。
【図１１】 図１１は、同タイムチャートである。
【図１２】 図１２は、ＦＥＤ制御回路の特性補正部を示すブロック図である。
【図１３】 図１３は、カソード電流測定法の一例を示す回路図である。
【符号の説明】
(2) カソード電極
(3) ゲート電極
(5) エミッタアレイ（エミッタ）
(7) アノード電極
(8) 蛍光体
(10) カソード電圧制御部
(12) ゲート電極駆動部
(40) コンデンサ
(61) 映像増幅用半導体
(63) ベース接地の半導体
(64) コンプリメント接続形成用半導体
この発明は、電界放出型ディスプレイ（以下「ＦＥＤ」と略す）の制御回路、より詳しくは、カーボンナノチューブ（以下「ＣＮＴ」と略す）を用いるＦＥＤの電極を制御するＦＥＤ制御回路に関する。
【背景技術】
ＦＥＤは、多数のブラウン管を配列したブラウン管集合体と等価であることから、各ブラウン管すなわち各画素を制御するのに例えば特許文献１に記載されているようなＣＲＴの制御回路を適用することが考えられる。
【特許文献１】
特開２０００−１２３７５８号公報
【発明の開示】
【発明が解決しようとする課題】
特許文献１に記載のカソード電極およびグリッド電極は、いずれも高電圧とされており、これをＦＥＤに適用した場合には、スイッチング時のノイズ、高耐圧スイッチ使用によるコスト増、大型化などの問題があり、その対策が課題となる。
また、ＦＥＤにおいては、個々のエミッタが多数本のＣＮＴからなることから、その特性のばらつきが大きくなりやすく、また、カソード電極、ゲート電極などの特性にもばらつきがあることから、電子ビームの放電特性に差が出て、各画素の輝度が異なる輝度ムラが発生するという問題がある。輝度ムラは、個々のアノード電極とカソード電極間の放電電圧が異なることに起因しており、アノード電極とカソード電極との間に与える電圧を調整し、放電特性を揃えて輝度ムラを抑えることも課題となっている。
この発明は、ＦＥＤ素子の特性のバラツキを補正して、ＦＥＤの輝度ムラを抑えるとともに、高電圧用制御部品の使用を少なくすることにより、ＦＥＤの低ノイズ化、小型化、低コスト化を可能としたＦＥＤ制御回路を提供することを目的とする。
【課題を解決するための手段】
この発明によるＦＥＤ制御回路は、マトリクス状に配列された複数のカソード電極およびゲート電極と、カソード電極およびゲート電極の交点にそれぞれ配置されたエミッタと、カソード電極に対向するように設けられた蛍光体およびアノード電極とを備えている電界放出型ディスプレイの電極電圧を制御するＦＥＤ制御回路において、カソード電極の電圧は、仕事関数に相当する電圧よりもわずかに大きい電圧で各画素間のばらつきは存在するものとされ、ゲート電極の電圧は、映像信号に応じて変化する最低限の制御電圧とされ、アノード電極の電圧は、一定の基準電圧とされており、カソード電極の電圧を制御するカソード電圧制御部は、コンデンサを定電流で充電しその充電時間を制御して各画素のカソード電圧を決定するもので、コンデンサの充電時間は、カソード電極からの電子放出が均一となるように、各画素毎に微調整されたパルス幅によって制御されており、
ゲート電極の電圧を制御するゲート電極駆動部は、映像増幅用半導体と直列にベース接地の半導体を接続して、その半導体の出力を映像増幅用半導体と極性の異なる半導体にコンプリメント接続した構成とされ、ゲート電極のＯＮ／ＯＦＦ制御をベース接地の半導体を制御することで行うものであることを特徴とするものである。
カソード電極の電圧は、仕事関数に相当する電圧よりもわずかに大きい程度の一定電圧（ただし、各画素間のばらつきは存在する）とされ、ゲート電極の電圧は、映像信号に応じて変化する最低限の制御電圧とされる。また、アノード電極は、一定電圧（基準電圧）とされることにより、エミッタには、（カソード電極の電圧Ｖｃ＋ゲート電極の電圧Ｖｇ（ｔ））が印加され、必要な電子が放出される。電子の速度は、ゲート電極の電圧に相当する程度であり小さいものであるが、ＦＥＤでは、カソード電極とアノード電極との間の距離が小さいため、この電圧でも十分に蛍光体を発光させることができる。
カソード電圧制御部は、コンデンサを定電流で充電するとともに、充電時間を制御することによりカソード電圧を決定するものとされる。このようにすると、高圧定電圧回路を使用せずにカソード電圧の制御を行うことができ、高応答性、カソード毎の基準電圧の廃止、スパイク雑音の除去等が実現され、また、簡素化された構成が得られる。カソード電極をＯＦＦにするには、コンデンサをアースしてコンデンサ電圧を開放することにより、カソード電極をリフレッシュすればよい。
カソード電圧制御に際しては、コンデンサの充電時間は、パルス幅によって制御され、パルス幅発生部は、例えば、パルス幅のテーブルメモリーを引き出すアドレスカウンタと、パルス幅のテーブルメモリと、パルス幅を決めるパルス幅決定用カウンタと、コンパレータと、制御ゲートとを有しているものとされる。
カソード電圧制御部（ＣＶＣ）は、より具体的には、例えば、カソード電極選択とパルス幅との論理積回路（第１論理積回路）と、第１論理積回路の出力を反転する反転回路と、カソード電極選択とリフレッシュとの論理積回路（第２論理積回路）と、定電流充電の動作の可否を決める動作可否判定用半導体と、カソード電圧をリセットするリセット用半導体と、定電流充電制御用半導体と、カソード電圧保持用半導体と、カソード電流の上限を決める上限値設定用半導体と、コンデンサ充電用の定電流源と、カソード電圧の充放電コンデンサとを有しているものとされる。
コンデンサ電圧は、定電流を流す時間に比例して増加するので、時間を制御することにより、コンデンサ電圧を所定値とすることができる。したがって、この充電時間を各画素毎に微調整することにより、画素の輝度を揃えることができる。しかも、パルスは、シリアル的に与えることができるので、構造も簡単なものとできる。こうして、容易に各カソード電極を制御することが可能となり、輝度を揃えることができる。
ゲート電極駆動部は、コンプリメント接続によってゲート電極のＯＮ／ＯＦＦ制御を行うものとされる。ＦＥＤでは、１つのカソード電極に多数のゲート電極が存在していることから、ゲート電極に映像信号が共通で与えられると、カソード電極上の全ゲート電極が動作して電子放出が起こり、直線発光となるので、選択されたゲート電極以外の電子放出を起こさせない（すなわち、点発光とするための）ゲート電極駆動が必要となる。そこで、ゲート駆動回路の電源または映像信号をＯＮ／ＯＦＦして、ゲート電極の選択が行われるが、従来のように高電圧下で行おうとすると、高耐圧の半導体スイッチがゲート電極数必要となり、電磁雑音の発生につながる。コンプリメント接続によってゲート電極のＯＮ／ＯＦＦ制御を行うと、ゲート電極の選択がベース接地の半導体の作動・非作動で行われるので、ベース接地作動電源の制御となり、低圧での制御が可能となる。これにより、高耐圧の半導体スイッチを多数使用することに伴う電磁雑音の発生を防止することができる。
ゲート電極駆動は、映像増幅用半導体と直列にベース接地の半導体を接続して、その半導体の出力を映像増幅用半導体と極性の異なる半導体に接続した構成とされ、ゲート電極の選択はベース接地の半導体を制御させることで行われる。ゲート電極駆動部は、より具体的には、映像増幅用半導体と、ゲート選択制御用半導体と、ベース接地の半導体と、映像増幅用半導体と極性の異なるコンプリメント接続形成用半導体とを有しているものとされる。
上記のＦＥＤ制御回路によると、ゲート電極に映像信号が入力されるので、ゲート電極毎のばらつきが重要となってくることから、ゲート電極毎のばらつきをデータテーブルにより連続的に補正する特性補正部をさらに備えている構成とし、各ゲート毎の補正を行うことがより好ましい。この補正は、明るさを実際に測定するかまたはアノードにおける電流を測定し、得られたデータをデータテーブルとしてメモリに保存し、各ゲート電極にデータに応じた補正値を与えることにより可能となる。
【発明の効果】
この発明のＦＥＤ制御回路によると、カソード電圧を制御することにより放電特性を揃えてＦＥＤの輝度ムラを抑制することができ、しかも、ゲート電極の電圧を映像信号に応じて変化する最低限の制御電圧にすることができるので、高電圧のカソード電圧に映像信号を重ね合わせてカソード電極に入力し、ゲート電極（グリッド電極）にも高電圧を流すようにしたものに比べて、カソード電極の高電圧制御が不要となるとともに、ゲート電極の低電圧化が可能となり、ＦＥＤの低ノイズ化、小型化、低コスト化が可能となる。
【発明を実施するための最良の形態】
この発明の実施の形態を、以下図面を参照して説明する。
図１から図３までは、この発明によるＦＥＤ制御回路が使用されるＦＥＤ（電界放出型ディスプレイ）を示している。
ＦＥＤは、ベース基板(1)上にマトリクス状に配列されたカソード電極(2)およびゲート電極(3)と、カソード電極(2)とゲート電極(3)との間に介在された絶縁体(4)と、カソード電極(2)とゲート電極(3)とが交差した箇所に配置されてカソード電極(2)に接続されたＣＮＴ（カーボンナノチューブ）のエミッタアレイ(5)と、表面基板(6)上に設けられたアノード電極(7)および発光用蛍光体(8)と、アノード電極(7)にアノード電源を印加するアノード電源電圧(9)と、カソード電極(2)にカソード電圧制御部(10)を介してカソード電圧を印加するカソード電源電圧(11)と、ゲート電極(3)にゲート電圧を印加するゲート電極駆動部(12)とを備えている。
ＦＥＤの発光動作は、カソード電極(2)上に配置されたＣＮＴのエミッタアレイ(5)から放出された電子ビーム(13)をゲート電極(3)で制御して（輝度信号を与えて）、アノード電極(7)上の蛍光体（Ｒ、ＢおよびＧの３色）(8)に照射して発光させるもので、この動作は、ブラウン管と等価な特性を有しており、ＦＥＤは、微細なブラウン管の集合体と類似の構成となっている。
図４は、この発明によるＦＥＤ制御回路の構成例を示し、図５は、この発明によるＦＥＤ制御回路の簡易タイムチャートを示している。
図４において、(14)は、ＣＮＴ−ＦＥＤパネルを示しており、ＦＥＤ制御回路は、カソード電極を選択するロウカウンタ(21)およびロウデコーダ(22)と、これらを制御するロウ制御ゲート(23)と、カソード電圧制御部（ＣＶＣ）(10)と、パルス幅（Ｔｗ）発生部(24)と、ゲート電極を順に選択するカラムカウンタ(25)およびカラムデコーダ(26)と、これらを制御するカラム制御ゲート(27)と、ゲート電極駆動部（ＧＥＤ）(12)と、特性補正部(28)とを備えている。
アノード電極とカソード電極間の電圧制御は、アノード電極とカソード電極間の印加電圧を分割して、アノード電圧とカソード電圧とし、カソード電圧を制御するようになされている。カソード電圧制御線およびリフレッシュ線は、共にシリアル線で構成され、データ（映像信号）は、並列接続状態とされている。
図４に示したＦＥＤ制御回路の動作は、次のようになる。
ロウカウンタ(21)およびロウデコーダ(22)でカソード電極を選択し、カソード電圧を調整する。そのカソード電圧の状態を図５（ｂ）に示す。選択されたカソード電極は、水平走査線となる。これに、カラムカウンタ(25)およびカラムデコーダ(26)でゲート電極を順に選択する。カラム走査を図５（ａ）に示す。選択されたゲート電極には、映像信号が入力されている。映像信号を図５（ａ）に示す。これにより、映像信号に対応した電子ビーム放出が起こり、ＦＥＤが発光する。
上記のＦＥＤ制御回路において、ロウカウンタ(21)、ロウデコーダ(22)、ロウ制御ゲート(23)、カラムカウンタ(25)、カラムデコーダ(26)およびカラム制御ゲート(27)は、通常の構成であり、以下では、本発明の特徴部であるカソード電圧制御部（ＣＶＣ）(10)、パルス幅（Ｔｗ）発生部(24)、ゲート電極駆動部（ＧＥＤ）(12)および特性補正部(28)について詳述する。
図６は、ＦＥＤ制御回路のカソード電圧制御部（ＣＶＣ）(10)の実施例を示し、図７は、その動作を表したタイムチャートを示している。
カソード電圧の制御原理は、コンデンサを定電流で充電するとともに、充電時間を制御することによりカソード電圧を決定するものである。コンデンサの充電電圧（Ｖｃ）は、次式で示される。
Ｖｃ＝（１／Ｃ）∫Ｉｄｔ（Ｖ）…（１）
ここで、Ｃ：コンデンサ容量、Ｉ：充電電流、ｔ：充電時間
そして、定電流で充電を行うと次のようになる。
Ｖｃ＝（１／Ｃ）Ｉｔ（Ｖ）…（２）
つまり、充電電圧は充電時間（ｔ）に比例することになる。したがって、充電時間（ｔ）をパルスで与えて、パルスの時間幅を制御することにより、カソード電圧制御が行える。
図６に示すように、カソード電圧制御部（ＣＶＣ）(10)は、カソード電極選択とパルス幅との論理積回路（第１論理積回路）(31)と、第１論理積回路(31)の出力を反転する反転回路(32)と、カソード電極選択とリフレッシュとの論理積回路（第２論理積回路）(33)と、定電流充電の動作の可否を決める動作可否判定用半導体(34)と、カソード電圧をリセットするリセット用半導体(35)と、定電流充電制御用半導体(36)と、カソード電圧保持用半導体(37)と、カソード電流の上限を決める上限値設定用半導体(38)と、コンデンサ充電用の定電流源(39)と、カソード電圧の充放電コンデンサ(40)と、カソード電流測定用出力であるカソード電流検出端子(41)とを備えている。
これの動作は、次のようになる。
まず、垂直同期信号と水平同期信号との組合せにより、カソード選択を行う。そして、水平同期信号に同期させて、リフレッシュを第２論理積回路(33)に入力する。すると、リセット用半導体(35)が作動して、充放電コンデンサ(40)が短絡され、保持されていたカソード電圧が放電してカソード電圧はゼロ（Ｖ）となる。次に、所定のカソード電圧に比例したパルス幅（Ｔｗ）を第１論理積回路(31)に入力する。既にカソード選択は行われているので、第１論理積回路(31)からパルス幅（Ｔｗ）が出力されて、反転回路(32)を通過して動作可否判定用半導体(34)に至る。すると、同半導体(34)が遮断され、定電流充電制御用半導体(36)が作動して、定電流源(39)からの電流で充放電コンデンサ(40)が充電される。そして、コンデンサ(40)の充電電圧は、カソード電圧保持用半導体(37)を駆動させてカソード電圧を発生させる。この際、電流制限回路としての上限値設定用半導体(38)によって、カソード電流の上限が決められる。
以上の動作を繰り返すことで、カソード電圧の制御が行われる。
これの特徴は、次のようになる。
（１）カソード電圧制御は、コンデンサの充電時間をパルス幅で制御することで行える。
（２）ＦＥＤ素子の特性のバラツキ（例えば、カソード電圧の変動幅が２０％のバラツキ）の補正もパルス幅を操作することで、容易に行える。
（３）パルス幅で制御するので、制御線はシリアルとなり、構成が簡素化される。したがって、電圧制御用基準電圧が不要となる。
（４）コンデンサは、放電をさせた後に充電させる動作のために、選択されていないカソード電極には、カソード電圧が印加されない。
（５）カソード電圧の保持は、水平同期信号間なので小容量の充放電コンデンサでよい。
次いで、図８および図９を参照して、カソード電圧に比例させたパルス幅を発生させる手段の一例について説明する。図８は、パルス幅（Ｔｗ）発生部(24)の構成を、図９は、その動作を表したタイムチャートを示している。
パルス幅（Ｔｗ）発生部(24)は、図８に示すように、パルス幅のテーブルメモリー(52)を引き出すアドレスカウンタ(51)と、パルス幅のテーブルメモリ(52)と、パルス幅を決めるパルス幅決定用カウンタ(53)と、コンパレータ(54)と、制御ゲート(55)とを有している。
これの動作は、次のようになる。
水平同期信号と連動して、アドレスカウンタ(51)を作動するとともに、カソード電圧のリセット用リフレッシュ信号を発生させる。すると、アドレスカウンタ値に対応したパルス幅データがテーブルメモリー(52)から出力され、コンパレータ(54)に入力される。そして、パルス幅決定用カウンタ(53)を作動させる。このカウンタ(53)の出力は、コンパレータ(54)に接続されているので、パルス幅データとカウンタ値が同じになれば、一致信号を制御ゲート(55)に出力する。制御ゲート(55)は、パルス幅決定用カウンタ(53)と同期させて作動させているので、この一致信号で作動を停止させる。つまり、この動作時間がパルス幅となる。この動作を繰り返すことにより、カソード電圧制御用パルス幅が得られる。
上記のカソード電圧制御用パルス幅は、カソード電圧を制御して各々のカソード電極から流れるカソード電流を揃えるために、次のようにして決定される。
放電が発生する既知の電圧を初期値で与えられたパルス幅で発生し、カソード電極にカソード電圧として印加する。１つのカソード電極には多数のゲート電極が配置されているので、ゲート電極に一定に電圧を与えて、ゲート電極を順に走査するとカソード電極から流れるカソード電流は変動する。そこで、この電流のばらつきが最小になるようにパルス幅を操作してカソード電圧を調整する。これをすべてのカソード電極で行うと、各カソード電極からのカソード電流が求められる。さらに、これから得られたカソード電流を平均化して各カソード電流が均一になるようにパルス幅を微調整してカソード電圧を再調整する。以上の動作で、カソード電圧設定のパルス幅が決定される。
なお、さらなる輝度ムラ等の補正は、ゲート電極の感度補正で行う。
ゲート電極駆動部(12)は、コンプリメント接続された極性の異なる２つの半導体を有しており、ゲート電極の選択はベース接地の半導体を制御することで行われている。図１０は、ゲート電極駆動部(12)の構成を、図１１は、その動作を表したタイムチャートを示している。
ゲート電極駆動部(12)は、図１０に示すように、映像増幅用半導体(61)と、ゲート選択制御用半導体(62)と、ベース接地の半導体(63)と、映像増幅用半導体(61)と極性の異なるコンプリメント接続形成用半導体(64)とを有している。
これの動作は、次のようになる。
ゲート選択信号がゲート選択制御用半導体(62)に入力されると、ゲート選択制御用半導体(62)は遮断される。すると、ベース接地の半導体(63)がベース接地で作動する。ここに、映像信号が映像増幅用半導体(61)に入力されると、反転増幅された信号はベース接地の半導体(63)を通過して、コンプリメント接続形成用半導体(64)に到達する。コンプリメント接続形成用半導体(64)は、映像増幅用半導体(61)と極性が異なるので、直流バイアスは除去される。結果、映像信号は反転されてゲート電極に供給される。ここで、ゲート選択信号がなくなると、ゲート選択制御用半導体(62)が作動して、ベース接地の半導体(63)を遮断する。すると、ベース接地の半導体(63)の出力がゲート駆動電源と同電位になり、コンプリメント接続形成用半導体(64)が遮断される。結果、ゲート電極への出力が失われる。
これの特徴は、次のようになる。
（１）ゲート電極の選択は、映像増幅回路のベース接地の半導体を作動・非作動の状態で行うために、ベース接地作動電源の制御となる。これは、低圧で制御できることとなる。
（２）ゲート電極の非選択時にゲート電極が無電圧状態となり、電子放出の恐れがない。
（３）映像信号の入力用半導体に電界効果半導体を用いれば、ゲート電極の多段並列接続でも、入力インピーダンスの低下が緩和される。
ゲート電極の特性補正部(28)は、多数のゲート電極の特性補正をゲート選択と同期させて、Ｒ・Ｇ・Ｂの色差信号と輝度信号を個々に電圧制御増幅器を用いて、電圧で利得制御して特性補正を行おうとするものである。
特性補正部(28)は、図１２に示すように、色差補正データをアナログ値に変換するＤ／Ａ変換器(71)と、輝度補正データをアナログ値に変換するＤ／Ａ変換器(72)と、色差信号の電圧制御増幅器（ＶＣＡ）(73)と、輝度信号の電圧制御増幅器（ＶＣＡ）(74)と、色差信号および輝度信号の加算器(75)とを有している。
これの動作は、次のようになる。
ゲート選択と同期させて、色差補正データおよび輝度補正データを対応するＤ／Ａ変換器(71)(72)でそれぞれＤ／Ａ変換する。Ｄ／Ａ変換されたアナログ値は、色差信号の電圧制御増幅器(73)および輝度信号の電圧制御増幅器(74)に入力される。すると、各電圧制御増幅器(73)(74)は、入力されたアナログ値に応じて利得を変化させる。そして、各々の電圧制御増幅器(73)(74)の出力が加算器(75)で加算される。結果、補正された映像信号が得られる。
これの特徴は、次のようになる。
（１）特性補正データは、デジタル量で与えるので、補正値の修正・変更は、データテーブルの内容を更新すればよく、操作性が高い。
（２）特性補正は、色差と輝度が分離されているので、特性補正が容易である。
（３）特性補正は、連続して行えるので、補正不良が見つけやすい。
特性補正データ抽出手法例を次に示す。特性補正データは、電気特性と発光特性から抽出する。
電気特性は、カソード電流を測定して電子放出量を揃える補正データを抽出する。図１３に、カソード電流測定法の例を示す。カソード電流測定手段は、カソード電極数用意されてカソード電圧制御部(10)の電流検出端子(41)（図６参照）からのカソード電流を増幅して電圧値に変換する計装増幅器(81)と、電圧変換されたカソード電流値を合成する加算器(82)と、アナログ量をデジタル量に変換するＡ／Ｄ変換器(83)と、デジタル変換されたカソード電流値を記憶するメモリー(84)とを有している。
これの動作は、次のようになる。
ゲート電極に一定の信号を与えて、ゲート電極を順次選択走査する。すると、カソード電極は常に１つだけ選択されているために、カソード電流として、選択されたゲート電極に対応したカソード電流が得られる。これをＡ／Ｄ変換するとデジタル量のカソード電流値となる。この得られたデジタル値をメモリーに記憶させると、１つのカソード電極に配置されたゲート電極の電流分布が求められる。つまり、１つのカソード電極上にあるゲート電極の電気特性が得られることになる。これをすべてのカソード電極について行うと、ゲート電極の電気特性が得られる。これより、このデータをデータテーブルに反映させると、特性補正が行える。
発光特性は、カラーアナライザーで発光輝度を測定して補正データを抽出すればよい。発光させた状態で、光学センサーにより輝度測定を行い補正データを抽出するようにしてもよい。いずれの場合でも、測定は、普遍化されたデータを得るために市販の測定器を用いて行うことが好ましい。
この発明によると、ＣＮＴ（カーボンナノチューブ）を用いるＦＥＤ（電界放出型ディスプレイ）の制御回路として使用された場合に、ＦＥＤ素子の特性のバラツキを補正して、高電圧用制御部品の使用を少なくすることができ、これにより、ＦＥＤの低ノイズ化、小型化および低コスト化を可能とすることができる。
【図面の簡単な説明】
【図１】 図１は、この発明によるＦＥＤ制御回路が使用されている電界放出型ディスプレイを模式的に示す斜視図である。
【図２】 図２は、同カソード電極の幅方向に沿う断面図である。
【図３】 図３は、同ゲート電極の幅方向に沿う断面図である。
【図４】 図４は、この発明によるＦＥＤ制御回路を示すブロック図である。
【図５】 図５は、同タイムチャートである。
【図６】 図６は、ＦＥＤ制御回路のカソード電圧制御部を示す回路図である。
【図７】 図７は、同タイムチャートである。
【図８】 図８は、ＦＥＤ制御回路のパルス幅発生部を示す回路図である。
【図９】 図９は、同タイムチャートである。
【図１０】 図１０は、ＦＥＤ制御回路のゲート電極駆動部を示す回路図である。
【図１１】 図１１は、同タイムチャートである。
【図１２】 図１２は、ＦＥＤ制御回路の特性補正部を示すブロック図である。
【図１３】 図１３は、カソード電流測定法の一例を示す回路図である。
【符号の説明】
(2) カソード電極
(3) ゲート電極
(5) エミッタアレイ（エミッタ）
(7) アノード電極
(8) 蛍光体
(10) カソード電圧制御部
(12) ゲート電極駆動部
(40) コンデンサ
(61) 映像増幅用半導体
(63) ベース接地の半導体
(64) コンプリメント接続形成用半導体
Claims (2)
- マトリクス状に配列された複数のカソード電極およびゲート電極と、カソード電極およびゲート電極の交点にそれぞれ配置されたエミッタと、カソード電極に対向するように設けられた蛍光体およびアノード電極とを備えている電界放出型ディスプレイの電極電圧を制御するＦＥＤ制御回路において、
カソード電極の電圧は、仕事関数に相当する電圧よりもわずかに大きい電圧で各画素間のばらつきは存在するものとされ、ゲート電極の電圧は、映像信号に応じて変化する最低限の制御電圧とされ、アノード電極の電圧は、一定の基準電圧とされており、
カソード電極の電圧を制御するカソード電圧制御部は、コンデンサを定電流で充電しその充電時間を制御して各画素のカソード電圧を決定するもので、コンデンサの充電時間は、カソード電極からの電子放出が均一となるように、各画素毎に微調整されたパルス幅によって制御されており、
ゲート電極の電圧を制御するゲート電極駆動部は、映像増幅用半導体と直列にベース接地の半導体を接続して、その半導体の出力を映像増幅用半導体と極性の異なる半導体にコンプリメント接続した構成とされ、ゲート電極のＯＮ／ＯＦＦ制御をベース接地の半導体を制御することで行うものであることを特徴とするＦＥＤ制御回路。 - ゲート電極に一定に電圧を与えてゲート電極を順に走査することにより得られるカソード電極の電流のばらつきが最小になるようにパルス幅を操作してカソード電圧が調整され、これをすべてのカソード電極で行うことで、各カソード電極からのカソード電流が求められ、これから得られたカソード電流を平均化して各カソード電流が均一になるようにパルス幅を微調整してカソード電圧が再調整されることで、カソード電圧設定のパルス幅が決定される請求項１に記載のＦＥＤ制御回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2003/012763 WO2005034071A1 (ja) | 2003-10-06 | 2003-10-06 | Ｆｅｄ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005034071A1 JPWO2005034071A1 (ja) | 2006-12-14 |
| JP4072645B2 true JP4072645B2 (ja) | 2008-04-09 |
Family
ID=34401463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005509322A Expired - Fee Related JP4072645B2 (ja) | 2003-10-06 | 2003-10-06 | Ｆｅｄ制御回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20070057283A1 (ja) |
| JP (1) | JP4072645B2 (ja) |
| AU (1) | AU2003268766A1 (ja) |
| WO (1) | WO2005034071A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7786662B2 (en) * | 2005-05-19 | 2010-08-31 | Texas Instruments Incorporated | Display using a movable electron field emitter and method of manufacture thereof |
| KR101104074B1 (ko) * | 2008-12-18 | 2012-01-12 | 한국전자통신연구원 | 색 가변형 전계 방출 장치 |
| KR101104073B1 (ko) * | 2008-12-18 | 2012-01-12 | 한국전자통신연구원 | 전계 방출 장치 |
| JP6733361B2 (ja) * | 2016-06-28 | 2020-07-29 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07181916A (ja) * | 1993-12-22 | 1995-07-21 | Futaba Corp | 表示装置の駆動回路 |
| JPH11109913A (ja) * | 1997-10-02 | 1999-04-23 | Canon Inc | 画像形成方法及び装置 |
| JP2001209352A (ja) * | 2000-01-24 | 2001-08-03 | Nec Corp | 電界電子放出型ディスプレィ装置およびその駆動方法 |
| JP3673761B2 (ja) * | 2001-02-09 | 2005-07-20 | キヤノン株式会社 | 電子源の特性調整方法及び電子源の製造方法及び画像表示装置の特性調整方法及び画像表示装置の製造方法 |
| JP3937906B2 (ja) * | 2001-05-07 | 2007-06-27 | キヤノン株式会社 | 画像表示装置 |
| JP2003036050A (ja) * | 2001-07-25 | 2003-02-07 | Canon Inc | 画像表示装置およびその特性調整方法 |
| JP2003223148A (ja) * | 2002-01-29 | 2003-08-08 | Nec Kansai Ltd | 液晶表示装置の駆動方法および液晶表示装置 |
| JP2003248452A (ja) * | 2002-02-25 | 2003-09-05 | National Institute Of Advanced Industrial & Technology | 電界放出型ディスプレイの駆動方法及び装置 |
-
2003
- 2003-10-06 AU AU2003268766A patent/AU2003268766A1/en not_active Abandoned
- 2003-10-06 US US10/574,848 patent/US20070057283A1/en not_active Abandoned
- 2003-10-06 WO PCT/JP2003/012763 patent/WO2005034071A1/ja active Application Filing
- 2003-10-06 JP JP2005509322A patent/JP4072645B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2005034071A1 (ja) | 2006-12-14 |
| WO2005034071A1 (ja) | 2005-04-14 |
| US20070057283A1 (en) | 2007-03-15 |
| AU2003268766A1 (en) | 2005-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001350442A (ja) | 表示パネルの駆動方法、表示パネルの輝度補正装置及び駆動装置 | |
| EP1225557A1 (en) | Method of driving display panel, and display panel luminance correction device and display panel driving device | |
| JP2001209352A (ja) | 電界電子放出型ディスプレィ装置およびその駆動方法 | |
| JP2007121430A (ja) | 平板型画像表示装置 | |
| JP2000221945A (ja) | マトリクス型表示装置 | |
| JPH07181916A (ja) | 表示装置の駆動回路 | |
| JP4072645B2 (ja) | Ｆｅｄ制御回路 | |
| JP2005004118A (ja) | 表示装置 | |
| JP2005260849A (ja) | 表示装置と表示方法 | |
| KR100296872B1 (ko) | 전계방출표시소자로이루어지는디스플레이패널의자동휘도보정장치및그구동방법 | |
| KR20060104222A (ko) | 전자방출표시장치의 구동장치 및 그의 구동방법 | |
| EP0983583A1 (en) | Driving field emission display including feedback control | |
| US20090256866A1 (en) | Image display apparatus | |
| JP3894523B2 (ja) | 容量性負荷の駆動回路 | |
| KR100486501B1 (ko) | 전계방출 디스플레이의 고전압 인가 장치 및 방법 | |
| JP2006523858A (ja) | 表示装置 | |
| KR100548258B1 (ko) | 전계 방출 표시 패널의 색 보정 장치 | |
| JP2006106142A (ja) | 表示装置および表示方法 | |
| US20060267506A1 (en) | Image display device | |
| JP3407473B2 (ja) | 陰極線管制御装置 | |
| JP2006106143A (ja) | 表示装置および表示方法 | |
| KR20050105409A (ko) | 전자 방출 표시장치의 에이징 방법 및 이를 수행하는 전자방출 표시장치 | |
| JP2005136872A (ja) | 表示装置と表示方法 | |
| WO2006070640A1 (ja) | 平面表示装置および表示用駆動方法 | |
| JPH077709A (ja) | 画像表示装置の自動調整装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |