JP2006106143A - 表示装置および表示方法 - Google Patents

Abstract

【課題】スペーサ近傍での表示の乱れを低減できる表示装置および表示方法を提供する。
【解決手段】第１、第２の基板間に配置されるスペーサおよび画素を有する表示部における階調を表示部上でのスペーサの配置に対応して補正する。表示部上でのスペーサの配置および階調の大きさに対応して階調を補正することで、スペーサの近傍での表示輝度の乱れを階調レベルに依らず是正することが可能となる。
【選択図】図１

Description

本発明は、フィールド・エミッション・ディスプレイ等の基板間にスペーサおよび画素が配置される表示装置および表示方法に関する。

２つの基板間に電子放出素子と蛍光体とを配列し、電子放出素子から放出される電子によって蛍光体を発光させて表示を行うフィールド・エミッション・ディスプレイの開発が進められている（特許文献１参照）。
フィールド・エミッション・ディスプレイを動作させるためには基板間を減圧する必要がある。このため、大気圧に対抗すべくスペーサが基板間に配置され、基板間の距離を保持している。
特開２０００−３１１６０７

しかしながら、スペーサの帯電等によって、スペーサ近傍に表示の乱れが生じる可能性がある。
上記に鑑み、本発明はスペーサ近傍での表示の乱れを低減できる表示装置および表示方法を提供することを目的とする。

上記目的を達成するために、本発明に係る表示装置は、互いに対向して配置される第１、第２の基板と、前記第１、第２の基板間に配置されるスペーサおよび複数の表示画素と、を有する表示部と、前記表示部上でのスペーサの配置および階調の大きさに対応して、前記表示画素を表示させる階調を補正する階調補正部と、前記階調補正部で補正される階調に基づき、前記表示部を表示させる駆動信号を生成する駆動信号生成部と、を具備することを特徴とする。

本発明によれば、スペーサ近傍での表示の乱れを低減できる表示装置および表示方法を提供できる。

以下、図面を参照して、本発明の実施の形態を詳細に説明する。
図１は本発明の一実施形態に係る表示装置Ｄを表す図である。
本発明に係る表示装置Ｄは、表示パネル１０，信号線ドライバ２０，走査線ドライバ３０，映像信号処理回路４０，タイミング発生回路６０を備える。

入力回路５０に映像信号および同期信号が入力され、映像信号処理回路４０およびタイミング発生回路６０それぞれに分離して出力される。映像信号処理回路４０は、入力回路５０から入力される映像信号を補正等して信号線ドライバ２０に出力する。タイミング発生回路６０は、入力回路５０からの入力される同期信号に基づく動作タイミングを走査線ドライバ３０，映像信号処理回路４０，信号線ドライバ２０に出力する。

信号線ドライバ２０は、映像信号処理回路４０から入力される映像信号を駆動信号に変換して表示パネル１０に出力する。走査線ドライバ３０は、タイミング発生回路６０から入力される動作タイミングを走査線信号に変換して表示パネル１０に出力する。表示パネル１０は、信号線ドライバ２０および走査線ドライバ３０から入力される駆動信号および走査線信号に基づき画像を表示する。

図２は、表示パネル１０を上面から見た状態を模式的に表す上面図である。また、図３は、表示パネル１０を横方向から見た状態を表す側面図である。
表示パネル１０は、フェースプレートＦＰ，リアプレートＲＰ，側壁Ｗ，スペーサＳＰ，走査線Ｙ，信号線Ｘ，表示画素Ｐｘを有する。なお、図２，３では、表示画素ＰｘとスペーサＳＰの配置関係の判りやすさを考慮して、走査線Ｙ，信号線Ｘの図示を省略している。

フェースプレートＦＰ，リアプレートＲＰは、それぞれ第１、第２の基板として機能し、側壁Ｗと共に、真空容器を構成する。即ち、フェースプレートＦＰ，リアプレートＲＰ，側壁Ｗで形成される空間（真空容器内部）は、表示パネル１０の動作のために減圧され、高真空状態となっている。
スペーサＳＰは、フェースプレートＦＰ，リアプレートＲＰの間隔を保つためのものである。フェースプレートＦＰ，リアプレートＲＰの間は、減圧されているために、大気圧による力が印加され、これらの中央が側壁Ｗの近傍に比べて間隔が小さくなる可能性がある。ここで、スペーサＳＰは横方向に細長い略長方形の底面を有する柱状形状をしており、所定の間隔をおいて縦方向に配列される。

リアプレートＲＰ上に走査線Ｙ，信号線Ｘが配置される。ｍ（＝７２０）本の走査線Ｙ（Ｙ１〜Ｙｍ）が、横（水平）方向に伸びている。ｎ（＝１２８０×３）本の信号線Ｘ（Ｘ１〜Ｘｎ）が、これら走査線Ｙ１〜Ｙｍに交差して、縦（垂直）方向に伸びている。
ｍ×ｎ（＝約２７６万）個の表示画素Ｐｘが、これら走査線Ｙ１〜Ｙｍ及び信号線Ｘ１〜Ｘｎの交差位置近傍に配置される。

表示画素Ｐｘは、電子放出素子１１および蛍光体１２を有する。電子放出素子１１は、リアプレートＲＰ上に配置され、対応する走査線Ｙ，信号線Ｘにより駆動され、電子を放出する。蛍光体１２は、フェースプレートＦＰ上に配置され、電子放出素子１１から放出される電子ビームにより発光する。この蛍光体２は、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）いずれかの表示色で発光する。即ち、表示画素Ｐｘは、赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の表示色のいずれかに対応する。
赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の表示画素Ｐｘは、それぞれ縦方向に配置される。ここで、水平方向に隣接して配置される赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）３つの表示画素Ｐｘを、纏めて１つのカラー画素と考えることができる。これら赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の表示画素Ｐｘを制御することで、フルカラーの表示が可能となる。

表示画素Ｐｘは、図２に示すように、スペーサＳＰの間に配置される。なお、図２では、判りやすさのために、縦方向に配置されるスペーサＳＰ間に５つの表示画素Ｐｘが配置されることとしているが、これは絶対的なものでない。スペーサＳＰ間により多い個数の表示画素Ｐｘが配置されてもよい。また、スペーサＳＰ間に配置される表示画素Ｐｘの個数が一定でなくても差し支えない。

ここで、スペーサＳＰの近傍では、表示パネル１０での表示に乱れが生じる。スペーサＳＰに最も近い表示画素（再近接表示画素）Ｐｘ，図２では走査線Ｙ５，Ｙ６，Ｙ１０等に対応する表示画素Ｐｘ，が本来の輝度より暗くなる傾向にある。また、再近接表示画素ＰｘよりスペーサＳＰから遠い表示画素（近接表示画素）Ｐｘ，図２では走査線Ｙ４，Ｙ７，Ｙ９等に対応する表示画素Ｐｘ，が本来の輝度より明るくなる傾向にある。これらよりスペーサＳＰから離れた表示画素Ｐｘは、本来の輝度で発光する。
即ち、スペーサＳＰからの距離に応じて、表示パネル１０上の領域を最近接領域、近接領域、通常領域と区分すると、低輝度、高輝度、通常輝度となり、スペーサＳＰの近傍に明暗の縞が形成されることになる。このような縞の発生は、表示パネル１０上の表示の乱れとなり、好ましくない。
なお、上記の説明では、これらの領域に含まれる表示画素Ｐｘを１個として説明したが、これらの領域に含まれる表示画素Ｐｘが複数個であってもよく、低輝度、高輝度の領域の間にこれらの中間的な輝度の表示画素Ｐｘがあっても差し支えない。

スペーサＳＰ近傍での明暗の発生は、スペーサＳＰの帯電によって説明可能である。
スペーサＳＰの近傍の電子放出素子１１から発せられた電子の一部がスペーサＳＰに衝突することで、あるいは放出電子の作用で気体等がイオン化されたイオンがスペーサＳＰに付着することで、スペーサＳＰが帯電する可能性がある。さらには、フェースプレートＦＰに到達した電子が一部反射、散乱され、その一部がスペーサＳＰに衝突することでスペーサＳＰが帯電する可能性がある。

スペーサＳＰが帯電すると、電子放出素子１１から蛍光体１２へと向かう電子の軌道に影響を与える。例えば、スペーサＳＰが負に帯電するとスペーサＳＰ近傍を飛翔する電子がスペーサＳＰから離れることになる。この結果、スペーサＳＰの最近傍の蛍光体１２に到達する電子の個数が減少し、この最近傍の蛍光体１２よりスペーサＳＰから離れた蛍光体１２に到達する電子の個数が増加する。この結果、スペーサＳＰに対して、最近傍領域の表示画素Ｐｘは低輝度、近傍領域の表示画素Ｐｘは高輝度となる。
スペーサＳＰの帯電を抑制するために、スペーサＳＰの表面に導電性を付与し、帯電された電荷を除去することが考えられる。しかしながら、スペーサＳＰ近傍での輝度の乱れを完全に排除することは困難であり、何らかの手段で輝度を補正することが好ましい。

図４は、走査線Ｙの位置と表示画素Ｐｘとの相対輝度の対応関係を表すグラフである。横軸が走査線番号Ｙｉ，縦軸が相対輝度ＲＬ（各表示画素Ｐｘの輝度Ｌを基準輝度ＣＬで規格化したもの、相対輝度ＲＬ＝輝度Ｌ／基準輝度ＣＬ）である。
図４に示されるように、低輝度領域が走査線番号４７〜４９の範囲、高輝度領域が走査線番号４６，５０〜５３の範囲に配置されている。

さらに、相対輝度ＲＬが輝度Ｌの大きさに応じて変化することが判った。輝度Ｌが小さいときには基準輝度ＣＬからのずれが小さいが、輝度Ｌが大きくなるに従って基準輝度ＣＬからのずれが大きくなる傾向にある。
輝度Ｌに応じて相対輝度ＲＬが変化することは、次のようにスペーサＳＰの帯電との関係で説明することができる。
輝度Ｌが０のときには電子放出素子１１からの電子の放出は行われず、スペーサＳＰの帯電は生じない。輝度Ｌが大きくなることは電子放出素子１１からの電子の放出量が大きくなることを意味し、スペーサＳＰの帯電量が大きくなる。この結果、輝度Ｌが大きくなると、スペーサＳＰ近傍を飛翔する電子の軌跡の変化量が大きくなり、本来の輝度（基準輝度ＣＬ）からの輝度Ｌの変化量、即ち、相対輝度ＲＬの変化が大きくなる。
このような相対輝度ＲＬの輝度Ｌ依存性を考慮すると、輝度Ｌの大きさに応じて輝度Ｌの補正量を調節することが好ましい。この詳細は後述する。

信号線ドライバ２０，走査線ドライバ３０，映像信号処理回路４０，入力回路５０，及びタイミング発生回路６０は、表示パネル１０の駆動回路として用いられ、表示パネル１０の周囲に配置される。信号線ドライバ２０は、信号線Ｘ１〜Ｘｎに接続され、走査線ドライバ３０は走査線Ｙ１〜Ｙｍに接続される。
入力回路５０は外部の信号源から供給されるアナログＲＧＢ映像信号及び同期信号を入力し、映像信号を映像信号処理回路４０に供給し、同期信号をタイミング発生回路６０に供給する。
映像信号処理回路４０は入力回路５０からの映像信号に対して信号処理を行う。
タイミング発生回路６０は同期信号に基づいて信号線ドライバ２０，走査線ドライバ３０及び映像信号処理回路４０の動作タイミングを制御する。この制御により、走査線ドライバ３０は走査信号を用いて走査線Ｙ１〜Ｙｍを順次駆動し、信号線ドライバ２０は走査線Ｙ１〜Ｙｍの各々が走査線ドライバ３０によって駆動される間に電圧パルス方式の信号線駆動信号により信号線Ｘ１〜Ｘｎを駆動する。

ここで、映像信号処理回路４０は、ＡＤ変換回路４１，画素配置対応補正部４２，階調レベル対応補正部４３，乗算器４４，変換部４５を有する。
ＡＤ変換回路４１は、水平同期信号に同期して入力回路５０から供給されるアナログＲＧＢ映像信号をデジタル形式に変換する。ＡＤ変換回路４１では、アナログＲＧＢ映像信号が各表示画素Ｐｘについて、例えば１０２４階調が表示可能な１０ビット階調データに変換される。

画素配置対応補正部４２，階調レベル対応補正部４３，および乗算器４４は全体として、表示パネル１０上でのスペーサＳＰの配置および階調の大きさに対応して、階調を補正する階調補正部として機能する。
画素配置対応補正部４２は、階調補正テーブル（図示せず）を有し、表示画素Ｐｘの輝度を補正するための階調補正信号を出力する。タイミング発生回路６０からのタイミング信号に基づき、走査線Ｙの番号Ｙｉに応じて、階調補正信号を出力する。垂直同期信号から走査線Ｙの番号Ｙｉが判断され、階調補正テーブルが参照されることで階調補正値が決定される。

図５は、階調補正テーブルの内容の一例を表す模式図である。走査線Ｙの番号Ｙｉと、階調補正値Ａとが対応して表されている。また、図６は、図５にテーブルとして表されたものをグラフで表したものである。横軸が走査線番号Ｙｉで、縦軸が階調補正値Ａである。これら図５，６には、図４に表される相対輝度ＲＬを補正するための階調補正値が表されている。

階調レベル対応補正部４３は、画素配置対応補正部４２から出力される階調補正値Ａを階調レベルに基づき補正する。
このとき、補正後の階調補正値Ａｃは次の式（１）で表される。
Ａｃ＝Ｋ・（Ａ−１）＋１ ……式（１）
ここで、Ｋ： 補正係数 である。
この式（１）は、階調補正値Ａが１に等しい場合には補正係数Ｋによる補正が行われないことを表す。即ち、階調補正値Ａによる補正がされない表示画素Ｐｘ（Ａ＝１の表示画素Ｐｘ、いいかえれば輝度Ｌが基準輝度ＣＬに等しい表示画素Ｐｘ）には、階調レベルによる階調補正値Ａの補正も必要がない。階調補正値Ａから１を減算した量「Ａ−１」（輝度Ｌと基準輝度ＣＬの差（Ｌ−ＣＬ）に対応する量）が表示画素Ｐｘの輝度Ｌの補正部分だからである。
この式（１）および次の図７で表されるテーブルが階調レベル対応補正部４３に記憶され、階調レベル対応補正部４３から補正後の階調補正値Ａｃが出力される。

図７，８はそれぞれ、補正値Ｋと階調レベルＬｉの対応関係を表すテーブルおよびグラフである。
ここでは階調レベルＬｉと補正値Ｋが比例するものとし、階調レベル５１２のときに補正係数Ｋが１、即ち、階調補正値Ａの補正が不要であるとしている。
但し、これは単純化されたものであり、階調レベルＬｉと補正値Ｋが常に比例しなければならないことを意味しない。例えば、補正係数Ｋが階調レベルＬｉの二次関数で表されても差し支えない。この意味では、図７，８は補正値Ｋを階調レベルＬｉの一次近似で表現したものと言える。

また、階調レベル５１２のときに補正係数Ｋが１であるのは、階調レベル５１２を階調補正値Ａの基準としたためである。階調レベルＬｉの基準を５１２以外に設定することも可能であり、その場合には補正比率Ａ、補正係数Ｋの双方を図５〜図８と異なる値に設定することになる。式（１）から算出される補正後の階調補正値Ａｃに変わりがなければ、階調補正値Ａおよび補正係数Ｋの決め方に自由度が認められる。
階調レベルＬｉが基準値より大きければ補正係数Ｋが１より大きく、階調補正値Ａの補正量（Ａｃ−１）の絶対値も大きくなる。階調レベルＬｉが基準値より小さければ補正係数Ｋが１より小さく、階調補正値Ａの補正量（Ａｃ−１）の絶対値も小さくなる。

乗算器４４は、ＡＤ変換回路４１から出力される階調値に、階調レベル対応補正部４３から出力される補正された階調補正値Ａｃを乗算する。この乗算の結果、階調データが補正され、図４に表されるようなスペーサ近傍での階調の不均一が、階調レベルＬｉの如何に依らず、是正される。

変換部４５は、変換テーブル（図示せず）を有し、乗算器４４から出力される階調データを信号線駆動信号の電圧パルス方式に適合する値に変換する。この変換の際に、変換テーブルが参照される。
変換テーブルは、乗算器４４から出力される階調データの全階調値に割り当てられる１０２４個の１１ビット変換データを格納している。

具体的には、階調０〜２５６を０〜２５６に、階調２５７〜５１２を５１２〜７６９に、階調５１３〜７６８を１０２４〜１２８０に、階調７６９〜１０２４を１５３６〜１７９２に、それぞれ変換する。変換後の階調データは、上位２ビット、下位９ビットがそれぞれ、信号線駆動信号のパルス振幅（素子電圧Ｖ１〜Ｖ４）およびパルス幅（０〜２５６の時間長）に対応している。なお、信号線駆動信号の詳細は、後に図９で説明する。

信号線ドライバ２０は、ラインメモリ２１，２２，及び駆動信号生成部２３を含んでいる。
ラインメモリ２１は、各水平走査期間においてタイミング発生回路６０から供給されるクロックＣＫ１に同期して１水平ライン分の映像信号をサンプリングし、これら映像信号、すなわちｎ個の階調データを並列的に出力する。
ラインメモリ２２は全ての階調データがラインメモリ２１から出力された状態でタイミング発生回路６０から供給されるラッチパルスＤＬに応答してこれら階調データをラッチし、ラインメモリ２１が再びサンプリング動作する後続の１水平走査期間において階調データを保持する。

駆動信号生成部２３は、ラインメモリ２２から並列的に出力される階調データにそれぞれ対応するパルス振幅及びパルス幅を有するｎ個の電圧パルスを信号線駆動信号として発生して信号線Ｘ１〜Ｘｎに供給する。駆動信号生成部２３はカウンタ２４，ｎ個のパルス幅変調回路２５，及びｎ個の出力バッファ・アンプ２６を含む。

カウンタ２４は１０ビットの構成であり、各水平走査期間の開始に伴ってタイミング発生回路６０から供給されるリセット信号ＲＳＴに応答して初期化される。そして、カウンタ２４は、このリセット信号ＲＳＴに続いてタイミング発生回路６０から供給されるクロックＣＫ２によってカウントアップされる。その後、カウンタ２４は各水平走査期間のうちの有効映像期間を１０２４段階の時間長で表す１０ビットのカウントデータを出力する。

各パルス幅変調回路２５は、例えば、コンパレータからなり、ラインメモリ２２から供給される対応階調データと、カウンタ２４から供給されるカウントデータとを比較し、カウントデータが階調データに到達するまでの期間に等しいパルス幅の電圧パルスを出力する。

各出力バッファ・アンプ２６は、対応パルス幅変調回路２５に供給される階調データの上位２ビットに基づいて、外部から供給される正の素子電圧Ｖ１，Ｖ２，Ｖ３，及びＶ４を選択し、出力する。このため、パルス幅変調回路２５からの電圧パルスが、これら素子電圧Ｖ１，Ｖ２，Ｖ３，及びＶ４のうちのいずれかに等しいパルス振幅に増幅される。このとき、このパルス幅変調回路２５からのパルス電圧のパルス幅に等しい期間だけ選択素子電圧が出力バッファ・アンプ２６から出力される。即ち、出力バッファ・アンプ２６は、階調データの階調値に依存したパルス振幅及びパルス幅を有する信号線駆動信号を出力する。

図９は、信号線駆動信号の信号波形の一例を表すグラフである。
信号線駆動信号は、映像信号の大きさに応じて４個の領域（Ａ）乃至（Ｄ）に区分され、領域ごとに異なる振幅値Ｖ１乃至Ｖ４を有する。これら領域（Ａ）乃至（Ｄ）はそれぞれ、変換部４５で変換される前の階調値０〜２５６，２５７〜５１２，５１３〜７６８，７６９〜１０２４および変換部４５で変換後の階調データの上位２ビット「００」，「０１」，「１０」，「１１」に対応する。
駆動信号の振幅値Ｖ１乃至Ｖ４を各領域で段階的に大きくしていき、更に、各領域において、映像信号の値に対応させてパルス幅を可変することで、きめ細かな階調表現を可能としている。

図９の（Ａ）に示すように、階調値が０〜２５６の場合、信号線駆動信号は、パルス振幅が素子電圧Ｖ１でパルス幅が０〜２５６の時間長のパルスとなる。
図９の（Ｂ）に示すように、階調値が２５７〜５１２の場合、信号線駆動信号は、パルス振幅が素子電圧Ｖ２でパルス幅が０〜２５６の時間長のパルスと、パルス振幅が素子電圧Ｖ１でパルス幅が残りの時間長（〜２５６）のパルスとの組み合わせとなる。
図９の（Ｃ）に示すように、階調値が５１３〜７６８の場合、信号線駆動信号は、パルス振幅が素子電圧Ｖ３でパルス幅が０〜２５６の時間長のパルスと、パルス振幅が素子電圧Ｖ２でパルス幅が残りの時間長（〜２５６）のパルスとの組み合わせとなる。
図９の（Ｄ）に示すように、階調値が７６９〜１０２４の場合、信号線駆動信号は、パルス振幅が素子電圧Ｖ４でパルス幅が０〜２５６の時間長のパルスと、パルス振幅が素子電圧Ｖ３でパルス幅が残りの時間長（〜２５６）のパルスとの組み合わせとなる。

走査線ドライバ３０は、シフトレジスタ３１，出力バッファ・アンプ３２を含む。
シフトレジスタ３１は、垂直同期信号を１水平走査期間毎にシフトしてｍ個の出力端の１つから出力する。出力バッファ・アンプ３２は、シフトレジスタ３１のｍ個の出力端からのパルスにそれぞれ応答して走査信号を走査線Ｙ１〜Ｙｍに出力する。
出力バッファ・アンプ３２から出力される走査信号は走査電圧端子から供給される負の電圧Ｖyonであり、１水平走査期間だけ出力される。

各電子放出素子１１では、信号線Ｘ及び走査線Ｙからなる電極間の素子電圧Ｖｆがスレッショルドを越えたときに放電が起き、これにより放出される電子ビームが蛍光体１２を励起する。各表示画素Ｐｘの輝度は、信号線駆動信号のパルス幅及びパルス振幅に依存して電子放出素子１１に流れる駆動電流Ｉｅによって制御される。
画素配置対応補正部４２および階調レベル対応補正部４３によってスペーサＳＰ近傍での階調が補正されることから、スペーサＳＰ近傍での輝度の不均一が是正され、表示パネル１０上に表示される画像がより鮮明となる。このとき、階調レベルＬｉの大きさに応じて補正比率が調節されることから、階調レベルが変化しても常に適正な補正が行われる。

（その他の実施形態）
本発明の実施形態は上記の実施形態に限られず拡張、変更可能であり、拡張、変更した実施形態も本発明の技術的範囲に含まれる。

本発明の一実施形態に係る表示装置を表す図である。 図１の表示パネルを上面から見た状態を模式的に表す上面図である。 図１の表示パネルを横方向から見た状態を表す側面図である。 走査線の位置と表示画素の相対輝度との対応関係を表すグラフである。 階調補正テーブルの内容の一例を表す模式図である。 図５に表された階調補正テーブルの内容を表すグラフである。 補正値と階調レベルの対応関係を表すテーブルである。 図７に表されたテーブルの内容を表すグラフである。 信号線駆動信号の信号波形の一例を表すグラフである。

符号の説明

Ｄ…表示装置、１０…表示パネル、ＦＰ…フェースプレート、ＲＰ…リアプレート、Ｗ…側壁、ＳＰ…スペーサ、Ｐｘ…表示画素、Ｘ（Ｘ１-Ｘｎ）…信号線、Ｙ（Ｙ１-Ｙｍ）…走査線、１１…電子放出素子、１２…蛍光体、２０…信号線ドライバ、２１，２２…ラインメモリ、２３…駆動信号生成部、２４…カウンタ、２５…パルス幅変調回路、２６…出力バッファ・アンプ、３０…走査線ドライバ、３１…シフトレジスタ、３２…出力バッファ・アンプ、４０…映像信号処理回路、４１…ＡＤ変換回路、４２…画素配置対応補正部、４３…階調レベル対応補正部、４４…乗算器、４５…変換部、５０…入力回路、６０…タイミング発生回路

Claims (14)

1. 互いに対向して配置される第１、第２の基板と、前記第１、第２の基板間に配置されるスペーサおよび複数の表示画素と、を有する表示部と、
   前記表示部上でのスペーサの配置および前記表示画素を表示させる階調の大きさに対応して、前記階調を補正する階調補正部と、
   前記階調補正部で補正される階調値に基づき、前記表示部を表示させる駆動信号を生成する駆動信号生成部と、
   を具備することを特徴とする表示装置。
2. 前記表示画素が、電子放出素子と、前記電子放出素子から放出される電子によって発光する蛍光体と、を含む
   ことを特徴とする請求項１記載の表示装置。
3. 前記階調補正部が、前記スペーサの近傍の画素に係る階調を補正する
   ことを特徴とする請求項１記載の表示装置。
4. 前記階調補正部が、前記スペーサの第１の近傍の画素に係る階調が大きくなり、前記第１の近傍よりも前記スペーサから離れた第２の近傍の画素に係る階調が小さくなるように補正する
   ことを特徴とする請求項３記載の表示装置。
5. 前記階調補正部が、
   前記表示部上での画素の配置に対応する補正信号を出力する画素配置対応補正部と、
   所定の基準値に対する前記階調の大きさに応じて、前記画素配置対応補正部から出力される補正信号を補正する階調レベル対応補正部と、
   を有することを特徴とする請求項１記載の表示装置。
6. 前記階調レベル対応補正部が、前記階調が前記所定の基準値より大きいときに前記補正信号の補正量の絶対値が大きく、前記階調が前記所定の基準値より小さいときに前記補正信号の補正量の絶対値が小さくなるように補正する
   ことを特徴とする請求項５記載の表示装置。
7. 前記駆動信号生成部が、前記階調に対応して、前記駆動信号の振幅とパルス幅とを変化させる
   ことを特徴とする請求項１記載の表示装置。
8. 互いに対向して配置される第１、第２の基板と、前記第１、第２の基板間に配置されるスペーサおよび複数の表示画素と、を有する表示部上でのスペーサの配置および前記表示画素を表示させる階調の大きさに対応して、前記階調を補正するステップと、
   前記補正される階調に基づき、前記表示部を表示させる駆動信号を生成するステップと、
   を具備することを特徴とする表示方法。
9. 前記表示画素が、電子放出素子と、前記電子放出素子から放出される電子によって発光する蛍光体と、を含む
   ことを特徴とする請求項８記載の表示方法。
10. 前記階調を補正するステップが、前記スペーサの近傍の画素に係る階調を補正するステップを含む
    ことを特徴とする請求項８記載の表示方法。
11. 前記階調を補正するステップが、前記スペーサの第１の近傍の画素に係る階調が大きくなり、前記第１の近傍よりも前記スペーサから離れた第２の近傍の画素に係る階調が小さくなるように補正するステップを含む
    ことを特徴とする請求項８記載の表示方法。
12. 前記階調を補正するステップが、
    前記表示部上での画素の配置に対応する補正信号を生成するステップと、
    所定の基準値に対する前記階調の大きさに応じて、前記生成される補正信号を補正するステップと、
    を含むことを特徴とする請求項８記載の表示方法。
13. 前記補正信号を生成するステップが、前記階調が前記所定の基準値より大きいときに前記補正信号の補正量の絶対値が大きく、前記階調が前記所定の基準値より小さいときに前記補正信号の補正量の絶対値が小さくなるように補正するステップを含む
    ことを特徴とする請求項１２記載の表示方法。
14. 前記駆動信号を生成するステップが、前記階調に対応して、前記駆動信号の振幅とパルス幅とを変化させるステップを含む
    ことを特徴とする請求項８記載の表示方法。

Images