JP3894523B2 - 容量性負荷の駆動回路 - Google Patents
容量性負荷の駆動回路 Download PDFInfo
- Publication number
- JP3894523B2 JP3894523B2 JP03515098A JP3515098A JP3894523B2 JP 3894523 B2 JP3894523 B2 JP 3894523B2 JP 03515098 A JP03515098 A JP 03515098A JP 3515098 A JP3515098 A JP 3515098A JP 3894523 B2 JP3894523 B2 JP 3894523B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrode
- capacitive load
- power supply
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/20—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using multi-beam tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Details Of Television Scanning (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、表示装置の複数の電極に駆動信号を印加する場合のように、複数の容量性負荷に個別に変化する電圧信号を印加するための複数の増幅回路を備えた駆動回路に関する。
【0002】
【従来の技術】
このような駆動回路が使用される表示装置の一例として、平面型陰極線管表示装置がある。この表示装置は図5に示す如く、層を成すように配置された複数の電極が図示しない真空容器中に収納された構造を有する。図5において、表示装置の後方から手前の表示面に向かって順に、背面電極1、電子ビーム源である線陰極2、電子ビーム引き出し電極3、電子ビーム流制御電極4、水平偏向電極5、垂直偏向電極6、そしてスクリーン板7が配置されている。
【0003】
電子ビーム源である線陰極2は水平方向に張られ、垂直方向に所定の間隔(例えば4.4mm)で複数本(例えば19本)設けられている。なお、図5では簡単のために7本の線陰極2a〜2gを図示している。それぞれの線陰極2は、水平方向に線状に分布する電子ビームを発生する。図6に示すように、上端の線陰極2aから下へ向かって順番に一定時間(8H)ずつ電子ビームを放出させるダイナミック駆動が行われる。図6において、線陰極駆動パルスがLレベルである期間が電子ビーム放出期間となる。
【0004】
背面電極1は、負の直流電圧が印加されることにより、線陰極から放出された電子ビームをアノード側(手前側)へ向かわせると共に、駆動中の線陰極以外の線陰極からの電子ビームの発生を抑制する。
【0005】
電子ビーム引き出し電極3の線陰極2a〜2gに対向する位置には、水平方向に所定のピッチで貫通孔10が形成されている。そして、電子ビーム引き出し電極3に正の直流電圧が印加されることにより、線陰極2から放出された電子ビームが加速され、貫通孔10を通して電子ビームが引き出される。
【0006】
電子ビーム流制御電極4は、垂直方向に細長く水平方向に所定ピッチで配置された複数(例えば114本)の導電板13で構成されている。なお、図5では簡単のために導電板13を8本のみ図示している。電子ビーム引き出し電極3の貫通孔10に対応するように、電子ビーム流制御電極4の導電板13にも貫通孔12が形成されている。電子ビーム流制御電極4は、映像信号に対応する電圧が印加されることにより、電子ビーム引き出し電極3に設けられた貫通孔10を通して引き出された電子ビームの通過量を映像信号に応じて制御する。
【0007】
水平偏向電極5は、電子ビーム流制御電極4の貫通孔12を通過した電子ビームを水平方向両側から挟むように設けた垂直方向に延びる複数の導電板からなる。一対の導電板14,14′が電子ビーム流制御電極4の貫通孔12の水平方向のピッチに合わせて複数対配置されている。一対の導電板14,14′には図6に示すような互いに逆位相で電圧が階段状に変化する水平偏向電圧h,h′(約100Vpp)が印加されている。これによって各画素に対応する電子ビームは、水平方向に走査され、スクリーン7に形成された蛍光体層のR,G,B3色の蛍光体を順次照射して発光させる。例えば、1本の電子ビームが水平方向の走査によって2トリオ分の蛍光体を発光させる。
【0008】
垂直偏向電極6は、ビーム流制御電極4に設けられた複数の貫通孔12の垂直方向の並びの中間位置に沿って水平方向に延びる導電板を垂直方向に所定ピッチで複数配置したものである。隣接する導電板15、15′には、図6に示すような互いに逆位相で電圧が階段状に変化する垂直偏向電圧v、v′(約350Vpp)が印加され、これによって電子ビームが垂直方向に偏向(走査)される。例えば、垂直方向の走査によって、1本の電子ビームが12ライン分の蛍光体を発光させる。そして20本の導電板によって19本の線陰極に対応する19対の導電板対を構成することにより、スクリーン7上に228本の水平走査ラインを描くことができる。
【0009】
スクリーン7は、ガラス板の裏面に蛍光体を塗布したものである。R,G,B3色の蛍光体が垂直方向に細長いストライプとして水平方向に順番に塗布されている。スクリーン7には約10kVの高電圧が印加される。図5において、スクリーン7に描かれた水平方向の破線は複数の線陰極2に対応する垂直方向の区分を示し、垂直方向の破線は複数のビーム流制御電極4に対応する水平方向の区分を示している。
【0010】
上記のような表示装置において、水平偏向電極を構成する一対の導電板14,14′及び垂直偏向電極を構成する導電板15,15′に印加される水平偏向電圧h,h′及び垂直偏向電圧v,v′(図6に示した階段状に変化する電圧信号)は、例えば図7に示すようなトランジスタ増幅回路を用いて小電圧信号Vinを必要な電圧Voutまで増幅することにより得ていた。
【0011】
【発明が解決しようとする課題】
上記のような構造の表示装置を構成する水平偏向電極及び垂直偏向電極は構造上、電極の静電容量を小さくすることが難しい。このような容量性負荷に大きい振幅で変化する電圧信号を印加するために、上述のような増幅回路で電圧信号を増幅しているが、そのための電力消費が大きい。例えば携帯用機器等の表示装置をバッテリー駆動する場合はこの消費電力が問題になる。
【0012】
そこで本発明は、上記のような従来の問題点を解決し、容量性負荷に大きい振幅の電圧信号を印加するための消費電力を抑えた駆動回路を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明による容量性負荷の駆動回路は、画像表示装置内に配され容量性負荷を構成する第1及び第2の電極に、個別に変化する電圧信号を印加するために、前記電圧信号を個別に増幅する第1及び第2の増幅回路を備えた駆動回路であって、前記電力供給源を切り替える切替手段と、前記駆動回路の電源に接続されている第1及び第2のエミッタフォロア回路とを備え、前記切替手段は、前記第1及び第2の増幅回路で増幅された互いに逆位相で変化する電圧波形を第1及び第2の電極に印加する際に、前記第1の電極の電圧が前記第2の電極の電圧より低く、しかも、前記第1の電極の電圧が上昇中で前記第2の電極の電圧が下降中である期間は前記第1の増幅回路の電力供給源として前記第2の電極に蓄積された電荷を使用し、他の期間は前記第1の増幅回路の電力供給源として前記駆動回路の電源を使用するよう切り替え、前記第1の増幅回路の電力供給端が、第1のダイオードを介して前記第1のエミッタフォロワ回路の出力に接続されるとともに、第2のダイオードを介して前記第2の電極に接続されていることを特徴とする。このような構成によれば、容量性負荷に蓄積された電荷の放電と他の容量性負荷の充電とが相補的に行われることになり、複数の容量性負荷の駆動に必要な全体の電力を低減することができる。
【0017】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
(実施形態1)
図1は、本発明の第1の実施形態に係る容量性負荷の駆動回路を示している。図1において、C,C′は第1及び第2の容量性負荷であり、具体的には従来技術の説明で述べた表示装置の垂直偏向電極を構成する一対の導電板(図5の15,15′)の静電容量に相当する。A,A′は第1及び第2の増幅回路であり、第1及び第2の入力信号Vin及びVin′を個別に増幅して容量性負荷C,C′に印加する出力信号Vout及びVout′を出力する。
【0018】
S,S′は第1及び第2の増幅回路A,A′の電力供給源を切り替えるための第1及び第2の切替スイッチである。第1の切替スイッチSの第1の接点イは駆動回路の電源Vccに接続され、第2の接点ロは第2の容量性負荷C′に、つまり第2の増幅回路A′の出力に接続されている。第2の切替スイッチS′の第1の接点ハは第1の容量性負荷Cに、つまり第1の増幅回路Aの出力に接続され、第2の接点ニは駆動回路の電源Vccに接続されている。
【0019】
第1及び第2のスイッチS,S′は、制御回路X1からの制御信号によって、それぞれの接点が切り替えられる。接点の切り替えは、つぎのように行われる。図2に、第1及び第2の容量性負荷C,C′にそれぞれ印加される電圧v,v′の変化を示す。電圧vは図1における第1の増幅回路Aの出力電圧Voutに等しく、電圧v′は第2の増幅回路A′の出力電圧Vout′に等しい。図2では説明を簡略化するために単調に変化する三角波の電圧信号v,v′としているが、実際には図6に示したように階段状に変化する三角波電圧が垂直偏向電極を構成する導電板に印加される。
【0020】
図2において、期間T1は、第1の容量性負荷Cの電圧vが第2の容量性負荷C′の電圧v′より高い。また、電圧vは下降し、電圧v′は上昇している。この期間は、図1に示すように、第1のスイッチSは第1の接点イが選択される。つまり、第1の増幅回路Aの電力供給源として駆動回路の電源Vccが接続される。また、第2のスイッチS′は第1の接点ハが選択され、第2の増幅回路A′の電力供給源として第1の容量性負荷Cが接続される。この結果、第1の容量性負荷Cの電荷は第2の増幅回路A′の電源ラインから出力端子を経て第2の容量性負荷C′へ移動する。これにより、上記のように、第1の容量性負荷Cの電圧vが下降すると共に第2の容量性負荷C′の電圧v′が上昇する。
【0021】
つぎに、図2の期間T2では、第1の容量性負荷Cの電圧vが第2の容量性負荷C′の電圧v′より低くなっている。この期間は、第2のスイッチS′が第2の接点ニ側に切り替えられ、第2の増幅回路A′の電力供給源として駆動回路の電源Vccが接続される。これにより、第2の容量性負荷C′の電圧v′は更に上昇を続けることができる。一方、第1の容量性負荷Cの電圧vは更に下降を続ける。
【0022】
つぎに、図2の期間T3になると、第1の容量性負荷Cの電圧vが最低値を過ぎて上昇に転ずる。また、第2の容量性負荷C′の電圧v′が最大値を過ぎて下降に転ずる。この期間は、第1のスイッチSが第2の接点ロ側に切り替えられ、第1の増幅回路Aの電力供給源として第2の容量性負荷C′が接続される。この結果、第2の容量性負荷C′の電荷は第1の増幅回路Aの電源ラインから出力端子を経て第1の容量性負荷Cへ移動する。これにより、上記のように、第2の容量性負荷C′の電圧が下降すると共に第1の容量性負荷Cの電圧が上昇する。
【0023】
つぎに、図2の期間T4になると、上昇中の第1の容量性負荷Cの電圧vが下降中の第2の容量性負荷C′の電圧v′より高くなるので、第1のスイッチSを第1の接点イに切り替える。これにより、第1の増幅回路Aの電力供給源として駆動回路の電源Vccが接続され、第1の容量性負荷Cの電圧vは更に上昇を続けることができる。一方、第2の容量性負荷C′の電圧v′は更に下降を続ける。
【0024】
以上のように、期間T1〜T4における第1及び第2のスイッチの切替制御を制御回路X1が繰り返し行う。期間T1及びT3は上記のように電圧上昇中の容量性負荷に接続された増幅回路の電力が他方の電圧下降中の容量性負荷の電荷によって供給されるので、消費電力を大幅に削減することができる。
【0025】
(実施形態2)
つぎに、本発明の第2の実施形態に係る容量性負荷の駆動回路を図3に示す。この実施形態の駆動回路は、図1に示した第1の実施形態と同様に、一対の容量性負荷C,C′に互いに逆位相で変化する電圧信号を印加するためのものである。図3において、図1と同じ構成要素には同じ符号を付している。Q1〜Q3及びQ1′〜Q3′はトランジスタであり、D1,D2,D1′,D2′はダイオードである。E1,E1′はバイアス電圧源である。
【0026】
トランジスタQ2及びQ3(Q2′及びQ3′)は入力信号Vin(Vin′)を電流増幅する電流増幅回路を構成している。バイアス電圧源E1(E1′)は、入力信号電圧Vin(Vin′)より常にE1(E1′)ボルトだけ高い電位を電力供給用トランジスタQ1(Q1′)のベースに与える。なお、トランジスタQ1(Q1′)のエミッタ電位は入力信号電圧Vin′(Vin)に応じて、つまり出力電圧Vout′(Vout)に応じて変化する。
【0027】
ダイオードD1及びD2(D1′及びD2′)は、トランジスタQ2及びQ3(Q2′及びQ3′)で構成された電流増幅回路の電源供給源を切り替えるためのスイッチとして機能する。その機能の詳細を以下に説明する。
【0028】
図4に、第1及び第2の容量性負荷C,C′にそれぞれ印加される電圧v,v′の変化を示す。電圧vは図2におけるトランジスタQ2及びQ3で構成された第1の増幅回路の出力電圧Voutに等しく、電圧v′はトランジスタQ2′及びQ3′で構成された第2の増幅回路の出力電圧Vout′に等しい。図2では説明を簡略化するために単調に変化する三角波の電圧信号v,v′としているが、実際には図6に示したように階段状に変化する三角波電圧が垂直偏向電極を構成する導電板に印加される。また、図4中の一点鎖線veは図3における電力供給用トランジスタQ1′のエミッタ電位の変化を示している。
【0029】
図4の期間T1において、ダイオードD2′が導通し、第1の容量性負荷Cの電荷がダイオードD2′及びトランジスタQ2′を経て第2の容量性負荷C′に移動する。つまり、トランジスタQ2′及びQ3′で構成された第2の増幅回路の電力供給源として、第1の容量性負荷Cが接続される。このとき、ダイオードD1′は逆バイアスのためカットオフ状態となり、駆動回路の電源Vccから第2の増幅回路への電力供給は遮断される。
【0030】
図4の期間T2では、ダイオードD1′がオンに転じ、ダイオードD2′がオフになる。この結果、トランジスタQ2′及びQ3′で構成された第2の増幅回路の電力供給源として駆動回路の電源Vccが接続され、VccからトランジスタQ1′,ダイオードD1′、及びトランジスタQ2′を経て第2の容量性負荷C′へ電力が供給される。
【0031】
この後、第1の容量性負荷Cへの電圧印加を担当するトランジスタQ2及びQ3で構成された第1の増幅回路の電力供給源についても上記と同様に切り替えられる。つまり、期間T3は第2の容量性負荷C′から電力が供給され、期間T4になって駆動回路の電源Vccから電力が供給される。
【0032】
このように、ダイオードD1及びD2(D1′及びD2′)のスイッチング動作により、トランジスタQ2及びQ3(Q2′及びQ3′)で構成された電流増幅回路の電源供給源が自動的に順次切り替えられる。この実施形態でも、第1の実施形態と同様に、電圧上昇中の容量性負荷に接続された増幅回路の電力が他方の電圧下降中の容量性負荷の電荷によって供給されるので、消費電力を大幅に削減することができる。なお、バイアス電圧源E1及びE1′の設定電圧が高すぎるとT1の期間が短くなり、電力低減効果が小さくなるが、数ボルト程度に設定すれば実用上問題はない。
【0033】
【発明の効果】
以上説明したように、本発明の容量性負荷の駆動回路は、容量性負荷に蓄積された電荷を他の容量性負荷の駆動に活用することにより、消費電力を大幅に低減することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る容量性負荷の駆動回路の回路図
【図2】図1の駆動回路における容量性負荷に印加される電圧の変化を示す図
【図3】本発明の第2の実施形態に係る容量性負荷の駆動回路の回路図
【図4】図3の駆動回路における容量性負荷に印加される電圧の変化を示す図
【図5】従来の容量性負荷の駆動回路が用いられる表示装置の内部電極構造を示す分解図
【図6】図5の表示装置の各電極に印加される電圧波形を示す図
【図7】従来の容量性負荷の駆動回路を示す回路図
【符号の説明】
A,A′ 増幅回路
C,C′ 容量性負荷
D1,D2,D1′,D2′ スイッチ回路を構成するトランジスタ
Q1,Q1′ エミッタフォロア回路
Q2,Q3,Q2′,Q3′ 増幅回路を構成するトランジスタ
S,S′ 切替スイッチ
Claims (3)
- 画像表示装置内に配され容量性負荷を構成する第1及び第2の電極に、個別に変化する電圧信号を印加するために、前記電圧信号を個別に増幅する第1及び第2の増幅回路を備えた駆動回路であって、
前記電力供給源を切り替える切替手段と、
前記駆動回路の電源に接続されている第1及び第2のエミッタフォロア回路とを備え、
前記切替手段は、前記第1及び第2の増幅回路で増幅された互いに逆位相で変化する電圧波形を第1及び第2の電極に印加する際に、前記第1の電極の電圧が前記第2の電極の電圧より低く、しかも、前記第1の電極の電圧が上昇中で前記第2の電極の電圧が下降中である期間は前記第1の増幅回路の電力供給源として前記第2の電極に蓄積された電荷を使用し、他の期間は前記第1の増幅回路の電力供給源として前記駆動回路の電源を使用するよう切り替え、前記第1の増幅回路の電力供給端が、第1のダイオードを介して前記第1のエミッタフォロワ回路の出力に接続されるとともに、第2のダイオードを介して前記第2の電極に接続されていることを特徴とする容量性負荷の駆動回路。 - 前記電極は、電子を制御するための電圧が印加される電極である請求項1記載の容量性負荷の駆動回路。
- 請求項1または2に記載の容量性負荷の駆動回路を備えた画像表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03515098A JP3894523B2 (ja) | 1998-02-17 | 1998-02-17 | 容量性負荷の駆動回路 |
US09/248,475 US6043570A (en) | 1998-02-17 | 1999-02-11 | Driving circuit for capacitive load |
EP99103061A EP0936595A1 (en) | 1998-02-17 | 1999-02-16 | Driving circuit for capacitive load and driving circuit for display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03515098A JP3894523B2 (ja) | 1998-02-17 | 1998-02-17 | 容量性負荷の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11234049A JPH11234049A (ja) | 1999-08-27 |
JP3894523B2 true JP3894523B2 (ja) | 2007-03-22 |
Family
ID=12433881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03515098A Expired - Fee Related JP3894523B2 (ja) | 1998-02-17 | 1998-02-17 | 容量性負荷の駆動回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6043570A (ja) |
EP (1) | EP0936595A1 (ja) |
JP (1) | JP3894523B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6486715B2 (en) | 2001-04-02 | 2002-11-26 | Sandisk Corporation | System and method for achieving fast switching of analog voltages on large capacitive load |
US7002401B2 (en) * | 2003-01-30 | 2006-02-21 | Sandisk Corporation | Voltage buffer for capacitive loads |
US8761237B2 (en) * | 2011-11-03 | 2014-06-24 | Lsi Corporation | Low nonlinear distortion variable gain amplifier |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3656004A (en) * | 1970-09-28 | 1972-04-11 | Ibm | Bipolar capacitor driver |
JPS6372381A (ja) * | 1986-09-17 | 1988-04-02 | 株式会社日本自動車部品総合研究所 | 容量性負荷の駆動方法 |
US5006739A (en) * | 1987-06-15 | 1991-04-09 | Hitachi, Ltd. | Capacitive load drive circuit |
JPH01296543A (ja) * | 1988-05-23 | 1989-11-29 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
US5061880A (en) * | 1989-03-22 | 1991-10-29 | Matsushita Electric Industrial Co., Ltd. | Method of driving image display device |
JP3482006B2 (ja) * | 1994-07-28 | 2003-12-22 | 株式会社東芝 | 容量性負荷の駆動装置 |
US5528256A (en) * | 1994-08-16 | 1996-06-18 | Vivid Semiconductor, Inc. | Power-saving circuit and method for driving liquid crystal display |
WO1996021879A1 (fr) * | 1995-01-13 | 1996-07-18 | Seiko Epson Corporation | Circuit d'alimentation, alimentation pour ecran a cristaux liquides et ecran a cristaux liquides |
-
1998
- 1998-02-17 JP JP03515098A patent/JP3894523B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-11 US US09/248,475 patent/US6043570A/en not_active Expired - Lifetime
- 1999-02-16 EP EP99103061A patent/EP0936595A1/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
US6043570A (en) | 2000-03-28 |
EP0936595A1 (en) | 1999-08-18 |
JPH11234049A (ja) | 1999-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7109955B2 (en) | Apparatus and method for driving multi-color light emitting display panel | |
US8089428B2 (en) | Flat panel display apparatus | |
JP2002140037A (ja) | 発光パネルの駆動装置及び方法 | |
US6020864A (en) | Addressing device for microtip flat display screens | |
JP3618064B2 (ja) | 発光表示パネルの駆動装置及び駆動方法 | |
JP3620985B2 (ja) | 容量性発光素子ディスプレイ装置及びその駆動方法 | |
JPH06222735A (ja) | 輝度変調fed表示装置 | |
JP3894523B2 (ja) | 容量性負荷の駆動回路 | |
US3778673A (en) | Low power display driver having brightness control | |
KR100558665B1 (ko) | 전계 방출 디스플레이에서 전하의 누적을 감소시키는 방법 | |
JP2736308B2 (ja) | 電界放出ディスプレイ | |
US6882330B2 (en) | Field emission displaying device and driving method thereof | |
JP2001109430A (ja) | 発光表示パネルの駆動装置 | |
JP2000206925A (ja) | 平面型表示装置 | |
JP3609299B2 (ja) | 発光表示パネルの駆動装置 | |
KR100531786B1 (ko) | 평판 디스플레이 패널의 스캔구동장치 | |
KR100486501B1 (ko) | 전계방출 디스플레이의 고전압 인가 장치 및 방법 | |
JP2001202059A (ja) | 冷陰極発光素子の駆動方法、冷陰極発光素子の駆動回路およびディスプレイ装置 | |
JPWO2005034071A1 (ja) | Fed制御回路 | |
JP2002244616A (ja) | 容量性発光素子の駆動装置 | |
US6600464B1 (en) | Method for reducing cross-talk in a field emission display | |
KR100489950B1 (ko) | 평판형 디스플레이 소자의 편향 회로 | |
KR100531790B1 (ko) | 평판 디스플레이 패널 구동 방법 | |
JP2832919B2 (ja) | 電界放出素子を用いた表示装置 | |
JP2001202058A (ja) | 冷陰極発光素子の駆動方法、冷陰極発光素子の駆動回路およびディスプレイ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060608 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060831 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061211 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |