JPH09106774A

JPH09106774A - 電界放出ディスプレイ及びその製造方法

Info

Publication number: JPH09106774A
Application number: JP20179396A
Authority: JP
Inventors: Guy Dubois; デュボワギー
Original assignee: SGS Thomson Microelectronics Inc
Current assignee: STMicroelectronics lnc USA
Priority date: 1995-07-31
Filing date: 1996-07-31
Publication date: 1997-04-22
Also published as: EP0757372A1

Abstract

(57)【要約】【課題】エミッタ（電子放出）位置を画定するために
マスクを使用せずに自己整合した高密度のパターン形成
ステップを使用して真空微小電子工学装置（特に、電界
放出ディスプレイ）を製造するプロセスを提供する。【解決手段】本発明のマスクを使用しないパターン形
成ステップは、パターン転移層（８２０）へ荷電粒子
（８３０）を付与することによって行われる。クーロン
反発力がある程度の自己調節型間隔制御を与えて近似的
に一様な密度を与える。該粒子を堆積させた後に、該粒
子をエッチング用のマスクとして使用することが可能で
あり、それにより電界放出ディスプレイ用に使用する先
端の尖ったカソード構成体を形成する。従って、本発明
は、マスクを使用せずに一つの重要なステップのパター
ン形成を行うことを可能とし、且つそれに対応してコス
ト低下を可能としている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、真空マイクロ電子
工学装置に関するものであって、更に詳細には、電界放
出ディスプレイ及びその製造方法に関するものである。
本発明は、特に、電界放出ディスプレイの製造における
改良に関するものである。本発明の改良を説明する前
に、電界放出ディスプレイの技術分野における技術的内
容（特に、マイクロンディスプレイテクノロジーズ社に
よって開発されたもの）について検討する。

【０００２】

【従来の技術】真空マイクロエレクトロニクス１９２０年から約１９６０年にかけて三端子利得装置に
対する支配的な技術であった真空管技術は１９６０年代
及び１９７０年代におけるソリッドステート技術によっ
てほぼ完全に置き換えられた。（トランジスタは、１９
５０年代後期に至るまで実際的な商用上のインパクトを
達成し始めるものではなかったが、トランジスタはそれ
よりもかなり前に発明されていたものである。真空管は
高パワー高周波数及びその他の特別の適用場面において
生き残っていたが、これらの適用場面は半導体装置にと
っては市場としての価値は比較的低いものであった。）しかしながら、１９８０年代以来、真空マイクロ電子工
学装置における興味が高潮した。これらの装置は、薄膜
金属グリッドに対して自己整合された尖った微視的なエ
ミッタ構成体を与えるカソード＋グリッド構成体を製造
するためのマイクロ電子工学製造技術を使用するもので
ある。従って、この様な構成体は、精密且つ非常に小さ
なカソード対グリッドの間隔を有する冷陰極トライオー
ドの二つの要素を提供するものである。トライオード即
ち三極真空管のカットオフ周波数はカソード対グリッド
間隔によって制限されるので、これらの装置はマイクロ
波周波数への適用の可能性について研究されたが、この
様な装置はディスプレイ適用場面に対しても非常に魅力
のあるものであることが明らかとなった。

【０００３】この技術においてかなりの前進がなされ、
且つ多くの開発が１９８８年以降のＩＥＥＥ・インター
ナショナル・バキューム・マイクロエレクトロニクス・
コンフェレンスにおいて報告されている。これらのコン
フェレンスの全てにおけるプロシーリングズ、即ち報告
書類は引用によって本明細書に取込む。

【０００４】電界放出ディスプレイ真空マイクロ電子工学の特に魅力のある適用例はディス
プレイの製造に関するものである。種々の真空ディスプ
レイ技術は以前から公知であるが、真空マイクロ電子工
学技術のディスプレイ即ち表示装置への適用は「フィー
ルドエミッションディスプレイ（電界放出表示装置）」
として知られる非常に活発且つ将来性のある技術分野を
創生させた。

【０００５】ＣＲＴディスプレイと比較して大きさ及び
重さを著しく減少させたアクティブマトリクス液晶ディ
スプレイ（ＡＭＬＣＤ）としてのフラットパネルディス
プレイは、例えばラップトップコンピュータやポータブ
ルハンドヘルドカラーテレビなどの従来不可能であった
装置、位置及び適用場面においてディスプレイを使用す
る術を提供した。明らかに、ＡＭＬＣＤ技術は製造上最
も高い品質の小型ディスプレイ技術であるが、ＡＭＬＣ
Ｄは、尚且つ、コスト、電力消費、画角、高速で移動す
るビデオ画像のぼやけ、動作温度範囲、及びＡＭＬＣＤ
のバックライトにおいて水銀蒸気を使用することの環境
上の懸念などにおいて著しく制限されているものであ
る。

【０００６】電界放出ディスプレイ（ＦＥＤ）はＡＭＬ
ＣＤのこれらの制限事項を解消する可能性を提供してお
り、特に、小型で高分解能のディスプレイの分野におい
て（例えば、カムコーダ（ｃａｍｃｏｒｄｅｒ）ビュー
ファインダ、ＨＭＤ、仮想現実ハードウエアにおいて使
用するため）においてそのことが言える。このディスプ
レイは、小型のカラーディスプレイ市場を支配している
現在のＬＣＤと比較して優れた特性を有している。この
ディスプレイの開発の歴史、その利点及び表示特性につ
いて説明する。更に、ＦＥＤがプロトタイプから生産へ
移るに従い、これらの装置の生産レベルでのテストを可
能とする新たな技術を開発することが必要となってい
る。

【０００７】典型的なカムコーダビューファインダは直
径が０. ５５インチから０. ７インチの範囲のディスプ
レイを使用する。完全にＡＭＬＣＤからなるカラーディ
スプレイは、大略、９６，０００個から１８０，０００
個のドット数、又は３２，０００個から６０，０００個
のフルーカラーピクセルを有している。商用のビューフ
ァインダディスプレイは、通常、約１５ｆｔ−Ｌを放出
する。１５ｆｔ−Ｌにおいて、典型的な０. ５５インチ
の黒白ＣＲＴビューファインダは約０. ９Ｗを消費す
る。バックライトを有する０. ７インチのＡＭＬＣＤは
０. ５Ｗを消費する。対照的に、１００，８００個のド
ット又は３３，６００個のフルーカラーピクセルを有す
るＦＥＤディスプレイは、約０. １Ｗのパワーで動作す
ることが可能であることが証明されている。このこと
は、カムコーダビューファインダ及びＨＭＤにおいての
主要な利点である。なぜならば、これらの装置において
は、電力消費はバッテリの寿命にとって重要なものであ
る場合があるからである。更に、ＡＭＬＣＤはあるビデ
オ適用場面において十分に高速で応答するものではな
い。特定の例としては、生の画像形成期間中にカムコー
ダビューファインダをパンさせる場合である。ＬＣＤの
応答が遅いので、ビデオ画像内に「ぼやけ」効果が発生
する。ＦＥＤはこの様な問題を有するものではない。

【０００８】公知の放射性フラットパネルディスプレイ
は、図１及び２に示したように、冷陰極電界放出電子に
よって励起される陰極ルミネセンス発光体の原理に基づ
いて動作する。（図１は断面図を示しており、且つ図２
は斜視図を示している。）ＣＲＴと同様の陰極ルミネセ
ンス発光体コーティングを有するフェースプレートがパ
ターン状の電子の衝撃を受け、それを観察者が観察する
ことが可能である。フェースプレートは真空ギャップを
介してベースプレートから離隔されており、且つしばし
ばスペーサと呼ばれるフェースプレートとベースプレー
トとの間の物理的なスタンドオフによって、外部の大気
圧がこれら二つのプレートを押し付けることを防止して
いる。電子放出箇所（エミッタ）からなるアレイは、典
型的には、尖った円錐であり、それは強力な電界が存在
することによって電子を放出させる。図１の場合、及び
ほとんどの電界放出ディスプレイにおいては、尖ったエ
ミッタと相対的に抽出グリッドに対して正の電圧を印加
し、冷陰極電子放出を発生させるのに必要な強力な電界
を与える。

【０００９】抽出グリッドとエミッタ先端部との間に電
圧差を発生させることによって電界をエミッタへ印加さ
せた場合にファウラ・ノルトハイム（Ｆｏｗｌｅｒ−Ｎ
ｏｒｄｈｅｉｍ）方程式は、通常、図１の電子放出プロ
セスを正確に記述するものと考えられる。このファウラ
・ノルトハイム方程式は、文献において詳細に説明され
ており、真空マイクロ電子光学に対して直接適用された
ものとして有用な説明がなされているものは、Ｓｐｉｎ
ｄｔｅｔａｌ．「モリブデン円錐を有する薄膜電界
放出カソードの物理的特性（ＰｈｙｓｉｃａｌＰｒｏ
ｐｅｒｔｉｅｓｏｆＴｈｉｎＦｉｌｍＦｉｅｌｄ
ＥｍｉｓｓｉｏｎＣａｔｈｏｄｅｓｗｉｔｈＭ
ｏｌｙｂｄｅｎｕｍＣｏｎｅｓ）」、４７ジャーナル
・オブ・アプライド・フィジックス５２４８（１９７
６）の文献があり、それを引用によって本明細書に取込
む。

【００１０】ビデオ可能カラーＦＥＤディスプレイの概
念は、最初に、Ｃｒｏｓｔｅｔａｌ．の米国特許第
３，５００，１０２号によって紹介された。このＣｒｏ
ｓｔｅｔａｌ．の研究に続いて、最近の開発努力によ
って世界において最初の二つのカラービデオＦＥＤディ
スプレイが開発された。フランスにおけるＬＥＴ／ＰＩ
ＸＥＬの研究はカラーシーケンシャルＦＥＤプロトタイ
プを実証し、且つマイクロンディスプレイの研究は米国
において空間カラーＦＥＤプロトタイプを実証した。

【００１１】電界放出ディスプレイのベースプレート
は、複数個の放出箇所からなるアレイを有すると共に、
これらの箇所からの電子ビームの発生をアドレスし且つ
活性化させる接続部を有している。アレイから電子放出
を発生させ、放出アレイをアドレスし、且つ放出箇所を
活性化させる多くの技術を使用することが可能である。
更に、放出箇所が活性化される場合に表示輝度（中間
調）における変化を発生させるための技術を使用せねば
ならない。画像の各フレームのアップデートにおける各
放出アレイによる発光体へ供給される電荷を変化させる
ものやその他の幾つかのアプローチを使用することが可
能である。

【００１２】放出アレイから与えられたフレームにおい
て発光体へ供給される電荷を変化させることはそれと関
連するピクセルの光出力を変化させる。一つのフレーム
内の個々のピクセルの発光体へ供給される全電子電荷を
増加させると、そのピクセルの輝度が増加される。多く
の場合において、輝度電荷は、ほぼ、供給された電荷の
増加量に比例する。陰極ルミネセンス発光体は「パーシ
ステンス」、即ち電子の衝撃励起が終了した後において
も発光体が継続してホトンを放出する特性として知られ
る特性を有している。このパーシステンスの期間は物質
の特性であって、それは使用する発光体物質の選択及び
合成によって変化させ且つ制御することが可能である。
発光体のパーシステンスは、ディスプレイのフレームア
ップデート期間中にどの様にして電荷の変化を実現する
かにおいて高度の余裕を与えており、且つＡＭＬＣＤデ
ィスプレイの場合には必要とされるフレーム時間に亘っ
てのピクセルの活性化を必要とすることなしに明るく高
い品質の画像を発生することを可能としている。（フレ
ーム時間とは、ディスプレイの画像のリフレッシュ間の
期間であり、通常、人間の観察者によって知覚される早
いランダムな画像の運動のフリッカを回避するためには
１／６０秒を超える時間が必要とされる。）与えられたフレームにおいてエミッション（放出）アレ
イによって供給される電荷を変化させる二つの技術は、
放出箇所が活性化されているフレーム内の時間期間を変
化させるか、又は活性化時間中に発生される放出電流を
変化させることである。

【００１３】ビデオディスプレイにおいて使用するため
の電界放出アレイの一つの態様が上述したＣｒｏｓｔ
ｅｔａｌ．の特許に記載されている。この技術におい
ては、エミッタは複数個の行に電気的に接続されてお
り、且つ抽出グリッドがエミッタの行に対して直行する
列の形態で並列に接続されている。各ピクセルと関連す
るエミッタアレイは、特定のエミッタ行と特定の抽出列
の交差点によって一義的に画定される。１本の列をアド
レスすると共に１本の行を電気的にアドレスすることに
よって、フレーム内の特定のピクセルが活性化される。
（「ピクセル」という用語はディスプレイ業界において
種々の態様で使用されており、特にフルーカラーディス
プレイ要素を構成するために赤、緑、青の各々に対し１
個ずつ３個の発光用ドットを使用する空間カラーディス
プレイの場合にそのことが言える。本明細書において
は、「ピクセル」という用語は１個の個別的な発光要素
乃至はドットを意味するものとして使用する。）ベースプレートの電子放出構造が、電界放出ディスプレ
イの技術分野における主要な研究及び開発課題であっ
た。１９６０年後期において、半導体及びフラットパネ
ル業界によって押し進められたマイクロマシニング及び
薄膜処理技術における劇的な進化が行われる前に、上述
したＳｐｉｎｄｔｅｔａｌ．の文献に記載されてい
るように、ゲート動作されるエミッタの製造に関してＳ
ｐｉｎｄｔ及びＳ．Ｒ．Ｉ．によって新たな手順が開発
された。

【００１４】その技術は、高分解能リソグラフィ及びエ
ッチングを使用して金属誘電体サンドイッチ内に開口を
形成し、それは、大略、約１ミクロンの程度の直径であ
り、誘電体層はその直径とほぼ等しい厚さである。次い
で、薄膜真空蒸着処理装置で誘電体における開口に対し
て所定の角度において約１ミクロンの厚さの指向性モリ
ブデン堆積を行う。その堆積物の厚さが増加すると、元
の金属・誘電体サンドイッチにおける開口が減少され且
つ最終的に閉塞される。その結果、元の金属・誘電体サ
ンドイッチにおける開口に対して自己整合された尖った
モリブデン円錐が形成される。第一金属の上のモリブデ
ンは開口を閉塞させ、且つ電気化学的エッチバックで選
択的に除去される（従って、自己整合した抽出グリッド
を有するエミッタを提供する）。この技術は、「スピン
ト（Ｓｐｉｎｄｔ）技術」と呼ばれ、且つその結果得ら
れる構成体は「スピントエミッタ」と呼ばれる。

【００１５】この古典的なスピント技術は何年にも亘り
ＦＥＤ開発を進める基礎を与えており、今日においても
未だに使用されている。プラズマエッチバック平坦化、
リフトオフ処理、ファイバ成長などの自己整合型エミッ
タを製造するためにＨｅｎｒｙＧｒａｙ及びその他に
よって多数の別の技術が研究された。

【００１６】放出箇所に対する抽出グリッドの整合は重
要なファクタである。整合が得られない場合には、通常
フェースプレートへ向かって加速され且つ回収される放
出された電子はグリッド電極によって回収されることと
なる。近くに存在するグリッド電極によって大量の放出
電流が回収されると、パワーの効率が悪くなり、画像の
劣化が発生し、且つ故障の発生の可能性が増加する。

【００１７】自己整合型抽出グリッドを製造する別のア
プローチでは、デポジション（堆積）、研磨及びウェッ
トエッチングの組合わせを使用する。この技術において
は、エミッタ高さより小さな厚さでエミッタ先端部上に
二酸化シリコン誘電体層を堆積させる。次いで、この二
酸化シリコン層の上に、抽出グリッドを形成するための
導電層を堆積させ、その場合の厚さは、導電層の厚さと
前に堆積させた誘電体層の厚さとの和が先端部高さより
も大きいような厚さである。次いで、堆積させた導電性
物質の表面を水をベースとしたスラリ及びコンフォーマ
ル（適合性）研磨パッドで湿潤研磨プロセスによって除
去する。研磨期間中に、エミッタ先端部上側の物質の除
去割合は、エミッタ先端部の側部に堆積された物質のも
のよりもかなり早い。この物質の除去割合における差異
は、エミッタ頂部上の膜積層体を有する研磨パッドとエ
ミッタを取り囲む地形的に低い表面上の膜積層体のもの
との間の局所的圧力及び接触差に起因する場合がある。
エミッタ上の導電性物質が周りの局所的地形とほぼ同じ
高さにまで研磨されると、除去は著しく減少する。この
処理期間中の物質除去の自己制限効果は、面積の大きな
パネルへスケーリングするために必要な処理上の余裕を
与える。この自己制限的効果がない場合には、バルク除
去プロセスの一様性を管理することは困難である。処理
におけるこの時点において、エミッタと相対的に自己整
合型抽出グリッドが形成される。チップ即ち先端部はウ
ェット化学エッチングを行って先端部の周りの二酸化シ
リコンを除去するまで、二酸化シリコン内に埋設され且
つ取り囲まれたままである。その結果発生する空洞が先
端部を露出させ、従って先端部は組立てられたＦＥＤの
真空キャビティ内に電子を放出することが可能である。

【００１８】この研磨プロセスは、自己整合、広い処理
窓、リソグラフィではなく堆積によるグリッド直径の画
定、厚い角度を付けた蒸着させたモリブデンの必要性の
回避、且つ面積の大きな先端部を形成するプロセスに使
用するためのスケールアップの可能性などの利点を有し
ている。この研磨プロセスのさらなる利点は、二酸化シ
リコンと導電性グリッド物質との間に流れることの可能
な誘電体を使用することを組込む可能性である。この組
合わせは、寄生容量を減少させるために、エミッタのベ
ースと抽出グリッドとの間に大きなスタンドオフ距離を
有する構成体を製造することとなる。この組合わせは、
同時的に、電子放出のために必要とされる印加電圧を減
少させる小さなグリッド直径とさせる。最後に、これら
の寸法の両方は、堆積厚さによって決定され、そのこと
は大面積寸法制御を可能とする。同一の基板に亘っての
且つそれらのそれぞれの抽出グリッドに対して同一の印
加電圧差を有する同一アレイ内においてのエミッタは、
抽出グリッドによって印加される電界の影響によって、
先端部直径及び表面形態における変化が小さいので、著
しく異なる放出電流を発生することが可能である。最も
外側の表面の最終的な原子的構成における小さな変化
は、該表面の仕事関数に与える影響のためにエミッショ
ン即ち放出電流において著しい差異を発生させることが
可能である。これらの効果は、冷陰極電子放出のファウ
ラ・ノルトハイム理論における電界強度及び仕事関数の
効果を検討することにより容易に説明される。

【００１９】チップ即ち先端部の間での放出電流におけ
る変化は、画像品質において対応する影響を発生させ
る。画像における変化は、各ピクセル箇所において電気
的に並列的に動作する多数のエミッタを使用することに
よって部分的に減少される。不完全性が一様なエミッタ
のさらなる改善は、エミッタへ供給される電子電流を制
限しながら、所望の電子放出電流よりも一層高い電流を
発生することの可能なグリッド電圧でディスプレイ内の
エミッタを動作させることによって電気的に達成するこ
とが可能である。能動的及び受動的な電流制限方法の広
範な選択が文献に示されている。この形態の調整したエ
ミッタ動作は、アレイ内の非常に高い性能のエミッタが
非常に大きな電流を発生し且つ物理的に破壊されること
を防止する上でも有益的である。アレイ内の高性能のエ
ミッタが熱的アブレーション又はその他の劇的な劣化を
発生させるのに十分に高い電流を発生させることが可能
である場合には、それらからの荷電粒子及び中性粒子が
電気的アークを発生させる場合があり、その様なアーク
はディスプレイ部品を損傷させ且つ短絡状態を発生させ
る場合がある。

【００２０】電界エミッタの動作期間中における電流制
限を行う価値はしばらくの間認識されていた。電界エミ
ッタの電流制限効果を達成する一つの簡単なアプローチ
は、エミッタのアレイと個々のエミッタの両方に対し直
列電気抵抗を使用することである。一つのアプローチ
（ＮＡＳＡによって開発され且つ発明者がＷａｙｎｅ
Ｌ．Ｌｅｅｓであり発明の名称が「電界放出電流を制
限する方法及び装置（ＭｅｔｈｏｄａｎｄＡｐｐａ
ｒａｔｕｓＬｉｍｉｔｉｎｇＦｉｅｌｄＥｍｉｓ
ｓｉｏｎＣｕｒｒｅｎｔ）」である米国特許第３，６
７１，７９８号に記載されている）は、各エミッタチッ
プ（先端部）と一体化させた微視的な個別的抵抗を使用
している。

【００２１】別の抵抗をベースとした電流制限アプロー
チは、ジョージア工科大学において開発され、Ｋｏｎ
ＪｉｕｎＬｅｅの博士論文に記載されており、それは
ジョージア工科大学から入手可能であり、それを引用に
よって本明細書に取込む。（Ｋ．Ｌｅｅ、「電界エミ
ッタアレイカソードの電流制限（ＣｕｒｒｅｎｔＬｉ
ｍｉｔｉｎｇｏｆＦｉｅｌｄＥｍｉｔｔｅｒＡ
ｒｒａｙＣａｔｈｏｄｅｓ）」、ジョージア工科大
学、材料工学における博士論文、１９８６年８月、Ｕ．
Ｍ．オーダ番号８６−２８，３５９）その博士論文に記
載されている技術のうちの一つは、電界放出カソードを
介しての電流を制限するためにシリコンを有する堆積さ
せた抵抗層を使用するものである。

【００２２】電界放出ディスプレイのフェースプレート
は、従来のＣＲＴにおけるものと同じ定性的な物理的原
理によって光の陰極ルミネセンス放出の原理に基づいて
動作する。ＣＲＴの場合における如く、カラーシーケン
シャルアプローチ（フレームシーケンシャル又は時間積
分と呼ばれることもある）又は空間カラーアプローチ
（空間積分と呼ばれることもある）を使用してカラー画
像を得ることが可能である。この点については、概略、
ＤａｖｉｄＬ．Ｐｏｓｔの２２１０プロシーリンズ
・オブ・ＳＰＩＥ２（１９９４）、及びＴａｎｎａｓの
「電子ディスプレイにおけるカラー（Ｃｏｌｏｒｉｎ
ＥｌｅｃｔｒｏｎｉｃＤｉｓｐｌａｙｓ）」、４５
フィジックス・トゥデイ、Ｎｏ．１２、１９９２年１２
月、５２頁を参照するとよく、これらの文献は引用によ
って本明細書に取込む。

【００２３】今日商用的に成功しているほとんど全ての
ディスプレイが、家庭のテレビ、ディスクトップコンピ
ュータモニタ、ラップトップコンピュータ及びカラーカ
ムコーダビューファインダなどにおいて使用されるもの
において、カラー画像を与えるために空間積分を使用し
ている。空間積分を使用する一般的な方法は、Ｒ／Ｇ／
Ｂ三組の形態でアドレスされる赤と緑と青のピクセルを
与えることである。各三組におけるカラードットの強度
は、Ｒ、Ｇ、ＢドットのＣＩＥカラー座標によって形成
される三角形の境界内における範囲のカラーを発生する
ために相互に調節される。そして、これらの空間的に分
離されたＲ／Ｇ／Ｂドットを一つの知覚されたカラー画
像へ積分即ち統合させることは人間の目に依存する。

【００２４】空間カラーディスプレイは、通常、赤、
緑、青のパターンドットを分離する黒色の領域を使用す
る。ブラックマトリクスと呼ばれる黒色領域を使用する
ことの一つの従来の主要な利点は、周囲光におけるディ
スプレイのコントラストを改善することである。ディス
プレイの表面に入る周囲光の幾らかは観察者に向かって
反射され、ディスプレイによって発生される画像のカラ
ーの光パターンと混合される。反射された周囲光はディ
スプレイのコントラスト性能を減少させ且つ画像を「ウ
ォッシュアウト」即ち流失させる傾向となる。フェース
プレート上にブラックマトリクスを使用する場合には、
それに入射する周囲光は吸収され、ディスプレイのコン
トラスト性能を改善させる。

【００２５】図１及び２に示したように、電界放出ディ
スプレイは、大気圧力によって押しつぶされることを阻
止するために、フェースプレートとベースプレートとの
間に物理的な支持を与えるスペーサを使用している。中
程度及び大型のＦＥＤディスプレイの場合には、これら
のスペーサはディスプレイの見ることの可能な活性領域
の周りに分布させ、従って薄く軽量なフェースプレート
及びベースプレートを使用することが可能であるように
せねばならない。ディスプレイのブラックマトリクス領
域は、ユーザに対して見えないように支持スペーサを配
置させるのに好適な位置を与えている。

【００２６】ＦＥＤフェースプレートの定性的特性はＣ
ＲＴフェースプレートと非常に類似しているが、定量的
及び工学的な意味において著しい差異が存在している。
ＦＥＤはＣＲＴよりもフェースプレートからの粒子発散
に対して寛容性が低く、従って良好で且つ再現性のある
接着性及びフェースプレートの完全性が必要とされる。
電界放出ディスプレイのカソードはフェースプレートと
非常に近接しており且つ仕事関数の値を吸収し且つ増加
させることのある冷陰極エミッタ表面上に到達する負の
電荷を持った化学的物質に対して敏感である。この敏感
性のために、ＣＲＴにおいて使用するのに適したある発
光体物質であって特にカドミウム及び亜鉛の硫化物はＦ
ＥＤにおいて使用することは進められない。実際に、電
子衝撃の下で硫化物発光体からの硫黄及び硫黄化合物が
発生されると、真空蛍光ディスプレイにおける赤に近い
エミッタワイヤでも腐敗させることが示されている。

【００２７】典型的に、ＦＥＤは、従来のＣＲＴのもの
よりもかなり低いアノード電圧で動作される。スペーサ
技術については、後に説明するが、それは最大許容可能
アノード電圧を決定する主要なファクタである。固体表
面に亘って維持することの可能な真空中においての二つ
のノードの間の最大電圧は、通常、高シンク装置内にお
いて等しい距離の真空ギャップを横断して維持すること
の可能なものよりも低い。表面の材料特性、表面に沿っ
ての距離、及び二つの電圧ノード間の直線に対する表面
の配向状態における変化が、フラッシュオーバが発生す
る電圧を決定する。アノード動作電圧を制限する傾向の
ある別のファクタは、簡単な近接焦点単一グリッド構成
体を使用することである。フェースプレートとベースプ
レートとの間の空間を増加させると横方向のビーム広が
りが一層大きくなる。アノード電圧を増加させるとビー
ムをより迅速に加速することによってビームのスポット
寸法を減少させることに貢献するが、間隔を増加させた
ことによるビームの広がりの増加を補償するのに十分な
ものではない。

【００２８】フェースプレート上の発光体をパターン形
成し且つ該発光体をフェースプレートへ接着させ且つフ
ェースプレートへ印加する前に発光体物質を用意し且つ
処理するプロセスはＦＥＤの製造において重要なもので
ある。数百ボルトのアノード動作電圧を有する蓄積管Ｃ
ＲＴ及びそれよりかなり低い電圧で動作する真空蛍光デ
ィスプレイの重要な例外があるが、従来のＣＲＴはＦＥ
Ｄよりかなり高いアノード電圧で動作する。発光体物質
処理、及びフェースプレートへの発光体のスクリーニン
グ及びバインディングは、デッド層と呼ばれる発光体上
に薄い非ルミネセンスコーティングを形成することとな
る。高電圧ＣＲＴの場合には、かなりの量のデッド層を
許容することが可能である。なぜならば、電子は高エネ
ルギへ加速され且つデッド層を容易に貫通して通過しそ
れらの中の発光体を励起させることが可能だからであ
る。ＦＥＤはより低いアノード電圧を使用するので、発
光体物質のスクリーニング及びバインディングプロセス
は、最適化されると共に厳しく制御してデッド層を最小
とし且つ発光体の効果的な励起を可能とするものでなけ
ればならない。

【００２９】発光体物質を合成し且つ取扱う場合に、発
光体粒子の表面に沿っての結晶格子がしばしば損傷され
るか又は劣化される。この損傷の効果は発光体表面での
発光効率を減少させる。ほとんどのＣＲＴの場合には、
これは顕著な問題ではない。なぜならば、高いアノード
電圧が損傷された表面を通過して電子を加速させること
が可能だからである。カラーテレビの開発によって推進
された発光体合成の最後の主要な産業上の推進以来、材
料科学、材料の取扱い及び処理においての顕著な前進が
なされている。これらの前進はＦＥＤにおいて使用する
のに最適化した高品質発光体の製造において使用されて
いる。

【００３０】ＦＥＤ用のスペーサの構成において使用さ
れる物質はガス放出を行うことができず且つ配置させた
敏感な高シンク環境を汚染する。スペーサ物質はフラッ
シュオーバ、劣化又は二次電子発生を発生することなし
に、漂遊電子衝撃に耐えるように設計されねばならな
い。

【００３１】一連の個別的なポストを使用するスペーサ
アーキテクチャは、フェースプレートとベースプレート
との間の妨げのない間隙を与えることによって破壊的な
アークによる損傷を発生する可能性のある局所的圧力増
強に対する最大の保護を与える。しかしながら、このタ
イプの構成は、高い圧縮強度を有するスペーサ物質を使
用することを必要とする。

【００３２】可能性のあるスペーサ解決方法として種々
のアプローチが文献において提案されている。パターン
形成した堆積させたポリアミド層はＳＲＩによってある
程度有益的なものであることが示されている。真空互換
性及び漂遊電子による減少からの炭化の分野におけるチ
ャレンジがポリアミドアプローチで十分に満たされる必
要性がある場合がある。ガラス球を使用することが業界
において提案されており且つＬＥＴＩによって製造され
たプロトタイプのディスプレイにおいて使用されてい
た。（Ｍｅｙｅｒの文献、プロシーリングズ・インター
ナショナル・バキューム・マイクロエレクトロニクス・
コンフェレンス６（１９９１）参照）ガラス球はＦＥＤ
スペーサに対する主要な材料条件を充足する簡単で且つ
低コストの方法である。湾曲した側部を有するスペーサ
の別の利点は、フェースプレートとベースプレートとの
間に直線経路が形成されることがないので、同一の物質
においての等価な直線経路よりも一層高い電圧耐久性を
与えることである。低分解能ＦＥＤは、それを隠すため
に発光体パターン間に比較的大きな間隔があるので、ス
ペーサ支持体として球を容易に受付ることが可能であ
る。

【００３３】高分解能ＦＥＤはスペーサを受付るために
発光体パターン間の距離をほとんど与えるものではな
い。この条件は小さな直径の球で充足することが可能で
ある。この様に小さなスペーサはフェースプレートとベ
ースプレートとの間の実際的な作業距離を与える点で困
難性を提供している。発光体粉末は、しばしば、直径が
７ミクロンの程度であり、典型的に、最小で二つの粒子
深さに堆積させる。より小さな粒子寸法は容易に達成可
能であるが、一般的には、より低い発光体効率となる。
２５ミクロン直径の球は、多くの高分解能ディスプレイ
に関し発光体パターン間にある整合公差で配置させるこ
とが可能であり且つ３９ミクロンの表面リーク経路を与
える。これらの小さな直径の球を使用することによって
製造されたフェースプレートとベースプレートとの間の
狭いギャップはディスプレイの廃棄、電圧スタンドオ
フ、及び発光体粒子の寸法に対する相対的な公差の分野
において困難性を提供している。

【００３４】多くの発光体からの光出力はパワーに依存
するものであり増加された電流は減少されたアノード電
圧を補償することが可能であるが、ほとんどの発光体の
寿命はディスプレイの寿命期間中に単位面積当たりに供
給される全蓄積電荷によってかなりの部分が決定され
る。この発光体の電気的経年変化は、フェースプレート
及び発光体物質を考慮することによって減少させること
が可能であるが、スペーサのスタンドオフ能力を増加さ
せることによって劇的に影響を与えることが可能であ
る。

【００３５】以下の文献は、全て引用によって本明細書
に取込むものであって、電界放出ディスプレイにおける
現在の技術水準及びその技術の開発及び可能な変形例を
示すものである。Ｃｕｒｔｉｎ「電界放出ディスプレ
イ：新しいフラットパネル技術（Ｔｈｅｆｉｅｌｄ
ｅｍｉｓｓｉｏｎｄｉｓｐｌａｙ：ａｎｅｗｆ
ｌａｔｐａｎｅｌｔｅｃｈｎｏｌｏｇｙ）」、コン
フェレンス・レコード・オブ・ザ・１９９１・インター
ナショナル・ディスプレイ・リサーチ・コンフェレンス
１２（１９９１）；Ｄｅｒｂｙｓｈｉｒｅ「ＡＭＬＣＤ
を超えるもの：電界放出ディスプレイ？（Ｂｅｙｏｎｄ
ＡＭＬＣＤｓ：ｆｉｅｌｄｅｍｉｓｓｉｏｎｄ
ｉｓｐｌａｙｓ？）」３７ソリッド・ステート・テクノ
ロジｎｏ．１１ｐ．５５（１９９４年１１月）；Ｇｈｉ
ｓｅｔａｌ．「封止型真空装置：蛍光微小先端部デ
ィスプレイ（Ｓｅａｌｅｄｖａｃｕｕｍｄｅｖｉｃ
ｅｓ：ｆｌｕｏｒｅｓｃｅｎｔｍｉｃｒｏｔｉｐ
ｄｉｓｐｌａｙｓ）」３８ＩＥＥＥトランズアクション
ズ・エレクトロン・デバイシーズ２３２０（１９９
１）；Ｈｕｎｔｅｔａｌ．「シリコン電界放出マイ
クロ電子工学装置の構造及び電気的特性（Ｓｔｒｕｃｔ
ｕｒｅａｎｄＥｌｅｃｒｉｃａｌＣｈａｒａｃｔ
ｅｒｉｓｔｉｃｓｏｆＳｉｌｉｃｏｎＦｉｅｌｄ
−ＥｍｉｓｓｉｏｎＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃ
Ｄｅｖｉｃｅｓ）」３８ＩＥＥＥトランズアクションズ
・エレクトロン・デバイシーズ２３０９（１９９１）；
Ｋｅｓｌｉｎｇ及びＨｕｎｔ「電界放出フラットパネル
ディスプレイ用ビームフォーカッシング（Ｂｅａｍｆ
ｏｃｕｓｉｎｇｆｏｒｆｉｅｌｄ−ｅｍｉｓｓｉｏ
ｎｆｌａｔ−ｐａｎｅｌｄｉｓｐｌａｙｓ）」４２Ｉ
ＥＥＥトランズアクションズ・エレクトロン・デバイシ
ーズ３４０（１９９５）；Ｌａｂｒｕｎｉｅ及びＭｅｙ
ｅｒ「新規なタイプの放出性フラットパネルディスプレ
イ：マトリクス型冷陰極微小先端部蛍光ディスプレイ
（Ｎｏｖｅｌｔｙｐｅｏｆｅｍｉｓｓｉｖｅｆ
ｌａｔｐａｎｅｌｄｉｓｐｌａｙ：ｔｈｅｍａ
ｔｒｉｘｅｄｃｏｌｄ−ｃａｔｈｏｄｅｍｉｃｒｏｔ
ｉｐｆｌｕｏｒｅｓｃｅｎｔｄｉｓｐｌａｙ）」８
ディスプレイズ・テクノロジ・アンド・アプリケーショ
ンズｎｏ．１３７（１９８７）；Ｌｅｖｉｎｅ「電界エ
ミッタ放出率の統計的解析：フラットディスプレイへの
適用（Ｓｔａｔｉｓｔｉｃａｌａｎａｌｙｓｉｓｏ
ｆｆｉｅｌｄｅｍｉｔｔｅｒｅｍｉｓｓｉｖｉｔ
ｙ：ａｐｐｌｉｃａｔｉｏｎｔｏｆｌａｔｄｉ
ｓｐｌａｙｓ）」１３ジャーナル・オブ・バキューム・
サイエンス・アンド・テクノロジＢ５５３（１９９
５）；Ｍａｒｃｕｓｅｔａｌ．「１ｎｍ半径を有する
シリコン先端部の形成（ＦｏｒｍａｔｉｏｎｏｆＳｉ
ｌｉｃｏｎＴｉｐｓｗｉｔｈ１ｎｍＲａｄｉ
ｕｓ）」５６アプライド・フィジックス・レター（１９
９０）；ＭｃＧｒｕｅｒｅｔａｌ．「酸化尖端化ゲ
ート型電界エミッタアレイプロセス（Ｏｘｉｄａｔｉｏ
ｎ−ＳｈａｒｐｅｎｅｄＧａｔｅｄＦｉｅｌｄＥｍ
ｉｔｔｅｒＡｒｒａｙＰｒｏｃｅｓｓ）」３８ＩＥ
ＥＥトランズアクションズ・エレクトロン・デバイシー
ズ２３８９（１９９１）；Ｒａｖｉｅｔａｌ．「シ
リコン先端部の酸化尖端化（ＯｘｉｄａｔｉｏｎＳｈ
ａｒｐｅｎｉｎｇｏｆＳｉｌｉｃｏｎＴｉｐ
ｓ）」９ジャーナル・オブ・バキューム・サイエンス・
テクノロジＢ２７３３（１９９１）；Ｓｐｉｎｄｔｅ
ｔａｌ．「真空蛍光ディスプレイに対する電界エミッ
タアレイ（Ｆｉｅｌｄ−ｅｍｉｔｔｅｒａｒｒａｙｓ
ｔｏｖａｃｕｕｍｆｌｕｏｒｅｓｃｅｎｔｄｉ
ｓｐｌａｙ）」３６ＩＥＥＥトランズアクションズ・エ
レクトロン・デバイシーズ２２５（１９８９）；Ｓｐｉ
ｎｄｔｅｔａｌ．「真空蛍光ディスプレイへ適用され
た電界エミッタアレイ（Ｆｉｅｌｄｅｍｉｔｔｅｒ
ａｒｒａｙｓａｐｐｌｉｅｄｔｏａｖａｃｕｕ
ｍｆｌｕｏｒｅｓｃｅｎｔｄｉｓｐｌａｙ）」４９
ジャーナル・ル・フィジーク・コロークＣ−６１５３
（１９８８）；Ｔｒｕｊｉｌｌｏｅｔａｌ．「ウェ
ット化学エッチングによる真空マイクロ電子工学用シリ
コン静電放出点の製造（Ｆａｂｒｉｃａｔｉｏｎｏｆ
ＳｉｌｉｃｏｎＦｉｅｌｄＥｍｉｓｓｉｏｎＰ
ｏｉｎｔｓｆｏｒＶａｃｕｕｍＭｉｃｒｏｅｌｅ
ｃｔｒｏｎｉｃｓｂｙＷｅｔＣｈｅｍｉｃａｌ
Ｅｔｃｈｉｎｇ）」６セミコンダクタ・サイエンス・テ
クノロジ２２３（１９９１）；Ｕｒａｙａｍａｅｔ
ａｌ．「円錐状静電エミッタの製造（Ｆａｂｒｉｃａｔ
ｉｏｎｏｆＣｏｎｅ−ＬｉｋｅｆｉｅｌｄＥｍ
ｉｔｔｅｒｓ）」日本応用物理協会の５３回年次大会の
拡大アブストラクト、Ｎｏ．２、１９ａ−ＺＭ−６、
ｐ．５５３（１９９２）；Ｖａｕｄａｉｎｅ及びＭｅｙ
ｅｒ「微小先端部蛍光ディスプレイ（Ｍｉｃｒｏｔｉｐ
ｓｆｌｕｏｒｅｓｃｅｎｔｄｉｓｐｌａｙ）」１９
９１ＩＥＤＭテクニカルダイジェスト１９７；Ｙｏｋｏ
ｏｅｔａｌ．「電界エミッタアレイの放出電流の積
極的制御（Ａｃｔｉｖｅｃｏｎｔｒｏｌｏｆｔｈ
ｅｅｍｉｓｓｉｏｎｃｕｒｒｅｎｔｏｆｆｉｅ
ｌｄｅｍｉｔｔｅｒａｒｒａｙｓ）」１３ジャーナ
ル・オブ・バキューム・サイエンス・アンド・テクノロ
ジＢ４９１（１９９５）。

【００３６】製造技術に関する付加的な技術的背景及び
付加的な詳細は以下の特許及び特許出願に記載されてお
り、それらは引用によって本明細書に取込む。米国特許
第３，６６５，２４１号（Ｓｐｉｎｄｔｅｔａ
ｌ．）；米国特許第３，７５５，７０４号（Ｓｐｉｎｄ
ｔｅｔａｌ．）；米国特許第３，８１２，５５９号
（Ｓｐｉｎｄｔｅｔａｌ．）；米国特許第３，８４
３，４２７号（ＥＳＤＯＮＫｅｔａｌ．）；米国特
許第３，８７５，４４２号（Ｗａｓａｅｔａ
ｌ．）；米国特許第３，９２１，０２２号（Ｌｅｖｉｎ
ｅ）；米国特許第３，９５３，７５６号（Ｍｏｎｆｒｏ
ｙｅｔａｌ．）；米国特許第３，９７０，８８７号
（Ｓｍｉｔｈｅｔａｌ．）；米国特許第３，９９
８，６７８号（Ｆｕｋａｓｅｅｔａｌ．）；米国特
許第４，００６，３８３号（Ｌｕｏｅｔａｌ．）；
米国特許第４，００８，４１２号（Ｙｕｉｔｏｅｔ
ａｌ．）；米国特許第４，０４２，８５４号（Ｌｕｏ
ｅｔａｌ．）；米国特許第４，０９１，３０５号（Ｐ
ｏｌｅｙｅｔａｌ．）；米国特許第４，１１４，０
７０号（Ａｓａｒｓ）；米国特許第４，１６８，２１３
号（Ｈｏｅｂｅｒｅｃｈｔｓ）；米国特許第４，１８
３，１２５号（Ｍｅｙｅｒｅｔａｌ．）；米国特許
第４，１９３，２２６号（Ｇｉｌｌ，Ｊｒ．ｅｔａ
ｌ．）；米国特許第４，１９６，０４１号（Ｂａｇｈｄ
ａｄｉｅｔａｌ．）；米国特許第４，３１０，３８
０号（Ｆｌａｍｍｅｔａｌ．）；米国特許第４，３
７２，０３３号（Ｃｈｉａｏ）；米国特許第４，４１
９，８１１号（Ｒｉｃｅ）；米国特許第４，４２２，７
３１号（Ｄｒｏｇｕｅｔｅｔａｌ．）；米国特許第
４，４５１，７５９号（Ｈｅｙｎｉｓｃｈｅｔａ
ｌ．）；米国特許第４，４９８，９５２号（Ｃｈｒｉｓ
ｔｅｎｓｅｎ）；米国特許第４，５１３，３０８号（Ｇ
ｒｅｅｎｅｅｔａｌ．）；米国特許第４，６３９，２
８８号（Ｐｒｉｃｅｅｔａｌ．）；米国特許第４，
６６６，５５３号（Ｂｌｕｍｅｎｆｅｌｄｅｔａ
ｌ．）；米国特許第４，６７０，０９７号（Ａｂｄａｌ
ｌａｅｔａｌ．）；米国特許第４，６７１，８５１
号（Ｂｅｙｅｒｅｔａｌ．）；米国特許第４，７４
１，７９９号（Ｃｈｅｎｅｔａｌ．）；米国特許第
４，７４６，６２９号（Ｈａｎａｇａｓｓａｋｉ）；米
国特許第４，８５７，４７８号（Ｎｉｗａｎｏｅｔａ
ｌ．）；米国特許第４，８５９，０６３号（Ｆａｙｅ
ｔａｌ．）；米国特許第４，８７４，９８１号（Ｓｐ
ｉｎｄｔ）；米国特許第４，９２３，４２１号（Ｂｒｏ
ｄｉｅｅｔａｌ．）；米国特許第４，９４３，３４
３号（Ｂａｒｄａｉｅｔａｌ．）；米国特許第４，
９５０，５６９号（Ｍａｙ）；米国特許第４，９６４，
９４６号（Ｇｒａｙｅｔａｌ．）；米国特許第４，
９６８，３８２号（Ｊａｃｏｂｓｏｎｅｔａ
ｌ．）；米国特許第４，９６８，５８５号（Ａｌｂｒｅ
ｃｈｔｅｔａｌ．）；米国特許第４，９８３，８７
８号（Ｌｅｅｅｔａｌ．）；米国特許第４，９８
６，８７６号（Ｚｅｔｏｅｔａｌ．）；米国特許第
４，９８６，８７７号（Ｔａｃｈｉｅｔａｌ．）；
米国特許第４，９８８，６３７号（Ｄｈｏｎｇｅｔ
ａｌ．）；米国特許第４，９９７，７８０号（Ｓｚｌｕ
ｋｅｔａｌ．）；米国特許第５，０３６，０１５号
（Ｓａｎｄｈｕｅｔａｌ．）；米国特許第５，０５
１，３７９号（Ｂａｙｅｒｅｔａｌ．）；米国特許
第５，０５５，１５８号（Ｇａｌｌａｇｈｅｒｅｔ
ａｌ．）；米国特許第５，０６３，３２３号（Ｌｏｎｇ
ｏｅｔａｌ．）；米国特許第５，０６４，３９６号
（Ｓｐｉｎｄｔｅｔａｌ．）；米国特許第５，０６
６，３５８号（Ｑｕａｔｅｅｔａｌ．）；米国特許
第５，０７０，２８２号（Ｅｐｓｚｔｅｉｎｅｔａ
ｌ．）；米国特許第５，０８１，４２１号（Ｍｉｌｌｅ
ｒｅｔａｌ．）；米国特許第５，０８２，５２４号
（Ｃａｔｈｅｙ）；米国特許第５，０８３，９５８号
（Ｌｏｎｇｏｅｔａｌ．）；米国特許第５，０９４，
７１２号（Ｂｅｃｋｅｒｅｔａｌ．）；米国特許第
５，１００，３５５号（Ｍａｒｃｕｓｅｔａ
ｌ．）；米国特許第５，１０４，５１７号（Ｓｃｏｔ
ｔ）；米国特許第５，１４３，８２０号（Ｋｏｔｅｃｈ
ａｅｔａｌ．）；米国特許第５，１５１，０６１
号；米国特許第５，１８６，６７０号（Ｄｏａｎｅｔ
ａｌ．）；米国特許第５，１９４，７８０号（Ｍｅｙ
ｅｒ）；米国特許第５，１９９，９１７号（ＭａｃＤｏ
ｎａｌｄｅｔａｌ．）；米国特許第５，２０１，９９
２号（Ｍａｒｃｕｓｅｔａｌ．）；米国特許第５，
２０５，７７０号（Ｌｏｗｒｅｙｅｔａｌ．）；米
国特許第５，２１７，４０１号（Ｗａｔａｎａｂｅｅ
ｔａｌ．）；米国特許第５，２２９，３３１号（Ｄｏ
ａｎｅｔａｌ．）；米国特許第５，２３２，５４９
号（Ｃａｔｈｅｙｅｔａｌ．）；米国特許第５，２
３２，５４９号（Ｃａｔｈｅｙｅｔａｌ．）；米国
特許第５，２４６，４６８号（Ｔａｋａｈａｓｈｉｅ
ｔａｌ．）；米国特許第５，２５９，７９９号（Ｄｏ
ａｎｅｔａｌ．）；米国特許第５，２６６，５３０号
（Ｂａｇｌｅｙｅｔａｌ．）；米国特許第５，３０
２，２３９号；米国特許第５，３２９，２０７号（Ｃａ
ｔｈｅｙｅｔａｌ．）；米国特許第５，３４２，４
７７号（Ｃａｔｈｅｙ）；米国特許第５，３５８，９０
８号；米国特許第５，３７２，９０１号；米国特許第
５，３７２，９７３号；米国特許第５，３７４，８６８
号；ＥＰＣ公開公報４１６６２５（３／１９９１）；英
国公開公報２２０９４３２（５／１９８９）；ＪＰ５６
−１６０７４０（１２／１９８１）；ＪＰ６０−４９６
２６（３／１９８５）；ＪＰ１−２２０３３０（９／１
９８９）；ＪＰ２−１６５５４０（６／１９９０）；Ｊ
Ｐ２−２６０４１２（１０／１９９０）；ＪＰ３−１４
４５３（６／１９９１）；ＪＰ３−１７９６３０（８／
１９９１）。

【００３７】

【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した従来技術の欠点を
解消し、エミッタ位置を画定するためのマスクを使用す
ることのない自己整合型高密度パターン形成ステップを
使用する真空マイクロ電子工学装置の製造方法を提供す
ることを目的とする。

【００３８】

【課題を解決するための手段】本発明の重要な点は、パ
ターン転移層へ荷電粒子を付与することによって電界放
出装置（特にフィールドエミッションディスプレイ、即
ち電界放出ディスプレイ）用のパターン形成していない
自己整合した高密度のパターンを提供することである。
クーロンの反発力が自己調節的な間隔制御を与え、一様
な密度に近似したものを発生させる。粒子を堆積即ち付
着させると、該粒子は電界放出ディスプレイ用に使用す
る尖ったカソード構成体を形成するエッチング技術に対
するマスクとして使用することが可能である。従って、
本発明は、一つの重要なステップのマスクを使用しない
パターン形成及びそれに対応するコスト低下を提供す
る。真空マイクロ電子工学ＦＥＤディスプレイ（表示装
置）においては、各個別的なカソード（陰極）は効率的
に動作するが、電流の増加にはほんの僅かに貢献するに
過ぎない。従って、カソードを非常に密集して集積化さ
せることが望ましく（製造上の条件と一貫しており、且
つ横方向のブレークダウンを回避するのに必要とされる
間隔とも一貫している）、例えばミクロン程度のピッチ
とすることが望ましい。しかしながら、その他のパター
ン形成ステップの全て又はほとんどは、ピクセルピッチ
と同等の幾何学的形状、例えば数百ミクロンの程度の幾
何学的形状を必要とするに過ぎない。

【００３９】従って、本発明は、高価なＶＬＳＩリソグ
ラフィ手順を使用することを最小とすると共に、微小構
造を製造するためにＶＬＳＩ処理技術を使用することを
可能としている。

【００４０】荷電粒子を使用することによって、クーロ
ン反発力が自己調節型の間隔制御を与える。クーロン反
発力は、更に、粒子が互いに集結して凝集体を形成する
可能性を低下させる（チップ即ち先端部の寸法はボール
の寸法によって調節されるので、その様な凝集体は本プ
ロセスを破壊する）。

【００４１】注意すべきであるが、荷電粒子を堆積即ち
付着させるための種々の低コストのメカニズムが電子写
真複写技術において使用されており、且つフレーム、自
動車などを塗装するために現在広く使用されている所謂
「静電塗装」プロセスにおいて粒子（粉末）を塗装する
のに使用されるのと同じ態様で行われる。

【００４２】堆積させた粒子はマスクとして直接的に使
用することが可能であるが、又はホトレジスト層へのパ
ターンを転移させるためのカウンタマスクとして使用す
ることが可能である。粒子を堆積させる表面はそれ自身
導電性のものでない場合もあるが、下側に存在する導電
性シリコン層へ接続を形成することによって静電圧を制
御することが可能である。

【００４３】

【発明の実施の形態】本発明を特に現在好適な実施例に
ついて以下に説明する。図３Ａ−３Ｅは本発明に基づい
て修正したスピント（Ｓｐｉｎｄｔ）プロセスにおける
例示的なステップを示している。現在好適な実施例にお
ける新規な修正は、チップ即ち先端部を形成する場合の
プロセスの開始時において発生する。

【００４４】図３Ａは本発明プロセスの第１段階を示し
ており、その場合に、シリコン層８１０（例えば、ポリ
シリコン）を例えばガラス又は石英の基板８００上に例
えば１. ２ミクロンの厚さへ堆積即ち付着形成させる。
（電界放出ディスプレイ製造の利点のうちの一つは、そ
の技術が絶縁性基板上に製造するのに適しているという
ことであり、従ってこの技術は大面積製造用の薄膜トラ
ンジスタ技術の製造上の利点の多くを有すると共に、そ
の技術の欠点の多くを回避している。）図３Ｂは本発明プロセスの後の段階を示しており、堆積
させたシリコン８１０を酸化させて酸化物層８２０を形
成している。（一方、誘電体層８２０を堆積させること
が可能である。）図３Ｃ１は本発明プロセスの更に後の段階を示してお
り、誘電体８２０上にランダムに離隔したパターンで微
小球体８３０が堆積されている。現在好適な実施例にお
いて、これらの球体は例えば０. ６ミクロンの直径とす
ることが可能である。

【００４５】図３Ｃ２は図３Ｃ１のステップに対する変
形例を示している。この変形例においては、球体８３０
を受取るためにホトレジスト層８２２を使用しており、
且つ紫外線照明によって球体８３０によって画定される
パターンがその下の誘電体８１０へ転移される。

【００４６】図３Ｄは本発明プロセスの更に後の段階を
示しており、異方性エッチングを使用して球体８３０の
パターンを誘電体８２０へ転移させて島状部８２４を形
成している。

【００４７】図３Ｅは本発明プロセスの更に後の段階を
示しており、従来のエッチング及び堆積（付着）ステッ
プを使用して島状部８２４が位置されている位置におい
て先端の尖ったエミッタ８１２を形成している。

【００４８】次いで、従来のステップで継続して処理を
行い、図１に示したようなディスプレイ（表示装置）構
成体を形成する。（しかしながら、本発明によって製造
される構成体は、厳格に幾何学的なアレイではなくラン
ダムな間隔を有するエミッタを持っているという点にお
いて従来の構成体と異なっている。）修正例及び変形例当業者によって理解されるように、本明細書に記載した
本発明は、広範な適用例に亘って修正及び変形すること
が可能であり、従って本発明の技術的範囲は本明細書に
記載した特定の実施例の何れかに限定されるべきもので
はない。

【００４９】例えば、当業者にとって明らかなように、
個々のエミッタをアドレスするために広範囲の多様なマ
トリクスアドレス回路及び装置を使用することが可能で
ある。好適には、マトリクスアドレス構造は、ストライ
プ型エミッタコンタクトの直交アレイと結合したストラ
イプ型ゲートを使用するものである。

【００５０】別の実施例の場合には、現在好適な実施例
の特定のエミッタ構成と結合して種々のスペーサ及び発
光体構造を使用することが可能である。

【００５１】更に別の実施例の場合には、本明細書に与
えた特定の寸法は単に例示的なものであって、当業者に
よって理解されるように広範に変化させることが可能な
ものである。

【００５２】更に別の実施例の場合には、現在好適な実
施例ではシリコンエミッタを使用しているが、その代わ
りに本発明に基づくエミッタ構成体を製造するために金
属又はダイヤモンド又はその他の材料を使用することも
可能である。

【００５３】更に別の実施例の場合には、一つの種類の
実施形態においては、上述したようなパターンを有する
ことのないエミッタ先端部の製造をリソグラフィによっ
てパターン形成したスペーサと結合することが可能であ
る。

【００５４】更に別の実施形態においては、オプション
として、エミッタ抵抗を導入して個々のエミッタ先端部
における電流を等しくさせ且つエミッタ・ゲート短絡に
対する保護を与えることが可能である。

【００５５】更に別の実施形態においては、現在好適の
実施例では単一のグリッドを使用しているが、本発明は
テトロード又はペントロード構成体を製造する場合に適
用することも可能であり、その場合には、各エミッタか
らの電流の拡散を減少するために付加的（フォーカッシ
ング用）グリッドが使用される。

【００５６】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。

【図面の簡単な説明】

【図１】冷陰極電界放出電子によって励起される陰極
ルミネセンス発光体の原理に基づいて動作する電界放出
ディスプレイの一例を示した概略断面図。

【図２】図１の装置の概略斜視図。

【図３Ａ】本発明の一実施例に基づく方法の１段階に
おける状態を示した概略図。

【図３Ｂ】本発明の一実施例に基づく方法の１段階に
おける状態を示した概略図。

【図３Ｃ１】本発明の一実施例に基づく方法の１段階
における状態を示した概略図。

【図３Ｃ２】本発明の一実施例に基づく方法の１段階
における状態を示した概略図。

【図３Ｄ】本発明の一実施例に基づく方法の１段階に
おける状態を示した概略図。

【図３Ｅ】本発明の一実施例に基づく方法の１段階に
おける状態を示した概略図。

【符号の説明】

８００基板８１０シリコン層８１２尖ったエミッタ（先端部）８２０酸化物層８２２ホトレジスト層８２４島状部８３０微小球体

Claims

【特許請求の範囲】

【請求項１】複数個の真空マイクロ電子工学グリッド
＋エミッタ装置からなるアレイを製造する方法におい
て、（ａ）第一導電性薄膜層を用意し、（ｂ）前記第一導電層の上に第二誘電体層を設け、（ｃ）ランダムなパターンで前記第二層上に静電的に帯
電した粒子を堆積させ、（ｄ）前記ランダムなパターンを前記第二層へ転移さ
せ、（ｅ）前記第一層及び第二層をパターン形成し、且つ前
記第二層上に第三導電層を形成し且つパターン形成し
て、前記ランダムなパターンによって画定される位置に
複数個のエミッタからなるアレイを形成すると共に、前
記複数個のエミッタからなるアレイと自己整合されてお
り且つ前記複数個のエミッタからなるアレイの各々の一
つの上にアパーチャを有するゲート構成体を前記第二導
電層内に形成する、上記各ステップを有することを特徴
とする方法。
【請求項２】請求項１において、前記第一導電層がシ
リコンを有することを特徴とする方法。
【請求項３】請求項１において、前記ステップ（ｃ）
期間中に、前記粒子が前記第一導電層に関して正味電荷
を担持していることを特徴とする方法。
【請求項４】請求項１において、前記ステップ（ｃ）
が前記第二層上に直接的に前記帯電粒子を堆積させるこ
とを特徴とする方法。
【請求項５】請求項１において、前記ステップ（ｃ）
が前記第二層の上側に存在するホトレジスト層上に前記
帯電粒子を堆積させることを特徴とする方法。