KR100730066B1 - 엑스-선 검출소자 및 그 제조방법 - Google Patents

엑스-선 검출소자 및 그 제조방법 Download PDF

Info

Publication number
KR100730066B1
KR100730066B1 KR1020000085280A KR20000085280A KR100730066B1 KR 100730066 B1 KR100730066 B1 KR 100730066B1 KR 1020000085280 A KR1020000085280 A KR 1020000085280A KR 20000085280 A KR20000085280 A KR 20000085280A KR 100730066 B1 KR100730066 B1 KR 100730066B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
ray detection
line
ground
Prior art date
Application number
KR1020000085280A
Other languages
English (en)
Other versions
KR20020056000A (ko
Inventor
김익수
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000085280A priority Critical patent/KR100730066B1/ko
Priority to US10/025,908 priority patent/US7402810B2/en
Publication of KR20020056000A publication Critical patent/KR20020056000A/ko
Application granted granted Critical
Publication of KR100730066B1 publication Critical patent/KR100730066B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/02—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material
    • G01N23/04—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material and forming images of the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14659—Direct radiation imagers structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 엑스-선 검출용 박막트랜지스터 및 그 제조방법에 관한 것이다.
본 발명에 따른 검출데이터라인과 게이트라인의 교차부에 엑스-선 검출셀들이 배열되는 엑스-선 검출소자에 있어서, 상기 엑스-선 검출셀들에 열방향으로 접속되어 접지전압이 공급되는 접지전극과, 상기 접지전극에 접속되고 상기 열방향으로 인접한 상기 엑스-선 검출셀들에 공통으로 연결되는 캐패시터전극과, 상기 엑스-선 검출셀들 각각에 형성되는 화소전극을 구비한다.
본 발명에 의하면, 제 1투명전극은 게이트라인의 일부분과 중첩되게 그라운드라인을 따라 형성하고, 또한 데이터라인을 따라 형성하여 그라운드 라인의 단선불량을 막을 수 있으며 각각의 화소간 제 1투명전극을 연결시킴으로써 그라운드 라인의 저항도 감소시킬 수 있다.

Description

엑스-선 검출소자 및 그 제조방법{X-ray Detecting Device and Method Fabricating The Same}
도 1은 통상의 엑스-선 검출소자의 패널을 도시한 도면.
도 2는 종래의 엑스-선 검출소자를 도시한 평면도.
도 3a 내지 도 3i는 도 2에 도시된 엑스-선 검출소자의 제조방법을 선 "A-A"을 따라 절취하여 나타내는 단면도.
도 4는 도 2에 도시된 엑스-선 검출소자을 선 "B-B'"을 따라 절취하여 나타내는 단면도.
도 5는 본 발명의 제 1실시 예에 따른 엑스-선 검출소자를 도시한 평면도.
도 6a 내지 도 6i는 도 5에 도시된 엑스-선 검출소자의 제조방법을 선 "C-C'"을 따라 절취하여 나타내는 단면도.
도 7은 본 발명의 제 2실시 예에 따른 엑스-선 검출소자를 도시한 평면도.
도 8a내지 도 8g는 도 7에 도시된 엑스-선 검출소자의 제조방법을 선 "B-B'"을 따라 절취하여 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
2, 52 : 글라스 기판 3,53 : 게이트 라인
4 : 박막트랜지스터 기판 5,55 : 화소전극
6 : 광감지층 7 : 상부 유전층
8 : 상부전극 9 : 고전압발생부
10,60 : 데이터라인 12,62 : 게이트전극
12a,62a : 알루미늄 12b,62b : 몰리브덴
14,64 : 소스전극 15,17,65,67,69,71 : 컨택홀
16,66 : 드레인전극 18,68 : 게이트패드
20,70 : 데이터패드 22,72 : 그라운드 라인
25,75 : 제1 투명전극 30,80 : 그라운드 전극
32,82 : 게이트 절연막 34,84 : 반도체층
34a,84a : 비정질 실리콘층 34b,84b : 다결정질 실리콘층
35,85 : 제2 투명전극 36,40,86,90 : 보호막
본 발명은 엑스-선(이하 "X-선" 이라 함) 검출소자 및 그 제조방법에 관한 것으로, 특히 그라운드라인의 단선을 방지할 수 있는 X-선 검출소자 및 제조방법에 관한 것이다.
피사체에 가시광이 아닌 X-선을 조사하여 이미지를 촬상하는 진단용 X-선 감지장치가 의료 분야에 폭넓게 이용되고 있다. 이러한 X-선 감지장치는 X-선을 검출하기 위한 검출소자가 필요하게 된다.
일반적으로, 의료·과학·산업 분야에서는 X-선 등과 같은 비가시광선을 이용하여 피사체를 촬상하는 X-선 촬영장치가 사용되고 있다. 이 X-선 촬영 장치는 피사체를 통과한 X-선을 검출하여 전기적인 신호로 변환하기 위한 X-선 검출 패널을 구비하고 있다.
도 1은 종래의 X-선 검출소자의 패널을 나타내는 평면도이다.
도 1을 참조하면, X-선이 입사되는 광감지층(6)과, 유리기판(2) 상에 형성되어 광감지층(6)으로부터 검출된 X-선을 스위칭하기 위한 박막트랜지스터(이하 "TFT" 라 함) 어레이(4)를 구비하는 AMLCD가 도시되어 있다. 광감지층(6)은 수백 ㎛ 두께의 셀레니옴(Selenium)이 TFT 어레이(4) 상에 도포되어 X-선을 전기적인 신호로 변환하는 역할을 하게 된다. 광감지층(6) 상에는 유전층(7)과 상부전극(8)이 형성된다. 상부전극(8)은 고전압 발생부(9)에 접속된다. TFT 어레이(4)는 게이트라인(3)을 경유하여 입력되는 제어신호에 응답하여 스토리지 캐패시터(Cst)에 충전된 전압신호를 데이터 재생부(도시하지 않음)에 전송하게 된다. 스토리지 캐패시터(Cst)는 TFT의 소오스전극과 기저전압원(GND) 사이에 접속되어 광감지층(6)으로부터 공급되는 신호를 충전하는 역할을 하게 된다.
TFT는 게이트라인(3)을 통해 입력되는 게이트신호에 응답하여 충전 캐패시터(Cst)에 충전된 전압을 데이터라인(10)에 공급하게 된다. 이렇게 데이터 라인에 공급된 화소신호들은 데이터재생부를 통해 표시장치로 공급되어 화상을 표시하게 된다.
도 2는 도 1에 도시된 TFT 어레이의 구조를 도시한 평면도이다.
도 2를 참조하면, TFT 어레이에서 화소전극(5)은 게이트라인(3)과 데이터라인(10)에 의해 마련된 단위화소 영역에 형성된다. 스토리지 캐패시터(Cst)는 화소전극(5)과, 그 하부에 스토리지(Storage) 절연막(도시하지 않음)을 사이에 두고 위치하는 투명전극(도시하지 않음)에 의해 형성된다. 그라운드 전극(30)은 스토리지 캐패시터(Cst)의 잔류전하를 리셋시키기 위한 것으로 화소전극(5)을 가로지르는 방향으로 제 1투명전극 위에 형성된다. 그라운드 전극(30)은 그라운드 라인(22)에 접속된다. TFT는 데이터라인(10)과 게이트라인(3)의 교차지점에 형성된다. 이 TFT는 게이트라인(3)에서 연장된 게이트전극(12)과, 데이터라인(10)에서 연장된 소스전극(14)과, 화소전극(5)과 컨택홀(15)에 의해 접속된 드레인전극(16)과, 소스전극(14)과 드레인전극(16)에 접속된 반도체층(도시하지 않음)을 구성으로 한다. 게이트라인(3)과 데이터라인(10) 각각의 일측단에는 구동 IC(Integrated Circuit)와 접속되는 게이트패드부(18)와 데이터패드부(20) 각각이 형성된다. 게이트라인(3) 및 게이트전극(12)과 게이트패드(18)는 동일한 금속재질이 사용되며, 통상 알루미늄(Al)과 몰리브덴(Mo)이 순차적으로 적층된 구조를 가지고 있다. 데이터라인(10)은 신호전달 특성이 양호하도록 저항값을 줄이기 위하여 몰리브덴(Mo) 금속으로 이루어진다. 데이터패드(20)는 구동 IC와의 접속을 알루미늄(Al) 와이어 본딩(Wire bonding)으로 하기 위해 게이트패드(18)와 같이 알루미늄(Al)과 몰리브덴(Mo)이 적 층된 구조를 가지고 있다. 이에 따라, 데이터패드(20)는 데이터라인(10)과 다른층에 형성되므로 게이트절연막(도시하지 않음)을 경유하여 형성된 컨택홀(15)을 통해 접속되게 된다. 게이트패드(18)와 데이터패드(20)는 컨택홀(13,15)을 통해 알루미늄(Al)의 금속층이 노출되어 구동 IC와 접속되게 된다.
도 3a 내지 도 3i는 도 2에 도시된 TFT 기판을 선 "A-A'"로 절단한 부분을 나타내는 단면도이다.
도 3a를 참조하면, 먼저 글라스 기판(2) 위에 증착공정을 이용하여 금속막을 형성한 후, 제 1 마스크 패턴을 이용하여 패터닝함으로써 게이트전극(12), 게이트패드(18), 데이터패드(도시하지 않음)를 동시에 형성하게 된다. 이 경우, 게이트전극(12), 게이트패드(18), 데이터패드는 알루미늄(Al, 12a)과 몰리브덴(Mo, 12b) 금속이 순차적으로 적층된 구조를 가지게 된다.
도 3b를 참조하면, 게이트패드(18) 및 게이트전극(12) 등이 형성된 글라스 기판(2)의 전면에 연속적인 증착공정을 이용하여 게이트절연막(32)과 비정질실리콘(a-Si,34a)층 및 불순물이 도핑된 비정질 실리콘(n+,34b)층을 순차적으로 형성하게 된다. 이 때, 게이트절연막(32)은 질화실리콘(SiNx)을 이용하여 4000Å정도의 두께로 형성된다. 그런 다음, 제2 마스크 패턴을 이용하여 n+층(34b)과 a-Si층(34a)을 패터닝함으로써 TFT의 채널을 형성하는 반도체층(34)을 형성하게 된다.
도 3c를 참조하면, 반도체층(34)을 형성한 후, 게이트전극물질 (Mo/Al)을 사용한 데이터패드와 이후 형성될 데이터라인(10)과의 컨택을 위해 제3 마스크 패턴 을 이용하여 데이터패드 상의 게이트절연막(32)을 패터닝함으로써 제 1컨택홀(13,15)을 형성하게 된다.
도 3d를 참조하면, 투명전극물질을 전면 도포하고 제 4마스크 패턴을 이용하여 스토리지 캐패시터(Cst)를 위한 제 1투명전극(25)을 형성하게 된다.
도 3e를 참조하면, 크롬(Cr)을 형성하고 제 5마스크 패턴을 이용하여 패터닝함으로써 소스 전극(14)과 드레인전극(16)과 그라운드 전극(22)을 형성하게 된다. 소스 전극(14)과 드레인전극(16)과 그라운드 전극(22)을 형성된 글라스 기판상에 스토리지 절연막(즉, 유전층)(36)을 전면 도포하게 된다.
도 3f를 참조하면, 스토리지 절연막(36) 상에 투명전극 물질을 전면 도포한 후 제 6마스크패턴을 이용하여 제2 투명전극(35)을 형성하게 된다. 이 제 2투명전극(38)은 이후 형성될 패시베이션층 (40)에 컨택홀을 형성하기 위해 에칭하는 경우 그 패시베이션층(40)의 에칭깊이를 제한하는 에치 스타퍼(Etch Stopper)의 역할을 하게 된다. 다시 말하여, 컨택홀 형성시 패시베이션층(40)과 스토리지 절연막(36)을 보호해주는 역할을 하게 된다.
도 3g를 참조하면, 제2 투명전극(35)이 형성된 후, 전면에 무기 또는 유기 물질의 패시베이션층(40)을 형성하고 제7 마스크패턴을 이용하여 패터닝함으로써 소스전극(14)과 화소전극(5)의 접속을 위한 제 2컨택홀(17), 게이트패드(18) 및 데이터패드(20)와 구동 IC칩과의 접속을 위한 제 1컨택홀(13,15), 화소전극(5)과 제2 투명전극(38)과의 접속을 위한 제 3컨택홀(19,21)을 형성하게 된다. 여기서, 소스전극(14)과 화소전극(5)의 접속을 위한 제 2컨택홀(17)과, 게이트패드(18) 및 데이 터패드(20) 각각과 구동 IC칩과의 접속을 위한 제 1컨택홀(13,15)은 패시베이션층(40) 및 스토리지 절연막(36)을 경유하여 형성된다.
도 3h를 참조하면, 투명전극 물질을 전면 도포한 후 제8 마스크 패턴을 이용하여 패터닝함으로써 화소전극(5)을 형성하게 된다.
도 3i를 참조하면, 화소전극(5)이 형성된 후 제9 마스크 패턴을 이용하여 게이트패드(18)와 데이터패드(20)의 제 1컨택홀(13,15)을 통해 노출된 몰리브덴층(44)을 패터닝하여 알루미늄층(42)이 노출되게 한다. 이는 게이트 패드(18)와 데이터패드(20)를 구동 IC칩과 접착강도가 큰 알루미늄(Al) 와이어 본딩(Wire bonding)으로 접속시키기 위하여 알루미늄 구조로 가져가기 위한 것이다.
도 4는 도 2에 도시된 그라운드 라인을 선 "B-B'"를 따라 절취한 부분을 나타내는 단면도이다.
도 4를 참조하면, 그라스 기판위에 게이트절연막을 증착한다. 게이트절연막은 질화실리콘(SiNx)을 이용하여 4000Å정도의 두께로 형성된다. 그런 다음, 투명전극물질을 전면 도포하고 제 5마스크 패턴을 이용하여 스토리지 캐패시터를 위한 제 1투명전극을 형성한다. 이때 제 1투명전극 위에 그라운드 전극과 접속되게 크롬(Cr)의 그라운드 라인을 형성한다.
그러나, 제 1투명전극위에 그라운드 라인을 형성할 경우 제 1 투명전극의 단차로 인해 그라운드라인을 형성하는 그라운드 전극(Cr)이 끊어지는 불량이 많이 발생하는 단점이 있다.
따라서, 본 발명의 목적은 제 1투명전극의 단차로 그라운드라인의 단선 불량을 방지할 수 있는 엑스-선 검출용 박막트랜지스터 및 그 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 검출데이터라인과 게이트라인의 교차부에 엑스-선 검출셀들이 배열되는 엑스-선 검출소자에 있어서, 상기 엑스-선 검출셀들에 열방향으로 접속되어 접지전압이 공급되는 접지전극과, 상기 접지전극에 접속되고 상기 열방향으로 인접한 상기 엑스-선 검출셀들에 공통으로 연결되는 캐패시터전극과, 상기 엑스-선 검출셀들 각각에 형성되는 화소전극을 구비한다.
상기 목적을 달성하기 위하여 본 발명에 따른 엑스-선 검출소자의 제조방법은 상기 드레인전극, 소스전극 및 게이트전극을 가지는 박막트랜지스터를 형성하는 단계와, 상기 드레인전극 및 소스전극들과 상기 절연막 사이를 절연하기 위한 게이트절연막을 형성하는 단계와, 상기 접지전극에 접속되고 상기 열방향으로 인접한 상기 엑스-선 검출셀들에 공통으로 연결되는 캐패시터전극을 형성하는 단계와, 상기 게이트절연막을 사이에 두고 상기 캐패시터전극과 중첩되도록 제2 캐패시터전극을 형성하는 단계와, 상기 박막트랜지스터를 덮도록 상기 투명기판 상에 형성되며 상기 화소전극이 상기 드레인전극과 상기 제2 캐패시터전극에 접속되게 하는 콘택홀을 가지는 보호층을 형성하는 단계와, 상기 엑스-선 검출셀들 각각에 형성되는 화소전극을 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 5 내지 도 8g을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 5는 본 발명의 제 1실시 예에 따른 X-선 TFT를 나타내는 평면도이다.
도 5를 참조하면, TFT 어레이에서 화소전극(55)은 게이트라인(53)과 데이터라인(60)에 의해 마련된 단위화소 영역에 형성된다. 스토리지 캐패시터(Cst)는 화소전극(55)과, 그 하부에 스토리지(Storage) 절연막(도시하지 않음)을 사이에 두고 위치하는 투명전극(도시하지 않음)에 의해 형성된다. 그라운드전극(80)은 스토리지 캐패시터(Cst)의 잔류전하를 리셋시키기 위한 것으로 화소전극(55)을 가로지르는 방향으로 형성되며, 제 1투명전극(75)은 그라운드 라인(72)을 따라 게이트라인(53)의 일부분과 중첩되게 형성되어 각각의 화소의 제 1투명전극(75)이 연결되게 형성된다. TFT는 데이터라인(60)과 게이트라인(53)의 교차지점에 형성된다. 이 TFT는 게이트라인(53)에서 연장된 게이트전극(62)과, 데이터라인(60)에서 연장된 드레인전극(66)과, 화소전극(55)과 컨택홀(65)에 의해 접속된 소스전극(64)과, 소스전극(64)과 드레인전극(66)에 접속된 반도체층(도시하지 않음)을 구성으로 한다. 게이트라인(53)과 데이터라인(60) 각각의 일측단에는 구동 IC(Integrated Circuit)와 접속되는 게이트패드부(68)와 데이터패드부(70) 각각이 형성된다. 게이트라인(53) 및 게이트전극(62)과 게이트패드(68)는 동일한 금속재질이 사용되며, 통상 알루미늄(Al)과 몰리브덴(Mo)이 순차적으로 적층된 구조를 가지고 있다. 데이터라인(60)은 신호전달 특성이 양호하도록 저항값을 줄이기 위하여 몰리브덴(Mo) 금속으로 이루어진다. 데이터패드(70)는 구동 IC와의 접속을 알루미늄(Al) 와이어 본딩(Wire bonding)으로 하기 위해 게이트패드(78)와 같이 알루미늄(Al)과 몰리브덴(Mo)이 적층된 구조를 가지고 있다. 이에 따라, 데이터패드(70)는 데이터라인(60)과 다른층에 형성되므로 게이트절연막(도시하지 않음)을 경유하여 형성된 컨택홀(65)을 통해 접속되게 된다. 게이트패드(18)와 데이터패드(20)는 컨택홀(63,65)을 통해 알루미늄(Al)의 금속층이 노출되어 구동 IC와 접속되게 된다.
도 6a 내지 도 6i는 도 5에 도시된 TFT 기판을 선 "C-C'"로 절단한 부분을 나타내는 단면도이다.
도 6a를 참조하면, 먼저 글라스 기판(52) 위에 증착공정을 이용하여 금속막을 형성한 후, 제 1 마스크 패턴을 이용하여 패터닝함으로써 게이트라인(53)과 게이트전극(62), 게이트패드(68), 데이터패드(70)를 동시에 형성하게 된다. 이 경우, 게이트라인(53), 게이트패드(68), 데이터패드(70)는 알루미늄(Al, 62a)과 몰리브덴(Mo, 62b) 금속이 순차적으로 적층된 구조를 가지게 된다.
도 6b를 참조하면, 게이트라인(53) 및 게이트전극(62) 등이 형성된 글라스 기판(2)의 전면에 연속적인 증착공정을 이용하여 게이트절연막(82)과 비정질실리콘(a-Si,84a)층 및 불순물이 도핑된 비정질 실리콘(n+,84b)층을 순차적으로 형성하게 된다. 이 때, 게이트절연막(82)은 질화실리콘(SiNx)을 이용하여 4000Å정도의 두께로 형성된다. 그런 다음, 제2 마스크 패턴을 이용하여 n+층(84b)과 a-Si층(84a)을 패터닝함으로써 TFT의 채널을 형성하는 반도체층(84)을 형성하게 된다.
도 6c를 참조하면, 반도체층(84)을 형성한 후, 게이트전극물질 (Mo/Al)을 사용한 데이터패드(70)와 이후 형성될 데이터라인(60)과의 컨택을 위해 제3 마스크 패턴을 이용하여 데이터패드(70) 상의 게이트절연막(82)을 패터닝함으로써 제 1컨택홀(69)을 형성하게 된다.
도 6d를 참조하면, 투명전극물질을 전면 도포하고 제 4마스크 패턴을 이용하여 스토리지 캐패시터(Cst)를 위한 제 1투명전극(75)을 형성하게 된다. 제 1투명전극(75)은 그라운드라인을 따라 형성하여 제 1투명전극(75)의 단차를 줄일 수 있게 되며 각 화소의 제 1투명전극(75)이 서로 연결되어 있어 그라운드 라인의 저항도 감소하게 된다.
도 6e를 참조하면, 크롬(Cr)을 형성하고 제 5마스크 패턴을 이용하여 패터닝함으로써 소스 전극(64)과 드레인전극(66)과 그라운드 전극(80)을 형성하게 된다. 소스 전극(64)과 드레인전극(66)과 그라운드 전극(80)을 형성된 글라스 기판상에 스토리지 절연막(즉, 유전층)(86)을 전면 도포하게 된다.
도 6f를 참조하면, 스토리지 절연막(86) 상에 투명전극 물질을 전면 도포한 후 제 6마스크패턴을 이용하여 제2 투명전극(85)을 형성하게 된다. 이 제 2투명전극(85)은 이후 형성될 패시베이션층(90)에 컨택홀을 형성하기 위해 에칭하는 경우 그 패시베이션층(90)의 에칭깊이를 제한하는 에치 스타퍼(Etch Stopper)의 역할을 하게 된다. 다시 말하여, 컨택홀 형성시 패시베이션층(90)과 스토리지 절연막(86) 을 보호해주는 역할을 하게 된다.
도 6g를 참조하면, 제2 투명전극(85)이 형성된 후, 전면에 무기 또는 유기 물질의 패시베이션층(90)을 형성하고 제7 마스크패턴을 이용하여 패터닝함으로써 소스전극(64)과 화소전극(55)의 접속을 위한 제 2컨택홀(67), 게이트패드(68) 및 데이터패드(70)와 구동 IC칩과의 접속을 위한 제 1컨택홀(63,65)을 형성하게 된다. 여기서, 소스전극(64)과 화소전극(55)의 접속을 위한 제 2컨택홀(67)과, 게이트패드(18) 및 데이터패드(20) 각각과 구동 IC칩과의 접속을 위한 제 1컨택홀(63,65)은 패시베이션층(90) 및 스토리지 절연막(86)을 경유하여 형성된다.
도 6h를 참조하면, 투명전극 물질을 전면 도포한 후 제 8마스크 패턴을 이용하여 패터닝함으로써 화소전극(55)을 형성하게 된다.
도 6i를 참조하면, 화소전극(55)이 형성된 후 제 9마스크 패턴을 이용하여 게이트패드(68)와 데이터패드(70)의 제 1컨택홀(63,65)을 통해 노출된 몰리브덴층(94)을 패터닝하여 알루미늄층(92)이 노출되게 한다. 이는 게이트 패드(68)와 데이터패드(70)를 구동 IC칩과 접착강도가 큰 알루미늄(Al) 와이어 본딩(Wire bonding)으로 접속시키기 위하여 알루미늄 구조로 가져가기 위한 것이다.
도 7은 본 발명의 제 2실시 예에 따른 X-선 TFT를 나타내는 평면도이다.
도 7을 참조하면, TFT 어레이에서 화소전극(55)은 게이트라인(53)과 데이터라인(60)에 의해 마련된 단위화소 영역에 형성된다. 스토리지 캐패시터(Cst)는 화소전극(55)과, 그 하부에 스토리지(Storage) 절연막(도시하지 않음)을 사이에 두고 위치하는 투명전극(도시하지 않음)에 의해 형성된다. 그라운드전극(80)은 스토리 지 캐패시터(Cst)의 잔류전하를 리셋시키기 위한 것으로 화소전극(55)을 가로지르는 방향으로 형성된다. 제 1투명전극(75)은 그라운드 라인(72)을 따라 게이트라인(53)의 일부분과 중첩되게 형성되어 각각의 화소의 제 1투명전극(75)이 연결되게 형성되고 데이터라인과도 중첩되게 형성된다. TFT는 데이터라인(60)과 게이트라인(53)의 교차지점에 형성된다. 이 TFT는 게이트라인(53)에서 연장된 게이트전극(62)과, 데이터라인(60)에서 연장된 드레인전극(66)과, 화소전극(55)과 컨택홀(65)에 의해 접속된 소스전극(64)과, 소스전극(64)과 드레인전극(66)에 접속된 반도체층(도시하지 않음)을 구성으로 한다. 게이트라인(53)과 게이트전극(62)은 동일한 금속재질이 사용되며, 통상 알루미늄(Al)과 몰리브덴(Mo)이 순차적으로 적층된 구조를 가지고 있다. 데이터라인(60)은 신호전달 특성이 양호하도록 저항값을 줄이기 위하여 몰리브덴(Mo) 금속으로 이루어진다.
도 8a 내지 도 8g는 도 7에서 선"D-D'"를 따라 절취한 부분을 나타내는 단면도이다.
도 8a를 참조하면, 먼저 글라스 기판(52) 위에 증착공정을 이용하여 금속막을 형성한 후, 제 1 마스크 패턴을 이용하여 패터닝함으로써 게이트라인(53)과 게이트전극(62)을 동시에 형성하게 된다. 이 경우, 게이트전극(62)은 알루미늄(Al, 62a)과 몰리브덴(Mo, 62b) 금속이 순차적으로 적층된 구조를 가지게 된다.
도 8b를 참조하면, 게이트라인(53) 및 게이트전극(62) 등이 형성된 글라스 기판(2)의 전면에 연속적인 증착공정을 이용하여 게이트절연막(82)과 비정질실리콘(a-Si,84a)층 및 불순물이 도핑된 비정질 실리콘(n+,84b)층을 순차적 으로 형성하게 된다. 이 때, 게이트절연막(82)은 질화실리콘(SiNx)을 이용하여 4000Å정도의 두께로 형성된다. 그런 다음, 제2 마스크 패턴을 이용하여 n+층(84b)과 a-Si층(84a)을 패터닝함으로써 TFT의 채널을 형성하는 반도체층(84)을 형성하게 된다.
도 8c를 참조하면, 투명전극물질을 전면 도포하고 제 4마스크 패턴을 이용하여 스토리지 캐패시터(Cst)를 위한 제 1투명전극(75)을 형성하게 된다. 제 1투명전극(75)은 그라운드라인(72)을 따라 형성하여 제 1투명전극(75)의 단차를 줄일 수 있게 되며 각 화소의 제 1투명전극(75)이 서로 연결되어 있어 그라운드 라인(72)의 저항도 감소하게 된다. 또한, 제 1투명전극(75)은 데이터라인(60)을 따라 형성하여 데이터라인(60) 단선불량을 방지할 수 있고 데이터라인(60)의 저항을 줄일 수 있다.
도 8d를 참조하면, 크롬(Cr)을 형성하고 제 5마스크 패턴을 이용하여 패터닝함으로써 소스 전극(64)과 드레인전극(66)과 그라운드 전극(80)을 형성하게 된다. 소스 전극(64)과 드레인전극(66)과 그라운드 전극(80)을 형성된 글라스 기판상에 스토리지 절연막(즉, 유전층)(86)을 전면 도포하게 된다.
도 8e를 참조하면, 스토리지 절연막(86) 상에 투명전극 물질을 전면 도포한 후 제 6마스크패턴을 이용하여 제2 투명전극(85)을 형성하게 된다. 이 제 2투명전극(85)은 이후 형성될 패시베이션층(90)에 컨택홀을 형성하기 위해 에칭하는 경우 그 패시베이션층(90)의 에칭깊이를 제한하는 에치 스타퍼(Etch Stopper)의 역할을 하게 된다. 다시 말하여, 컨택홀 형성시 패시베이션층(90)과 스토리지 절연막(86) 을 보호해주는 역할을 하게 된다.
도 8f를 참조하면, 제2 투명전극(85)이 형성된 후, 전면에 무기 또는 유기 물질의 패시베이션층(90)을 형성하고 제7 마스크패턴을 이용하여 패터닝함으로써 소스전극(64)과 화소전극(55)의 접속을 위한 제 2컨택홀(67)을 형성하게 된다. 여기서, 소스전극(64)과 화소전극(55)의 접속을 위한 제 2컨택홀(67)은 패시베이션층(90) 및 스토리지 절연막(86)을 경유하여 형성된다.
도 8g를 참조하면, 투명전극 물질을 전면 도포한 후 제 8마스크 패턴을 이용하여 패터닝함으로써 화소전극(55)을 형성하게 된다.
상술한 바와 같이, 본 발명에 따른 엑스-선 검출소자 및 그 제조방법은 그라운드 하부에 위치하는 제 1투명전극의 단차를 제거하여 그라운드 라인의 단선불량을 막을 수 있으며 각 화소간 제 1투명전극을 연결시킴으로써 그라운드 라인의 저항도 감소시킬 수 있다.
뿐만 아니라, 데이터라인을 따라 제 1투명전극을 형성시켜 데이터 라인의 단선불량을 줄일 수 있고 데이터라인의 저항도 감소시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (3)

  1. 데이터라인과 게이트라인의 교차부에 엑스-선 검출셀들이 배열되는 엑스-선 검출소자에 있어서,
    상기 엑스-선 검출셀들에 열방향으로 접속되어 접지전압이 공급되는 접지전극과,
    상기 접지전극에 접속되고 상기 열방향으로 인접한 상기 엑스-선 검출셀들에 공통으로 연결되는 캐패시터전극과,
    상기 엑스-선 검출셀들 각각에 형성되는 화소전극을 구비하는 것을 특징으로 하는 엑스-선 검출소자.
  2. 제 1항에 있어서,
    상기 화소전극에 접속된 드레인전극과 상기 데이터라인에 접속된 소스전극 및 상기 게이트라인에 접속된 게이트전극을 가지는 박막트랜지스터와,
    상기 드레인전극 및 소스전극들과 상기 절연막 사이를 절연하기 위한 게이트절연막과,
    상기 게이트절연막을 사이에 두고 상기 캐패시터전극과 중첩되는 제2 캐패시터전극과,
    상기 박막트랜지스터를 덮도록 상기 투명기판 상에 형성되며 상기 화소전극이 상기 드레인전극과 상기 제2 캐패시터전극에 접속되게 하는 콘택홀을 가지는 보 호층을 더 구비하는 것을 특징으로 하는 엑스-선 검출소자.
  3. 상기 드레인전극, 소스전극 및 게이트전극을 가지는 박막트랜지스터를 형성하는 단계와,
    상기 드레인전극 및 소스전극들과 상기 절연막 사이를 절연하기 위한 게이트절연막을 형성하는 단계와,
    상기 접지전극에 접속되고 상기 열방향으로 인접한 상기 엑스-선 검출셀들에 공통으로 연결되는 캐패시터전극을 형성하는 단계와,
    상기 게이트절연막을 사이에 두고 상기 캐패시터전극과 중첩되도록 제2 캐패시터전극을 형성하는 단계와,
    상기 박막트랜지스터를 덮도록 상기 투명기판 상에 형성되며 상기 화소전극이 상기 드레인전극과 상기 제2 캐패시터전극에 접속되게 하는 콘택홀을 가지는 보호층을 형성하는 단계와,
    상기 엑스-선 검출셀들 각각에 형성되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 엑스-선 검출소자의 제조방법.
KR1020000085280A 2000-12-29 2000-12-29 엑스-선 검출소자 및 그 제조방법 KR100730066B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000085280A KR100730066B1 (ko) 2000-12-29 2000-12-29 엑스-선 검출소자 및 그 제조방법
US10/025,908 US7402810B2 (en) 2000-12-29 2001-12-26 X-ray detecting device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000085280A KR100730066B1 (ko) 2000-12-29 2000-12-29 엑스-선 검출소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020056000A KR20020056000A (ko) 2002-07-10
KR100730066B1 true KR100730066B1 (ko) 2007-06-20

Family

ID=19703894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000085280A KR100730066B1 (ko) 2000-12-29 2000-12-29 엑스-선 검출소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US7402810B2 (ko)
KR (1) KR100730066B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
KR100763137B1 (ko) * 2000-12-29 2007-10-02 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그의 제조방법
KR100683526B1 (ko) * 2000-12-29 2007-02-15 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그의 제조방법
KR100730066B1 (ko) * 2000-12-29 2007-06-20 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그 제조방법
JP4298964B2 (ja) * 2002-05-16 2009-07-22 富士フイルム株式会社 固体撮像素子及びその製造方法
KR101218089B1 (ko) * 2007-12-07 2013-01-18 엘지디스플레이 주식회사 디지털 엑스레이 디텍터 및 그 제조방법
KR20100082631A (ko) * 2009-01-09 2010-07-19 삼성전자주식회사 엑스레이 디텍터 및 그 제조 방법
CN104934110A (zh) * 2015-06-26 2015-09-23 合肥京东方光电科技有限公司 导电结构及其制作方法、阵列基板、显示装置
KR102552845B1 (ko) * 2017-12-19 2023-07-06 엘지디스플레이 주식회사 엑스레이 영상감지소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000024969A (ko) * 1998-10-07 2000-05-06 구본준, 론 위라하디락사 엑스레이 디텍터 및 그 제조방법
KR20010066346A (ko) * 1999-12-31 2001-07-11 구본준, 론 위라하디락사 엑스-선 검출소자 및 그의 제조방법
US20020154235A1 (en) * 2000-12-29 2002-10-24 Kim Ik Soo X-ray detecting device and fabricating method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220170A (en) * 1985-12-11 1993-06-15 General Imaging Corporation X-ray imaging system and solid state detector therefor
US5557534A (en) * 1995-01-03 1996-09-17 Xerox Corporation Forming array with metal scan lines to control semiconductor gate lines
US5648674A (en) * 1995-06-07 1997-07-15 Xerox Corporation Array circuitry with conductive lines, contact leads, and storage capacitor electrode all formed in layer that includes highly conductive metal
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100443902B1 (ko) * 1999-03-25 2004-08-09 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그 제조방법
US6784434B2 (en) * 2002-06-25 2004-08-31 General Electric Company Imaging array and method for manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000024969A (ko) * 1998-10-07 2000-05-06 구본준, 론 위라하디락사 엑스레이 디텍터 및 그 제조방법
KR20010066346A (ko) * 1999-12-31 2001-07-11 구본준, 론 위라하디락사 엑스-선 검출소자 및 그의 제조방법
US20020154235A1 (en) * 2000-12-29 2002-10-24 Kim Ik Soo X-ray detecting device and fabricating method thereof

Also Published As

Publication number Publication date
KR20020056000A (ko) 2002-07-10
US20020154235A1 (en) 2002-10-24
US7402810B2 (en) 2008-07-22

Similar Documents

Publication Publication Date Title
KR100299537B1 (ko) 엑스-선 검출용 박막트랜지스터 기판 제조방법
US6607935B2 (en) Method for fabricating array substrate for X-ray detector
US6797961B2 (en) X-ray detector and method of fabricating the same
US20060001027A1 (en) Liquid crystal display device and method of fabricating the same
US9128341B2 (en) Visible sensing transistor, display panel and manufacturing method thereof
US20070138471A1 (en) Liquid crystal display device and method for fabricating the same
KR100763137B1 (ko) 엑스-선 검출소자 및 그의 제조방법
KR100799463B1 (ko) 액정표시장치 및 그 제조방법
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
KR100730066B1 (ko) 엑스-선 검출소자 및 그 제조방법
KR100351440B1 (ko) 엑스-선 검출소자 및 그의 제조방법
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR100683526B1 (ko) 엑스-선 검출소자 및 그의 제조방법
KR100641732B1 (ko) 엑스-선 검출소자의 제조방법
KR101866388B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
WO1998032173A1 (en) Corrosion resistant imager
KR100698238B1 (ko) 엑스-선 검출소자 및 그의 제조방법
KR100730064B1 (ko) 엑스-선 검출용 박막트랜지스터 기판 제조방법
US8928054B2 (en) Touch substrate and method of manufacturing the same
KR20080054783A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
JP2008066537A (ja) 薄膜トランジスタ基板の製造方法、薄膜トランジスタ基板、並びにその薄膜トランジスタ基板を備えた液晶表示装置及び検出装置
KR100869737B1 (ko) 표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E801 Decision on dismissal of amendment
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 13