JPS62156865A - アクテイブマトリクス用素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶、エレクトロルミネセンス（ＥＬ）、エ
レクトロクロミズム（ＥＣ）などの表示要素からなるマ
トリクス型表示ＷＺにおいて、前記表示要素を駆動する
ために用いられるアクティブマトリクス用素子に関する
。

〔技術の背景〕

液晶、ＥＬ、ＥＣなどの表示要素からなるマトリクス型
表示装置においては、解像度が高く精細な画像を得るた
めには、高密度のマトリクス構成が必要とされる。この
ような要請に答える技術として、近年においては、各表
示素子をスイッチング素子によって直接的に駆動する、
いわゆるアクティブマトリクス表示が注目されている。

このようなアクティブマトリクス表示において用いられ
るスイッチング素子としては、通常、薄膜トランジスタ
などの３端子素子あるいは薄膜ダイオード、バリスタ、
ＭＩＭなどの２端子素子より構成される非線形抵抗素子
が用いられている。

中でも、薄膜ダイオードは、（１）素子の構成が簡易で
、微細なマトリクス構造を有する表示装置を高い歩留ま
りで製造することができること、（２）表示品質が良好
なこと、などがら有望視されている。かかる薄膜ダイオ
ードをアクティブマトリクス表示において非線形抵抗素
子として用いた例としては、たとえば、文献Ｎ、５ｚｙ
ｄｌｏｅｔａ１．＋Ｊａｐａｎ　　Ｄｉｓｐｌａｙ　　
’８３．ｒ’ｒｏｃ、ＩロＲＣ，，Ｉ’４１６〜４１８
（１９Ｂ３）において、ショットキダイオードを直列か
つ逆方向に接続した、いわゆる背面結合ダイオードが開
示されている。

〔発明が解決しようとする問題点〕

このような背面結合ダイオードからなるアクティブマト
リクス用素子においては、製造上つぎのような問題があ
る。すなわち、上記背面結合ダイオードは、基板上に、
半導体との界面においてオーミック接触が形成される電
極層と半導体層を形成したのち、該半導体層上に半導体
との界面において障壁が形成される電極層をこの順で形
成して構成される。しかし、半導体層との界面において
障壁を形成する白金などの金属材料は、半導体層を構成
するシリコンと反応して安定なシリサイドを形成するこ
とから、レジストパターンの形成後にエツチングを行う
通常のホトリソグラフィによるパターニング手段を採用
することが困難であるため、いわゆるリフトオフ法が採
用される。しかし、リフトオフ法によるパターニングは
、通常のホトリソグラフィに比較してパターニング積度
が劣っており、素子の微細化に限界がある。

〔発明の目的〕

本発明の目的は、上述したようなアクティブマトリクス
用素子のパターニング工程において用いられるリフトオ
フ法における問題点を解決し、簡易な処理工程で高い精
度のパターニングが可能であり、高密度のマトリクス型
表示装置を形成することができる微細かつ高精度のアク
ティブマトリクス用素子を提供することを目的とする。

〔問題点を解決するための手段〕

上記問題点は、一対の薄膜ダイオードを直列かつ逆方向
に接続してなるアクティブマトリクス用素子において、 前記薄膜ダイオードが、第一電極層、半導体層および第
二電極層を順次積層して構成されるとともに第一電極層
と半導体層との界面において障壁が形成され、かつ対を
なす薄膜ダイオードの各々の第一電極層同士が接続され
ていることを特徴とするアクティブマトリクス用素子に
よって解決される。

以上の構成のアクティブマトリクス用素子は、基板上に
障壁形成用の第一電極層を形成するので、該第−電極層
のパターニングをリフトオフ法を用いず通常のホトリソ
グラフィによって行うことができ、したがって精度の高
いパターニングでしかも歩留まりよく高いスルーブツト
で製造することができる。

本発明においては、半導体層と第一電極層との界面にお
いては障壁が形成され、また半導体層と第二電極層との
界面においてはオーミック接触もしくは第一電極層との
間に生ずる障壁より小さい障壁が形成された状態とされ
る。

前記第一電極層は、半導体層との界面において障壁を形
成する材料、たとえば、白金（ｒ）Ｌ）、金（ＡＩ］）
、パラジウム（Ｐｄ）、タングステン（Ｗ）、ロジウム
（Ｒｈ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、イリ
ジウム（Ｉｒ）などを用いることができる。

１１■記半導体層を構成する材料は、特に限定されない
が、たとえば、アモルファスノリコン（ａ　−３ｉ：Ｈ
）、ポリクリスタルシリコン（ρｏｌｙ−３ｉ）、マイ
クロクリスタルシリコン（μｃ−３ｌ）、アモルファス
シリコンカーバイド（ａ−５ｉｃ：Ｈ）、アモルファス
窒化シリコン（ａ−５ｉＮ：Ｈ）、アモルファスソリコ
ンゲルマニウム（ａ−３ｉＧｅ　：　Ｈ）　、テルル（
Ｔｅ）、セレン（Ｓｑ、）などを用いることができる。

半導体層の構成は特に限定されないが、たとえば、■型
半導体からなる単層構造、Ｎ型半導体もしくはＰ型半導
体とＩ型半導体とを組合わせた多層溝道とすることがで
きる。

また、前記第二電極層を構成する材料は特に限定されな
いが、半導体とオーミック接触が可能な材料または半導
体との界面において生ずる障壁が第一電極層と半導体と
の界面における障壁より小さいものを好ましく用いるこ
とができる。第二電極層を構成する材料としては、たと
えば、クロム（Ｃｒ）、アルミニウム（Ａβ）、マグネ
シウム（Ｍｇ）、ニッケル（Ｎ１）などを用いることが
できる。

本発明においては、各層の膜厚は特に限定されないが、
たとえば、第一電極層の膜厚は２００〜５０００人、半
導体層の膜厚は０．１〜５．０８ｍ１第二電極層の膜厚
は２００〜５０００人程度とされる積層が好ましい。

本発明のアクティブマトリクス用素子は、たとえば、基
板上に第一電極層を構成する金属膜を形成したのちにホ
トリソグラフィによるパターニングを行って第一電極層
を形成し、その後、半導体層および第二電極層を順次酸
！模したのち、第二電極層、半導体層の順にホトリソグ
ラフィによってパターニングを行うことにより形成する
ことができる。また、上記各層は、通常のプラズマＣＶ
Ｄ（化学的気相成長）、光ＣＶＤ、常圧ＣＶＤ、減圧Ｃ
ＶＤ、イオンブレーティング、スパッタリング、真空蒸
着などの薄膜形成手段によって形成することができる。

本発明のアクティブマトリクス用素子は、液晶、ＥＬ、
ＥＣなどの表示要素からなるマトリクス型表示装置に適
用することができる。そして、表示要素として液晶を用
いる場合には、液晶の種類は特に制限されず、たとえば
、ネマティック液晶、カイラルネマテインク液晶、コレ
ステリック液晶、スメクティノク液晶、カイラルスメク
テイノク液晶その他公知のものを用いることができ、ま
たこれらを組合わせることもできる。また、表示モード
としても、ツイストネマティック（ＴＮ）型モード、ゲ
スト・ポスト（ＧＨ）型モード、電圧制御複屈折（ＥＣ
Ｕ）型モード、コレステリック−ネマティック型相転移
モード、動的散乱（ＤＳ）型モードなどのいずれのモー
ドも用いることができる。

〔実施例〕

以下、本発明の実施例について、図面を参照しながら詳
細に説明する。

実施例１ 第１図は、本発明の一実施例をマトリクス型表示装置に
適用した場合の要部を示す説明用断面図である。この例
においては、アクティブマトリクス用素子Ａは、基板１
上に第一電極層Ｅｌｌ半導体層台よび一対の電極２およ
び３からなる第二電極層Ｅｌを順次積層して構成されて
いる。前記第一電極層Ｅ１は、基板１上に真空蒸着によ
り白金を膜厚２０００人で成膜し、ｍ　Ｉ＋！上にパタ
ーニングされたレジスト膜を設けたのち、熱王水によっ
てエツチングを行うことにより形成され、たとえば、１
００μｍ　Ｘ　１２０μｍの大きさを有する。前記半導
体層Ｓおよび第二電極層Ｅｌは、第一電極層Ｅｌの上に
、プラズマＣＶＤ法によりノンドープのａ−３ｉ：Ｈ層
を膜ｆｆ０．８μｍで成膜し、さらにこ（Ｄａ−３ｉ：
Ｈ層上にスパッタリングによりクロムを膜［３０００人
で成膜し、その後ホトリソグラフィによるパターニング
を行うことにより形成され、第二電極層Ｅｌを構成する
一対の電極２および３は、たとえば、それぞれ４０μｍ
×８０μｍの大きさを存する。４はアクティブマトリク
ス用素子Ａの上に形成された絶縁層であり、５および６
は第二電極層Ｅｌを構成する一対の電極２および３に接
続された引き出し用電極である。

上記アクティブマトリクス用素子へにおいては、第一電
極、ｒｌＪＥｌと半導体層Ｓとの界面においては障壁（
ショットキバリア）が形成され、また半導体層Ｓと第二
電極層Ｅｌを構成する電極２および３の各層との界面に
おいてはオーミック接触が形成され、２個のダイオード
が直列かつ逆方向に電気的に接続された第２図に示す等
価回路を構成する。そして、このアクティブマトリクス
用素子は、いわゆる背面結合ダイオードと同等な駆動特
性を有する。

比較例１ つぎに比較のためのアクティブマトリクス用素子につい
て述べる。このアクティブマトリクス用素子は、上記実
施例１と同様な機械的構成を有するが、第一電極層Ｅｌ
がクロムによって構成され、第二電奢瓶層Ｅ２が白金に
よって構成される点で異なり、以下のようにして形成さ
れる。すなわち、基板１上に、スパッタリングによりク
ロムを膜厚３０００人で成膜し、このクロム層上にプラ
ズマＣＶＤ法により、ノンドープのａ−３ｉ：Ｈ層を膜
厚０．８　μｍで成膜する。さらにこのａ−５ｉ：Ｈ［
の上にポジ型フォトレジストｒＯＦＰＲ−８００ｊ（東
京応化社製）を用いてリフトオフ用のレジストパターン
を膜ｆｆ１．５μｍで作製し、真空蒸着により白金を１
膜厚２００人で成ｎ！２シた後リフトオフを行い、４０
μｍ×８０μｍの大きさを有する一対の電極２および３
からなる第二電極層Ｅ２を形成する。

次に、通常のホトリソグラフィによってバターニングを
行うことにより、半導体層Ｓおよび第一電極層Ｅｌを形
成する。このアクティブマトリクス用素子においては、
第一電極層Ｅｌと半導体層Ｓとの界面においてはオーミ
ック接触が形成され、また半導体層Ｓと第二電極層Ｅ２
を構成する電極２および３の各層との界面においてはシ
ョットキバリアが形成され、２個のダイオードが直列か
つ逆方向に電気的に接続された、いわゆる背面結合（バ
ック−トウーバック結合）とされている。

上記構成のアクティブマトリクス用素子においては、第
二電極層Ｅ２が白金層をリフトオフ法によってバターニ
ングすることにより形成されており、そのエツジ部は若
干剥離しており、また角をなす部分は直角にならず半径
１０μｍ程度の孤をなし、バターニング精度が±１０μ
ｍ程度と低いものであった。

〔発明の効果〕

本発明によれば、簡易な処理工程で高い精度のバターニ
ングが可能であり、高密度のマトリクス型表示装置を形
成することができる微細かつ高精度のアクティブマトリ
クス用素子を提供することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す説明用断面図、第２
図は、第１図に示す構成のアクティブマトリクス用素子
の等価回路を示す。 １・・・基板　　　　　　　Ｅｌ・・・第一電極層Ｓ・
・・半導体Ｎ　　　　　Ｅ２・・・第二電極層２．３・
・・電極　　　　　４・・・絶Ｉｉ層５．６・・・引き
出し用電極 図面の？Ｙ甲）（内容に変更なし） −圓★− 手続補正書（自発） 昭和６１年２月１８日 特許庁長官　宇　賀　道　部　殿 １、事件の表示 特願昭６０−２９７３１９号 ２、発明の名称 アクティブマトリクス用素子 ３、補正をする者 事件との関係　　特許出願人 住　所　　東京都新宿区西新宿１丁目２６番２号名　称
　　（１２７）小西六写真工業株式会社４、代理人 願書に最初に添付した図面の浄書・別紙のとおり　（内
容に変更なし）

Claims (1)

【特許請求の範囲】
1. １）一対の薄膜ダイオードを直列かつ逆方向に接続して
   なるアクティブマトリクス用素子において、前記薄膜ダ
   イオードが、第一電極層、半導体層および第二電極層を
   順次積層して構成されるとともに第一電極層と半導体層
   との界面において障壁が形成され、かつ対をなす薄膜ダ
   イオードの各々の第一電極層同士が接続されていること
   を特徴とするアクティブマトリクス用素子。