JPS62152177A

JPS62152177A - 薄膜ダイオ−ド

Info

Publication number: JPS62152177A
Application number: JP60292342A
Authority: JP
Inventors: Takuo Sato; 佐藤　拓生; Hiroshi Kobayashi; 浩志小林; Shinichi Nishi; 眞一西
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 1985-12-26
Filing date: 1985-12-26
Publication date: 1987-07-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、液晶、エレクトロルミネセンス（ＥＬ）、エ
レクトロクロミズム（ＥＣ）などの表示要素からなるマ
トリクス型表示装置において、前記表示要素を駆動する
ために用いられる薄膜ダイオードに関する。

〔技ｉ４・１の背景〕液晶、ＥＬ、ＥＣなどの表示要素からなるマトリクス型
表示装置においては、解像度が高く精細な画像を得るた
めには、高密度のマトリクス構成が必要とされる。この
ような要請に答える技術として、近年においては、各表
示素子をスイッチング素子によって直接的に駆動する、
いわゆるアクティブマトリクス表示が注目されている。

このようなアクティブマトリクス表示において用いられ
るスイッチング素子としては、通常、薄膜トランジスタ
などの３端子素子あるいは薄膜ダイオード、バリスタ、
ＭＩＭなどの２端Ｐｇ子より構成される能動素子が用い
られている。中でも、薄膜ダイオードは、（１）素子の
（Ａ成が簡易で、微細なマトリクス構造を有する表示装
置を高い歩留まりで製造することができること、（２）
表示品質が良好なこと、などから有望視されている。

かかる薄膜ダイオードをアクティブマトリクス表示に用
いた例としては、たとえば文ＩｎＪＮ、５ｚｙｄｌｏｃ
ｔａ１．、Ｊａｐａｎ　Ｄｉｓｐｌａｙ　’８３．Ｉ’
ｒｏｃ、ＩＤＲＣ，，Ｉ’４１６〜４１８（１９８３）
において、ノヨノトートダイオードを直列かつ逆方向に
接続したもの、特開昭５９−５７２７３号公ｆ′ＦＪに
おいて、ＰＩＮダイオードあるいはノヨ、トキダイオー
ドを並列かつ逆方向に接続したものが開示されている。

〔発明が解決しようとする問題点〕

このような）Ｗ膜ダイオードは、たとえば、第一電極層
、半導体層および第二電極層をこの順で基板上に形成し
たのち、上方の層から順次パターニングを行うことによ
って製造することができる。

しかし、パターニングの際に、たとえば第二電極層を構
成する金属材料が半導体層との界面において障壁（ショ
ットキバリア）を形成するタイプの薄膜ダイオードにお
いては、次のような問題が生ずる傾向がある。すなわち
、通常、半導体層との界面においてショットキバリアを
形成する電極材料は、パターニングの際に用いるレジス
ト膜との接着性が低く、このため、レジストワーク（レ
ジスト膜の形成、露光、現像）およびエツチングの工程
において、第二電極層においてレジスト膜の′１．１１
　Ｍが発生し、その結果、各層におけるパターニングの
精度が低下するばかりではなく、製造時における歩留ま
りの低下を招きやすいという問題がある。

〔発明の目的〕

本発明の目的は、上述したような問題点、すなわちパタ
ーニング時における第二電極層において発生しやすいレ
ジスト膜の剥離を防止することができ、精度の高いパタ
ーニングで歩留まりよく製造することができる薄膜ダイ
オードを提供することにある。

〔問題点を解決するための手段〕

上記問題点は、第一電極層、半導体層および第二電極層
を順次積層して構成され、前記半４体層と第二電極層と
の界面に障壁が形成された薄膜ダイオードにおいて、前記第二電極層が、少なくとも２層からなり、かつ表層
がパターニング時に用いられるレジストに対して良好な
接着性を有することを特徴とする薄膜ダイオードによっ
て解決される。

すなわち、本発明においては、半導体層と第二ＴＬ電極
層の界面に障壁が形成された薄膜ダイオードにおいて、
第二電極層を複数の層より構成し、最も外側に位置する
表層を、パターニングにおいて用いられるレジストとの
接着性が良好な性質を有する金属材料によって構成する
点に特徴を有する。

以上の構成の薄膜ダイオードによれば、その製造工程に
おけるパターニング時において、レジスト膜が第二電極
層を構成する金属層の表面に対して接着性の良好な状態
で形成され、該レジスト膜の７．１１　Ａ１１の発生が
防止され、その結果、精度の高いパターニングを達成す
ることができ、しかも歩留まりよく高いスループットで
製造することができる。・本発明においては、半導体層と第二電極層との界面にお
いては障壁が形成され、また半ぶ体層と第−電４．！ｉ
ｉ層との界面においてはオーミック接触もしくは第二電
極層との間に生ずる障壁より小さい障壁が形成された状
態とされる。

本発明においては、前記第一電極層を構成する材料は特
に限定されないが、半導体とオーミック接触が可能な材
料または半導体との界面において生ずる障壁が第二電極
層と半導体との界面における障壁より小さいものを好ま
しく用いることができる。第一電極層を構成する材料と
しては、たとえば、クロム（Ｃｒ）、アルミニウム（Ａ
１）、マグネシウム（Ｍｇ）、ニッケル（Ｎｉ）などを
用いることができる。

前記半導体層を構成する材料は、特に限定されないが、
たとえば、アモルファスシリコン（ａ　−３ｉ：Ｈ）、
ポリクリスタルシリコン（ｐｏｌｙ−３Ｉ）、マイクロ
クリスタルシリコン（μｃ−３ｌ）、アモルファスシリ
コンカーバイド（ａ−３ｉｃ：Ｈ）、アモルファス窒化
シリコン（ａ−５ｉ　Ｎ　：　！ｌ）−アモルファスシ
リコンゲルマニウム（ａ−５ｉＧｅ　：　Ｈ）　、テル
ル（Ｔｅ）　、セレン（Ｓｅ）などを用いることができ
る。半導体層の構成は特に限定されないが、たとえば、
Ｉ型半導体からなる華層構造、Ｎ型半導体もしくはＰ型
半導体と■型半導体とを組合わせた多層構造とすること
ができる。

また、前記第二電極層は、少なくとも２以上の層からな
る多層構造をなす。そして、第二電極層の表層は、パタ
ーニング時におけるレジスｊ・膜との接着性が良好な材
料、たとえば、クロム（Ｃｒ）、アルミニウム（Ａ７り
、ニッケル（Ｎｉ）などより構成される。また、第二電
極層の半４体層と接触する層は、半導体層との界面にお
いて障壁を形成する材料、たとえば、白金（Ｐｔ）、金
（Ａｕ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、
ロジウム（Ｒｈ）、チタン（Ｔｉ）、モリブデン（ＭＯ
）、イリジウム（Ｉ　ｒ）などを用いることができる。

本発明においては、各層の膜厚は特に限定されないが、
たとえば、第一電極層の膜厚は２００〜５０００人、半
導体層の膜厚は０．１〜５．０　μｍ、第二電極層の１
２厚は２００〜５０００人程度とされることが好ましい
。

本発明の薄膜ダイオードは、たとえば、基板上に第一電
極層、半導体層および第二電極層を順次形成したのち、
第二電極層、半導体層および第一電極層の順にホトリソ
グラフィによってパターニングを行うことにより形成す
ることができる。なお、基板上に形成される層構成は、
上記ｖｉ層順序と逆転した状態であってもよい。また、
上記各層は、通常のプラズマＣＶＤ　（化学的気相成長
）、光ＣＶＤ、常圧ＣＶＤ、減圧ＣＶＤ、イオンブレー
ティング、スパツタリング、真空蒸着などの薄膜形成手
段によって形成することができる。

本発明の薄膜ダイオードは、液晶、ＥＬ、ＥＣなどの表
示要素からなるマトリクス型表示装置に適用することが
できる。そして、表示要素として液晶を用いる場合には
、液晶の種類は特に制限されず、たとえば、ネマティッ
ク液晶、カイラルネマティック液晶、コレステリンク液
晶、スメクテインク液晶、カイラルスメクテインク液晶
その他゛公知のものを用いることができ、またこれらを
組合わせることもできる。また、表示モードとしても、
ツイストネマティック（Ｔ　Ｎ）型モード、ゲスト・ホ
ス）　ＣＧＨ）型モード、電圧制御複屈折（ＥＣＢ）　
型モード、コレステリック−ネマティック型相転移モー
ド、動的散乱（ＤＳ）型モードなどのいずれのモードも
用いることができる。

〔実施例〕

以下、本発明の実施例について、図面を参照しながら製
造工程に則して詳細に説明する。

実施例１第１図に示す実施例の薄膜ダイオードは以下のように形
成される。すなわち、基板１上に、スパツタリングによ
りクロムを膜厚３０００人で成膜して第一電極層Ｅｌを
形成し、この第一電極層Ｅｌの上にプラズマＣＶＤ法に
より、ノンドープのａ−５ｉ：Ｈ層を膜ｊゾ０．８μｍ
で成膜して半導体層Ｓ（Ｉ型）を形成する。さらにこの
半導体Ｉｓの上にポジ型フォトレジストｒＯＦｒ’Ｒ−
８００Ｊ　　（東京応化社製）を用いてリフトオフ用の
レジストパターンを膜１’！Ｘ１．５μｍで作製し、真
空蒸着により白金およびクロムを膜厚それぞれ２００人
および３００　人で順次成膜してリフトオフを行い、層
ａおよび層すの２層構造の第二電極層Ｅ２を形成する。

次に、ポジ型フォトレジストｒＡＺ−１４００Ｊ　　（
ヘキスト社製）を用いて半導体層Ｓおよび第一電極Ｊｉ
Ｅｌのエツチング用のレジスト膜を膜厚１．２μｍで形
成する。この時、第二電極層Ｅ２を構成するｌｆｆ１ｂ
（クロム層）とレジスト膜との接着性は良好であった。

その後半導体ＭＳのエツチングさらに第一電極層Ｅｌの
エツチングを行う。その結果、良好なバターニングで、
第一電極層Ｅｌ、半導体層Ｓおよびそれぞれ層ａおよび
層すの２層を有する一対の電極２および３よりなる第二
電極層Ｅ２が積層された構成の薄膜ダイオードを得るこ
とができた。そして、この薄膜ダイオードは、第一電極
ＮＥｌと半導体層Ｓとの界面においてはオーミック接触
が形成され、また半導体層Ｓと第二電極層Ｅ２を構成す
る電極２および３の各層ａ（白金層）との界面において
はシゴソトキバリアが形成され、２個のダイオードが直
列かつ逆方向に電気的に接続された、いわゆる背面結合
（バック−トウーバック結合）とされている。

上述した実施例においては、第二電極ｌＥ２の表層を構
成する電極２および３の各層ｂ　（クロム層）は、その
表面に形成されるレジスト１１りに対して良好な接着性
を有するため、ホトリソグラフィにおけるエツチングな
どの工程において該レジスト膜の剥離の発生が防止され
、その結果、高い生産効率で精度の高いパターニングを
達成することができた。

実施例２半導体ＭＳおよび第一電極ＮＥｌのエツチング用レジス
ト膜を、ネガ型フォトレジストｒＯＭＲ−８５Ｊ　　（
東京応化社製）を用いて形成した点板外は、実施例１と
同様にして３Ｍダイオードを形成した。この例において
も、上記実施例１の場合と同様に、第二電極ＷＩＥ２の
表層を構成する電極２および３の各層ｂ（クロム層）は
、その表面に形成されるレジスト膜に対して良好な接着
性を有するため、該レジスト膜の剥離の発生が防止され
、その結果、高い生産効率で精度の高いパターニングを
達成することができた。

比較例１第二電極層Ｅ２を５００人の膜厚を有する白金の単Ｊｇ
構造とした他は、実施例１と同様にして薄膜ダイオード
を形成した。この例においては、第二電極層Ｅ２とレジ
スト膜との接着性が不充分であって、レジスト膜が浮き
上がったり剥離した部分が生じた。このため、半導体層
Ｓおよび第一電極層Ｅｌのエツチングにおいて良好なパ
ターニングが達成できなかった。

〔発明の効果〕

本発明の薄膜ダイオードは、第二電極層を複数の層より
構成し、最も外側に位置する表層をパターニングにおい
て用いられるレジストとの接着性が良好な性質を有する
金属材料によって構成しているので、製造工程における
パターニング時において、レジスト膜が第二電極層を構
成する表層に対して接着性の良好な状態で形成され、そ
の結果、該レジスト膜の剥離の発生が防止され、精度の
高いパターニングで歩留まりよく製造することができる
。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す説明用断面図である
。 ■・・・基板　　　　　　　Ｅｌ・・・第一電極層Ｓ・
・・半導体層　　　　　Ｅ２・・・第二電極層２．３・
・・電極

Claims

【特許請求の範囲】１）第一電極層、半導体層および第二電極層を順次積層
して構成され、前記半導体層と第二電極層との界面に障
壁が形成された薄膜ダイオードにおいて、前記第二電極層が、少なくとも２層からなり、かつ表層
がパターニング時に用いられるレジストに対して良好な
接着性を有することを特徴とする薄膜ダイオード。