JP3916349B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3916349B2 JP3916349B2 JP26695699A JP26695699A JP3916349B2 JP 3916349 B2 JP3916349 B2 JP 3916349B2 JP 26695699 A JP26695699 A JP 26695699A JP 26695699 A JP26695699 A JP 26695699A JP 3916349 B2 JP3916349 B2 JP 3916349B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating
- layer
- insulating substrate
- transfer electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、１対の絶縁性基板を貼り合わせて液晶層を挟持する液晶表示装置において、特に対向する電極の内部接続電極の形状に関するものである。
【０００２】
【従来の技術】
アレイ基板製造工程において最後の導電膜成膜工程で成膜された導電性薄膜をパターニングしてトランスファー電極を形成したアレイ基板を用いた液晶表示装置において、対向基板の共通電極に共通電位を供給するトランスファー電極の構造は、トランスファー電極中央部の積層膜厚が周辺部に対してほぼ同程度の膜厚となっていた。
【０００３】
従来のトランスファー電極の構造は図４に示すように、絶縁性基板１上のトランスファー電極２より導電性材料９を介して対向基板１０側の共通電極（導電性薄膜１１）に供給され、そして共通電極電位が絶縁性基板１の２番目の導電膜成膜工程で成膜された導電性金属膜３でトランスファー電極に供給される場合、トランスファー電極周辺部においてコンタクトホールで絶縁性基板１の最後の導電膜成膜工程で成膜された導電性薄膜６に接続され、導電性金属膜３は図のようにトランスファー電極開口部のほぼ中央部まで導電性薄膜６の下部に配設され、それに伴い絶縁性基板１の最初の導電膜成膜工程で成膜された導電性金属膜の工程後に成膜される絶縁膜５と導電性金属膜３の成膜工程後に成膜される絶縁膜４もそれぞれトランスファー電極の導電性薄膜６の下部に配設されることになり、トランスファー電極中央部の積層膜厚が周辺部に対してほぼ同程度の膜厚となっていた。
【０００４】
上記従来例では絶縁性基板１の２番目の導電膜成膜工程で成膜された導電性金属膜３でトランスファー電極に共通電極電位が供給される場合について示したが、その他の導電性金属膜によりトランスファー電極に供給される場合についても同様に、トランスファー電極開口部のほぼ中央部まで導電性金属膜及び絶縁膜が配設される構成となり、トランスファー電極中央部の積層膜厚が周辺部に対してほぼ同程度の膜厚となっていた。
【０００５】
【発明が解決しようとする課題】
しかしながら上記のような構成では、トランスファー電極中央部の積層膜厚が周辺部に対してほぼ同程度の膜厚となり、対向基板と貼り合わせる際にトランスファー電極部に塗布された導電性材料の圧縮変形が不充分な場合には、トランスファー電極近傍のセルギャップが厚くなり、局所的にパネル透過率の変化を生じ、輝度が不均一になる現象が生じ、そのため歩留まりが低下し、またアレイ基板裏面から上記導電性材料の圧縮変形を確認する場合、金属膜の間隙部分が少なく、さらに絶縁膜を介しているために確認が困難であるという問題点を有していた。
【０００６】
本発明は上記問題点に鑑みてなされたものであって、トランスファー電極近傍のセルギャップを均一化することにより、パネル透過率の局所的な変化を防止し、輝度の均一性を向上すると共に歩留まりを向上させ、また金属膜の間隙部分を大きく形成し、さらに間隙部分には絶縁膜を介在させないようにして、アレイ基板裏面からの導電性材料の圧縮変形の確認を容易とすることを目的とする。
【０００７】
【課題を解決するための手段】
本発明の第１の液晶表示装置は、第１の絶縁性基板上に画素電極を有する表示画素がアレイ状に形成されたアレイ基板と、第２の絶縁性基板上に共通電極が形成された対向基板との間に液晶層が挟持され、前記第１の絶縁性基板と前記第２の絶縁性基板が貼り合わされ、前記第１の絶縁性基板の最後の導電膜成膜工程で成膜された導電性薄膜をパターニングして前記第２の絶縁性基板上の共通電極に導電性材料を介して電位を供給するトランスファー電極を形成した液晶表示装置であって、前記第１の絶縁性基板の２番目の導電膜成膜工程で成膜され共通電極電位に接続された第２層の金属膜と前記導電性薄膜とが前記トランスファー電極の周辺部でコンタクトホールまたは直接コンタクトにより接続され、前記トランスファー電極の開口中央部の一部で前記導電性薄膜を前記第１の絶縁性基板上に直接形成され、前記第２層の金属膜は、前記トランスファー電極の周辺部で前記第２層の金属膜の成膜工程後に成膜される第２層の絶縁膜と、前記第１の絶縁性基板の最初の導電膜成膜工程で成膜された第１層の金属膜の成膜工程後に成膜される第１層の絶縁膜との層間に被膜されていることを特徴とするものである。
【００１４】
本発明の第８の液晶表示装置は、第１の絶縁性基板と第２の絶縁性基板の間に液晶層が挟持され、前記第１の絶縁性基板上に形成されたゲート電極パターンと、該ゲート電極を被覆した第１の絶縁膜と、該第１の絶縁膜上に形成した第１の半導体パターンと、該半導体膜パターン上で対向して配設されたｎ型の半導体膜パターンと、該ｎ型の半導体パターン上にそれぞれ配設されたソース／ドレイン電極パターンから成る薄膜トランジスタを備え、前記ソース／ドレイン電極パターン上に形成された第２の絶縁膜と、該第２の絶縁膜上に配設された画素電極パターンを備え、該画素電極パターンは前記第２の絶縁膜形成後の穴空け工程により、前記ソース／ドレイン電極パターンと接続され、前記画素電極パターンにより前記第２の絶縁性基板上の共通電極に導電性材料を介して電位を供給するトランスファー電極を備える液晶表示装置であって、前記ゲート電極パターンと前記ソース／ドレイン電極パターンと前記画素電極パターンとが前記トランスファー電極の周辺部でコンタクトホールまたは直接コンタクトにより接続され、前記トランスファー電極の開口中央部の一部で前記画素電極パターンを前記第１の絶縁性基板上に直接形成し、前記ソース／ドレイン電極パターンは前記トランスファー電極の周辺部で、前記第１層の絶縁膜と、前記第２層の絶縁膜の層間に被膜されているものである。
【００１５】
【発明の実施の形態】
実施の形態１
本発明の第１の実施の形態を図１により説明する。図１は本発明の第１の実施の形態におけるトランスファー電極の断面図を示すものであり、以下その構成を作用とともに説明する。ここでアレイ基板上のトランスファー電極から導電性材料を介して対向基板側の共通電極（導電性薄膜）に接続される構造については図４と同じであるので省略している。図１は１対の絶縁性基板を貼り合わせて液晶層を挟持する液晶表示装置のアレイ基板側のトランスファー電極の断面形状を表すものであり、１は絶縁性基板（アレイ基板）、２はトランスファー電極、３は絶縁性基板１の２番目の導電膜成膜工程で成膜された基板面から数えて第２層の金属膜、４は第２層の金属膜３の後に成膜される第２層の絶縁膜、５は絶縁性基板１の最初の導電膜成膜工程で成膜された第１層の金属膜の後に成膜される第１層の絶縁膜、６は絶縁性基板１の最後の導電膜成膜工程で成膜され、トランスファー電極２となる透明な導電性薄膜、７はコンタクトホールを示す。
【００１６】
対向基板の共通電極に電位を供給する場合、トランスファー電極２の中央部に導電性材料を塗布し、対向基板上の電極部へ接続させる。図１は絶縁性基板１上の共通電位をトランスファー電極部まで絶縁性基板１の２番目の導電膜成膜工程で成膜された第２層の金属膜３で供給する場合を示している。金属膜３はトランスファー電極２の周辺近傍でコンタクトホール７を介して導電性薄膜６に共通電位を供給し、導電性薄膜６はトランスファー電極２の中央部の少くとも一部を絶縁性基板１の上に直接形成する構成とする。この明細書で、一部とは、概ねトランスファー電極２の開口部の１０％〜９０％程度の範囲を示すものとする。
【００１７】
さらに図１においては、第２層の金属膜３を図に示すように、第１層、第２層の絶縁膜４、５の層間に被覆されるように配設する。これにより、金属膜３を絶縁膜４、５の端部よりも外部に露出した形状で配設した場合に生じる問題点を回避することができる。すなわち、絶縁膜４、５の穴空け工程の際に、第２層の金属膜３の端部下で第１層の絶縁膜５がトランスファー電極２の中央部から外側に向かって掘り込み形状でエッチングされ、導電性薄膜６のカバレッジが悪化するという問題点を回避することができる。
【００１８】
上記の構成にすることで、トランスファー電極２の中央部を周辺部より薄くし、導電性材料の圧縮変形が不充分な場合でも、トランスファー電極近傍のセルギャップが厚くなることがなく、トランスファー電極２の近傍のセルギャップを均一化することが可能となり、パネル透過率の局所的な変化を防止し、輝度の均一性を向上するとともに歩留まりを向上させることができる。また、金属膜の間隙部分を比較的大きく形成し、さらに間隙部分には絶縁膜を介在させていないため、アレイ基板裏面からの導電性材料の圧縮変形の確認を容易に行なうことができる。
【００１９】
実施の形態２
本発明の第２の実施の形態を図２により説明する。図２は本発明の第２の実施の形態におけるトランスファー電極の断面図を示すものであり、以下その構成を作用とともに説明する。ここでアレイ基板上のトランスファー電極から導電性材料を介して対向基板側の共通電極（導電性薄膜）に接続される構造については図４と同じであるので省略している。図２は１対の絶縁性基板を貼り合わせて液晶層を挟持する液晶表示装置のアレイ基板側のトランスファー電極の断面形状を表すものであり、１は絶縁性基板（アレイ基板）、２はトランスファー電極、４は絶縁性基板１の２番目の導電膜成膜工程で成膜された第２層の金属膜の後に成膜される第２層の絶縁膜、５は絶縁性基板１の最初の導電膜成膜工程で成膜された第１層の金属膜の後に成膜される第１層の絶縁膜、６は絶縁性基板１の最後の導電膜成膜工程で成膜された導電性薄膜、７はコンタクトホール、８は絶縁性基板１の最初の導電膜成膜工程で成膜された第１層の金属膜を示す。
【００２０】
対向基板の共通電極に電位を供給する場合、トランスファー電極２の中央部に導電性材料を塗布し、対向基板上の電極部へ接続させる。図２は絶縁性基板１上の共通電位をトランスファー電極部まで絶縁性基板１の最初の導電膜成膜工程で成膜された第１層の金属膜８で供給する場合を示している。金属膜８はトランスファー電極２の周辺近傍でコンタクトホール７を介して導電性薄膜６に共通電位を供給し、導電性薄膜６はトランスファー電極２の中央部の少くとも一部を絶縁性基板１の上に直接形成する構成とする。また図２においては、金属膜８が絶縁膜４、５の下に被覆されている構造について示したが、金属膜８の下にはエッチングの対象となる絶縁膜がないので導電性薄膜６のカバレージの問題はなく、金属膜８が絶縁膜４、５と同位置で除去されても良い。または、金属膜８が絶縁膜４、５よりも中央部に向けて露出する形状の場合は、図２のように独立にコンタクトホールを形成する構造とする必要はなく、トランスファー電極２の開口部の中央部で絶縁膜４、５を除去する際に金属膜８の露出部分上の絶縁膜４、５を除去することにより金属膜８が導電性薄膜６に直接コンタクトし、共通電位の供給が可能となる。
【００２１】
上記の構成にすることで、トランスファー電極２の中央部を周辺部より薄くし、導電性材料の圧縮変形が不充分な場合でも、トランスファー電極近傍のセルギャップが厚くなることがなく、トランスファー電極２の近傍のセルギャップを均一化することが可能となり、パネル透過率の局所的な変化を防止し、輝度の均一性を向上するとともに歩留まりを向上させることができる。また、金属膜の間隙部分を大きく形成し、さらに間隙部分には絶縁膜を介在させていないため、アレイ基板裏面からの導電性材料の圧縮変形の確認を容易に行なうことができる。
【００２２】
実施の形態３
本発明の第３の実施の形態を図３により説明する。図３は本発明の第３の実施の形態におけるトランスファー電極の断面図を示すものであり、以下その構成を作用とともに説明する。ここでアレイ基板上のトランスファー電極から導電性材料を介して対向基板側の共通電極（導電性薄膜）に接続される構造については図４と同じであるので省略している。図３は１対の絶縁性基板を貼り合わせて液晶層を挟持する液晶表示装置のアレイ基板側のトランスファー電極の断面形状を表すものであり、１は絶縁性基板（アレイ基板）、２はトランスファー電極、３は絶縁性基板１の２番目の導電膜成膜工程で成膜された第２層の金属膜、４は絶縁性基板１の２番目の導電膜成膜工程で成膜された金属膜３の後に成膜される第２層の絶縁膜、５は絶縁性基板１の最初の導電膜成膜工程で成膜された第１層の金属膜８の後に成膜される第１層の絶縁膜、６は絶縁性基板１の最後の導電膜成膜工程で成膜された導電性薄膜、７はコンタクトホール、８は絶縁性基板１の最初の導電膜成膜工程で成膜された第１層の金属膜を示す。
【００２３】
対向基板の共通電極に電位を供給する場合、トランスファー電極２の中央部に導電性材料を塗布し、対向基板上の電極部へ接続させる。図３は絶縁性基板１上の共通電位をトランスファー電極部まで絶縁性基板１の最初の導電膜成膜工程で成膜された第１層の金属膜８及び絶縁性基板１の２番目の導電膜成膜工程で成膜された第２層の金属膜３で供給する場合を示している。第１、第２層の金属膜３及び８はトランスファー電極２の周辺近傍でコンタクトホール７を介して導電性薄膜６に共通電位を供給し、導電性薄膜６はトランスファー電極２の中央部の少くとも一部を絶縁性基板１の上に直接形成する構成とする。また図３においては、第１層の金属膜８が絶縁膜４、５の下に被覆されている構造について示したが、金属膜８は第２の実施の形態と同様にトランスファー電極中央側において絶縁膜４、５と同位置で除去されても良い。または導電性金属膜８が、絶縁膜４、５よりも中央部に向けて露出する形状の場合は、図３のように独立に第１層の金属膜８上にコンタクトホールを形成する構造とする必要はなく、トランスファー電極２の中央部で絶縁膜４、５を除去する際に金属膜８の露出部分上の絶縁膜４、５を除去することにより金属膜８が導電性薄膜６に直接コンタクトし、共通電位の供給が可能となる。
【００２４】
上記の構成にすることで、トランスファー電極２の中央部を周辺部より薄くし、導電性材料の圧縮変形が不充分な場合でも、トランスファー電極近傍のセルギャップが厚くなることがなく、トランスファー電極２の近傍のセルギャップを均一化することが可能となり、パネル透過率の局所的な変化を防止し、輝度の均一性を向上すると共に歩留まりを向上させることができる。また、金属膜の間隙部分を大きく形成し、さらに間隙部分には絶縁膜を介在させていないため、アレイ基板裏面からの導電性材料の圧縮変形の確認を容易に行なうことを可能となる。
【００２５】
実施の形態４
本発明の第４の実施の形態を図１〜３により説明する。本実施の形態は、前記の第１〜第３の実施の形態におけるトランスファー電極部の積層膜構成について詳述したものであり、トランスファー電極中央部の構造は図１〜３の構造と同様であるので説明を省略する。図１〜３における積層膜製造プロセスの概略を以下に説明する。絶縁性基板１（アレイ基板）に低抵抗金属のＡｌ（アルミニウム）またはＣｒ（クロム）等をスパッタ法等により成膜し、通常の写真製版法等により形成したレジストを用いてパターニングし、ゲート電極となる第１層の金属膜８を形成する。次に、プラズマＣＶＤ法等によりシリコン窒化膜等からなる第１層の絶縁膜５、半導体層を構成するｉ型アモルファスシリコン膜、不純物が注入されたｎ型アモルファスシリコン膜を連続成膜する。次に写真製版法等により前記ｉ型及びｎ型アモルファスシリコンをパターニングした後、低抵抗金属のＡｌやＣｒ等をスパッタ法等により成膜し、写真製版法等により形成したレジストを用いてパターニングし、ソース／ドレイン電極となる第２層の金属膜３を形成する。次に、シリコン窒化膜等からなる第２層の絶縁膜４をプラズマＣＶＤ法等により堆積させ、ドライエッチ法等により前記第１層、第２層の絶縁膜５、絶縁膜４にコンタクトホール７を形成する。これとともに、トランスファー電極２を形成する領域の中央部の絶縁性基板１を露出させる。次にＩＴＯ（Indium Tin Oxide）等からなる導電性薄膜６をスパッタ法等により成膜し、写真製版法等により形成したレジストを用いてパターニングして画素電極およびトランスファー電極を形成する。対向基板の共通電極に電位を供給する場合、トランスファー電極２の中央部に導電性材料を塗布し、対向基板上の共通電極部へ接続させる。
【００２６】
図１のように絶縁性基板１上の共通電位をトランスファー電極部まで第２層金属膜３からなるソース／ドレイン電極パターンで供給する場合、トランスファー電極周辺部において図に示すようにコンタクトホール７によりソース／ドレイン電極（第２層金属膜３）とトランスファー電極２（導電性薄膜６）とを接続させる。
【００２７】
図２のように絶縁性基板１上の共通電位をトランスファー電極部まで第１層金属膜８からなるゲート電極パターンで供給する場合、トランスファー電極周辺部において図に示すようにコンタクトホール７によりゲート電極（第１層金属膜８）とトランスファー電極（導電性薄膜６）とを接続させる。
【００２８】
図３のように絶縁性基板１上の共通電位をトランスファー電極部までソース／ドレイン電極パターン及びゲート電極パターンで供給する場合、トランスファー電極周辺部において図に示すようにコンタクトホール７によりソース／ドレイン電極パターンおよびゲート電極パターンとトランスファー電極（導電性薄膜６）とを接続させる。
【００２９】
上記のような構成にすることで、トランスファー電極２の中央部を周辺部より薄くし、導電性材料の圧縮変形が不充分な場合でも、トランスファー電極近傍のセルギャップが厚くなることがなく、トランスファー電極２の近傍のセルギャップを均一化することが可能となり、パネル透過率の局所的な変化を防止し、輝度の均一性を向上すると共に歩留まりを向上させることができる。また、金属膜の間隙部分を比較的大きく形成し、さらに間隙部分には絶縁膜を介在させていないため、アレイ基板裏面からの導電性材料の圧縮変形の確認を容易に行なうことができる。
【００３０】
以上本発明を上記第１〜４の実施の形態に基づいて説明したが、本発明は上記第１〜４の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であるのは言うまでもない。
【００３１】
例えば、上記第１〜４の実施の形態によるアレイ基板上に構成される金属膜、絶縁膜の層構成に限定されることなく、トランスファー電極を形成する導電性材料９と接続される導電性薄膜６をアレイ基板１の上に直接形成する本発明の特徴を、成膜工程の異なる他の基板構成に適用することも可能である。
【００３２】
【発明の効果】
本発明の液晶表示装置は、トランスファー電極の中央部の少なくとも一部を直接アレイ基板側の絶縁基板上に形成するようにしたので、トランスファー電極の中央部を周辺部より薄くすることができ、導電性材料の圧縮変形が不充分な場合でも、トランスファー電極近傍のセルギャップが厚くなることがなく、トランスファー電極近傍のセルギャップを均一化することが可能となり、パネル透過率の局所的な変化を防止し、輝度の均一性を向上すると共に歩留まりを向上させることができる。また、金属膜の間隙部分を大きく形成し、さらに間隙部分には絶縁膜を介在させていないため、アレイ基板裏面からの導電性材料の圧縮変形の確認を容易に行なうことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるトランスファー電極の断面図である。
【図２】本発明の第２の実施の形態におけるトランスファー電極の断面図である。
【図３】本発明の第３の実施の形態におけるトランスファー電極の断面図である。
【図４】従来のトランスファー電極の断面図である。
【符号の説明】
１ 絶縁性基板
２ トランスファー電極
３、８ 金属膜
４、５ 絶縁膜
６ 導電性薄膜
７ コンタクトホール
９ 導電性材料
１０ 対向基板
１１ 導電性薄膜
【発明の属する技術分野】
本発明は、１対の絶縁性基板を貼り合わせて液晶層を挟持する液晶表示装置において、特に対向する電極の内部接続電極の形状に関するものである。
【０００２】
【従来の技術】
アレイ基板製造工程において最後の導電膜成膜工程で成膜された導電性薄膜をパターニングしてトランスファー電極を形成したアレイ基板を用いた液晶表示装置において、対向基板の共通電極に共通電位を供給するトランスファー電極の構造は、トランスファー電極中央部の積層膜厚が周辺部に対してほぼ同程度の膜厚となっていた。
【０００３】
従来のトランスファー電極の構造は図４に示すように、絶縁性基板１上のトランスファー電極２より導電性材料９を介して対向基板１０側の共通電極（導電性薄膜１１）に供給され、そして共通電極電位が絶縁性基板１の２番目の導電膜成膜工程で成膜された導電性金属膜３でトランスファー電極に供給される場合、トランスファー電極周辺部においてコンタクトホールで絶縁性基板１の最後の導電膜成膜工程で成膜された導電性薄膜６に接続され、導電性金属膜３は図のようにトランスファー電極開口部のほぼ中央部まで導電性薄膜６の下部に配設され、それに伴い絶縁性基板１の最初の導電膜成膜工程で成膜された導電性金属膜の工程後に成膜される絶縁膜５と導電性金属膜３の成膜工程後に成膜される絶縁膜４もそれぞれトランスファー電極の導電性薄膜６の下部に配設されることになり、トランスファー電極中央部の積層膜厚が周辺部に対してほぼ同程度の膜厚となっていた。
【０００４】
上記従来例では絶縁性基板１の２番目の導電膜成膜工程で成膜された導電性金属膜３でトランスファー電極に共通電極電位が供給される場合について示したが、その他の導電性金属膜によりトランスファー電極に供給される場合についても同様に、トランスファー電極開口部のほぼ中央部まで導電性金属膜及び絶縁膜が配設される構成となり、トランスファー電極中央部の積層膜厚が周辺部に対してほぼ同程度の膜厚となっていた。
【０００５】
【発明が解決しようとする課題】
しかしながら上記のような構成では、トランスファー電極中央部の積層膜厚が周辺部に対してほぼ同程度の膜厚となり、対向基板と貼り合わせる際にトランスファー電極部に塗布された導電性材料の圧縮変形が不充分な場合には、トランスファー電極近傍のセルギャップが厚くなり、局所的にパネル透過率の変化を生じ、輝度が不均一になる現象が生じ、そのため歩留まりが低下し、またアレイ基板裏面から上記導電性材料の圧縮変形を確認する場合、金属膜の間隙部分が少なく、さらに絶縁膜を介しているために確認が困難であるという問題点を有していた。
【０００６】
本発明は上記問題点に鑑みてなされたものであって、トランスファー電極近傍のセルギャップを均一化することにより、パネル透過率の局所的な変化を防止し、輝度の均一性を向上すると共に歩留まりを向上させ、また金属膜の間隙部分を大きく形成し、さらに間隙部分には絶縁膜を介在させないようにして、アレイ基板裏面からの導電性材料の圧縮変形の確認を容易とすることを目的とする。
【０００７】
【課題を解決するための手段】
本発明の第１の液晶表示装置は、第１の絶縁性基板上に画素電極を有する表示画素がアレイ状に形成されたアレイ基板と、第２の絶縁性基板上に共通電極が形成された対向基板との間に液晶層が挟持され、前記第１の絶縁性基板と前記第２の絶縁性基板が貼り合わされ、前記第１の絶縁性基板の最後の導電膜成膜工程で成膜された導電性薄膜をパターニングして前記第２の絶縁性基板上の共通電極に導電性材料を介して電位を供給するトランスファー電極を形成した液晶表示装置であって、前記第１の絶縁性基板の２番目の導電膜成膜工程で成膜され共通電極電位に接続された第２層の金属膜と前記導電性薄膜とが前記トランスファー電極の周辺部でコンタクトホールまたは直接コンタクトにより接続され、前記トランスファー電極の開口中央部の一部で前記導電性薄膜を前記第１の絶縁性基板上に直接形成され、前記第２層の金属膜は、前記トランスファー電極の周辺部で前記第２層の金属膜の成膜工程後に成膜される第２層の絶縁膜と、前記第１の絶縁性基板の最初の導電膜成膜工程で成膜された第１層の金属膜の成膜工程後に成膜される第１層の絶縁膜との層間に被膜されていることを特徴とするものである。
【００１４】
本発明の第８の液晶表示装置は、第１の絶縁性基板と第２の絶縁性基板の間に液晶層が挟持され、前記第１の絶縁性基板上に形成されたゲート電極パターンと、該ゲート電極を被覆した第１の絶縁膜と、該第１の絶縁膜上に形成した第１の半導体パターンと、該半導体膜パターン上で対向して配設されたｎ型の半導体膜パターンと、該ｎ型の半導体パターン上にそれぞれ配設されたソース／ドレイン電極パターンから成る薄膜トランジスタを備え、前記ソース／ドレイン電極パターン上に形成された第２の絶縁膜と、該第２の絶縁膜上に配設された画素電極パターンを備え、該画素電極パターンは前記第２の絶縁膜形成後の穴空け工程により、前記ソース／ドレイン電極パターンと接続され、前記画素電極パターンにより前記第２の絶縁性基板上の共通電極に導電性材料を介して電位を供給するトランスファー電極を備える液晶表示装置であって、前記ゲート電極パターンと前記ソース／ドレイン電極パターンと前記画素電極パターンとが前記トランスファー電極の周辺部でコンタクトホールまたは直接コンタクトにより接続され、前記トランスファー電極の開口中央部の一部で前記画素電極パターンを前記第１の絶縁性基板上に直接形成し、前記ソース／ドレイン電極パターンは前記トランスファー電極の周辺部で、前記第１層の絶縁膜と、前記第２層の絶縁膜の層間に被膜されているものである。
【００１５】
【発明の実施の形態】
実施の形態１
本発明の第１の実施の形態を図１により説明する。図１は本発明の第１の実施の形態におけるトランスファー電極の断面図を示すものであり、以下その構成を作用とともに説明する。ここでアレイ基板上のトランスファー電極から導電性材料を介して対向基板側の共通電極（導電性薄膜）に接続される構造については図４と同じであるので省略している。図１は１対の絶縁性基板を貼り合わせて液晶層を挟持する液晶表示装置のアレイ基板側のトランスファー電極の断面形状を表すものであり、１は絶縁性基板（アレイ基板）、２はトランスファー電極、３は絶縁性基板１の２番目の導電膜成膜工程で成膜された基板面から数えて第２層の金属膜、４は第２層の金属膜３の後に成膜される第２層の絶縁膜、５は絶縁性基板１の最初の導電膜成膜工程で成膜された第１層の金属膜の後に成膜される第１層の絶縁膜、６は絶縁性基板１の最後の導電膜成膜工程で成膜され、トランスファー電極２となる透明な導電性薄膜、７はコンタクトホールを示す。
【００１６】
対向基板の共通電極に電位を供給する場合、トランスファー電極２の中央部に導電性材料を塗布し、対向基板上の電極部へ接続させる。図１は絶縁性基板１上の共通電位をトランスファー電極部まで絶縁性基板１の２番目の導電膜成膜工程で成膜された第２層の金属膜３で供給する場合を示している。金属膜３はトランスファー電極２の周辺近傍でコンタクトホール７を介して導電性薄膜６に共通電位を供給し、導電性薄膜６はトランスファー電極２の中央部の少くとも一部を絶縁性基板１の上に直接形成する構成とする。この明細書で、一部とは、概ねトランスファー電極２の開口部の１０％〜９０％程度の範囲を示すものとする。
【００１７】
さらに図１においては、第２層の金属膜３を図に示すように、第１層、第２層の絶縁膜４、５の層間に被覆されるように配設する。これにより、金属膜３を絶縁膜４、５の端部よりも外部に露出した形状で配設した場合に生じる問題点を回避することができる。すなわち、絶縁膜４、５の穴空け工程の際に、第２層の金属膜３の端部下で第１層の絶縁膜５がトランスファー電極２の中央部から外側に向かって掘り込み形状でエッチングされ、導電性薄膜６のカバレッジが悪化するという問題点を回避することができる。
【００１８】
上記の構成にすることで、トランスファー電極２の中央部を周辺部より薄くし、導電性材料の圧縮変形が不充分な場合でも、トランスファー電極近傍のセルギャップが厚くなることがなく、トランスファー電極２の近傍のセルギャップを均一化することが可能となり、パネル透過率の局所的な変化を防止し、輝度の均一性を向上するとともに歩留まりを向上させることができる。また、金属膜の間隙部分を比較的大きく形成し、さらに間隙部分には絶縁膜を介在させていないため、アレイ基板裏面からの導電性材料の圧縮変形の確認を容易に行なうことができる。
【００１９】
実施の形態２
本発明の第２の実施の形態を図２により説明する。図２は本発明の第２の実施の形態におけるトランスファー電極の断面図を示すものであり、以下その構成を作用とともに説明する。ここでアレイ基板上のトランスファー電極から導電性材料を介して対向基板側の共通電極（導電性薄膜）に接続される構造については図４と同じであるので省略している。図２は１対の絶縁性基板を貼り合わせて液晶層を挟持する液晶表示装置のアレイ基板側のトランスファー電極の断面形状を表すものであり、１は絶縁性基板（アレイ基板）、２はトランスファー電極、４は絶縁性基板１の２番目の導電膜成膜工程で成膜された第２層の金属膜の後に成膜される第２層の絶縁膜、５は絶縁性基板１の最初の導電膜成膜工程で成膜された第１層の金属膜の後に成膜される第１層の絶縁膜、６は絶縁性基板１の最後の導電膜成膜工程で成膜された導電性薄膜、７はコンタクトホール、８は絶縁性基板１の最初の導電膜成膜工程で成膜された第１層の金属膜を示す。
【００２０】
対向基板の共通電極に電位を供給する場合、トランスファー電極２の中央部に導電性材料を塗布し、対向基板上の電極部へ接続させる。図２は絶縁性基板１上の共通電位をトランスファー電極部まで絶縁性基板１の最初の導電膜成膜工程で成膜された第１層の金属膜８で供給する場合を示している。金属膜８はトランスファー電極２の周辺近傍でコンタクトホール７を介して導電性薄膜６に共通電位を供給し、導電性薄膜６はトランスファー電極２の中央部の少くとも一部を絶縁性基板１の上に直接形成する構成とする。また図２においては、金属膜８が絶縁膜４、５の下に被覆されている構造について示したが、金属膜８の下にはエッチングの対象となる絶縁膜がないので導電性薄膜６のカバレージの問題はなく、金属膜８が絶縁膜４、５と同位置で除去されても良い。または、金属膜８が絶縁膜４、５よりも中央部に向けて露出する形状の場合は、図２のように独立にコンタクトホールを形成する構造とする必要はなく、トランスファー電極２の開口部の中央部で絶縁膜４、５を除去する際に金属膜８の露出部分上の絶縁膜４、５を除去することにより金属膜８が導電性薄膜６に直接コンタクトし、共通電位の供給が可能となる。
【００２１】
上記の構成にすることで、トランスファー電極２の中央部を周辺部より薄くし、導電性材料の圧縮変形が不充分な場合でも、トランスファー電極近傍のセルギャップが厚くなることがなく、トランスファー電極２の近傍のセルギャップを均一化することが可能となり、パネル透過率の局所的な変化を防止し、輝度の均一性を向上するとともに歩留まりを向上させることができる。また、金属膜の間隙部分を大きく形成し、さらに間隙部分には絶縁膜を介在させていないため、アレイ基板裏面からの導電性材料の圧縮変形の確認を容易に行なうことができる。
【００２２】
実施の形態３
本発明の第３の実施の形態を図３により説明する。図３は本発明の第３の実施の形態におけるトランスファー電極の断面図を示すものであり、以下その構成を作用とともに説明する。ここでアレイ基板上のトランスファー電極から導電性材料を介して対向基板側の共通電極（導電性薄膜）に接続される構造については図４と同じであるので省略している。図３は１対の絶縁性基板を貼り合わせて液晶層を挟持する液晶表示装置のアレイ基板側のトランスファー電極の断面形状を表すものであり、１は絶縁性基板（アレイ基板）、２はトランスファー電極、３は絶縁性基板１の２番目の導電膜成膜工程で成膜された第２層の金属膜、４は絶縁性基板１の２番目の導電膜成膜工程で成膜された金属膜３の後に成膜される第２層の絶縁膜、５は絶縁性基板１の最初の導電膜成膜工程で成膜された第１層の金属膜８の後に成膜される第１層の絶縁膜、６は絶縁性基板１の最後の導電膜成膜工程で成膜された導電性薄膜、７はコンタクトホール、８は絶縁性基板１の最初の導電膜成膜工程で成膜された第１層の金属膜を示す。
【００２３】
対向基板の共通電極に電位を供給する場合、トランスファー電極２の中央部に導電性材料を塗布し、対向基板上の電極部へ接続させる。図３は絶縁性基板１上の共通電位をトランスファー電極部まで絶縁性基板１の最初の導電膜成膜工程で成膜された第１層の金属膜８及び絶縁性基板１の２番目の導電膜成膜工程で成膜された第２層の金属膜３で供給する場合を示している。第１、第２層の金属膜３及び８はトランスファー電極２の周辺近傍でコンタクトホール７を介して導電性薄膜６に共通電位を供給し、導電性薄膜６はトランスファー電極２の中央部の少くとも一部を絶縁性基板１の上に直接形成する構成とする。また図３においては、第１層の金属膜８が絶縁膜４、５の下に被覆されている構造について示したが、金属膜８は第２の実施の形態と同様にトランスファー電極中央側において絶縁膜４、５と同位置で除去されても良い。または導電性金属膜８が、絶縁膜４、５よりも中央部に向けて露出する形状の場合は、図３のように独立に第１層の金属膜８上にコンタクトホールを形成する構造とする必要はなく、トランスファー電極２の中央部で絶縁膜４、５を除去する際に金属膜８の露出部分上の絶縁膜４、５を除去することにより金属膜８が導電性薄膜６に直接コンタクトし、共通電位の供給が可能となる。
【００２４】
上記の構成にすることで、トランスファー電極２の中央部を周辺部より薄くし、導電性材料の圧縮変形が不充分な場合でも、トランスファー電極近傍のセルギャップが厚くなることがなく、トランスファー電極２の近傍のセルギャップを均一化することが可能となり、パネル透過率の局所的な変化を防止し、輝度の均一性を向上すると共に歩留まりを向上させることができる。また、金属膜の間隙部分を大きく形成し、さらに間隙部分には絶縁膜を介在させていないため、アレイ基板裏面からの導電性材料の圧縮変形の確認を容易に行なうことを可能となる。
【００２５】
実施の形態４
本発明の第４の実施の形態を図１〜３により説明する。本実施の形態は、前記の第１〜第３の実施の形態におけるトランスファー電極部の積層膜構成について詳述したものであり、トランスファー電極中央部の構造は図１〜３の構造と同様であるので説明を省略する。図１〜３における積層膜製造プロセスの概略を以下に説明する。絶縁性基板１（アレイ基板）に低抵抗金属のＡｌ（アルミニウム）またはＣｒ（クロム）等をスパッタ法等により成膜し、通常の写真製版法等により形成したレジストを用いてパターニングし、ゲート電極となる第１層の金属膜８を形成する。次に、プラズマＣＶＤ法等によりシリコン窒化膜等からなる第１層の絶縁膜５、半導体層を構成するｉ型アモルファスシリコン膜、不純物が注入されたｎ型アモルファスシリコン膜を連続成膜する。次に写真製版法等により前記ｉ型及びｎ型アモルファスシリコンをパターニングした後、低抵抗金属のＡｌやＣｒ等をスパッタ法等により成膜し、写真製版法等により形成したレジストを用いてパターニングし、ソース／ドレイン電極となる第２層の金属膜３を形成する。次に、シリコン窒化膜等からなる第２層の絶縁膜４をプラズマＣＶＤ法等により堆積させ、ドライエッチ法等により前記第１層、第２層の絶縁膜５、絶縁膜４にコンタクトホール７を形成する。これとともに、トランスファー電極２を形成する領域の中央部の絶縁性基板１を露出させる。次にＩＴＯ（Indium Tin Oxide）等からなる導電性薄膜６をスパッタ法等により成膜し、写真製版法等により形成したレジストを用いてパターニングして画素電極およびトランスファー電極を形成する。対向基板の共通電極に電位を供給する場合、トランスファー電極２の中央部に導電性材料を塗布し、対向基板上の共通電極部へ接続させる。
【００２６】
図１のように絶縁性基板１上の共通電位をトランスファー電極部まで第２層金属膜３からなるソース／ドレイン電極パターンで供給する場合、トランスファー電極周辺部において図に示すようにコンタクトホール７によりソース／ドレイン電極（第２層金属膜３）とトランスファー電極２（導電性薄膜６）とを接続させる。
【００２７】
図２のように絶縁性基板１上の共通電位をトランスファー電極部まで第１層金属膜８からなるゲート電極パターンで供給する場合、トランスファー電極周辺部において図に示すようにコンタクトホール７によりゲート電極（第１層金属膜８）とトランスファー電極（導電性薄膜６）とを接続させる。
【００２８】
図３のように絶縁性基板１上の共通電位をトランスファー電極部までソース／ドレイン電極パターン及びゲート電極パターンで供給する場合、トランスファー電極周辺部において図に示すようにコンタクトホール７によりソース／ドレイン電極パターンおよびゲート電極パターンとトランスファー電極（導電性薄膜６）とを接続させる。
【００２９】
上記のような構成にすることで、トランスファー電極２の中央部を周辺部より薄くし、導電性材料の圧縮変形が不充分な場合でも、トランスファー電極近傍のセルギャップが厚くなることがなく、トランスファー電極２の近傍のセルギャップを均一化することが可能となり、パネル透過率の局所的な変化を防止し、輝度の均一性を向上すると共に歩留まりを向上させることができる。また、金属膜の間隙部分を比較的大きく形成し、さらに間隙部分には絶縁膜を介在させていないため、アレイ基板裏面からの導電性材料の圧縮変形の確認を容易に行なうことができる。
【００３０】
以上本発明を上記第１〜４の実施の形態に基づいて説明したが、本発明は上記第１〜４の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であるのは言うまでもない。
【００３１】
例えば、上記第１〜４の実施の形態によるアレイ基板上に構成される金属膜、絶縁膜の層構成に限定されることなく、トランスファー電極を形成する導電性材料９と接続される導電性薄膜６をアレイ基板１の上に直接形成する本発明の特徴を、成膜工程の異なる他の基板構成に適用することも可能である。
【００３２】
【発明の効果】
本発明の液晶表示装置は、トランスファー電極の中央部の少なくとも一部を直接アレイ基板側の絶縁基板上に形成するようにしたので、トランスファー電極の中央部を周辺部より薄くすることができ、導電性材料の圧縮変形が不充分な場合でも、トランスファー電極近傍のセルギャップが厚くなることがなく、トランスファー電極近傍のセルギャップを均一化することが可能となり、パネル透過率の局所的な変化を防止し、輝度の均一性を向上すると共に歩留まりを向上させることができる。また、金属膜の間隙部分を大きく形成し、さらに間隙部分には絶縁膜を介在させていないため、アレイ基板裏面からの導電性材料の圧縮変形の確認を容易に行なうことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるトランスファー電極の断面図である。
【図２】本発明の第２の実施の形態におけるトランスファー電極の断面図である。
【図３】本発明の第３の実施の形態におけるトランスファー電極の断面図である。
【図４】従来のトランスファー電極の断面図である。
【符号の説明】
１ 絶縁性基板
２ トランスファー電極
３、８ 金属膜
４、５ 絶縁膜
６ 導電性薄膜
７ コンタクトホール
９ 導電性材料
１０ 対向基板
１１ 導電性薄膜
Claims (2)
- 第１の絶縁性基板上に画素電極を有する表示画素がアレイ状に形成されたアレイ基板と、第２の絶縁性基板上に共通電極が形成された対向基板との間に液晶層が挟持され、前記第１の絶縁性基板と前記第２の絶縁性基板が貼り合わされ、前記第１の絶縁性基板の最後の導電膜成膜工程で成膜された導電性薄膜をパターニングして前記第２の絶縁性基板上の共通電極に導電性材料を介して電位を供給するトランスファー電極を形成した液晶表示装置であって、前記第１の絶縁性基板の２番目の導電膜成膜工程で成膜され共通電極電位に接続された第２層の金属膜と前記導電性薄膜とが前記トランスファー電極の周辺部でコンタクトホールまたは直接コンタクトにより接続され、前記トランスファー電極の中央部の一部で前記導電性薄膜を前記第１の絶縁性基板上に直接形成され、前記第２層の金属膜は、前記トランスファー電極の周辺部で前記第２層の金属膜の成膜工程後に成膜される第２層の絶縁膜と、前記第１の絶縁性基板の最初の導電膜成膜工程で成膜された第１層の金属膜の成膜工程後に成膜される第１層の絶縁膜との層間に被膜されていることを特徴とする液晶表示装置。
- アレイ基板の第１の絶縁性基板と対向基板の第２の絶縁性基板との間に液晶層が挟持され、
前記第１の絶縁性基板上に形成された第１層の金属膜であるゲート電極パターンと、該ゲート電極を被覆した第１層の絶縁膜と、該第１層の絶縁膜上に形成した半導体パターン、該半導体膜パターン上に配設されたｎ型の半導体パターンおよび該ｎ型の半導体パターン上にそれぞれ配設された第２層の金属膜であるソース／ドレイン電極パターンから成る薄膜トランジスタを備え、
前記ソース／ドレイン電極パターン上に形成された第２層の絶縁膜と、該第２層の絶縁膜上に配設された画素電極パターンを備え、
該画素電極パターンは前記第２層の絶縁膜形成後の穴空け工程により、前記ソース／ドレイン電極パターンと接続され、
前記画素電極パターンにより形成され前記第２の絶縁性基板上の共通電極に導電性材料を介して電位を供給するトランスファー電極を備える液晶表示装置であって、
前記ゲート電極パターンと前記ソース／ドレイン電極パターンと前記画素電極パターンとが前記トランスファー電極の周辺部でコンタクトホールまたは直接コンタクトにより接続され、前記トランスファー電極の中央部の一部で前記画素電極パターンを前記第１の絶縁性基板上に直接形成し、前記ソース／ドレイン電極パターンは前記トランスファー電極の周辺部で、前記第１層の絶縁膜と、前記第２層の絶縁膜の層間に被膜されていることを特徴とする液晶表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26695699A JP3916349B2 (ja) | 1999-06-15 | 1999-09-21 | 液晶表示装置 |
| TW089110783A TWI242093B (en) | 1999-06-15 | 2000-06-02 | Liquid crystal display device |
| KR1020000030947A KR100756901B1 (ko) | 1999-06-15 | 2000-06-07 | 액정표시장치 |
| US09/592,587 US6690442B1 (en) | 1999-06-15 | 2000-06-12 | Liquid crystal display device |
| US10/732,357 US6836301B1 (en) | 1999-06-15 | 2003-12-11 | Liquid crystal display device |
| US10/736,537 US6882377B2 (en) | 1999-06-15 | 2003-12-17 | Liquid crystal display device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-167872 | 1999-06-15 | ||
| JP16787299 | 1999-06-15 | ||
| JP26695699A JP3916349B2 (ja) | 1999-06-15 | 1999-09-21 | 液晶表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001059971A JP2001059971A (ja) | 2001-03-06 |
| JP2001059971A5 JP2001059971A5 (ja) | 2006-11-30 |
| JP3916349B2 true JP3916349B2 (ja) | 2007-05-16 |
Family
ID=26491786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26695699A Expired - Lifetime JP3916349B2 (ja) | 1999-06-15 | 1999-09-21 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6690442B1 (ja) |
| JP (1) | JP3916349B2 (ja) |
| KR (1) | KR100756901B1 (ja) |
| TW (1) | TWI242093B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140091620A (ko) * | 2008-09-19 | 2014-07-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100673331B1 (ko) * | 2000-02-19 | 2007-01-23 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
| US6833900B2 (en) * | 2001-02-16 | 2004-12-21 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| KR100987714B1 (ko) * | 2003-10-20 | 2010-10-13 | 삼성전자주식회사 | 하부기판, 이를 갖는 표시장치 및 이의 제조방법 |
| US7309922B2 (en) | 2003-10-20 | 2007-12-18 | Samsun Electronics Co., Ltd. | Lower substrate, display apparatus having the same and method of manufacturing the same |
| KR100987713B1 (ko) * | 2003-11-03 | 2010-10-13 | 삼성전자주식회사 | 하부기판, 이를 갖는 표시장치 및 이의 제조방법 |
| KR100987723B1 (ko) * | 2003-11-06 | 2010-10-13 | 삼성전자주식회사 | 하부기판의 제조방법 |
| US8129991B2 (en) * | 2004-11-24 | 2012-03-06 | Fonar Corporation | Anatomical fixture for magnetic resonance position imaging |
| KR100683791B1 (ko) * | 2005-07-30 | 2007-02-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이장치 |
| KR101298693B1 (ko) * | 2006-07-19 | 2013-08-21 | 삼성디스플레이 주식회사 | 액정표시패널 및 이의 제조 방법 |
| KR101252004B1 (ko) | 2007-01-25 | 2013-04-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP4968214B2 (ja) * | 2007-09-28 | 2012-07-04 | カシオ計算機株式会社 | 液晶表示装置 |
| KR101911386B1 (ko) * | 2008-09-19 | 2018-12-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
| KR102187427B1 (ko) | 2008-09-19 | 2020-12-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| CN102566165B (zh) * | 2010-12-20 | 2015-01-07 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示器 |
| JP2013093565A (ja) | 2011-10-07 | 2013-05-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR20210148534A (ko) * | 2020-05-29 | 2021-12-08 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW321731B (ja) * | 1994-07-27 | 1997-12-01 | Hitachi Ltd | |
| JP3225772B2 (ja) * | 1995-01-30 | 2001-11-05 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
| US5894136A (en) * | 1996-01-15 | 1999-04-13 | Lg Electronics Inc. | Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same |
| JPH09244055A (ja) * | 1996-03-14 | 1997-09-19 | Hitachi Ltd | 液晶表示装置 |
| KR100188110B1 (ko) * | 1996-04-10 | 1999-06-01 | 김광호 | 액정 표시 장치 |
| JP3883641B2 (ja) * | 1997-03-27 | 2007-02-21 | 株式会社半導体エネルギー研究所 | コンタクト構造およびアクティブマトリクス型表示装置 |
| JP4028043B2 (ja) | 1997-10-03 | 2007-12-26 | コニカミノルタホールディングス株式会社 | 液晶光変調素子および液晶光変調素子の製造方法 |
| JP3976915B2 (ja) * | 1998-02-09 | 2007-09-19 | シャープ株式会社 | 二次元画像検出器およびその製造方法 |
| JP3161528B2 (ja) * | 1998-09-07 | 2001-04-25 | 日本電気株式会社 | 液晶表示パネル |
| KR100333983B1 (ko) * | 1999-05-13 | 2002-04-26 | 윤종용 | 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법 |
| JP2001042340A (ja) | 1999-08-03 | 2001-02-16 | Minolta Co Ltd | 液晶表示素子の製造方法 |
| JP2001100217A (ja) * | 1999-09-29 | 2001-04-13 | Nec Corp | カラー液晶表示装置およびその製造方法 |
| JP4897995B2 (ja) | 1999-11-05 | 2012-03-14 | 三星電子株式会社 | 液晶表示装置用薄膜トランジスタ基板 |
-
1999
- 1999-09-21 JP JP26695699A patent/JP3916349B2/ja not_active Expired - Lifetime
-
2000
- 2000-06-02 TW TW089110783A patent/TWI242093B/zh not_active IP Right Cessation
- 2000-06-07 KR KR1020000030947A patent/KR100756901B1/ko active IP Right Grant
- 2000-06-12 US US09/592,587 patent/US6690442B1/en not_active Expired - Lifetime
-
2003
- 2003-12-17 US US10/736,537 patent/US6882377B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140091620A (ko) * | 2008-09-19 | 2014-07-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| US10032796B2 (en) | 2008-09-19 | 2018-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR101889287B1 (ko) * | 2008-09-19 | 2018-08-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| US10559599B2 (en) | 2008-09-19 | 2020-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US11610918B2 (en) | 2008-09-19 | 2023-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100756901B1 (ko) | 2007-09-07 |
| US20040125318A1 (en) | 2004-07-01 |
| JP2001059971A (ja) | 2001-03-06 |
| US6690442B1 (en) | 2004-02-10 |
| KR20010007251A (ko) | 2001-01-26 |
| US6882377B2 (en) | 2005-04-19 |
| TWI242093B (en) | 2005-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3916349B2 (ja) | 液晶表示装置 | |
| US6528357B2 (en) | Method of manufacturing array substrate | |
| US7095459B2 (en) | Array substrate for liquid crystal display and method for fabricating the same | |
| US6323051B1 (en) | Method of manufacturing liquid crystal display | |
| US7907228B2 (en) | TFT LCD structure and the manufacturing method thereof | |
| US20060258059A1 (en) | Contact portion and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof | |
| US7335538B2 (en) | Method for manufacturing bottom substrate of liquid crystal display device | |
| US20120100652A1 (en) | Fabrication method of active device array substrate | |
| JPH04280231A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| US6836301B1 (en) | Liquid crystal display device | |
| US7619695B2 (en) | Liquid crystal display and manufacturing method therefor | |
| JP2001085698A (ja) | 半導体装置の製造方法 | |
| US6317174B1 (en) | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof | |
| JP2001332740A (ja) | アレイ基板の製造方法 | |
| JP2001021916A (ja) | マトリクスアレイ基板 | |
| JP2004013003A (ja) | 液晶表示装置 | |
| JPH08179362A (ja) | 薄膜トランジスタアレイ基板 | |
| JPS60261174A (ja) | マトリツクスアレ− | |
| JP2000029066A (ja) | 表示装置用アレイ基板、及びその製造方法 | |
| US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| JP2003156764A (ja) | 薄膜トランジスタアレイ基板の製造方法およびそれを備える液晶表示装置 | |
| JP2002329726A (ja) | Ｔｆｔアレイ基板及びこれを用いた液晶表示装置 | |
| JP2003215635A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20061016 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070104 |
|
| TRDD | Decision of grant or rejection written | ||
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20070123 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070206 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3916349 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313632 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |