JPS63249129A - 表示装置用アクテイブマトリクス用素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶、エレクトロルミネセンス（ＥＬ）、エ
レクトロクロミズム（Ｅ　Ｃ）等の表示要素からなるマ
トリクス型表示装置において、当該表示要素を駆動する
ために用いられる表示装置用アクティブマトリクス用素
子の製造方法に関するものである。

〔発明の背景〕

液晶、ＥＬ％ＥＣ等の表示要素からなるマトリクス型表
示装置においては、解像度が高く精細な画像を得るため
には、高密度のマトリクス構成が必要とされる。このよ
うな要請に応える技術として、近年においては、各表示
素子をスイッチング素子によって直接的に駆動する、い
わゆるアクティブマトリクス表示が注目されている。

斯かるスイッチング素子としては、従来、薄膜トランジ
スタ等の３端子素子、あるいは薄膜ダイオード、バリス
タ、ＭＩＭ（金属層と絶縁体層と金属層との積層体）等
の２端子素子を用いることが提案されている。

しかして、バリスタ、ＭＩＭ等の素子は、しきい値電圧
（電流が急激に増大するときの電圧）が相当高いため大
きな駆動電圧を必要とし、その結果アクティブマトリク
ス表示のスイッチング素子として用いる場合には、消費
電力が増大する問題点がある。また、薄膜トランジスタ
は、薄膜ダイオードに比して、製造に手間を要する等の
難点がある。

これに対して、薄膜ダイオードは、■素子の構成が簡易
で微細なマトリクス構造を有する表示装置を高い歩留ま
りで製造することができること、■表示品質が良好なこ
と、等の優れた点を有し、アクティブマトリクス表示に
用いるスイッチング素子として好適である。

薄膜ダイオードをアクティブマトリクス表示におけるス
イッチング素子として用いた例としては、例えば「ジャ
パンディスプレイ　°８３Ｊ　（Ｎ、５ｚｙｄｌｏ。

ｅｔ　ａｌ、＋　Ｊａｐａｎ　Ｄｉｓｐｌａｙ　’８３
．　Ｐｒｏｃ、　ＩＤＲＣ，＋第４１６〜４１８頁（１
９８３）　）に記載されているように、ショットキーダ
イオードを直列かつ逆方向に接続（バンク・トウ・バッ
ク・ダイオード）した例、特開昭５９−５７２７３号公
報に記載されているように、ＰＩＮダイオードあるいは
ショットキーダイオードを並列かつ逆方向に接！（リン
グダイオード）した例等が知られている。

斯かる従来のバック・トウ・バック・ダイオードを用い
て構成された液晶セルの一例を第２図に示す、同図にお
いて、８１は上基板、８２は下基板、８３は対向電極層
、８４は画素電極層、８５および８６は配向層、８７は
液晶層、８８はバンシベーション層、９０はバック・ト
ウ・バック・ダイオードよりなるアクティブマトリクス
用素子である。このアクティブマトリクス用素子９０に
おいて、９１はｎＩ型半導体よりなる導電層、９２は半
導体層、９３および９４はそれぞれショットキーバリア
を形成するための金属層、９５は走査電極層、９６は画
素電極層と一体的に形成された画素電極用リード層であ
る。

〔発明が解決しようとする問題点〕

しかしながら、上記構成のアクティブマトリクス用素子
９０においては、製造工程においてパターニング処理に
必要とされるマスクの数が多く、しかもバンシベーシ日
ン層８８を形成するという手間を要し、さらには当該パ
ンシベーション層８８に走査電極層９５および画素電極
用リード層９６を形成するための開口部を形成しなけれ
ばならず、結局製造工程数が多くて歩留まりが低下する
問題点かある。またアクティブマトリクス用素子の形態
が凹凸の顕著なものであるため、当該膏子を構成する各
層の剥離あるいは断線等の損傷が生じやすく、この点か
らも歩留まりが低下する問題点があり、また液晶セルを
構成する場合において配向角の均一な配向層を形成する
ことが困難となり、その結果配向不良が生ずる問題点が
ある。

また、導電層９１を構成する材料の選択によっては、下
基板８２側から進入してきた光により、半導体層９２が
光劣化し、スイッチング不良となる画素が早期に発生す
る問題点がある。

〔発明の目的〕

本発明は、以上の如き事情に基いてなされたものであっ
て、その目的は、工程数が少なくて高い歩留まりで製造
することができ、しかも凹凸の少ない平坦な形態を有し
、半導体層の光劣化を伴うことがない表示装置用アクテ
ィブマトリクス用素子の製造方法を提供することにある
。

〔問題点を解決するための手段〕

本発明の表示装置用アクティブマトリクス用素子の製造
方法は、直列かつ逆方向に接続された一対の薄膜ダイオ
ードよりなるアクティブマトリクス用素子であって、前
記一対の薄膜ダイオードが、基板上に互いに離間して形
成された第１電極層を構成する画素電極用リード層およ
び走査電極層と、これらの画素電極用リード層および走
査電極層上にそれぞれ積層された半導体層と、これらの
半導体層上に一体的に積層され、かつ当該半導体層のそ
れぞれとの間においてショットキーバリアが形成される
第２電極層とを有してなる表示装置用アクティブマトリ
クス用素子の製造方法において、下記工程（１）乃至（
３）を含むことを特徴とする。

工程ｉｌｌ 基板上に、画素電極用リード層および走査電極層を構成
する透明導電層およびこの透明導電層上、　に積層され
た金属層を形成する工程。

工程（２） 画素電極用リード層に係る金属層および走査電極層に係
る金属層を含む素子形成領域上に、半導体層およびこの
半導体層上に積層された第２電極層を形成し、パターニ
ング処理により素子形成領域にのみ半導体層および第２
電極層を残存させる工程。

工程（３］ 残存した第２電極層および半導体層をマスクとして前記
金属層の露出している部分を除去する工程。

〔発明の作用効果〕

本発明によれば、凹凸の少ない平坦な形態であって、半
導体層の光劣化のない信頷性の高い表示装置用アクティ
ブマトリクス用素子を高い歩留まりで製造することがで
きる。

すなわち、工程（３）においては、工程（２）により残
存した第２電極層および半導体層をマスクとして金属層
の露出している部分を除去するので、金属層のパターニ
ングのために専用のマスクを必要とせず、そのためホト
レジトの形成および光照射というパターニング処理を省
略することができ、工程数の低減化を図ることが可能と
なる。

そして、画素電極用リード層および走査電極層が基板上
に直接形成され、しかも画素電極用リード層および走査
電極層上に半導体層を積層し、さらにこれらの半導体層
上に一体的に第２電極層を積層する構造であるため、素
子の全体が極めて平坦な形態となり、従って素子を構成
する各層の剥離あるいは断線等の損傷を十分に防止する
ことができて信幀性の高い素子を形成することができ、
しかも当該索子を例えば液晶セルの駆動用スイッチング
素子として用いる場合には配向角の均一性の高い配向層
を容易に形成することが可能となる。

そして、パッシベーション層を必要としない簡華な層構
成であるため、素子の製造工程数が少なく、また必要と
されるマスクの数も少なくて済み、その結果高い歩留ま
りでアクティブマトリクス用素子を製造することができ
る。

そして、画素電極用リード層および走査電極層が金属層
と透明導電層の積層体であるため、これらの透明導電層
を、液晶セルを構成する画素電極層の形成と同一の工程
により形成することが可能となり、その結果パターニン
グ工程数の低減化を図ることができ、生産性の向上を図
ることが可能となる。

そして、画素電極用リード層および走査電極層が基板上
に直接形成される構造であり、しかもこれらの画素電極
用リード層および走査電極層が金属層と透明導電層の積
層体であるため、基板側から進入した光は、当該積層体
を構成する金属層により遮断されるようになり、その結
果画素電極用リード層および走査電極層上に積層された
半導体層の光劣化によるスイッチング不良の発生を防止
することができる。従って、半導体層として特に低コス
トで有利なアモルファスシリコンを用いるときに著しく
優れた効果が発揮される。

〔発明の具体的構成〕

本発明においては、基本的には、次のようにして表示装
置用アクティブマトリクス用素子を製造する。

く工程（１）〉 基板上に、画素電極用リード層および走査電極層を構成
する透明導電層を設ける。この透明導電層の形成におい
ては、液晶セルを構成する表示用の画素電極層の形成と
同一の工程により形成することができる。また、当該画
素電極層と画素電極用リード層とは一体的に形成しても
よく、工程数の一層の低減化を図ることができる。

次に、上記透明導電層の全体を覆うよう金属層を積層し
て設ける。

基板としては、特に限定されないが、例えばソーダガラ
ス、ホウケイ酸ガラス、高融点ガラス、石英ガラス、ｒ
　７０５９ガラス」　（コーニング社製）、「テンパッ
クスガラス」　（イエナー社製）等を好ましく用いるこ
とができる。また、５ｉＮｂ　Ｓｔｏｗ等のコーテイン
グ膜を有する基板を用いてもよい。

透明導電層の形成材料としては、特に限定されないが、
例えばＩＴＯ（スズとインジウムの酸化物）、Ｓｎｕｇ
（二酸化スズ）、酸化亜鉛（ＺｎＯ）等から選択するこ
とができる。

金属層の形成材料としては、後にこれに積層される半導
体層との間にオーミンク接触あるいは小さな障壁が形成
される材料を選択することが必要である。この障壁の大
きさは、当該半導体層とこれに積層される第２電極層と
の間に形成されるシッットキーバリアよりは小さいこと
が必要である。

斯かる金属層の形成材料としては、例えばクロム（Ｃｒ
）、ニッケル（Ｎｉ）、ニクロム（Ｎｉ−Ｃｒ）、アル
ミニウム（ＡＩ）、モリブデン（Ｍｏ）、マグネシウム
（Ｍｇ）等の金属から選択することができ、特に熱安定
性が高い点でクロム（Ｃｒ）を好ましく用いることがで
きる。

これらの透明導電層および金属層の形成手段としては、
特に限定されず、種々のＦＪＩＩ！形成方法、例えば真
空蒸着法、電子ビーム蒸着法、スパッタリング法、プラ
ズマＣＶＤ法等から選択することができる。

透明導電層および金属層の厚さは、特に限定されないが
、両者の厚さの合計が例えば１０００人〜１１ｇ程度で
あることが好ましく、特に１０００〜３０００人程度で
あることが好ましい、また、各層の厚さは例えば５００
〜２０００人程度が好ましい。

く工程（２）〉 画素ｔｉ用リード層に係る金属層および走査電極層に係
る金属層を含む素子形成領域上に、半導体層を積層して
設ける。

次に、上記半導体層の全体を覆うよう第２を極層を積層
して設ける。

そして、パターニング処理を行って、素子形成領域にの
み上記半導体層および第２電極層を残存させる。

半導体層を構成する材料は特に限定されるものではない
が、例えば不純物を含まないアモルファスシリコン（ａ
　−５ｔ　：　Ｈ）、リン（Ｐ）あるいはヒ素（Ａｓ）
等を不純物として含むアモルファスシリコン（ａ　−５
ｔ　：　Ｈ）、フッ素化アモルファスシリコン（ａ−５
ｉ：　Ｆ　：　Ｈ）、ポリシリコン（ｐｏｌｙ−３ｉ）
、アモルファスシリコンカーバイド（ａ　−５ｉＣ：　
Ｈ）、アモルファス窒化シリコン（ａ　−５ｉＮ　：　
Ｈ）、アモルファスシリコンゲルマニウム（ａ　−５ｉ
Ｇｅ　：　Ｈ）、テルル（Ｔｅ）、セレン（Ｓｅ）等を
用いることができる。また半導体層の構成は特に限定さ
れず、例えばｉ型半導体層よりなる単Ｎ構造であっても
よいし、またｎ型半導体層もしくはｐ型半導体層とｉ型
半導体層とを組合せた多層構造であってもよい。

また、半導体層の形成方法としては各種の薄膜形成方法
を用いることができる。具体的には、例えばプラズマＣ
ＶＤ　（化学的気相成長）法、熱ＣＶＤ（化学的気相成
長）法、真空蒸着法、スパッタリング法、イオンブレー
ティング法等の方法を好ましく用いることができる。

例えばプラズマＣＶＤ法により半導体層を形成する場合
には、シリコン原子、水素原子、リン原子等を含む、５
ｉＨａ　、ＰＨｓ等のガスを主成分とし、あるいは必要
に応じてさらに窒素原子またはフッ素原子を含む、Ｎ　
ｚ　、Ｎ　Ｈｓ　、５１　Ｆ　４等のガスを加えたもの
を主成分とし、これらにアルゴン、Ｈｚ等の希釈ガスを
加えてなるガスを用いることができる。

この半導体層の厚さは、特に限定されないが、例えば５
００人〜２ｐ■程度であることが好ましく、特に好まし
くは３０００人〜１ｐ程度である。

第２電極層は、半導体層上に積石されて当該半導体層と
の間にシジソトキーバリアが形成されるものであり、当
該第２電極層の形成材料としては、例えば白金（Ｐｔ）
、金（Ａｕ）、パラジウム（Ｐｄ）、タングステン（Ｗ
）、ロジウム（Ｒｈ）、チタン（Ｔｉ）、モリブデン（
Ｍｏ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、ニッケ
ル（Ｎｉ）、ニクロム（Ｎｉ−Ｃｒ）等を用いることが
できる。またこれらの材料には、多少の不純物が含まれ
ていてもよい。

当該第２電掻層は、具体的には各種の薄膜形成手段によ
り形成することができ、その形成手段は特に限定されな
いが、例えば真空蒸着法、電子ビーム蒸着法、スパッタ
リング法等の方法を好ましく用いることができる。

この第２電極層の厚さは、特に限定されないが、例えば
５０〜５０００人程度であることが好ましく、特に好ま
しくは１００〜５００人程度である。

〈工程（３）〉 上記工程（２）により残存した第２電極層および半導体
層をマスクとして用いて、上記金属層すなわち透明導電
層の上に積層された金属層の露出している部分を除去す
る。

この金属層の除去は、例えば硝酸セリウムアンモニウム
塩（（ＮＨ＊）ｇｃｅ（Ｎｏｗ）ｉ　）ｆｉｌ液により
行うことができる。

以上の工程（１）乃至（３）を経由して、直列かつ逆方
向に接続された一対の薄膜ダイオードよりなるアクティ
ブマトリクス用素子を得る。

第１図（イ）および（ロ）は、本発明の方法により製造
されたアクティブマトリクス用素子を液晶セルに適用す
る場合の具体的構成の一例を示す。

同図において、１１および１２は、それぞれ第１電極層
を構成する走査電極層および画素電極用リード層、２１
は半導体層、３０は第２電極層、４１は上基板、４２は
下基板、４３は対向電極層、４４は画素電極層、４５お
よび４６は配向層、４７は液晶層である。

この例においては、下基板４２上に、帯状の走査電極層
１１が形成され、この走査電極層１１とは離間した位置
において、画素電極用リード層１２が形成されている。

走査電極層１１は、上層の金属層１１ａと、下層の透明
導電層１１ｂとよりなる積層体であり、画素電極用リー
ド７１１２は、上層の金属層１２ａと、下層の透明導電
層１２ｂとよりなる積層体である。ｉ３明導電層１１ｂ
および１２ｂは、画素電極ＦＪ４４の形成と同一の工程
で形成することができる。

そして走査電極層１１および画素電極用リード層１２の
上部には、半導体Ｊｉ２１が一体的に積層されて設けら
れ、さらにこの半導体層２１の上部には、第２電極層３
０が積層されて設けられている。なお、半導体層２１は
、走査電極層１１上の部分と、画素電極用リード層１２
上の部分とが分離されていてもよい。

液晶層４７の構成材料としては、特に限定されず、例え
ばネマティック液晶、カイラルネマティック液晶、コレ
ステリック液晶、スメクティック液晶、カイラルスメク
テインク液晶、その他公知の液晶を用いることができ、
またこれらを組合せて用いることもできる。そして表示
モードとしては、ツイストネマティック　（Ｔ　Ｎ）型
モード、ゲスト・ホスト（ＧＨ）型モード、電圧制御複
屈折（ＥＣＢ〉型モード、コレステリッターネマティッ
ク型相転移モード、動的散乱（ＤＳ）型モード等のいず
れのモードをも用いることができる。

対向電極層４３および画素電極層４４の形成材料として
は、例えばＩＴＯ（スズとインジウムの酸化物）等の透
明な導電性材料を好ましく用いることができる。

配向層４５および４６は、公知の方法で形成することが
できる０例えば、ＳｉＯ，ＭｇＯｌＭｇＦｔ等の蒸着物
質を基板表面に斜めの角度から蒸着して配向層を形成す
る斜め蒸着法、例えばポリイミド系、ポリアミド系、ポ
リビニルアルコール系、フェノキシ系等の高分子物質の
被膜を基板表面に形成したうえ、当該被膜の表面を綿布
、ビニロン布、テトロン布、脱脂綿等によって擦ること
により配向層を形成するラビング法、例えば基板の表面
にカルボン酸クロム錯体、有機シラン化合物等を塗布あ
るいはプラズマ重合法等により被着させて、化学的吸着
により液晶分子を配向させる方法等の方法を用いること
ができる。

本発明により製造されたアクティブマトリクス用素子は
、液晶セルに好ましく用いられるほか、その他ＥＬ、Ｅ
Ｃ等の表示要素からなるマトリクス型表示装置にも好適
に用いることができる。

〔具体的実施例〕

以下、本発明の具体的実施例について説明するが、本発
明がこれらの実施例に限定されるものではない。

〈実施例１〉 （アクティブマトリクス用素子の製造）下記工程（１）
乃至（３）を経て、表示装置用アクティブマトリクス用
素子を製造した。

工程＋１１ ガラス製の基板上に、スパッタリング法によりＩＴＯ（
スズとインジウムの酸化物）よりなる厚さ１０００人の
透明導電層用薄膜を積層し、次いで当該薄膜の全体を覆
うようスパッタリング法によりクロム（Ｃｒ）よりなる
厚さ１０００人の金属層用薄膜を積層した。

次いで第１マスクを用いてエツチングによりパターニン
グ処理して、それぞれ多数の、走査電極層用薄膜部分と
、画素電極用リード層用薄膜部分と、当該画素電極用リ
ード層用薄膜部分に連続した′、画素電極層用薄膜部分
とを形成した。走査電極層用薄膜部分は幅が４０μ程度
の帯状であり、画素電極用リード層用薄膜部分は幅が４
０ｎ程度の小径矩形状であり、画素電極層用薄膜部分は
、５００ｎＸ５００ｎ程度のほぼ方形状である。

工程（２） 走査電極層用薄膜部分と、画素電極用リード層用薄膜部
分と、画素電極層用薄膜部分とを含む領域上に、プラズ
マＣＶＤ法により、アモルファスシリコンよりなる厚さ
８０００人の半導体層用薄膜を形成した。

次に、上記半導体層用薄膜の上にレジストを塗布し、第
２マスクを用いてエツチングにより所定の形状のレジス
ト層を残存させ、続いて電子ビーム蒸着法により、白金
（ＰＬ）よりなる厚さ１０００人の第２電極層用薄膜を
形成した。

次いで、上記第２電極層用薄膜をリフトオフ法によりパ
ターニング処理して所定の形状の第２電極層を残存させ
た後、当該第２電極層をマスクとして半導体層用薄膜を
エツチングによりパターニング処理して、所定の形状の
半導体層を残存させた。

工程（３） 残存した半導体層および第２電橿層をマスクとして用い
て、金属層用薄膜の露出している部分、すなわち走査電
極層用薄膜部分の上層にあって不要な金属層、画素電極
用リード層用薄膜部分の上層にあって不要な金属層、画
素電極層用薄膜部分の上層の金属層を、エツチングによ
り除去し、もって直列かつ逆方向に接続された一対の薄
膜ダイオードよりなるアクティブマトリクス用素子を製
造した。

（液晶セルの製造） 以上の工程＋１１乃至（３）を経て製造されたアクティ
ブマトリクス用素子を有してなる基板の当該素子が設け
られた内面上に、ＳｉＯを蒸着材料として用いて斜め蒸
着法により平均厚さ２０００人の蒸着膜よりなる配向層
を設けて下基板を製造した。

一方、ガラス製基板上にＩＴＯ（スズとインジウムの酸
化物）よりなる厚さ１０００人の対向電擺層を設け、さ
らにその上にＳｉＯを蒸着材料として用いて斜め蒸着法
により平均厚さ２０００人の蒸着膜よりなる配向層を設
けて上基板を製造した。

上記上基板と、下基板とを対向配置し、これらの基板間
に液晶を封入して液晶層を形成して液晶セルを製造した
。

（歩留まり） 上記のようにして液晶セルを多数製造し、これらの液晶
セルを実際に駆動するテストを行うことにより、液晶セ
ルの不良品の割合を調べた。その結果、不良品の割合が
２０％以下であり、歩留まりが極めて高いことがｉｍで
きた。

なお、コントラスト比および配向角の均一性が実用上十
分であるものを良品とし、コントラスト比が実用上不十
分であるもの、配向角の不均一に起因すると考えられる
画像ムラが生じたもの、あるいはアクティブマトリクス
用素子を構成する各屡の剥離もしくは断線に起因する欠
陥画素が生じたものは、いずれも不良品とした。

【図面の簡単な説明】

第１図（イ）および（ロ）はそれぞれ本発明の方法によ
り製造されたアクティブマトリクス用素子を用いて液晶
セルを構成する場合の具体的構成例を示す説明用断面図
および要部を示す説明用平面図、第２図は従来のアクテ
ィブマトリクス用素子を用いて液晶セルを構成する場合
の具体的構成例を示す説明図である。 １１・・・走査電極層　　　　１２・・・画素電極用リ
ード層１１ａ　、　１２ａ　−最下層　　１１ｂ、　１
２ｂ”’最上層２１・・・半導体Ｎ　　　　　　３０・
・・第２電極層４１・・・上基板　　　　　　４２・・
・下基板４３・・・対向電極層　　　　４４・・・画素
電極層４５、４６・・・配向層　　　　４７・・・液晶
層８１・・・上基板　　　　　　８２・・・下基板８３
・・・対向電極層　　　　８４・・・画素電極層８５．
８６・・・配向層　　　　８７・・・液晶層８８・・・
バフシベーション層 ９０・・・アクティブマトリクス用素子９１・・・導電
層　　　　　　９２・・・半導体層−９３，９４・・・
金属層　　　　９５・・・走査電極層９６・・・画素電
極用リード層 喬ζ　ｌｆＪ＜イ） １６１　図　（ロ） ＋１１２　　　　　　　　４４ 乍２Ｒ

Claims (1)

1. 【特許請求の範囲】 １）直列かつ逆方向に接続された一対の薄膜ダイオード
   よりなるアクティブマトリクス用素子であって、前記一
   対の薄膜ダイオードが、基板上に互いに離間して形成さ
   れた第１電極層を構成する画素電極用リード層および走
   査電極層と、これらの画素電極用リード層および走査電
   極層上にそれぞれ積層された半導体層と、これらの半導
   体層上に一体的に積層され、かつ当該半導体層のそれぞ
   れとの間においてショットキーバリアが形成される第２
   電極層とを有してなる表示装置用アクティブマトリクス
   用素子の製造方法において、下記工程（１）乃至（３）
   を含むことを特徴とする表示装置用アクティブマトリク
   ス用素子の製造方法。 工程（１） 基板上に、画素電極用リード層および走査電極層を構成
   する透明導電層およびこの透明導電層上に積層された金
   属層を形成する工程。 工程（２） 画素電極用リード層に係る金属層および走査電極層に係
   る金属層を含む素子形成領域上に、半導体層およびこの
   半導体層上に積層された第２電極層を形成し、パターニ
   ング処理により素子形成領域にのみ半導体層および第２
   電極層を残存させる工程。 工程（３） 残存した第２電極層および半導体層をマスクとして前記
   金属層の露出している部分を除去する工程。