JPS60183770A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS60183770A JPS60183770A JP59037373A JP3737384A JPS60183770A JP S60183770 A JPS60183770 A JP S60183770A JP 59037373 A JP59037373 A JP 59037373A JP 3737384 A JP3737384 A JP 3737384A JP S60183770 A JPS60183770 A JP S60183770A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- point metal
- thin film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 15
- 239000010408 film Substances 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 238000002844 melting Methods 0.000 claims abstract description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 6
- 230000008018 melting Effects 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 9
- 238000005530 etching Methods 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 150000002739 metals Chemical class 0.000 abstract description 2
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 2
- 229910052759 nickel Inorganic materials 0.000 abstract description 2
- 229910052697 platinum Inorganic materials 0.000 abstract description 2
- 229910052721 tungsten Inorganic materials 0.000 abstract description 2
- 238000001704 evaporation Methods 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 abstract 2
- 229910052804 chromium Inorganic materials 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 229910052715 tantalum Inorganic materials 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- -1 810z Substances 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000012769 display material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は薄膜トランジスタ(TPT)に関するものであ
り、特に表示材料として液晶を用いた液晶表示装置用に
適したTPTに関するものである。
り、特に表示材料として液晶を用いた液晶表示装置用に
適したTPTに関するものである。
近年、液晶表示素子は低電圧駆動、低電力消費、薄型小
型の為に電卓、ウォッチ、クロック等のパーソナル民生
機器のディスプレイとして多く使われる様になった。
型の為に電卓、ウォッチ、クロック等のパーソナル民生
機器のディスプレイとして多く使われる様になった。
又更に、コンピューターの端末等に要求される高密度の
表示にはXYドツトマトリックスタイプの表示が液晶の
改善により実現化し、デユーティ比は1 /100に進
達している。このマルチプレックス法は価格的に有利で
有望視されているが、視角やコントラスト中間調表示の
点で難点があり、より高密度で見易い表示や、ビデオ表
示を得る為には一画素ごとにTPT等のスイッチング素
子を内蔵したアクティブマトリツクス基板を用いること
が必要となる。
表示にはXYドツトマトリックスタイプの表示が液晶の
改善により実現化し、デユーティ比は1 /100に進
達している。このマルチプレックス法は価格的に有利で
有望視されているが、視角やコントラスト中間調表示の
点で難点があり、より高密度で見易い表示や、ビデオ表
示を得る為には一画素ごとにTPT等のスイッチング素
子を内蔵したアクティブマトリツクス基板を用いること
が必要となる。
TPTの半導体としては、近年の研究ではアモルファス
シリコン(a−elと略す)が最も多く、その他ポリシ
リコン(p−stと略す)や、Te。
シリコン(a−elと略す)が最も多く、その他ポリシ
リコン(p−stと略す)や、Te。
018e等を使った物等多くの研究がなされている。
従来の液晶表示装置の駆動用TPTの構造の断百図を第
1図に、平面図を第2図に示す。
1図に、平面図を第2図に示す。
第1図及び第2図中の(1)はガラス、セラミックス、
金属等の基板であり、(2)はゲート電極兼用ゲートバ
ス、(8)は絶縁膜、(2)はa−8i 、 P−El
i。
金属等の基板であり、(2)はゲート電極兼用ゲートバ
ス、(8)は絶縁膜、(2)はa−8i 、 P−El
i。
Te、 0(is@1等の半導体層、(6)はノースバ
ス、(荀はソース電極、(至)はドレイン電極、(8)
はパッシベーション膜、@)はコンタクトホール、(1
01は表示用電極、01)は液晶配向膜である。
ス、(荀はソース電極、(至)はドレイン電極、(8)
はパッシベーション膜、@)はコンタクトホール、(1
01は表示用電極、01)は液晶配向膜である。
この場合、簡単なトランジスター構造を示したが、半導
体の膜の性質やトランジスタ形状によっては、半導体層
(荀とソース電極(荀、ドレイン電極(至)の間にオー
ミック性を改善するn”a−81等の膜が挿入されたり
、パッシベーション膜(6)の上に遮光用の膜が配され
たり、絶縁膜(8)の下に蓄積容量作成用の電導膜が配
されたりする事もある。このアクティブマトリックス基
板の表面をラビング等により配向処理を行った後、透明
電導膜と配向処理された配向膜を有する表電極とを適当
なギャップを持たせて周辺シールを行い、このセルに液
晶を注入してアクティブマトリックス型液晶表示装置を
完成させる。
体の膜の性質やトランジスタ形状によっては、半導体層
(荀とソース電極(荀、ドレイン電極(至)の間にオー
ミック性を改善するn”a−81等の膜が挿入されたり
、パッシベーション膜(6)の上に遮光用の膜が配され
たり、絶縁膜(8)の下に蓄積容量作成用の電導膜が配
されたりする事もある。このアクティブマトリックス基
板の表面をラビング等により配向処理を行った後、透明
電導膜と配向処理された配向膜を有する表電極とを適当
なギャップを持たせて周辺シールを行い、このセルに液
晶を注入してアクティブマトリックス型液晶表示装置を
完成させる。
このアクティブマトリックス型液晶表示装置を用いて表
示を行う場合、ソース電極に表示信号を、ゲート電極に
選択信号を加える事によりトランジスターをON、 O
FF してドレイン電極に接続された液晶を点滅させ、
視角の広い表示を得る事ができる。
示を行う場合、ソース電極に表示信号を、ゲート電極に
選択信号を加える事によりトランジスターをON、 O
FF してドレイン電極に接続された液晶を点滅させ、
視角の広い表示を得る事ができる。
この基板α)は透過型として用いる場合には透明とされ
るが、反射型の場合には不透明であってもよく、必要に
応じて′、5iOs+、 Altos等の絶縁性を向上
させるアンダーコート、カラー印刷層、反射層、印刷偏
光層等を形成してもよい。
るが、反射型の場合には不透明であってもよく、必要に
応じて′、5iOs+、 Altos等の絶縁性を向上
させるアンダーコート、カラー印刷層、反射層、印刷偏
光層等を形成してもよい。
各電極及びバス(2)# (6)I (6)、 (ηは
、A:L、 Or等の導電膜でよく、絶縁膜(8)は、
B1Ox、 5iON。
、A:L、 Or等の導電膜でよく、絶縁膜(8)は、
B1Ox、 5iON。
SiNx、 AItos等の絶縁膜でよ(、パッシベー
ション膜(6)は、SiOx、 81ON、 AlzO
a等の無機物やポリイミド等の有機物等の膜でよく、配
向膜(1υは、810z、 AItos等の無機物質、
ポリイミド。
ション膜(6)は、SiOx、 81ON、 AlzO
a等の無機物やポリイミド等の有機物等の膜でよく、配
向膜(1υは、810z、 AItos等の無機物質、
ポリイミド。
ポリアミド等の有機物質を用い斜方蒸着、ラビング、垂
直配向剤処理等を施したものでよく、表示用電極θ0)
は、InzQs−8no2. BnOg、 Au等の透
明電極であってもよく、又、 Am、 Or、等の反射
性電極であってもよい。
直配向剤処理等を施したものでよく、表示用電極θ0)
は、InzQs−8no2. BnOg、 Au等の透
明電極であってもよく、又、 Am、 Or、等の反射
性電極であってもよい。
さらにこの外、遮光膜、カラーフィルター、コンデンサ
等を形成したり、シフトレジスター等の駆動回路系も同
一基板の上に形成することもできる。
等を形成したり、シフトレジスター等の駆動回路系も同
一基板の上に形成することもできる。
一方、チャンネルを形成する半導体層にa−8iを用い
たTF’Tにおいては、ソース電極(6)、ドレイン電
極(?)としては、a−81とのオーム性接触もしくは
準オーム性接触を得る材料として、A1が広く用〜・ら
れている。
たTF’Tにおいては、ソース電極(6)、ドレイン電
極(?)としては、a−81とのオーム性接触もしくは
準オーム性接触を得る材料として、A1が広く用〜・ら
れている。
一般に不純物を添加しない水素化された非晶質シリコン
(n−a−8iと略す)(→とA1(6)の接合は、シ
ョットキー障壁を形成して整流性を有するが、この障壁
は200℃程度の熱処理により逆方向リーク電流が大巾
に増加するため、熱処理後にはソース部分及びドレイン
部分の接触は準オーム性接触として扱うことが可能とな
る。しかしながら、上記の方法でソース及びドレイン部
分の準オーム性接触をとった薄膜トランジスタのトラン
ジスタ特性は、第3図(a)に示すようにNチャンネル
動作のみならずPチャンネル動作も顕著となる。このた
め、第3図(b)に示すように通常Nチャンネルそ一ド
で使用した場合のトランジスタのドレイン電流とドレイ
ン電圧との相関曲線をみると、ゲート電圧が0ボルトの
時のトランジスタのオフ電流は、ドレイン電圧が高くな
ると、Pチャンネルモードからの電流が重畳されるため
に急激に増加を始める。このオフ電流が増加を始める時
のドレイン電圧の値はソース及びドレイン電極形成以後
の熱処理温度と時間に依存しており、温度が高い程、又
、時間が長い程、低電圧化する。トランジスタのオフ電
流の増加は液晶駆動の際の表示電荷の保持性能を劣化さ
せる原因となる。そこで最近では、n7a−8i (4
)とAl (6) + (r)の間にリン等のn型ドー
パントを添加した水素化非晶質シリコン層(n+a−8
iと略す)を挿入することでオーム性接触の改善とPチ
ャンネル動作の抑制が行われている。しかしながら、n
”a−8i層を作るには、原料ガスの5iHsの他にP
Hsのガスを添加する必要がある。PHsガスは小量で
あってもチャンバー内を汚染し、再びn−a−8iを同
一チャンバー内で製膜した場合、系内からの汚染により
高抵抗の膜を作る事が困難である。この様な場合には通
常n”a−8iを製膜するチャンバーとn−a−8iを
製膜するチャンバーを別々にして製膜する様にしている
が、装置の価格がより高価になる上、”a−8i fi
r: バターニングする必要がある為、プロセス的にも
コスト高となり不利であった。
(n−a−8iと略す)(→とA1(6)の接合は、シ
ョットキー障壁を形成して整流性を有するが、この障壁
は200℃程度の熱処理により逆方向リーク電流が大巾
に増加するため、熱処理後にはソース部分及びドレイン
部分の接触は準オーム性接触として扱うことが可能とな
る。しかしながら、上記の方法でソース及びドレイン部
分の準オーム性接触をとった薄膜トランジスタのトラン
ジスタ特性は、第3図(a)に示すようにNチャンネル
動作のみならずPチャンネル動作も顕著となる。このた
め、第3図(b)に示すように通常Nチャンネルそ一ド
で使用した場合のトランジスタのドレイン電流とドレイ
ン電圧との相関曲線をみると、ゲート電圧が0ボルトの
時のトランジスタのオフ電流は、ドレイン電圧が高くな
ると、Pチャンネルモードからの電流が重畳されるため
に急激に増加を始める。このオフ電流が増加を始める時
のドレイン電圧の値はソース及びドレイン電極形成以後
の熱処理温度と時間に依存しており、温度が高い程、又
、時間が長い程、低電圧化する。トランジスタのオフ電
流の増加は液晶駆動の際の表示電荷の保持性能を劣化さ
せる原因となる。そこで最近では、n7a−8i (4
)とAl (6) + (r)の間にリン等のn型ドー
パントを添加した水素化非晶質シリコン層(n+a−8
iと略す)を挿入することでオーム性接触の改善とPチ
ャンネル動作の抑制が行われている。しかしながら、n
”a−8i層を作るには、原料ガスの5iHsの他にP
Hsのガスを添加する必要がある。PHsガスは小量で
あってもチャンバー内を汚染し、再びn−a−8iを同
一チャンバー内で製膜した場合、系内からの汚染により
高抵抗の膜を作る事が困難である。この様な場合には通
常n”a−8iを製膜するチャンバーとn−a−8iを
製膜するチャンバーを別々にして製膜する様にしている
が、装置の価格がより高価になる上、”a−8i fi
r: バターニングする必要がある為、プロセス的にも
コスト高となり不利であった。
本発明は上記の問題点を解決すべくなされたものであり
、半導体層にa−8iを用いたTPTにおいて、前記T
PTのソース電極及びドレイン電極の構造をa−8i、
高融点金属、アルミニウムの順に多層構造としたことを
特徴とするTPTである。
、半導体層にa−8iを用いたTPTにおいて、前記T
PTのソース電極及びドレイン電極の構造をa−8i、
高融点金属、アルミニウムの順に多層構造としたことを
特徴とするTPTである。
本発明をより具体的に説明すると、a−8iとA1の間
にa−8iとはショットキーバリアーを形成する高融点
金属の薄膜を形成し、適当な熱処理によりオーミック性
を確保しっつa−8i中へf) 大量co AIの拡散
を抑制し、プロ゛セスの大幅な変更なしにPチャンネル
動作を押える事を可能としたTFTを提供するものであ
る。
にa−8iとはショットキーバリアーを形成する高融点
金属の薄膜を形成し、適当な熱処理によりオーミック性
を確保しっつa−8i中へf) 大量co AIの拡散
を抑制し、プロ゛セスの大幅な変更なしにPチャンネル
動作を押える事を可能としたTFTを提供するものであ
る。
以下に詳細を説明する。
本発明のアクティブマトリックス基板の代表例の平面図
を第4図に示す。第1図に示した従来のTPT構造と異
なる点はa−8i (4)とソース電極(6)、ドレイ
ン電極(7)との間に高融点金属(12)の薄膜が存在
する事であり、この構造のTFTを作るには、a−8i
のバターニングのすんだ基板上に真空蒸着機又はスパッ
ター装置で薄膜の高融点金属を形成後、引き続いてA1
等のソース電極、ドレイン電極を真空蒸着、スパッタ等
でコーティングする。次にノース電極及びドレイン電極
のパターンのレジストをフォトプロセスで残した後、A
1等のソース電極及びドレイン電極をエツチングし、引
き続き高融点金属のエツチングをする事により形成出来
る。その後の工程は従来と全く同様にして完成させるこ
とができる。
を第4図に示す。第1図に示した従来のTPT構造と異
なる点はa−8i (4)とソース電極(6)、ドレイ
ン電極(7)との間に高融点金属(12)の薄膜が存在
する事であり、この構造のTFTを作るには、a−8i
のバターニングのすんだ基板上に真空蒸着機又はスパッ
ター装置で薄膜の高融点金属を形成後、引き続いてA1
等のソース電極、ドレイン電極を真空蒸着、スパッタ等
でコーティングする。次にノース電極及びドレイン電極
のパターンのレジストをフォトプロセスで残した後、A
1等のソース電極及びドレイン電極をエツチングし、引
き続き高融点金属のエツチングをする事により形成出来
る。その後の工程は従来と全く同様にして完成させるこ
とができる。
以上の様に本発明の構造のTII’Tを作る場合、同一
真空装置内で連続して膜形成が出来るし、バターニング
もエツチング液の交換だけで連続的に出来るので、大幅
なプロセス変更をせずに出来る為作業性がよく、コスト
アップ要因は少なく、かつ汚染による悪影響を生じにく
い。
真空装置内で連続して膜形成が出来るし、バターニング
もエツチング液の交換だけで連続的に出来るので、大幅
なプロセス変更をせずに出来る為作業性がよく、コスト
アップ要因は少なく、かつ汚染による悪影響を生じにく
い。
本発明における高融点金属は、特に特定されるものでは
な(a−81と接触した場合、ショットキーバリアーを
形成する金属であれば良く、中でも、Or、 Ta、
W、 Ni、 Mo、 Pt群から選ばれる一以上の金
属を用いることが好ましい。高融点金属の膜厚は非常に
重要なポイントであり、1〜100Xとすることが好ま
しく、薄膜過ぎる( と容易にA1がa−8i中に拡散して・まうし、厚膜過
ぎるとTPT作成後の熱処理でもA1とa−8iの接触
が不可能で、a−Biと高融点金属がショットキーバリ
アーを形成したままになり良好なトランジスター特性を
示さなくなる。
な(a−81と接触した場合、ショットキーバリアーを
形成する金属であれば良く、中でも、Or、 Ta、
W、 Ni、 Mo、 Pt群から選ばれる一以上の金
属を用いることが好ましい。高融点金属の膜厚は非常に
重要なポイントであり、1〜100Xとすることが好ま
しく、薄膜過ぎる( と容易にA1がa−8i中に拡散して・まうし、厚膜過
ぎるとTPT作成後の熱処理でもA1とa−8iの接触
が不可能で、a−Biと高融点金属がショットキーバリ
アーを形成したままになり良好なトランジスター特性を
示さなくなる。
即ち、高融点金属の膜厚がTPT特性に重要な影響を与
えるものであり、高融点金属の膜厚が1〜1ooXの範
囲にある時、更に好ましくは10〜40Xの膜厚にした
TPTを形成後、適当な熱処理を加える事によりA1が
部分的に高融点金属を喰い破りa−日1と接触する事が
でき、良好な特性を示すTIrTが得られる。この構造
にする事により、Alの拡散は、高融点金属で抑制され
る為、Pチャンネルモードの電流立上りを生じなく、又
、a−81とも部分的に接触している為にコンタクトも
確保されていることとなり、ON電流も多少少なめであ
るが確保出来る。
えるものであり、高融点金属の膜厚が1〜1ooXの範
囲にある時、更に好ましくは10〜40Xの膜厚にした
TPTを形成後、適当な熱処理を加える事によりA1が
部分的に高融点金属を喰い破りa−日1と接触する事が
でき、良好な特性を示すTIrTが得られる。この構造
にする事により、Alの拡散は、高融点金属で抑制され
る為、Pチャンネルモードの電流立上りを生じなく、又
、a−81とも部分的に接触している為にコンタクトも
確保されていることとなり、ON電流も多少少なめであ
るが確保出来る。
高融点金属の膜厚とTPT作成後の熱処理条件はトラン
ジスターの電気特性に微砂な影響な与えるので注意が必
要であり、金属の種類や膜厚によって熱処理条件を決定
する必要があるが、特に限定されるものではない。
ジスターの電気特性に微砂な影響な与えるので注意が必
要であり、金属の種類や膜厚によって熱処理条件を決定
する必要があるが、特に限定されるものではない。
この熱処理の条件は、一般的には200〜350℃で1
0分間〜5時間程度であり、高融点金属の膜を一部アル
ミニウムが喰い破り、a−8iと接触することによりア
ルミニウムがa−81,中に拡散しうる条件を選択すれ
ばよい。
0分間〜5時間程度であり、高融点金属の膜を一部アル
ミニウムが喰い破り、a−8iと接触することによりア
ルミニウムがa−81,中に拡散しうる条件を選択すれ
ばよい。
一例として、高融点金属として膜厚10AのOrを用い
、その上に5oooXのA1をソース電極及びドレイン
電極として用いた場合、250℃1時間の熱処理を行っ
た。熱処理前には面積的に数チのオーダーのA1とa−
8iとの反応と思われる点状パターンが認められていた
が、熱処理後は20〜30チオーダーに増加していた。
、その上に5oooXのA1をソース電極及びドレイン
電極として用いた場合、250℃1時間の熱処理を行っ
た。熱処理前には面積的に数チのオーダーのA1とa−
8iとの反応と思われる点状パターンが認められていた
が、熱処理後は20〜30チオーダーに増加していた。
一方トランシスター特性は第5図の(a)、(1))の
実線で示すようにゲート電圧O,V時のオフ電流カーブ
にPチャンネルモードに起因する電流の立上りは全く認
められず、一方、ゲート電圧157時のオン電流カーブ
は、Or薄膜なしの場合に比べて20チ少なめの値であ
った。a−8iで小型のTF’rを作成し、液晶を駆動
するのに利用する場合、オン電流には余裕がある一方オ
フ電流が充分低くないと注入された電荷がトランジスタ
ーを通じて漏れる為オフ電流の立上りは好ましくない。
実線で示すようにゲート電圧O,V時のオフ電流カーブ
にPチャンネルモードに起因する電流の立上りは全く認
められず、一方、ゲート電圧157時のオン電流カーブ
は、Or薄膜なしの場合に比べて20チ少なめの値であ
った。a−8iで小型のTF’rを作成し、液晶を駆動
するのに利用する場合、オン電流には余裕がある一方オ
フ電流が充分低くないと注入された電荷がトランジスタ
ーを通じて漏れる為オフ電流の立上りは好ましくない。
この点で先に述べた本発明で得られるTFTは要求に合
った特性を保持する事が出来る上、工程的に大幅な変更
なしで出来る為極めて有効なものであり、利用価値は太
きいと言える。
った特性を保持する事が出来る上、工程的に大幅な変更
なしで出来る為極めて有効なものであり、利用価値は太
きいと言える。
第1図は、従来のTPTの断面図。
第2図は、従来のTPTの平面図。
第3図(1) 、 (b)は、従来のTFTの特性図。
第4図は、本発明のTPTの断面図。
第5図(a) 、 (t))は、本発明のTPTの特性
図。 l・・・基板 6・・・ソース電極 7・・・ドレイン電極 12・・・高融点金属 T t In 才2 図 23川 (幻 、わ 才5 ル’(co、J <j〕
図。 l・・・基板 6・・・ソース電極 7・・・ドレイン電極 12・・・高融点金属 T t In 才2 図 23川 (幻 、わ 才5 ル’(co、J <j〕
Claims (1)
- 【特許請求の範囲】 α) 半導体層にアモルファスシリコンを用いた薄膜ト
ランジスタにおいて、前記薄膜トランジスタのソース電
極及びドレイン電極の構造を、アモ/L/7アスシリコ
ン、高融点金属、アルミニウムの順に多層構造としたこ
とを特徴とする薄膜トランジスタ。 (2)高融点金属がアルーIl:7アスシリコンと接触
することにより、ショットキーバリアーを形成する金属
であることを特徴とする特許請求の範囲第1項記載の薄
膜トランジスタ。 (8) 高融点金属の膜厚が1〜100又の範囲にある
ことを特徴とする特許請求の範囲第1項記載の薄膜トラ
ンジスタ。 (4)薄膜トランジスタ形成中又は形成後の熱処理によ
り、部分的にアルミニウムをアモルファスシリコン中に
拡散させたと・とを特徴とする特許請求の範囲第1項記
載の薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59037373A JPS60183770A (ja) | 1984-03-01 | 1984-03-01 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59037373A JPS60183770A (ja) | 1984-03-01 | 1984-03-01 | 薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60183770A true JPS60183770A (ja) | 1985-09-19 |
Family
ID=12495709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59037373A Pending JPS60183770A (ja) | 1984-03-01 | 1984-03-01 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60183770A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4821092A (en) * | 1986-11-27 | 1989-04-11 | Nec Corporation | Thin film transistor array for liquid crystal display panel |
US4882295A (en) * | 1985-07-26 | 1989-11-21 | Energy Conversion Devices, Inc. | Method of making a double injection field effect transistor |
US4928161A (en) * | 1986-07-11 | 1990-05-22 | Fuji Xerox Co., Ltd. | Thin-film transistor and wiring matrix device and its forming method |
FR2665300A1 (fr) * | 1990-07-27 | 1992-01-31 | Samsung Electronics Co Ltd | Procede de fabrication d'un transistor a couche mince. |
JPH04505832A (ja) * | 1990-10-05 | 1992-10-08 | ゼネラル・エレクトリック・カンパニイ | 改良されたソース/ドレイン接点を持つ薄膜トランジスタ構造 |
US5198694A (en) * | 1990-10-05 | 1993-03-30 | General Electric Company | Thin film transistor structure with improved source/drain contacts |
US5202572A (en) * | 1988-09-21 | 1993-04-13 | Fuji Xerox Co., Ltd. | Thin film transistor |
-
1984
- 1984-03-01 JP JP59037373A patent/JPS60183770A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4882295A (en) * | 1985-07-26 | 1989-11-21 | Energy Conversion Devices, Inc. | Method of making a double injection field effect transistor |
US4928161A (en) * | 1986-07-11 | 1990-05-22 | Fuji Xerox Co., Ltd. | Thin-film transistor and wiring matrix device and its forming method |
US4821092A (en) * | 1986-11-27 | 1989-04-11 | Nec Corporation | Thin film transistor array for liquid crystal display panel |
US5202572A (en) * | 1988-09-21 | 1993-04-13 | Fuji Xerox Co., Ltd. | Thin film transistor |
FR2665300A1 (fr) * | 1990-07-27 | 1992-01-31 | Samsung Electronics Co Ltd | Procede de fabrication d'un transistor a couche mince. |
JPH04505832A (ja) * | 1990-10-05 | 1992-10-08 | ゼネラル・エレクトリック・カンパニイ | 改良されたソース/ドレイン接点を持つ薄膜トランジスタ構造 |
US5198694A (en) * | 1990-10-05 | 1993-03-30 | General Electric Company | Thin film transistor structure with improved source/drain contacts |
US5362660A (en) * | 1990-10-05 | 1994-11-08 | General Electric Company | Method of making a thin film transistor structure with improved source/drain contacts |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6468839B2 (en) | Thin film semiconductor device for display and method of producing same | |
US6630977B1 (en) | Semiconductor device with capacitor formed around contact hole | |
CN100502047C (zh) | 薄膜晶体管 | |
JP2845303B2 (ja) | 半導体装置とその作製方法 | |
US20020056838A1 (en) | Thin film transistor array, method of producing the same, and display panel using the same | |
US7642554B2 (en) | Array substrate for liquid crystal display device | |
KR20080093709A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
JP2001051292A (ja) | 半導体装置および半導体表示装置 | |
US6337235B1 (en) | Semiconductor device and manufacturing method thereof | |
JPH1048670A (ja) | アクティブマトリクス基板とその製法および液晶表示装置 | |
US10483286B2 (en) | Array substrate, liquid crystal display, thin film transistor, and manufacturing method of array substrate | |
US5953085A (en) | Liquid crystal display device having a storage capacitor | |
JP4583540B2 (ja) | 半導体装置およびその作製方法 | |
JPS60183770A (ja) | 薄膜トランジスタ | |
JPH04360583A (ja) | 薄膜トランジスタ | |
JP4034479B2 (ja) | 薄膜トランジスタ基板および液晶表示装置 | |
JP2001033824A (ja) | 半導体装置およびその作製方法 | |
JP2755683B2 (ja) | アクテブマトリクス型液晶表示装置 | |
JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
JPS5922361A (ja) | アクティブマトリクス液晶表示装置 | |
JPH0334045B2 (ja) | ||
JPH0385529A (ja) | 薄膜半導体表示装置 | |
JPH09107107A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイ、及び液晶表示装置 | |
KR200161009Y1 (ko) | 다결정 실리콘 박막트랜지스터 액정표시판 | |
JPH03257829A (ja) | 透明絶縁層の製造方法並びに表示装置の製造方法 |