JPH0279025A

JPH0279025A - アクティブマトリクス用２端子素子およびその製造方法

Info

Publication number: JPH0279025A
Application number: JP63229875A
Authority: JP
Inventors: Hiroshi Kobayashi; 浩志小林; Takuo Sato; 佐藤　拓生
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 1988-09-16
Filing date: 1988-09-16
Publication date: 1990-03-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、例えば液晶、エレクトロルミネセンス（ＥＬ
）、エレクトロクロミズム（ＥＣ）等よりなる表示部を
備えたマ）　ＩＪクス型表示装置において、当該表示部
を駆動するために用いられるアクティブマトリクス用２
端子素子およびその製造方法に関する。

〔技術の背景〕

例えば液晶、ＥＬ、ＥＣ等よりなる表示部を備えたマト
リクス型表示装置においては、解像度が高く精細な画像
を表示するために高密度のマ）　ＩＪクス構成が必要と
される。このような要請に答える技術として、近年にお
いては、表示部の各画素をスイッチング素子によって直
接的に駆動する、いわゆるアクティブマトリクス表示が
注目されている。

斯かるスイッチング素子としては、従来、薄膜トランジ
スタ等の３端子素子、あるいは薄膜ダイオード、バリス
タ、ＭＩＭ　（金属層と絶縁層と金属層との積層体）等
の２端子素子が知られている。

しかし、３端子素子は、２端子素子に比して構造が複雑
であるため製造に手間を要し製造コストが上昇する難点
がある。

斯かる観点からは２端子素子が好ましい。しかし、バリ
スタ、ＭＩＭよりなる２端子素子は、しきい値電圧が相
当に高いため大きな駆動電圧を必要とし、その結果、消
費電力が増大する問題点がある。

これに対して、薄膜ダイオードよりなる２端子素子は、
構成が簡易で微細なマトリクス構造を有する表示装置を
高い歩留まりで製造することが可能であり、また表示品
質が良好であるという利点を有している。特に、ショッ
トキーダイオードの２個を直列かつ逆方向に接続してな
るバック・トウ・バンク・ショットキーダイオードが好
ましい。

第４図は、斯かるバック・トウ・バック・ショットキー
ダイオードよりなるアクティブマトリクス用２端子素子
の従来例を示す説明用断面図である。同図において、９
１．９２は第１電極層、９３は半導体層、９４は半導体
層９３の上層を構成するオーミック接触を形成するため
の高ドープ層、９５は第２電極層、９６は表示電極、９
７は走査電極、９８は基板である。

第１電極層９１．９２において、９１Ａ、　９２Ａは接
着性改善用金属層、９１Ｂ、　９２Ｂはショットキーバ
リア形成用金属層である。

〔発明が解決しようとする課題〕

しかして、上記構成のアクティブマトリクス用２端子素
子においては、第１電極層９１と９２との間、あるいは
第１電極層９１または９２と第２電極層９５との間にお
いてリークが発生しやすい。特に、第１電極層９１．９
２を構成する接着性改善用金属層９１Ａ。

９２Ａと半導体層９３との接触面を介してリークが発生
しやすい。

これは、接着性改善用金属層！層９１Ａ、　９２Ａと半
導体層９３との接触面のショットキーバリアが、通常、
ショットキーバリア形成用金属層９１Ｂ、　９２Ｂと半
導体層９３との接触面のショットキーバリアよりも低く
なるからである。

このようなリークが発生すると、結果として表示電極９
６と走査電極９７との間に大きなリーク電流が流れ、そ
のため電圧・電流特性の立上がりが悪化し、良好なスイ
ッチング特性が得られない問題がある。

本発明は、以上の如き事情に基づいてなされたものであ
って、その目的は、表示電極と走査電極との間のリーク
電流を小さ（抑制して良好なスイッチング特性が発揮さ
れるアクティブマトリクス用２端子素子およびその製造
方法を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明のアクティブマトリク
ス用２端子素子は、直列かつ逆方向に接続された一対の
薄膜ダイオードよりなる、表示部を駆動するためのアク
ティブマトリクス用２端子素子において、前記一対の薄
膜ダイオードは、基板上に設けられた表示電極および走
査電極にそれぞれ互いに離間した状態で積層された２つ
の第１電極層と、この２つの第１電極層に積層され、か
つ当該２つの第１電極層との間においてショットキーバ
リアが形成された半導体層と、この半導体層上に一体的
に積層された第２電極層とを有してなり、前記第１電極
層は、その側面の少なくとも一部に高抵抗層を有するこ
とを特徴とする。

そして、本発明の製造方法は、第１電極層の側面の少な
くとも一部を改質して高抵抗層を形成する工程を含むこ
とを特徴とする。

〔作用〕

本発明のアクティブマトリクス用２端子素子によれば、
第１電極層がその側面の少なくとも一部に高抵抗層を有
する構成であるので、第１電極層の側面と半導体層との
接触面を介してリークするおそれが小さくなる。

従って、表示電極と走査電極との間に流れるリーク電流
が十分小さく抑制され、その結果電圧・電流特性の立上
がりが急峻となって優れたスイッチング特性が発揮され
る。

そして、本発明の製造方法によれば、第１電極層の側面
の少なくとも一部を改質して高抵抗層を形成するので、
別個の材料により高抵抗層を形成する場合に比して製造
が簡単となる。

〔発明の具体的構成〕

以下、本発明を具体的に説明する。

第１図および第２図は、本発明に係るバック・トウ・バ
ック・ショットキーダイオードよりなるアクティブマト
リクス用２端子素子の一例を示す説明用縦断正面図およ
び平面図である。

これらの図において、１０は基板、２０は表示電極、３
０は走査電極、４０および５０は２層構成の第１電極層
、６０は半導体層、７０は第２電極層である。

表示電極２０および走査電極３０はそれぞれ所定のパタ
ーンで基板１０上に積層されている。これらの電極の厚
さは１００〜２０００人程度である。

２つの第１電極層４０および５０は、互いに離間した状
態でそれぞれ表示電極２０および走査電極３０の上面に
積層され、さらにこれらの側面をも覆っている。これら
の第１電極層の厚さは１００〜３０００人程度である。

２つの第１電極層４０および５０にふいて、４１および
５１は接着性改善用金属層、４２および５２はショット
キーバリア形成用金属層である。接着性改善用金属層４
１および５１は、表示電極２０および走査電極３０なら
びに基板１０との接着性を高めるための金属層であり、
ショットキーバリア形成用金属層４２右よび５２は、半
導体層６０との接触面において適当なレベルのンヨット
キーバリアを形成するためのものである。

８０は高抵抗層であり、第１電極層４０および５０の側
面の少なくとも一部に設けられている。図示の例では、
接着性改善用金属層４１および５１の側面に高抵抗層８
０が設けられている。

なお、ショットキーバリア形成用金属層４２および５２
の側面には特に高抵抗層を設ける必要はないが、リーク
発生を−Ｎ確実に防止するためには、高抵抗層を設ける
ことが好ましい。

接着性改善用金属層４１および５１は、遮光膜を兼用す
ることが好ましい。遮光膜を兼用する場合には、アクテ
ィブマトリクス用２端子素子の電流・電圧特性の光によ
る悪影響を有効に防止することができ、良好なスイッチ
ング特性を有する２端子素子を得ることができる。かか
る遮光膜を兼用する金属材料としては、例えばクロム（
Ｃｒ）、チタン（ＴＩ）、モリブデン（ＭＯ）等を好ま
しく用いることができる。

接着性改善用金属層４１および５１の厚さは１００〜２
０００人程度であり、ショットキーバリア形成用金属層
４２および５２の厚さは１００〜１０００人程度である
。

そして、高抵抗層８０の厚さ（側面からの深さ）は１０
〜１００　人程度である。

半導体層６０は、上記２つの第１電極層４０および５０
の上面および側面ならびに第１電極層４０と５０との間
の領域を覆うよう積層されている。すなわち、この半導
体層６０は一方の第１電極層４０から他方の第１電極層
５０まで連続して伸びている。

図示の例の半導体層６０は、メイン層６１と、上層の高
ドープ層６２との２層構成である。メイン１１６１は例
えばｎ型半導体層により構成され、Ｌ層の高ドープ層６
２は例えばｎ゛型半導体層により構成されている。なお
、高ドープ層６２は、第２電極層７０とのオーミック接
触を形成するためのものである。

半導体層６０の全体の厚さは、例えば１０００人〜２μ
ｍ程度であり、好ましくは５０００人〜１ｐ程度である
。また、高ドープ層６２の厚さは、例えば５００〜１０
００人程度である。

第２電極層７０は、上記半導体層６０の上面に一体的に
すなわち一対の薄膜ダイオードに共通となるように積層
されている。第２電極層７０の厚さは、特に限定されな
いが、例えば１０００　Ａ〜ＩＪＩＭ程度が好ましく、
さらに好ましくは１０００〜３０００人程度である。

第１電極層４０および５０において、ショットキーバリ
ア形成用金属層４２および５２を構成する材料としては
、当該金＠ＷＩ４２および５２と半導体層６０との間に
ショットキーバリアが形成される金属材料を選択する。

具体的には、白金（ｐｔ）、金（Ａｕ）、パラジウム（
Ｐ（１）、タングステン（Ｗ）、ロジウム（Ｒｈ）、チ
タン（Ｔｉ）、モリブデン（ＭＯ）、イリジウム（Ｉ　
ｒ）、クロム（Ｃｒ）、ニアケル（Ｎｉ）、ニクロム（
Ｎｉ　−Ｃｒ）等から選択することができる。なお、こ
れらの材料には、多少の不純物が含まれていてもよい。

また、接着性改善用金属層４１および５１を構成する材
料としては、表示電極２０および走査電極３０ならびに
基板ｌＯとの接着性が高い金属材料を選択する。具体的
には、クロム（Ｃｒ）、ニッケル（Ｎｌ）、ニクロム（
Ｎｉ−Ｃｒ）、チタン（Ｔｉ）、モリブデン（ＭＯ）、
タングステン（Ｗ）、タンタル（Ｔ’ａ）等から選択す
ることができる。なお、これらの材料には、多少の不純
物が含まれていてもよい。

なお、ショットキーバリア形成用金属層４２および５２
の構成材料と、接着性改善用金属層４１および５１の構
成材料との組合せは特に限定されないが、通常は、ショ
ットキーダイオードを形成するためにバリアがなるべく
高くなる材料を用い、接着用にはそれ以外の材料を用い
るので、接着性改善用金属層は一般にバリアが低くなる
。しかし、例えばシミツトキーバリア形成用金属が、表
示電極２０および走査電極３０ならびに基板１０との接
着性が高い金属材料であれば、実質−層構成でもよい。

具体的には、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（
Ａｕ）のいずれかよりなるショットキーバリア形成用金
属層４２および５２と、クロム（Ｃ「）よりなる接着性
改善用金属層４１および５１とを組合せて、第１電極層
４０および５０を形成することができる。

これらの接着性改善用金属層４１および５１、ショット
キーバリア形成用金属層４２および５２は、それぞれ各
種の薄膜形成手段により形成することができ、その形成
手段は特に限定されないが、例えば真空蒸着法、電子ビ
ーム蒸着法、スパッタリング法等の方法を適用すること
ができる。

半導体層６０のメイン層６１および高ドープＮ６２を構
成する材料としては、各層の目的に応じて選択される。

具体的には、例えば不純物を含まない水素化アモルファ
スシリコン（ａ−５ｉ：Ｈ）、リン（Ｐ）あるいはヒ素
（Ａｓ）等を不純物として含む水素化アモルファスシリ
コン（ａ−３ｉＰ　：　Ｈ，ａ−３ｉ　Ａｓ　：　Ｈ）
　、フッ素化水素化アモルファスシリコン（ａ−ＳｉＦ
　：　Ｈ）　、ポリシリコン、水素化アモルファスシリ
コンカーバイド（ａ−ＳｉＣ：Ｈ）、水素化アモルファ
ス窒化シリコン（ａ−３ｉＮ：Ｈ）、水素化アモルファ
スシリコンゲルマニウム（ａ−Ｓｉ　Ｇａ　：　Ｈ）、
テ、ＩＩ／／ｌ／　（Ｔｅ）、セレン（Ｓｅ）等から選
択することができる。

半導体層６０を構成する各層の形成方法としては各種の
薄膜形成方法を用いることができる。具体的には、例え
ばプラズマＣＶＤ　（化学的気相成長）法、熱ＣＶＤ　
（化学的気相成長）法、真空蒸着法、スパッタリング法
、イオンブレーティング法等の方法を採用することがで
きる。

例えばプラズマＣＶＤ法により半導体層６０の各層を形
成する場合には、シリコン原子、水素原子、リン原子等
を含む、ＳｉＨ，、ＰＨ３等のガスを主成分とし、ある
いは必要に応じてさらに窒素原子またはフッ素原子を含
む、Ｎ２　、ＮＮ２．５ｉＦ４等のガスを加えたものを
主成分とし、これらにアルゴン、Ｎ２等のキャリアガス
を加えてなるガスを用いることができる。

第２電極層７０は、半導体層６０の上面に積層されて当
該半導体層６０との間にオーミック接触を形成できる材
料、あるいは当該半導体層６０とこれに積層された第２
電極層７０との間に形成されるシミツトキーバリアの大
きさが、第１電極層４０および５０とこれに積層された
半導体層６０との間に形成されるショットキーバリアの
大きさより低いものであれば特に限定されず、種々の導
電性材料を用いて、種々の薄膜形成方法、例えば真空蒸
着法、電子ビーム蒸着法、スパッタリング法、プラズマ
ＣＶＤ法等により形成することができる。具体的には、
例エバ、クロム（Ｃｒ）、ニッケル（Ｎｉ）、ニクロム
（Ｎｉ−Ｃｒ）、アルミニウム（ＡＩ）、モリブデン（
ＭＯ）、マグネシウム（Ｍｇ）等の金属材料を用いて真
空蒸着法、電子ビーム蒸着法、スパッタリング法等によ
り第２電極層７０を形成してもよいし、あるいは例えば
５ＩＨ４（シラン）に対してＰＨ３（ホスフィン）を１
体積％以上含んだＳｉＨ４とＰＨ。

との混合ガスを主成分ガスとして用いてプラズマＣＶＤ
法により第２電極層７０を形成してもよい。

表示電極２０および走査電極３０としては、例えばＩＴ
Ｏ膜等により形成することができ、その厚さは通常５０
０〜２００ＯＡ程度である。

基板１０としては特に限定されないが、例えば溶融石英
、ホウケイ酸ガラス、「７０５９ガラス」　（コーニン
グ社製）、「テンパックスガラス」　（イエナー社製）
等を好ましく用いることができる。

以上、第１電極層が、接着性改善用金属層とショットキ
ーバリア形成用金属層とよりなる２層構成である場合に
ついて説明したが、本発明においては、第１電極層は単
一層であってもよい。単一層の場合には、ショットキー
バリアを高くできるので通常はリークの問題を回避しや
すいが、この場合にも単一層からなる第１電極層の側面
に高抵抗層を設けることにより、リークの発生を一層確
実に防止することができる効果が発揮される。

次に、本発明に係るアクティブマトリクス用２端子素子
の製造方法について説明する。

本発明においては、第１電極層４０および／または５０
の側面の少なくとも一部を改質して高抵抗層８０を形成
する工程を含むことを特徴とする。

具体的には、以下の手段により高抵抗層８ｏを形成する
ことができる。

（１）酸素（０２）プラズマにより処理して、第１電極
層の側面の少なくとも一部を酸化して酸化物層を形成す
る。この手段に好適な金属材料としてはクロム（Ｃｒ）
等がある。

（２）酸素（０□）または水蒸気中で加熱処理して、第
１電極層の側面の少なくとも一部を酸化して酸化物層を
形成する。。この手段に好適な金属材料としてはタング
ステン（Ｗ）等がある。

（３）紫外線とオゾン（０，）により処理して、第１電
極層の側面の少なくとも一部を酸化して酸化物層を形成
する。この手段に好適な金属材料としてはモリブデン（
Ｍｏ）等がある。

（４）王水により処理して、第１電極層の側面の少なく
とも一部を酸化して酸化物層を形成する。なお、この場
合にはマスキングが必要である。この手段に好適な金属
材料としてはクロム（Ｃｒ）等がある。

（５）陽極酸化法により、第１電極層の側面の少なくと
も一部を酸化して酸化物層を形成する。この手段に好適
な金属材料としてはタンタル（Ｔ’ａ）等がある。

（６）　アンモニア（ＮＨ３）雰囲気中で加熱処理して
、第１電極層の側面の少なくとも一部を窒化して窒化物
層を形成する。この手段に好適な金属材料としてはタン
グステン（Ｗ）等がある。

（７）ａ硝酸（ＨＮ　Ｏｓ）により処理して、第１電極
層の側面の少なくとも一部を酸化して酸化物層を形成す
る。この手段に好適な金属材料としてはニッケル（Ｎｉ
）等がある。

本発明に係るアクティブマトリクス用２端子素子は、例
えば以下の各工程を経由して製造することができる。

（１）基板１０の上面に、例えばスパッタリング法によ
りＩＴＯ等よりなる透明導電膜を形成する。

（２）上記透明導電膜の上面にレジストを積層し、所定
のマスクを用いてパターニングし、次いで透明導電膜を
エツチング処理する。

（３）レジストを除去して、所定のパターンの表示電極
２０、走査電極３０を得る。

（４）　次いで、上記表示電極２０、走査電極３０を含
む領域の上面に、例えばスパッタリング法によりクロム
等よりなる接着性改善用金属膜を形成する。

（５）上記接着性改善用金属膜の上面に、例えば電子ビ
ーム蒸着法によりパラジウム等よりなるショットキーバ
リア形成用金属膜を形成する。

（６）上記ショットキーバリア形成用金属膜の上面にレ
ジストを積層し、所定のマスクを用いてパターニングし
、次いでショットキーバリア形成用金属膜および接着性
改善用金属膜を連続エツチング処理する。

（７）　　ショットキーバリア形成用金属層がパラジウ
ム等のように酸化しにくいものからなる場合には、レジ
ストを除去して、接着性改善用金属層およびンヨットキ
ーバリア形成用金属層からなる所定のパターンの第１電
極層４０および５０を得る。

なお、ショットキーバリア形成用金属層が酸化しやすい
ものからなる場合には、レジストを除去する前に、次の
工程（８）を遂行し、その後レジストを除去する。これ
は、ショットキーバリア形成用金属層の酸化劣化を防止
するためである。

（８）上記第１電極層を例えば酸素〈０２）プラズマに
より処理して、当該第１電極層を構成する接着性改善用
金属層の側面を酸化して酸化物層を形成する。この酸化
物層が高抵抗層となる。

（９）次いで、上記第１電極層４０および５０ならびに
両者の間を含む領域の上面に、例えばプラズマＣＶＤ法
によりｎ型のａ−Ｓｉ：Ｈ等よりなるメイン膜を形成し
、さらにこの上面にｎ２型のａ−Ｓｉ＋Ｈ等よりなる高
ドープ膜を形成する。

（１０）上記高ドープ膜の上面に、例えばスパッタリン
グ法によりクロム等よりなる第２電極膜を形成する。

（１１）上記第２電極膜の上面にレジストを積層し、所
定のマスクを用いてバターニングし、次いで、当該第２
電極膜をエツチング処理する。

（１２）さらに、高ドープ膜、メイン膜をこの順にエツ
チング処理する。

（１３）レジストを除去して、所定のパターンの第２電
極層７０および半導体層６０を得る。

（１４）次に、例えば２００℃程度でアニーリングし、
もって第１図に示した構成のアクティブマトリクス用２
端子素子を得る。

本発明に係るアクティブマトリクス用２端子素子は、例
えば液晶、エレクトロルミネセンス（ＥＬ）、エレクト
ロクロミズム（ＥＣ）等よりなる表示部を備えたマ）　
ＩＪクス型表示装置において、表示部を駆動するスイッ
チング素子として好適に用いることができる。

また、液晶よりなる表示部を備えたマトリクス型表示装
置においては、当該液晶の種類は特に限定されず、例え
ばネマティック液晶、カイラルネマティック液晶、コレ
ステリック液晶、スメクティック液晶、カイラルスメク
ティック液晶、その他公知の液晶を用いることができ、
またこれらを組合せて用いることもできる。そして表示
モードとしては、ツイストネマティック　（Ｔ　Ｎ）型
モード、ゲスト・ホスト　（Ｇ　Ｈ）型モード、電圧制
御複屈折（ＥＣＢ）型モード、コレステリッ、クーネマ
ティック型相転移モード、動的散乱（ＤＳ）型モード等
のいずれのモードも適用することができる。

〔実施例〕

以下、本発明に係るアクティブマトリクス用２端子素子
の製造方法の実施例を具体的に説明するが、本発明がこ
れらの実施例に限定されるものではない。

実施例１（１）ガラス製の基板の上面に、スパッタリング法によ
り厚さ５００人のＩＴＯ膜を形成した。

（２）上記ｒｒｏ膜の上面にレジストを積層し、所定の
マスクを用いてバターニングし、次いで上記ＩＴＯ膜を
エツチング処理した。

〈３）レジストを除去して、ＩＴＯ膜よりなる表示電極
および走査電極を形成した。

なお、表示電極は約５００Ｘ５００　ｎのほぼ矩形状で
あり、そのリード部（第１電極層と積層された部分）の
幅は約２Ｏｎである。走査電極は幅が約２０ｊＩ票の帯
状である。

（４）次に、上記表示電極、走査電極を含む領域の上面
に、例えばスパッタリング法により厚さ５００人のクロ
ム膜を形成する。

（５）さらに、上記クロム膜の上面に、例えば電子ビー
ム蒸着法により厚さ５００人のパラジウム膜を形成する
。

（６）上記パラジウム膜の上面にレジストを積層し、所
定のマスクを用いてバターニングし、次いでパラジウム
膜およびクロム膜を連続エツチング処理する。

（７）　　レジストを除去して、所定のパターンの２つ
の第１電極層を得る。この第１電極層において、ショク
）＋−バリア形成用金属層がパラジウムからなり、接着
性改善用金属層がクロムからなる。

従って、接着性改善用金属層は遮光膜を兼用するもので
ある。

２つの第１電極層はそれぞれ表示型極右よび走査電極の
上面および側面を覆うよう積層され、２つの第１電極層
間の離間距離は約２Ｏｎである。

（８）上記第１電極層を、酸素（０２）プラズマにより
下記条件に基づいて処理して、当該第１電極層を構成す
る接着性改善用金属層の側面を酸化して厚さが約５０Ａ
の酸化物層を形成した。

・酸素（０２）流量　　　　　　　５０ｓｅｃｍ・ガス
圧力　　　　　　　　　　１００　Ｐ’ａ・ＲＦ　（１
３，５６ＭＨｚ）電力　　　　　１０Ｗ・処理時間　　
　　　　　　　　１０分この酸素（０゜）プラズマによ
る処理においては、パラジウムは酸化されないため、シ
ョットキーバリア形成用金属層の特性の劣化は生じない
。

（９）次いで、上記表示電極、走査電極、２つの第１電
極層を含む領域の上面に、プラズマＣＶＤ法により下記
条件■および■に基づいてそれぞれ順に厚さ１１のｎ型
のａ−３ｉＰ：Ｈ膜、厚さ１０００人のｎ４型のａ−Ｓ
ｉＰ：Ｈ膜を形成した。

■ｎ型のａ−ＳｉＰ：Ｈ膜の製膜条件・ガス圧力　　　　　　　　　　０．３　Ｔｏｒｒ−Ｒ
Ｆ　（１３，５６ＭＨｚ）電力　　　　　１０Ｗ・基板
温度　　　　　　　　　　２２０　℃・ガスおよび供給
１・Ｓｉ　８４　　　　　　　　　　　１０　ｓｅｃｍ・
ＡｒとＰＨ，との混合ガス　９０　ｓｅｃｍ（ＰＨ３の
ＳｉＨ４に対する濃度Ｐ　Ｈ３／５ＩＨ４＝５０　ｐｐｍ　（体積比））■ｎ
゛型のａ−ＳｉＰ：Ｈ膜の製膜条件・ガス圧力　　　　
　　　　　　ＯＪ　Ｔｏｒｒ・ＲＦ　（１３，５６ＭＨ
ｚ）電力　　　　　１０Ｗ・基板温度　　　　　　　　
　　２２０℃・ガスおよび供給量・５ＩＨ４１０ｓｃｃｒＩＩ・ＡｒとＰＨ，との混合ガス　９０　ｓｃｃｍ（ＰＨ，
のＳｉＨ４に対する濃度ＰＨｓ　／５ｉＨｎ　＝　１％（体積比））（１０）次
に、上記ｎ゛型のａ−３ｉＰ：Ｈ膜の上面に、スパッタ
リング法により厚さ１０００人のクロム膜を形成した。

（１１）上記クロム膜の上面にレジストを積層し、所定
のマスクを用いてパターニングし、次いでクロム膜を所
定のパターンにエツチング処理した。

（１２）上記クロム膜のエツチング処理に続いて、上記
レジストの存在化において、ｎ＋型のａ　−Ｓｉ　Ｐ：
Ｈ膜、ｎ型のａ−ＳｉＰ：Ｈ膜を所定のパターンに連続
してエツチング処理した。

（１３）レジストを除去して、クロム膜よりなる第２電
極層、ｎ゛型のａ−３ｉＰ：Ｈ膜よりなる高ドープ層、
ｎ型のａ−３ｉＰ：Ｈ膜よりなるメイン層を形成した。

（１４）次に、窒素雰囲気中において温度２００℃で６
０分間にわたりアニーリング処理して、もって第１図に
示した構成のアクティブマトリクス用２端子素子を製造
した。

（評価）上記アクティブマトリクス用２端子素子について、電圧
・電流特性を測定したところ、第３図において実線Ａで
示すように、表示電極と走査電極の間のリーク電流が抑
制されて立上がりが急峻で優れたスイッチング特性を有
することが確認された。

また、アクティブマトリクス用２端子素子の電圧・電流
特性の光による変動を調べたところ、変動がほとんど認
められず、スイッチング特性が安定していた。これは、
クロムよりなる接着性改善用金属層が遮光膜を兼用して
いるからである。

なお、第１電極層の側面に高抵抗層を全く設けないほか
は上記と同様にして製造した比較用のアクティブマトリ
クス用２端子素子について電圧・電流特性を測定したと
ころ、破線ａで示すように、表示電極と走査電極との間
のリーク電流が大きいため、立上がりが悪く、スイッチ
ング特性が劣っていた。

〔発明の効果〕

以上説明したように、本発明に係るアクティブマトリク
ス用２端子素子によれば、第１電極層の側面の少なくと
も一部に高抵抗層を有するので、２つの第１電極層間、
あるいは第１電極層と第２電極層との間でのリークの発
生が有効に防止される。従って、表示電極と走査電極と
の間におけるリーク電流が十分に小さく抑制され、立上
がりが急峻で優れたスイッチング特性が発揮される。ま
た、低電圧で十分にスイッチング駆動することも可能と
なる。

従って、本発明に係るアクティブマトリクス用２端子素
子をマトリクス型表示装置に適用すると、表示部のコン
トラストを十分に高くすることができる。

そして、本発明に係る製造方法によれば、第１電極層の
側面の少なくとも一部を改質して高抵抗層を形成するの
で、別個の材料により高抵抗層を形成する場合に比して
製造が簡単となる。

【図面の簡単な説明】

第１図および第２図はそれぞれ本発明に係るアクティブ
マトリクス用２端子素子の一例を示す説明用縦断正面図
および平面図、第３図は実施例１で製造されたアクティ
ブマトリクス用２端子素子および比較用のアクティブマ
トリクス用２端子素子の電圧・電流特性を示す図、第４
図は従来のアクティブマトリクス用２端子素子の一例を
示す説明用縦断正面図である。１０・・・基板　　　　　　　２０・・・表示電極３０
・・・走査電極４０、５０・・・第１電極層４１．５１・・・接着性改善用金属層４２、５２・・・ショットキーバリア形成用金属層６０
・・・半導体層　　　　　６１・・・メイン層６２・・
・高ドープ層　　　　７０・・・第２電極層８０・・・
高抵抗層　　　　　９１．９２・・・第１電極層９１Ａ
、９２Ａ・・・接着性改善用金属層９１Ｂ、　９２Ｂ・
・・ショットキーバリア形成用金、嘱層９３・・・半導
体層　　　　　９４・・・高ドープ層９５・・・第２電
極層　　　　９６・・・表示電極９７・・・走査電極　
　　　　９８・・・基板＋１図ｎ＋２図＋３図十４図

Claims

【特許請求の範囲】

（１）直列かつ逆方向に接続された一対の薄膜ダイオー
ドよりなる、表示部を駆動するためのアクティブマトリ
クス用２端子素子において、前記一対の薄膜ダイオードは、基板上に設けられた表示
電極および走査電極にそれぞれ互いに離間した状態で積
層された２つの第１電極層と、この２つの第１電極層に
積層され、かつ当該２つの第１電極層との間においてシ
ョットキーバリアが形成された半導体層と、この半導体
層上に一体的に積層された第２電極層とを有してなり、前記第１電極層は、その側面の少なくとも一部に高抵抗
層を有することを特徴とするアクティブマトリクス用２
端子素子。
（２）第１電極層の側面の少なくとも一部を改質して高
抵抗層を形成する工程を含むことを特徴とする請求項１
に記載のアクティブマトリクス用２端子素子の製造方法
。