JPS639972A - 薄膜ダイオ−ド - Google Patents

薄膜ダイオ−ド

Info

Publication number
JPS639972A
JPS639972A JP61152664A JP15266486A JPS639972A JP S639972 A JPS639972 A JP S639972A JP 61152664 A JP61152664 A JP 61152664A JP 15266486 A JP15266486 A JP 15266486A JP S639972 A JPS639972 A JP S639972A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor layer
film diode
layer
same manner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61152664A
Other languages
English (en)
Inventor
Hiroshi Kobayashi
浩志 小林
Takuo Sato
佐藤 拓生
Hiroshi Menjo
校條 浩
Shinichi Nishi
眞一 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP61152664A priority Critical patent/JPS639972A/ja
Publication of JPS639972A publication Critical patent/JPS639972A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶、エレクトロルミネセンス(EL)、エ
レクトロクロミズム(EC)などの表示要素からなるマ
トリクス型表示装置において、当該表示要素を駆動する
ために用いられる薄膜ダイオードに関する。
〔発明の背景〕
液晶、EL、ECなどの表示要素からなるマトリクス型
表示装置においては、解像度が高く精細な画像を得るた
めには、高密度のマトリクス構成が必要とされる。この
ような要請に答える技術として、近年においては、各表
示素子をスイッチング素子によって直接的に駆動する、
いわゆるアクティブマトリクス表示が注目されている。
斯かるスイッチング素子としては、従来、薄膜トランジ
スタ等の3端子素子、あるいは薄膜ダイオード、バリス
タ、MIM(金属層と絶縁体層と金属層との積層体)等
の2端子素子を用いることが提案されている。
しかして、バリスタ、MUM等の素子は、しきい値電圧
(電流が急激に増大するときの電圧)が相当高いため大
きな駆動電圧を必要とし、その結果アクティブマトリク
ス表示のスイッチング素子として用いる場合には、消費
電力が増大する問題点がある。また、薄膜トランジスタ
は、薄膜ダイオードに比して、製造に手間を要する等の
難点がある。
これに対して、薄膜ダイオードは、 (1)素子の構成が簡易で微細なマトリクス構造を有す
る表示装置を高い歩留まりで製造することができること
、 (2)表示品質が良好なこと、 等の優れた点を有し、アクティブマトリクス表示に用い
るスイッチング素子として好適である。
薄膜ダイオードをアクティブマトリクス表示におけるス
イッチング素子として用いた例としては、例えば「ジャ
パンディスプレイ ’83J (N、5zydlo。
et al、、 Japan Display ’83
. Proc、 IDRC,、第416〜418頁(1
983) )に記載されているように、ショットキーダ
イオードを直列かつ逆方向に接続(バック・トウ・バッ
ク・ダイオード)した例、特開昭59−57273号公
報に記載されているように、PINダイオードあるいは
ショットキーダイオードを並列かつ逆方向に接続(リン
グダイオード)した例等が知られている。
〔発明が解決しようとする問題点〕
しかしながら、上記バック・トウ・バック・ダイオード
をスイッチング素子として用いる場合には、しきい値電
圧が高くなるためスイッチングに必要とされる駆動電圧
が高くなり、その結果消費電力が増大したり、また駆動
回路を構成する素子として耐電圧の高いものを選択しな
ければならない問題点がある。
また上記リングダイオードをスイッチング素子として用
いる場合には、しきい値電圧が低くなりすぎるためスイ
ッチング素子としての機能を充分に果たすことが困難で
ある問題点がある。
〔発明の目的〕
本発明は、以上の如き事情に基いてなされたものであっ
て、その目的は、簡単な構成でありながら、しきい値電
圧が適当な高さにあって、低電圧で駆動することができ
ると共に、良好なスイッチング機能を有する薄膜ダイオ
ードを提供することにある。
〔問題点を解決するための手段〕
本発明の薄膜ダイオードは、導電体層と、リン原子をシ
リコン原子に対して5原子pp+s以上含有してなる水
素化アモルファスシリコンよりなる半導体層と、当該半
導体層との間にショットキーバリアを形成する金属層と
がこの順に積層されてなることを特徴とする。
〔発明の作用効果〕
本発明の薄膜ダイオードは、半導体層を構成する水素化
アモルファスシリコンが特定割合以上のリン原子を含有
してなるうえ、当該半導体層に積層された金属層により
ショットキーバリアが形成されるので、しきい値電圧が
適当な高さとなり、その結果低い駆動電圧で良好なスイ
ッチングを行うことができる。
従って、本発明に係る薄膜ダイオードを、液晶、エレク
トロルミネセンス(EL)、エレクトロクロミズム(E
C)等の表示要素からなるマトリクス型表示装置におけ
る駆動素子として用いる場合には、当該表示要素を小さ
な消費電力によりしかも高い精度でオン・オフ駆動する
ことができ、優れた性能のマトリクス型表示装置を得る
ことが可能となる。
〔発明の具体的構成〕
本発明においては、導電体層と、リン原子をシリコン原
子に対して5原子ppm以上含有してなる水素化アモル
ファスシリコンよりなる半導体層と、当該半導体層との
間にショットキーバリアを形成する金属層とを、この順
に積層し、もって薄膜ダイオードを構成する。
第1図は、本発明に係る薄膜ダイオードの具体的構成の
一例を示し、1は導電体層、2は半導体層、3は金属層
、4は基板である。この例は、基板4上に、導電体層1
、半導体層2、金属層3をこの順に積層して構成した例
である。
半導体層2は、リン原子をシリコン原子に対して5原子
ppm以上含有してなる水素化アモルファスシリコン(
以下ra−5t:H(P)Jとも表示゛  する、)よ
りなる。
当該半導体層2を構成するa −3t : H(P)中
におけるシリコン原子に対するリン原子の濃度は、例え
ば高分解能二次イオン質量分析装置等により測定するこ
とができる。
この半導体層2を構成するa −St : H(P)に
おいて、シリコン原子に対するリン原子の濃度P/St
は、5原子ppm以上であればよいが、好ましくは10
〜500原子ppmである。当該濃度P/Siが5原子
ppm未満である場合には、得られる薄膜ダイオードの
しきい埴電圧が高く、従って低電圧でスイッチング駆動
することが困難となる。一方、当該濃度P /Stの上
限は、特に限定されるものではないが、当該半導体層2
が半導体としての機能を果たし得る範囲内で定められる
。すなわち、当該濃度P/Siが過大例えば10000
原子ppm程度を超える場合には、導電性が高くなり、
その結果半導体層としての機能が失われるようになる。
また半導体層2を構成するa −3i : H(P)中
には、必要に応じてフッ素原子を含有させることが好ま
しい、このようにフッ素原子を含有させることにより、
薄膜ダイオードとして、耐熱性が優れたものを得ること
ができ、また局在準位密度が小さくて特性の優れたもの
を得ることができる。
斯かるフッ素原子の含有割合は、シリコン原子に対して
5〜30原子%であることが好ましい。
また半導体層2を構成するa −3i : H(P)中
には、必要に応じて窒素原子を含有させてもよい。
半導体層2の厚さは、特に限定されないが、例えば0.
2〜2.On程度であることが好ましく、特に好ましく
は0.5〜1.On程度である。
当該半導体層2は、具体的には各種の薄膜形成手段によ
り形成することができ、その形成手段は特に限定されな
いが、例えばプラズマCVD (化学的気相成長)法、
スパッタリング法、真空蒸着法環の手段を好ましく用い
ることができる。
例えばプラズマCVD法により半導体層2を形成する場
合には、シリコン原子、水素原子、リン。
原子を含む、5IHn 、PHs等のガスを主成分とし
、あるいは必要に応じてさらに窒素原子またはフッ素原
子を含む、N z 、N Hs 、Si F a等のガ
スを加えたものを主成分とし、これらにアルゴン、H意
等の希釈ガスを加えてなるガスを用いることができる。
さらに、半導体層2は、a−3i:H:  (P) に
他の■族原子、例えばGe 、Sn 、、Pb等の原子
が含まれたものにより構成されていてもよい。
前記金属層3は、半導体層2に積層されて当該半導体層
2との間にショットキーバリアを形成するものであり、
当該金属層3を構成する材料としては、例えば白金(P
t)、金(Au)、パラジウム(Pd)、クロム(Cr
)、ニッケル(Ni)、タングステン(W)、ロジウム
(Rh)、チタン(T1)、モリブデン(Mo)、イリ
ジウム(Ir)、ニクロム(Ni−Cr)等を用いるこ
とができる。これらのうち、特に白金を好ましく用いる
ことができる。またこれらの材料には、多少の不純物が
含まれていてもよい。
この金属層3の厚さは、特に限定されないが、例えば5
0〜3000人程度であることが好ましく、特に好まし
くは100〜500 人程度である。
当該金属層3は、具体的には各種の薄膜形成手段により
形成することができ、その形成手段は特に限定されない
が、例えば電子ビーム蒸着法、プラズマCVD法、スパ
ッタリング法、真空蒸着法等の手段を好ましく用いるこ
とができる。
前記導電体層1を形成する材料としては、当該導電体層
1と前記半導体層2との間に形成されるショットキーバ
リアの大きさが、前記半導体層2と前記金属層3との間
に形成されるショットキーバリアの大きさより低いもの
であれば特に限定されず、種々の導電性材料を用いるこ
とができる。
具体的には、例えば、クロム(Cr) 、アルミニウム
(AI)、モリブデン(Mo)、マグネシウム(Mg)
、ニッケル(Ni)等の金属材料を用いて各種の薄膜形
成法により導電体層1を形成してもよいし、あるいは5
iH4(シラン)に対してPHz(ホスフィン)を1体
積%以上含んだ5iHnとPH3との混合ガスを主成分
ガスとして用いてプラズマCVD法により導電体層1を
形成することもできる。
この導電体層1の厚さは、特に限定されないが、例えば
1000人〜2n程度であることが好ましく、特に好ま
しくは2000〜5000人程度である。
前記基板4としては、特に限定されないが、例えば溶融
石英板、ホウケイ酸ガラス、r 7059ガラス」(コ
ーニンク社製)、「テンパックスガラス」(イエナー社
製)等を用いることができる。
第2図は、本発明に係る薄膜ダイオードの具体的構成の
他の例を示し、この例は、基板4上に、金属層3、半導
体層2、導電体層1をこの順に積層して構成した例であ
り、各層の具体的構成は既述と同様である。このように
、基板4に対する積層順序を反対にした構成とした場合
にも、本発明の効果を得ることができる。
本発明に係る薄膜ダイオードは、液晶、EL、ECなど
の表示要素からなるマトリクス型表示装置において、当
該表示要素を駆動するスイッチング素子として好適に用
いることができる。
そして、表示要素として液晶を用いてなるマトリクス型
表示装置においては、当該液晶の種類は特に制限されず
、例えばネマティック液晶、カイラルネマテインク液晶
、コレステリック液晶、スメクティック液晶、カイラル
スメクテインク液晶その他公知のものを用いることがで
き、またこれらを組合せて用いることもできる。そして
、液晶表示装置における表示モードとしては、ツイスト
ネマティック(T N)型モード、ゲスト・ホスト(G
 H)型モード、電圧制御複屈折(ECB)型モード、
コレステリッターネマティック型組転移モード、動的散
乱(DS)型モード等のいずれのモードも用いることが
できる。
〔具体的実施例〕
以下、本発明の具体的実施例を説明するが、本発明がこ
れらの実施例に限定されるものではない。
〈実施例1〉 下記(1)乃至(4)の工程を経て、第1図に示した構
成と同様の本発明に係る薄膜ダイオードを作製した。
(1)導電体層の形成 プラズマCVD法により、下記条件に基いて、ガラス製
基板上に厚さ3000人の導電体層を形成した。
■ Oガス圧: 0.3Torr o RF (13,56MHz)電力j l0WO基板
温度:220℃ 0反応ガスおよび供給量 0PHs(ホスフィン)とAr(アルゴン)との混合ガ
ス          1oscc蒙(PH3のArに
対する濃度 P Hs/ Ar : 1%(体積比))O3il(n
(シラン)           10secs+o 
Ar(アルゴン)            80sec
+w(なお、5canは、標準状態における毎分の流量
を表す、以下において同じ、) (2)半導体層の形成 プラズマCVD法により、下記条件に基いて、上記導電
体層上に厚さ1nの導電体層を形成した。
Oガス圧: 0.3Torr ORF (13,56MHz)電カニ10W’0基板温
度:220℃ 0反応ガスおよび供給量 0PH3と5rHaとの混合ガス105CCIl(PH
sの5iHaに対する濃度 P H3/SiH4: 1099” (体積比))o 
Ar90secm (3)金属層の形成 電子ビーム蒸着法により、白金(Pt)よりなる厚さ5
00人の金属層を、上記導電体層上に形成した。
(4)熱処理工程 以上の工程(1)乃至(3)を経由して作製された素子
を、10−”Torr程度の真空中において温度200
℃で30分間にわたり熱処理した。
以上のようにして得られた本発明に係る薄膜ダイオード
を「薄膜ダイオードl」とする。
この薄膜ダイオード1の半導体層を構成するa−3i 
: H(P)中におけるシリコン原子に対するリン原子
の濃度(P/Si)を、高分解能二次イオン質量分析装
置等により測定したところ、P/Si”spp■であっ
た。
〈実施例2〉 実施例1の半導体層の形成において、PH3と5iHn
との混合ガスにおける、PHsのSiH4に対する濃度
(PHs/5iHa)を1100ppに代えたほかは、
実施例1と同様にして本発明に係る薄膜ダイオードを作
製した。これを「薄膜ダイオード2」とする。
この薄膜ダイオード2の半導体層を構成するa−3i:
H(P)中におけるシリコン原子に対するリン原子の濃
度(P/Si)を、実施例1と同様にして測定したとこ
ろ、P/Si=50ppmであった。
〈実施例3〉 実施例1の半導体層の形成において、Pi(sとSiH
4との混合ガスにおける、PH3の5iHaに対する濃
度(P Hs/ St Ha)を11000ppに代え
たほかは、実施例1と同様にして本発明に係る薄膜ダイ
オードを作製した。これを「薄膜ダイオード3」とする
この薄膜ダイオード3の半導体層を構成するa−3t 
: H(P)中におけるシリコン原子に対するリン原子
の濃度(P/St)を、実施例1と同様にして測定した
ところ、P /Si =500ppmであった。
〈比較例1〉 実施例1の半導体層の形成において、PHsと5iHn
 との混合ガスの代わりに、5iHaのみよりなるガス
を用いたほかは、実施例1と同様にして比較用の薄膜ダ
イオードを作製した。これを「比較用薄膜ダイオード1
」とする。
この比較用薄膜ダイオード1の半導体層を構成するa 
−3t r H中におけるシリコン原子に対するリン原
子の濃度(P/Si)は、P/Si渾0ppmである。
以上の実施例1乃至3および比較例1において得られた
薄膜ダイオード1乃至3および比較用薄膜ダイオード1
のそれぞれについて、電流電圧特性(逆方向特性)を測
定した。結果を第3図に示す、同図において、曲線l乃
至■がそれぞれ薄膜ダイオード1乃至3の特性を示し、
曲線■が比較用薄膜ダイオード1の特性を示す。
この第3図の結果から理解されるように、本発明に係る
薄膜ダイオード1乃至3においては、しきい値電圧(逆
方向)がそれぞれIOV、1.5■、0.2 Vと十分
に低く、従って低い駆動電圧により良好なスイッチング
を行うことができる。
これに対して、比較用薄膜ダイオード1においては、し
きい値電圧が20Vと高く、そのためスイッチング素子
として実用化するのが困難である。
なお、薄膜ダイオードのしきい値電圧は、実用的な観点
から電流密度が10−”A/cm”となるときの電圧と
した。
〈実施例4〉 下記(1)乃至(4)の工程を経て、第1図に示した構
成と同様の本発明に係る薄膜ダイオードを作製した。
(1)導電体層の形成 プラズマCVD法により、下記条件に基いて、ガラス製
基板上に厚さ3000人の導電体層を形成した。
■ 0ガス圧: 0.3Torr ORF (13,56MHz)電カニ20WO基板温度
:220℃ 0反応ガスおよび供給量 OPH,(ホスフィン)とAr(アルゴン)との混合ガ
ス          10sec105e、のArに
対する濃度 PH,/Ar:1%(体積比)) osi84(シラン)           10sc
cm105cアルゴン)            80
secs(2)半導体層の形成 プラズマCVD法により、下記条件に基いて、上記導電
体層上に厚さ1μの導電体層を形成した。
■ 0ガス圧: Q、3Torr 6 RF (13,56MHz)電カニ20WO基板温
度:220℃ 0反応ガスおよび供給量 OPH,と5iHaとSiF4との混合ガス10sec
m105eのSiH4および5(Faに対する濃度PH
s/(SLHa+StF、):IQ +)9鴇(体積比
)、SiH4とSiF4との混合体積比−1=1)OA
r               80secm(3)
金属層の形成 電子ビーム蒸着法により、白金(pt)よりなる厚さ5
00人の金属層を、上記導電体層上に形成した。
(4)熱処理工程 以上の工程(1)乃至(3)を経由して作製された素子
を、10− ”Torr程度の真空中において温度20
0℃で30分間にわたり熱処理した。
以上のようにして得られた本発明に係る薄膜ダイオード
を「薄膜ダイオード4」とする。
この薄膜ダイオード4の半導体層を構成するa−3t:
H(/P)中におけるシリコン原子に対するリン原子の
濃度(P/Si)を、高分解能二次イオン質量分析装置
等により測定したところ、P/5t−5ppmであった
またこの薄膜ダイオード4のしきい値電圧(逆方向)を
既述と同様にして求めたところ、IOVと十分低いもの
であった。
〈実施例5〉 実施例4の半導体層の形成において、PH3と5iHa
と5iFs との混合ガスにおける、PHsのSiH4
および5iFaに対する濃度(P )(s/ (Si 
Ha+5iF4)を1100ppに代えたほかは、実施
例4と同様にして本発明に係る薄膜ダイオードを作製し
た。これを「′glWaダイオード5」とする。
この薄膜グイ、オード5の半導体層を構成するa−3i
 : H(P)中におけるシリコン原子に対するリン原
子の濃度(P/St)を、実施例1と同様にして測定し
たところ、P /St =50pp+*であった。
またこのfiI!ダイオード5のしきい値電圧(逆方向
)を既述と同様にして求めたところ、1.5■と十分低
いものであった。
〈実施例6〉 実施例4の半導体層の形成において、PH3と5iHa
と5iFaとの混合ガスにおける、PHsの5iHaお
よびSiF4に対する濃度(PHツ/ (Si H。
+5tFa)を10009鵠に代えたほかは、実施例4
と同様にして本発明に係る薄膜ダイオードを作製した。
これを「薄膜ダイオード6」とする。
この薄膜ダイオード6の半導体層を構成するa−3i 
: H(P)中におけるシリコン原子に対するリン原子
の濃度(P/Si)を、実施例1と同様にして測定した
ところ、P /Si=500ppmであった。
またこの薄膜ダイオード6のしきい値電圧(逆方向)を
既述と同様にして求めたところ、0.2Vと十分低いも
のであった。
く比較例2〉 実施例4の半導体層の形成において、PHxと5iHa
と5iF−との混合ガスの代わりに、SiHmと5iF
aのみよりなるガスを用いたほかは、実施例4と同様に
して比較用の薄膜ダイオードを作製した。これを「比較
用薄膜ダイオード2」とする。
この比較用薄膜ダイオード2の半導体層を構成するa−
Si;H:F中におけるシリコン原子に対するリン原子
の濃度(P/Si)は、P/S51−0ppである。
またこの比較用薄膜ダイオード2のしきい値電圧(逆方
向)を既述と同様にして求めたところ、20Vと高いも
のであった。
〈実施例7〉 実施例1の半導体層の形成において、反応ガスにさらに
Nt(窒素)ガス1 secm+加えたほかは、実施例
1と同様にして本発明に係る薄膜ダイオードを作製した
。これを「薄膜ダイオード7」とする。
このEl膜ダイオード7の半導体層を構成するa−3i
 : H(P)中におけるシリコン原子に対するリン原
子の1度(P/St)を、実施例1と同様にして測定し
たところ、P /St −5ppmであった。
またこの薄膜ダイオード7のしきい値電圧(逆方向)を
既述と同様にして求めたところ、9.5■と低いもので
あった。
〈実施例8〉 実施例2の半導体層の形成において、反応ガスにさらに
Ntc窒素)ガスI SC,Ca加えたほかは、実施例
2と同様にして本発明に係る薄膜ダイオードを作製した
。これを「薄膜ダイオード8」とする。
この薄膜ダイオード8の半導体層を構成するa−3i:
H(P)中におけるシリコン原子に対するリン原子の濃
度(P/S4)を、実施例1と同様にして測定したとこ
ろ、P/Si=50ppmであった。
またこの薄膜ダイオード8のしきい値電圧(逆方向)を
既述と同様にして求めたところ、1.4vと低いもので
あった。
〈実施例9〉 実施例3の半導体層の形成において、反応ガスにさらに
Ng(窒素)ガス1 secm加えたほかは、実施例3
と同様にして本発明に係る薄膜ダイオードを作製した。
これを「薄膜ダイオード9」とする。
この薄膜ダイオード9の半導体層を構成するa−5i:
H(P)中におけるシリコン原子に対するリン原子の濃
度(P/S+)を、実施例1と同様にして測定したとこ
ろ、P /St =500pp+sであった。
またこの薄膜ダイオード9のしきい値電圧(逆方向)を
既述と同様にして求めたところ、0.15Vと低いもの
であった。
く比較例3〉 実施例7の半導体層の形成において、PH,と5rHa
とN2との混合ガスの代わりに、5IH4とN2のみよ
りなるガスを用いたほかは、実施例7と同様にして比較
用の薄膜ダイオードを作製した。
これを「比較用薄膜ダイオード3」とする。
この比較用薄膜ダイオード3の半導体層を構成するa 
−3i : H中におけるシリコン原子に対するリン原
子の濃度CP/St)は、P /St = Oppmで
ある。
またこの比較用薄膜ダイオード3のしきい値電圧(逆方
向)を既述と同様にして求めたところ、19Vと高いも
のであった。
〈実施例10〉 実施例1金属層の形成において、白金(Pt)の代わり
に、金(Au)を用いたほかは、実施例1と同様にして
本発明に係る薄膜ダイオードを作製した。これを「薄膜
ダイオード10」とする。
この薄膜ダイオード10のしきい値電圧(逆方向)を既
述と同様にして求めたところ、S、OVと低く、実施例
1におけるTii膜ダイオード1の場合よりもさらに低
い方にシフトしていることが確認された。
〈実施例11> 実施例2金属層の形成において、白金(Pt)の代わり
に、金(Au)を用いたほかは、実施例2と同様にして
本発明に係る薄膜ダイオードを作製した。これを「薄膜
ダイオード11」とする。
この薄膜ダイオード11のしきい値電圧(逆方向)を既
述と同様にして求めたところ、1.3Vと低く、実施例
2における薄膜ダイオード2の場合よりもさらに低い方
にシフトしていることが確認された。
〈実施例12〉 実施例3金属層の形成において、白金(Pt)の代わり
に、金(Au)を用いたほかは、実施例3と同様にして
本発明に係る薄膜ダイオードを作製した。これを「薄膜
ダイオード12」とする。
この薄膜ダイオード12のしきい値電圧(逆方向)を既
述と同様にして求めたところ、O,tVと低(、実施例
3における薄膜ダイオード3の場合よりもさらに低い方
にシフトしていることがf!認された。
以上の実施例10乃至12からも理解されるように、シ
ラソトキーバリアを形成する金属層の構成材料を変更す
ることにより、しきい値電圧をある程度調整することが
できる。
〈実施例13〉 m1llダイオードの構成を第2図に示した構成に変更
したほかは、実施例1と同様にして本発明に係る薄膜ダ
イオードを作製した。この薄膜ダイオードのしきい値電
圧(逆方向)を既述と同様にして求めたところ、IOV
であり、実施例1と同様の結果が得られた。
〈実施例14> 薄膜ダイオードの構成を第2図に示した構成に変更した
ほかは、実施例2と同様にして本発明に係る薄膜ダイオ
ードを作製した。この薄膜ダイオードのしきい値電圧(
逆方向)を既述と同様にして求めたところ、1.5vで
あり、実施例2と同様の結果が得られた。
〈実施例15〉 薄膜ダイオードの構成を第2図に示した構成に変更した
ほかは、実施例3と同様にして本発明に係る薄膜ダイオ
ードを作製した。この薄膜ダイオ−ドのしきい値電圧(
逆方向)を既述と同様にして求めたところ、0.2Vで
あり、実施例3と同様の結果が得られた。
【図面の簡単な説明】
第1図は本発明に係る薄膜ダイオードの一例を示す説明
用断面図、第2図は本発明に係る薄膜ダイオードの他の
例を示す説明用断面図、第3図は実施例1乃至3および
比較例1において得られた薄膜ダイオードl乃至3およ
び比較用薄膜ダイオード1の電流電圧特性を示す図であ
る。 1・・・導電体層     2・・・半導体層3・・・
金属層      4・・・基板法 シ想[株]軟 ≧ 手続補正書(自発) 昭和61年8月13日 特許庁長官 黒 1)明 雄 殿 !、事件の表示 特願昭61−152664号 2、発明の名称 薄膜ダイオード 3、補正をする者 事件との関係  特許出願人 住 所  東京都新宿区西新宿1丁目26番2号名 称
  (127)小西六写真工業株式会社4、代理人 5、補正の対象 図面全図 6、補正の内容 願書に最初に添付した図面の浄書・別紙のとおり (内
容に変更なし)

Claims (1)

  1. 【特許請求の範囲】 1)導電体層と、リン原子をシリコン原子に対して5原
    子ppm以上含有してなる水素化アモルファスシリコン
    よりなる半導体層と、当該半導体層との間にショットキ
    ーバリアを形成する金属層とがこの順に積層されてなる
    ことを特徴とする薄膜ダイオード。 2)ショットキーバリアを形成する金属層が、白金より
    なることを特徴とする特許請求の範囲第1項記載の薄膜
    ダイオード。 3)水素化アモルファスシリコンよりなる半導体層が、
    さらに窒素原子またはフッ素原子を含むことを特徴とす
    る特許請求の範囲第1項記載の薄膜ダイオード。
JP61152664A 1986-07-01 1986-07-01 薄膜ダイオ−ド Pending JPS639972A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61152664A JPS639972A (ja) 1986-07-01 1986-07-01 薄膜ダイオ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61152664A JPS639972A (ja) 1986-07-01 1986-07-01 薄膜ダイオ−ド

Publications (1)

Publication Number Publication Date
JPS639972A true JPS639972A (ja) 1988-01-16

Family

ID=15545388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61152664A Pending JPS639972A (ja) 1986-07-01 1986-07-01 薄膜ダイオ−ド

Country Status (1)

Country Link
JP (1) JPS639972A (ja)

Similar Documents

Publication Publication Date Title
US8455869B2 (en) Oxide thin film transistor and method of fabricating the same
US5808315A (en) Thin film transistor having transparent conductive film
CN100505313C (zh) 半导体器件及其制造方法
US5677240A (en) Method for forming a semiconductor device
JP2757207B2 (ja) 液晶表示装置
US20120012839A1 (en) Oxide thin film transistor and method of fabricating the same
JPS62219665A (ja) 超格子薄膜トランジスタ
US10483286B2 (en) Array substrate, liquid crystal display, thin film transistor, and manufacturing method of array substrate
US5543945A (en) Method of driving an LCD employing combining two voltages which change polarity at different times in a frame
JPS639972A (ja) 薄膜ダイオ−ド
JPS60183770A (ja) 薄膜トランジスタ
JPS6193663A (ja) アモルフアスシリコントランジスタ
KR101322314B1 (ko) 산화물 박막 트랜지스터의 제조방법
JPH01243030A (ja) アクティブマトリクス用2端子素子
JPS59193062A (ja) 多結晶シリコン薄膜トランジスタ
TW299502B (ja)
JP2505662B2 (ja) 薄膜トランジスタの製造方法
JPH01243031A (ja) アクティブマトリクス用2端子素子
JPH0279025A (ja) アクティブマトリクス用2端子素子およびその製造方法
JPH05129331A (ja) 薄膜トランジスタおよびその製造方法
JPH01309379A (ja) 薄膜半導体素子
JPH03257829A (ja) 透明絶縁層の製造方法並びに表示装置の製造方法
JPH02244676A (ja) 薄膜トランジスタ
JPS6373290A (ja) アクテイブマトリクス用素子
JPS63249888A (ja) アクテイブマトリクス用素子