JP3482073B2 - 薄膜トランジスタアレイの製造方法 - Google Patents
薄膜トランジスタアレイの製造方法Info
- Publication number
- JP3482073B2 JP3482073B2 JP17119796A JP17119796A JP3482073B2 JP 3482073 B2 JP3482073 B2 JP 3482073B2 JP 17119796 A JP17119796 A JP 17119796A JP 17119796 A JP17119796 A JP 17119796A JP 3482073 B2 JP3482073 B2 JP 3482073B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- metal silicide
- forming
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、一対のソース／
ドレイン電極上に選択的にオーミックコンタクト層が形
成され、特にソース／ドレイン電極が透明導電性薄膜に
より形成されて、何れか一方が画素電極を兼ねるような
薄膜トランジスタアレイの製造方法に関するものであ
る。
ドレイン電極上に選択的にオーミックコンタクト層が形
成され、特にソース／ドレイン電極が透明導電性薄膜に
より形成されて、何れか一方が画素電極を兼ねるような
薄膜トランジスタアレイの製造方法に関するものであ
る。
【０００２】
【従来の技術】ガラス、窒化シリコン等よりなる絶縁性
の基板上に、金属或いは酸化物導電膜よりなる配線、或
いは電極上にのみ選択的にシリコン膜を成長させる技術
が次の文献に報告されている。 1 G. N. Parsons, Appl. Phys. Lett. 59 (1991) p.2
546 2 G. N. Parsons, IEEE Electron Device Lett. vol.
13 (1992) p.80 3 Y. Takizawa, et al., AM-LCD 94 (1994) p.172 これらの文献では、Ｈ2 ガスプラズマ中にＳｉＨ4 ガス
とＰＨ3 ガスを同時に導入してｎ+ 型シリコン薄膜を堆
積するプロセスとＨ2 ガスプラズマのみでシリコンをエ
ッチングするプロセスを交互に繰り返すことで、導電性
の配線、或いは電極上にのみ選択的に低抵抗のｎ+ 型微
結晶シリコン薄膜を形成できることが示されている。こ
の技術を応用した従来技術の一例として、液晶表示装置
に用いる薄膜トランジスタアレイ（以後ＴＦＴアレイと
略す）とその製造方法について、図８〜図１２を用いて
説明する。
の基板上に、金属或いは酸化物導電膜よりなる配線、或
いは電極上にのみ選択的にシリコン膜を成長させる技術
が次の文献に報告されている。 1 G. N. Parsons, Appl. Phys. Lett. 59 (1991) p.2
546 2 G. N. Parsons, IEEE Electron Device Lett. vol.
13 (1992) p.80 3 Y. Takizawa, et al., AM-LCD 94 (1994) p.172 これらの文献では、Ｈ2 ガスプラズマ中にＳｉＨ4 ガス
とＰＨ3 ガスを同時に導入してｎ+ 型シリコン薄膜を堆
積するプロセスとＨ2 ガスプラズマのみでシリコンをエ
ッチングするプロセスを交互に繰り返すことで、導電性
の配線、或いは電極上にのみ選択的に低抵抗のｎ+ 型微
結晶シリコン薄膜を形成できることが示されている。こ
の技術を応用した従来技術の一例として、液晶表示装置
に用いる薄膜トランジスタアレイ（以後ＴＦＴアレイと
略す）とその製造方法について、図８〜図１２を用いて
説明する。
【０００３】透光性基板上に所定のパターンの遮光膜３
１を形成し、全面にＳｉＯx 膜よりなる層間絶縁膜３２
を成膜（図８）した後、スズ添加酸化インジウム（以後
ＩＴＯと略す）膜３３を成膜し、所定のパターンの走査
配線ＳＢ、ＴＦＴのソース及びドレイン電極Ｓ及びＤ、
及び画素電極ＰＩを形成する（図９）。次いでプラズマ
ＣＶＤ装置を用い、前述のｎ+ 型微結晶シリコン薄膜を
形成する方法で、ＩＴＯ膜３３よりなる前記走査配線Ｓ
Ｂ、ＴＦＴのソース／ドレイン電極Ｓ、Ｄ、及び画素電
極ＰＩ上にのみ選択的にオーミックコンタクト層３４を
形成し（図１０）、続けて半導体層３５、及びゲート絶
縁膜３６を全面に成膜する。更に導電膜３７を成膜した
後、所定のパターンのフォトレジスト３８を形成し（図
１１）、このフォトレジスト３８をマスクとして導電膜
３７をエッチング除去してゲート電極Ｇ及び信号配線Ｇ
Ｂを形成し、更に続けて画素電極ＰＩ上のゲート絶縁膜
３６、及び半導体層３５をエッチング除去し、フォトレ
ジスト３８を除去してＴＦＴアレイが完成する（図１
２）。この様なＴＦＴアレイプロセスを用いることによ
り、従来に比べてフォトマスクの枚数を大幅に低減する
ことができ、低コスト化と生産性の向上を図ることがで
きる。
１を形成し、全面にＳｉＯx 膜よりなる層間絶縁膜３２
を成膜（図８）した後、スズ添加酸化インジウム（以後
ＩＴＯと略す）膜３３を成膜し、所定のパターンの走査
配線ＳＢ、ＴＦＴのソース及びドレイン電極Ｓ及びＤ、
及び画素電極ＰＩを形成する（図９）。次いでプラズマ
ＣＶＤ装置を用い、前述のｎ+ 型微結晶シリコン薄膜を
形成する方法で、ＩＴＯ膜３３よりなる前記走査配線Ｓ
Ｂ、ＴＦＴのソース／ドレイン電極Ｓ、Ｄ、及び画素電
極ＰＩ上にのみ選択的にオーミックコンタクト層３４を
形成し（図１０）、続けて半導体層３５、及びゲート絶
縁膜３６を全面に成膜する。更に導電膜３７を成膜した
後、所定のパターンのフォトレジスト３８を形成し（図
１１）、このフォトレジスト３８をマスクとして導電膜
３７をエッチング除去してゲート電極Ｇ及び信号配線Ｇ
Ｂを形成し、更に続けて画素電極ＰＩ上のゲート絶縁膜
３６、及び半導体層３５をエッチング除去し、フォトレ
ジスト３８を除去してＴＦＴアレイが完成する（図１
２）。この様なＴＦＴアレイプロセスを用いることによ
り、従来に比べてフォトマスクの枚数を大幅に低減する
ことができ、低コスト化と生産性の向上を図ることがで
きる。
【０００４】次にシリコン薄膜を所定の配線、若しくは
電極上にのみ選択的に形成する方法について詳しく説明
する。ＳｉＨ4 等の反応性ガスを用いたプラズマＣＶＤ
法でシリコン薄膜が成長する場合、先ず成膜表面に核と
なるシリコン微粒子が発生し、この成長核を中心として
シリコン薄膜が形成される。この時、成長核の発生する
時間は下地基板表面を構成する材料、表面状態、或いは
パターン等によって異なるが、特に表面を構成する材料
に強く依存する。そこで、シリコン薄膜を形成しようと
する配線或いは電極等と下地膜材料を適当に選択すれ
ば、特定の材料表面にのみ選択的にシリコンが成長す
る。一般的にこの選択的に成長する時間は非常に短か
く、実際のプロセスでは、選択面よりは薄いものの、非
選択面にもシリコンが成長してしまう。そこで、プラズ
マ放電を止めずにＨ2 ガス等のエッチング性ガスを導入
することで、非選択面に僅かに成長したシリコンのみエ
ッチング除去する。この時選択面に成長したシリコン薄
膜も同時にエッチングされるが、上述のように非選択面
よりも厚く堆積しているため、選択面のみシリコン薄膜
が残ることになる。この様に、シリコンの成長と非選択
面のエッチングを一定の時間サイクルで交互に繰り返す
ことで、結果的に選択面にのみシリコン薄膜を形成する
ことができる。
電極上にのみ選択的に形成する方法について詳しく説明
する。ＳｉＨ4 等の反応性ガスを用いたプラズマＣＶＤ
法でシリコン薄膜が成長する場合、先ず成膜表面に核と
なるシリコン微粒子が発生し、この成長核を中心として
シリコン薄膜が形成される。この時、成長核の発生する
時間は下地基板表面を構成する材料、表面状態、或いは
パターン等によって異なるが、特に表面を構成する材料
に強く依存する。そこで、シリコン薄膜を形成しようと
する配線或いは電極等と下地膜材料を適当に選択すれ
ば、特定の材料表面にのみ選択的にシリコンが成長す
る。一般的にこの選択的に成長する時間は非常に短か
く、実際のプロセスでは、選択面よりは薄いものの、非
選択面にもシリコンが成長してしまう。そこで、プラズ
マ放電を止めずにＨ2 ガス等のエッチング性ガスを導入
することで、非選択面に僅かに成長したシリコンのみエ
ッチング除去する。この時選択面に成長したシリコン薄
膜も同時にエッチングされるが、上述のように非選択面
よりも厚く堆積しているため、選択面のみシリコン薄膜
が残ることになる。この様に、シリコンの成長と非選択
面のエッチングを一定の時間サイクルで交互に繰り返す
ことで、結果的に選択面にのみシリコン薄膜を形成する
ことができる。
【０００５】
【発明が解決しようとする課題】上記従来技術では、シ
リコン薄膜を特定の電極上にのみ選択的に形成する際、
電極としてＩＴＯ膜の様な酸化物の透明導電膜を用いて
いる。これは、特に液晶表示装置の様な半導体素子で
は、画素電極として透光性の電極が必要であることに因
る。しかしながら、上述のようにＩＴＯ膜上にＨ2 ガス
が含まれるような反応性プラズマを用いて成膜を行う
と、ＩＴＯ膜がＨ2 プラズマによって還元されて透過率
が低下（黒化）したり、オーミックコンタクトが高抵抗
化するといった問題や、ＩＴＯ膜上で直径数μｍに至る
シリコンの異常成長粒が発生するといった問題があっ
た。上述のように、ＩＴＯ膜がＴＦＴのソース／ドレイ
ン電極と画素電極を兼ねるような素子構造では、ＩＴＯ
膜の透過率の低下は画面輝度やコントラストの低下、或
いは消費電力の上昇につながる。また配線上のシリコン
の異常成長粒は、信号配線と走査配線とのクロスショー
トや構成膜の剥離等を引き起こし、製造歩留まりが著し
く低下するといった問題があった。
リコン薄膜を特定の電極上にのみ選択的に形成する際、
電極としてＩＴＯ膜の様な酸化物の透明導電膜を用いて
いる。これは、特に液晶表示装置の様な半導体素子で
は、画素電極として透光性の電極が必要であることに因
る。しかしながら、上述のようにＩＴＯ膜上にＨ2 ガス
が含まれるような反応性プラズマを用いて成膜を行う
と、ＩＴＯ膜がＨ2 プラズマによって還元されて透過率
が低下（黒化）したり、オーミックコンタクトが高抵抗
化するといった問題や、ＩＴＯ膜上で直径数μｍに至る
シリコンの異常成長粒が発生するといった問題があっ
た。上述のように、ＩＴＯ膜がＴＦＴのソース／ドレイ
ン電極と画素電極を兼ねるような素子構造では、ＩＴＯ
膜の透過率の低下は画面輝度やコントラストの低下、或
いは消費電力の上昇につながる。また配線上のシリコン
の異常成長粒は、信号配線と走査配線とのクロスショー
トや構成膜の剥離等を引き起こし、製造歩留まりが著し
く低下するといった問題があった。
【０００６】したがって、この発明の目的は、例えば上
述のＴＦＴアレイのように、ＩＴＯなどの酸化物の透明
導電膜を配線、或いは電極に用いた構造の半導体装置に
おいて、オーミックコンタクト部形成時の歩留まりや信
頼性の向上を実現することにあり、また透明導電膜をＴ
ＦＴのソース／ドレイン電極や画素電極に用いるような
液晶表示装置のＴＦＴアレイにおいて、その表示性能を
劣化させずに低コスト化と生産性の向上を実現すること
である。
述のＴＦＴアレイのように、ＩＴＯなどの酸化物の透明
導電膜を配線、或いは電極に用いた構造の半導体装置に
おいて、オーミックコンタクト部形成時の歩留まりや信
頼性の向上を実現することにあり、また透明導電膜をＴ
ＦＴのソース／ドレイン電極や画素電極に用いるような
液晶表示装置のＴＦＴアレイにおいて、その表示性能を
劣化させずに低コスト化と生産性の向上を実現すること
である。
【０００７】
【０００８】
【０００９】
【課題を解決するための手段】
請求項１記載の薄膜トラ
ンジスタアレイの製造方法は、透光性基板上に透光性の
絶縁性薄膜を形成し、絶縁性薄膜上に透明導電性薄膜と
金属珪化物薄膜とを連続的に形成し、透明導電性薄膜と
少なくともその表面に形成された金属珪化物薄膜との積
層膜よりなる一対のソース／ドレイン電極を形成し、金
属珪化物薄膜上にのみ選択的にオーミックコンタクト層
を形成し、半導体層、ゲート絶縁膜およびゲート電極を
形成することを特徴とするものである。
ンジスタアレイの製造方法は、透光性基板上に透光性の
絶縁性薄膜を形成し、絶縁性薄膜上に透明導電性薄膜と
金属珪化物薄膜とを連続的に形成し、透明導電性薄膜と
少なくともその表面に形成された金属珪化物薄膜との積
層膜よりなる一対のソース／ドレイン電極を形成し、金
属珪化物薄膜上にのみ選択的にオーミックコンタクト層
を形成し、半導体層、ゲート絶縁膜およびゲート電極を
形成することを特徴とするものである。
【００１０】 このように、絶縁性薄膜上に透明導電性
薄膜と金属珪化物薄膜とを連続的に形成し、透明導電性
薄膜と少なくともその表面に形成された金属珪化物薄膜
との積層膜よりなる一対のソース／ドレイン電極を形成
し、金属珪化物薄膜上にのみ選択的にオーミックコンタ
クト層を形成するので、ＳｉＨ４とＨ２ガスを含むよう
な反応性プラズマ中でオーミックコンタクト層を形成し
ても、透明導電性薄膜が表面に露出していないため、透
明導電性薄膜が黒化したり、シリコンの異常成長粒が生
じたりといった問題を防止することができる。このた
め、信頼性の高いオーミックコンタクトを実現すること
ができる。さらに、表面が金属珪化物薄膜で構成されて
いるので、オーミックコンタクト層を形成する際に、表
面に存在しているシリコンの結合手が初期の結晶核の発
生速度を高める効果もある。
薄膜と金属珪化物薄膜とを連続的に形成し、透明導電性
薄膜と少なくともその表面に形成された金属珪化物薄膜
との積層膜よりなる一対のソース／ドレイン電極を形成
し、金属珪化物薄膜上にのみ選択的にオーミックコンタ
クト層を形成するので、ＳｉＨ４とＨ２ガスを含むよう
な反応性プラズマ中でオーミックコンタクト層を形成し
ても、透明導電性薄膜が表面に露出していないため、透
明導電性薄膜が黒化したり、シリコンの異常成長粒が生
じたりといった問題を防止することができる。このた
め、信頼性の高いオーミックコンタクトを実現すること
ができる。さらに、表面が金属珪化物薄膜で構成されて
いるので、オーミックコンタクト層を形成する際に、表
面に存在しているシリコンの結合手が初期の結晶核の発
生速度を高める効果もある。
【００１１】 請求項２記載の薄膜トランジスタアレイ
の製造方法は、請求項１において、金属珪化物薄膜を形
成する際の基板温度が１８０℃以上３５０℃以下であ
り、オーミックコンタクト層を形成する際の基板温度が
１８０℃以上３５０℃以下であり、かつオーミックコン
タクト層を形成する際の基板温度を、金属珪化物薄膜を
形成する際の基板温度と等しいか若しくは低くする。
の製造方法は、請求項１において、金属珪化物薄膜を形
成する際の基板温度が１８０℃以上３５０℃以下であ
り、オーミックコンタクト層を形成する際の基板温度が
１８０℃以上３５０℃以下であり、かつオーミックコン
タクト層を形成する際の基板温度を、金属珪化物薄膜を
形成する際の基板温度と等しいか若しくは低くする。
【００１２】オーミックコンタクト層は堆積とエッチン
グを繰り返して薄膜を堆積していくために非常に緻密な
膜となっており、条件によっては非常に応力の高い膜と
なってしまい、金属珪化物薄膜と下層の透明導電性薄膜
との間で剥離が生じる場合があるが、１８０℃以上３５
０℃以下の範囲でオーミックコンタクト層を形成する際
の基板温度を、金属珪化物薄膜を形成する際の基板温度
と等しいか若しくは低くすることにより、剥離が生じず
良好なオーミックコンタクト層を実現できる。
グを繰り返して薄膜を堆積していくために非常に緻密な
膜となっており、条件によっては非常に応力の高い膜と
なってしまい、金属珪化物薄膜と下層の透明導電性薄膜
との間で剥離が生じる場合があるが、１８０℃以上３５
０℃以下の範囲でオーミックコンタクト層を形成する際
の基板温度を、金属珪化物薄膜を形成する際の基板温度
と等しいか若しくは低くすることにより、剥離が生じず
良好なオーミックコンタクト層を実現できる。
【００１３】 請求項３記載の薄膜トランジスタアレイ
の製造方法は、請求項１または２において、透光性基板
の表面に形成された透光性の絶縁性薄膜が、シリコンを
主成分とする酸化物の薄膜である。透光性基板の表面に
形成された透光性の絶縁性薄膜が、シリコンを主成分と
する酸化物の薄膜である場合に、ソース／ドレイン電極
の表面に形成された金属珪化物薄膜にのみ選択的にシリ
コンを成長させることが可能である。
の製造方法は、請求項１または２において、透光性基板
の表面に形成された透光性の絶縁性薄膜が、シリコンを
主成分とする酸化物の薄膜である。透光性基板の表面に
形成された透光性の絶縁性薄膜が、シリコンを主成分と
する酸化物の薄膜である場合に、ソース／ドレイン電極
の表面に形成された金属珪化物薄膜にのみ選択的にシリ
コンを成長させることが可能である。
【００１４】 請求項４記載の薄膜トランジスタアレイ
の製造方法は、請求項１または２において、金属珪化物
薄膜を構成する金属元素がモリブデン、チタン、クロ
ム、タングステンの何れかである。このように、金属珪
化物薄膜を構成する金属元素をモリブデン、チタン、ク
ロム、タングステンの何れかとすることにより、信頼性
の高いオーミックコンタクト層を実現することができ
る。
の製造方法は、請求項１または２において、金属珪化物
薄膜を構成する金属元素がモリブデン、チタン、クロ
ム、タングステンの何れかである。このように、金属珪
化物薄膜を構成する金属元素をモリブデン、チタン、ク
ロム、タングステンの何れかとすることにより、信頼性
の高いオーミックコンタクト層を実現することができ
る。
【００１５】 請求項５記載の薄膜トランジスタアレイ
の製造方法は、請求項１または２において、透明導電性
薄膜が、スズ酸化物薄膜、スズ添加インジウム酸化物薄
膜、酸化亜鉛薄膜の何れかである。このように、透明導
電性薄膜を、スズ酸化物薄膜、スズ添加インジウム酸化
物薄膜、酸化亜鉛薄膜の何れかとすることにより、透光
性の電極を得ることができ、特に液晶表示装置のような
半導体素子において透明導電性薄膜が画素電極を兼ねる
場合に有効である。
の製造方法は、請求項１または２において、透明導電性
薄膜が、スズ酸化物薄膜、スズ添加インジウム酸化物薄
膜、酸化亜鉛薄膜の何れかである。このように、透明導
電性薄膜を、スズ酸化物薄膜、スズ添加インジウム酸化
物薄膜、酸化亜鉛薄膜の何れかとすることにより、透光
性の電極を得ることができ、特に液晶表示装置のような
半導体素子において透明導電性薄膜が画素電極を兼ねる
場合に有効である。
【００１６】
【発明の実施の形態】この発明の実施の形態の薄膜トラ
ンジスタアレイおよびその製造方法を図１ないし図７に
基づいて説明する。図１はこの発明の製造方法により製
造された薄膜トランジスタアレイの断面図を示す。この
薄膜トランジスタアレイは、表面を透光性の絶縁性薄膜
２で覆われた透光性基板１０上に、走査配線ＳＢ、信号
配線ＧＢ、薄膜トランジスタ（ＴＦＴ）および画素電極
ＰＩが形成され、薄膜トランジスタを形成する一対のソ
ース／ドレイン電極Ｓ，Ｄの何れか一方、この場合ドレ
イン電極Ｄが画素電極ＰＩを兼ねている。また、一対の
ソース／ドレイン電極Ｓ，Ｄが共に、透明導電性薄膜３
と少なくともその表面に形成された金属珪化物薄膜４と
の積層構造であり、かつ金属珪化物薄膜４上にのみ選択
的にオーミックコンタクト層５が形成されている。６は
半導体層、７はゲート絶縁膜、Ｇはゲート電極である。
ンジスタアレイおよびその製造方法を図１ないし図７に
基づいて説明する。図１はこの発明の製造方法により製
造された薄膜トランジスタアレイの断面図を示す。この
薄膜トランジスタアレイは、表面を透光性の絶縁性薄膜
２で覆われた透光性基板１０上に、走査配線ＳＢ、信号
配線ＧＢ、薄膜トランジスタ（ＴＦＴ）および画素電極
ＰＩが形成され、薄膜トランジスタを形成する一対のソ
ース／ドレイン電極Ｓ，Ｄの何れか一方、この場合ドレ
イン電極Ｄが画素電極ＰＩを兼ねている。また、一対の
ソース／ドレイン電極Ｓ，Ｄが共に、透明導電性薄膜３
と少なくともその表面に形成された金属珪化物薄膜４と
の積層構造であり、かつ金属珪化物薄膜４上にのみ選択
的にオーミックコンタクト層５が形成されている。６は
半導体層、７はゲート絶縁膜、Ｇはゲート電極である。
【００１７】つぎに、この薄膜トランジスタアレイの製
造方法について説明する。透光性基板１０上に所定のパ
ターンの遮光膜１を形成し、全面にＳｉＯx 膜よりなる
層間絶縁膜（絶縁性薄膜）２を成膜する（図２）。全面
にＩＴＯ膜（透明導電性薄膜）３を成膜し、続けてスパ
ッタリング装置を用い、所定の基板温度Ｔ1 で珪化モリ
ブデン（ＭｏＳｉx ）膜（金属珪化物薄膜）４を成膜し
（図３）、所定のパターンの走査配線ＳＢ、ＴＦＴのソ
ース及びドレイン電極Ｓ及びＤ、及び画素電極ＰＩを形
成する（図４）。
造方法について説明する。透光性基板１０上に所定のパ
ターンの遮光膜１を形成し、全面にＳｉＯx 膜よりなる
層間絶縁膜（絶縁性薄膜）２を成膜する（図２）。全面
にＩＴＯ膜（透明導電性薄膜）３を成膜し、続けてスパ
ッタリング装置を用い、所定の基板温度Ｔ1 で珪化モリ
ブデン（ＭｏＳｉx ）膜（金属珪化物薄膜）４を成膜し
（図３）、所定のパターンの走査配線ＳＢ、ＴＦＴのソ
ース及びドレイン電極Ｓ及びＤ、及び画素電極ＰＩを形
成する（図４）。
【００１８】次にプラズマＣＶＤ装置を用い、所定の基
板温度Ｔ2 に加熱後、先ずＨ2 ガスを導入してプラズマ
放電し、基板表面をＨ2 ガスプラズマにより清浄化す
る。続いてプラズマ放電を維持したままの状態で、Ｈ2
ガス中にＳｉＨ4 及びＰＨ3 ガスを供給し所定の時間シ
リコン薄膜を堆積した後、ＳｉＨ4 及びＰＨ3 ガスの供
給を止めてＨ2 ガスプラズマのみで所定の時間、基板表
面のエッチングを行う。このシリコン薄膜の堆積とエッ
チングを所定の回数繰り返すことで、走査配線ＳＢ、Ｔ
ＦＴのソース及びドレイン電極Ｓ及びＤ、及び画素電極
ＰＩ上にのみ所望の厚さのｎ+ 型微結晶シリコン薄膜よ
りなるオーミックコンタクト層５が形成される（図
５）。
板温度Ｔ2 に加熱後、先ずＨ2 ガスを導入してプラズマ
放電し、基板表面をＨ2 ガスプラズマにより清浄化す
る。続いてプラズマ放電を維持したままの状態で、Ｈ2
ガス中にＳｉＨ4 及びＰＨ3 ガスを供給し所定の時間シ
リコン薄膜を堆積した後、ＳｉＨ4 及びＰＨ3 ガスの供
給を止めてＨ2 ガスプラズマのみで所定の時間、基板表
面のエッチングを行う。このシリコン薄膜の堆積とエッ
チングを所定の回数繰り返すことで、走査配線ＳＢ、Ｔ
ＦＴのソース及びドレイン電極Ｓ及びＤ、及び画素電極
ＰＩ上にのみ所望の厚さのｎ+ 型微結晶シリコン薄膜よ
りなるオーミックコンタクト層５が形成される（図
５）。
【００１９】一旦放電を止め、真空を破らずに異なる成
膜室に基板を移動し、再度プラズマＣＶＤ法を用いて、
基板全面にイントリンシックａ−Ｓｉ半導体層６、及び
ＳｉＮx 膜よりなるゲート絶縁膜７を成膜する。更に導
電膜８を成膜した後、所定のパターンのフォトレジスト
９を形成し（図６）、このフォトレジスト９をマスクと
して導電膜８をエッチング除去してゲート電極Ｇ及び信
号配線ＧＢを形成し、更に続けて画素電極ＰＩ上のゲー
ト絶縁膜７、半導体層６、及びＭｏＳｉx 膜４をエッチ
ング除去し、フォトレジスト９を除去してＴＦＴアレイ
が完成する（図１）。
膜室に基板を移動し、再度プラズマＣＶＤ法を用いて、
基板全面にイントリンシックａ−Ｓｉ半導体層６、及び
ＳｉＮx 膜よりなるゲート絶縁膜７を成膜する。更に導
電膜８を成膜した後、所定のパターンのフォトレジスト
９を形成し（図６）、このフォトレジスト９をマスクと
して導電膜８をエッチング除去してゲート電極Ｇ及び信
号配線ＧＢを形成し、更に続けて画素電極ＰＩ上のゲー
ト絶縁膜７、半導体層６、及びＭｏＳｉx 膜４をエッチ
ング除去し、フォトレジスト９を除去してＴＦＴアレイ
が完成する（図１）。
【００２０】上述のプロセスにおいて、ＭｏＳｉx 膜４
を成膜する際の基板温度Ｔ1 と、ｎ + 型微結晶シリコン
薄膜（オーミックコンタクト層）５を選択的に成膜する
際の基板温度Ｔ2 について以下に説明する。上述の選択
的に形成されたｎ+ 型微結晶シリコン薄膜５は比抵抗が
非常に低く、また放電プラズマ中のＨ2 濃度が非常に高
いので基板表面のクリーニング効果も高く、非常に良好
なオーミックコンタクトが実現される。一方、堆積とエ
ッチングを繰り返して薄膜を堆積していくために非常に
緻密な膜となっており、条件によっては非常に応力の高
い膜となってしまい、ｎ+ 型微結晶シリコン薄膜５の堆
積後にＭｏＳｉx 膜４と下層のＩＴＯ膜３との間で剥離
が生じる場合がある。そこで、ＭｏＳｉx 膜４を成膜す
る際の基板温度Ｔ1 と、ｎ+ 型微結晶シリコン薄膜５を
選択的に成膜する際の基板温度Ｔ2 について詳細に検討
したところ、図２に示すような事実を見いだすことがで
きた。図７において、縦軸はｎ+ 型微結晶シリコン薄膜
５を形成する際の基板温度（ｎ+ 層成膜温度）Ｔ２、横
軸はＭｏＳｉx 膜４を形成する際の基板温度（ＭｏＳｉ
成膜温度）Ｔ１である。図中の×は膜浮き発生を示し、
○は膜浮き無しを示している。その結果、ｎ+ 型微結晶
シリコン薄膜５を選択的に成膜する際の基板温度Ｔ2
を、ＭｏＳｉx 膜４を成膜する際の基板温度Ｔ1 と同じ
か低くすることで、剥離が生じずに良好なオーミックコ
ンタクトを実現できることが明らかとなった。
を成膜する際の基板温度Ｔ1 と、ｎ + 型微結晶シリコン
薄膜（オーミックコンタクト層）５を選択的に成膜する
際の基板温度Ｔ2 について以下に説明する。上述の選択
的に形成されたｎ+ 型微結晶シリコン薄膜５は比抵抗が
非常に低く、また放電プラズマ中のＨ2 濃度が非常に高
いので基板表面のクリーニング効果も高く、非常に良好
なオーミックコンタクトが実現される。一方、堆積とエ
ッチングを繰り返して薄膜を堆積していくために非常に
緻密な膜となっており、条件によっては非常に応力の高
い膜となってしまい、ｎ+ 型微結晶シリコン薄膜５の堆
積後にＭｏＳｉx 膜４と下層のＩＴＯ膜３との間で剥離
が生じる場合がある。そこで、ＭｏＳｉx 膜４を成膜す
る際の基板温度Ｔ1 と、ｎ+ 型微結晶シリコン薄膜５を
選択的に成膜する際の基板温度Ｔ2 について詳細に検討
したところ、図２に示すような事実を見いだすことがで
きた。図７において、縦軸はｎ+ 型微結晶シリコン薄膜
５を形成する際の基板温度（ｎ+ 層成膜温度）Ｔ２、横
軸はＭｏＳｉx 膜４を形成する際の基板温度（ＭｏＳｉ
成膜温度）Ｔ１である。図中の×は膜浮き発生を示し、
○は膜浮き無しを示している。その結果、ｎ+ 型微結晶
シリコン薄膜５を選択的に成膜する際の基板温度Ｔ2
を、ＭｏＳｉx 膜４を成膜する際の基板温度Ｔ1 と同じ
か低くすることで、剥離が生じずに良好なオーミックコ
ンタクトを実現できることが明らかとなった。
【００２１】応力を制御するためには、金属珪化物薄膜
４の組成比制御も有効である。この実施の形態のＭｏＳ
ｉx 膜４であれば、Ｍｏに対するＳｉの組成比x は、２
〜３が適している。この様なＴＦＴアレイプロセスを用
いることにより、従来に比べてフォトマスクの枚数を大
幅に低減することができ、低コスト化と生産性の向上を
図ることができる。
４の組成比制御も有効である。この実施の形態のＭｏＳ
ｉx 膜４であれば、Ｍｏに対するＳｉの組成比x は、２
〜３が適している。この様なＴＦＴアレイプロセスを用
いることにより、従来に比べてフォトマスクの枚数を大
幅に低減することができ、低コスト化と生産性の向上を
図ることができる。
【００２２】この実施の形態では、透明導電性薄膜３と
少なくともその表面に形成された金属珪化物薄膜４との
積層膜よりなる一対のソース／ドレイン電極Ｓ，Ｄを形
成し、金属珪化物薄膜４上にのみ選択的にオーミックコ
ンタクト層５を形成するので、ＳｉＨ4 とＨ2 ガスを含
むような反応性プラズマ中でオーミックコンタクト層５
を形成しても、透明導電性薄膜３が表面に露出していな
いため、透明導電性薄膜３が黒化したり、シリコンの異
常成長粒が生じたりといった問題を防止することができ
る。このため、透明導電性薄膜３の品質劣化を引き起こ
すことなく、透明導電性薄膜３を有する配線もしくは電
極上にのみ、信頼性の高い低抵抗のオーミックコンタク
ト層５が形成される。さらに、表面が金属珪化物薄膜４
で構成されているので、オーミックコンタクト層５を形
成する際に、表面に存在しているシリコンの結合手が初
期の結晶核の発生速度を高める効果もある。また、金属
珪化物薄膜４はｎ+ 型微結晶シリコン薄膜５と同一エッ
チング条件で除去できるため、プロセス工数が増加する
ことのない効果を有する。
少なくともその表面に形成された金属珪化物薄膜４との
積層膜よりなる一対のソース／ドレイン電極Ｓ，Ｄを形
成し、金属珪化物薄膜４上にのみ選択的にオーミックコ
ンタクト層５を形成するので、ＳｉＨ4 とＨ2 ガスを含
むような反応性プラズマ中でオーミックコンタクト層５
を形成しても、透明導電性薄膜３が表面に露出していな
いため、透明導電性薄膜３が黒化したり、シリコンの異
常成長粒が生じたりといった問題を防止することができ
る。このため、透明導電性薄膜３の品質劣化を引き起こ
すことなく、透明導電性薄膜３を有する配線もしくは電
極上にのみ、信頼性の高い低抵抗のオーミックコンタク
ト層５が形成される。さらに、表面が金属珪化物薄膜４
で構成されているので、オーミックコンタクト層５を形
成する際に、表面に存在しているシリコンの結合手が初
期の結晶核の発生速度を高める効果もある。また、金属
珪化物薄膜４はｎ+ 型微結晶シリコン薄膜５と同一エッ
チング条件で除去できるため、プロセス工数が増加する
ことのない効果を有する。
【００２３】また、ｎ+ 型微結晶シリコン薄膜を選択的
に成膜する表面の材料としてＭｏＳｉx を用いたが、Ｔ
ｉＳｉx やＣｒＳｉx 、ＷＳｉx 等の金属珪化物薄膜で
も上述のような信頼性の高いオーミックコンタクトを実
現することができる。また、上記金属珪化物薄膜４の厚
さは特に規定しないが、素子構成、プロセスマージン等
を考慮すれば１０〜５０ｎｍ程度が適している。
に成膜する表面の材料としてＭｏＳｉx を用いたが、Ｔ
ｉＳｉx やＣｒＳｉx 、ＷＳｉx 等の金属珪化物薄膜で
も上述のような信頼性の高いオーミックコンタクトを実
現することができる。また、上記金属珪化物薄膜４の厚
さは特に規定しないが、素子構成、プロセスマージン等
を考慮すれば１０〜５０ｎｍ程度が適している。
【００２４】また、ｎ+ 型微結晶シリコン薄膜５を選択
的に成膜する際に用いる堆積用のガスとしてＳｉＨ4 を
用いたが、堆積用ガスとしてＳｉ2 Ｈ6 、ＳｉＨ2 Ｃｌ
2 等のシリコンを含む反応性ガスを用いることができ
る。また、この実施の形態では、オーミックコンタクト
層５が形成される素子として液晶表示装置等に用いられ
る薄膜トランジスタアレイについて説明したが、この発
明の主たる要件は、透明導電性薄膜３と少なくともその
表面に形成された金属珪化物薄膜４との積層構造よりな
る配線、若しくは電極上にのみオーミックコンタクト層
を選択的に形成した素子構造、及びその製造方法にある
ことは明らかである。従って、この様な素子構成を有す
る半導体素子であれば、この発明の要件を満たすことが
できることは言うまでもない。
的に成膜する際に用いる堆積用のガスとしてＳｉＨ4 を
用いたが、堆積用ガスとしてＳｉ2 Ｈ6 、ＳｉＨ2 Ｃｌ
2 等のシリコンを含む反応性ガスを用いることができ
る。また、この実施の形態では、オーミックコンタクト
層５が形成される素子として液晶表示装置等に用いられ
る薄膜トランジスタアレイについて説明したが、この発
明の主たる要件は、透明導電性薄膜３と少なくともその
表面に形成された金属珪化物薄膜４との積層構造よりな
る配線、若しくは電極上にのみオーミックコンタクト層
を選択的に形成した素子構造、及びその製造方法にある
ことは明らかである。従って、この様な素子構成を有す
る半導体素子であれば、この発明の要件を満たすことが
できることは言うまでもない。
【００２５】
【００２６】
【発明の効果】
この発明の請求項１記載の薄膜トランジ
スタアレイの製造方法によれば、絶縁性薄膜上に透明導
電性薄膜と金属珪化物薄膜とを連続的に形成し、透明導
電性薄膜と少なくともその表面に形成された金属珪化物
薄膜との積層膜よりなる一対のソース／ドレイン電極を
形成し、金属珪化物薄膜上にのみ選択的にオーミックコ
ンタクト層を形成するので、ＳｉＨ４とＨ２ガスを含む
ような反応性プラズマ中でオーミックコンタクト層を形
成しても、透明導電性薄膜が表面に露出していないた
め、透明導電性薄膜が黒化したり、シリコンの異常成長
粒が生じたりといった問題を防止することができる。こ
のため、信頼性の高いオーミックコンタクトを実現する
ことができる。さらに、表面が金属珪化物薄膜で構成さ
れているので、オーミックコンタクト層を形成する際
に、表面に存在しているシリコンの結合手が初期の結晶
核の発生速度を高める効果もある。
スタアレイの製造方法によれば、絶縁性薄膜上に透明導
電性薄膜と金属珪化物薄膜とを連続的に形成し、透明導
電性薄膜と少なくともその表面に形成された金属珪化物
薄膜との積層膜よりなる一対のソース／ドレイン電極を
形成し、金属珪化物薄膜上にのみ選択的にオーミックコ
ンタクト層を形成するので、ＳｉＨ４とＨ２ガスを含む
ような反応性プラズマ中でオーミックコンタクト層を形
成しても、透明導電性薄膜が表面に露出していないた
め、透明導電性薄膜が黒化したり、シリコンの異常成長
粒が生じたりといった問題を防止することができる。こ
のため、信頼性の高いオーミックコンタクトを実現する
ことができる。さらに、表面が金属珪化物薄膜で構成さ
れているので、オーミックコンタクト層を形成する際
に、表面に存在しているシリコンの結合手が初期の結晶
核の発生速度を高める効果もある。
【００２７】 請求項２では、オーミックコンタクト層
は堆積とエッチングを繰り返して薄膜を堆積していくた
めに非常に緻密な膜となっており、条件によっては非常
に応力の高い膜となってしまい、金属珪化物薄膜と下層
の透明導電性薄膜との間で剥離が生じる場合があるが、
１８０℃以上３５０℃以下の範囲でオーミックコンタク
ト層を形成する際の基板温度を、金属珪化物薄膜を形成
する際の基板温度と等しいか若しくは低くすることによ
り、剥離が生じず良好なオーミックコンタクト層を実現
できる。
は堆積とエッチングを繰り返して薄膜を堆積していくた
めに非常に緻密な膜となっており、条件によっては非常
に応力の高い膜となってしまい、金属珪化物薄膜と下層
の透明導電性薄膜との間で剥離が生じる場合があるが、
１８０℃以上３５０℃以下の範囲でオーミックコンタク
ト層を形成する際の基板温度を、金属珪化物薄膜を形成
する際の基板温度と等しいか若しくは低くすることによ
り、剥離が生じず良好なオーミックコンタクト層を実現
できる。
【００２８】 請求項３では、透光性基板の表面に形成
された透光性の絶縁性薄膜が、シリコンを主成分とする
酸化物の薄膜である場合に、ソース／ドレイン電極の表
面に形成された金属珪化物薄膜にのみ選択的にシリコン
を成長させることが可能である。請求項４では、金属珪
化物薄膜を構成する金属元素をモリブデン、チタン、ク
ロム、タングステンの何れかとすることにより、信頼性
の高いオーミックコンタクト層を実現することができ
る。
された透光性の絶縁性薄膜が、シリコンを主成分とする
酸化物の薄膜である場合に、ソース／ドレイン電極の表
面に形成された金属珪化物薄膜にのみ選択的にシリコン
を成長させることが可能である。請求項４では、金属珪
化物薄膜を構成する金属元素をモリブデン、チタン、ク
ロム、タングステンの何れかとすることにより、信頼性
の高いオーミックコンタクト層を実現することができ
る。
【００２９】 請求項５では、透明導電性薄膜を、スズ
酸化物薄膜、スズ添加インジウム酸化物薄膜、酸化亜鉛
薄膜の何れかとすることにより、透光性の電極を得るこ
とができ、特に液晶表示装置のような半導体素子におい
て透明導電性薄膜が画素電極を兼ねる場合に有効であ
る。
酸化物薄膜、スズ添加インジウム酸化物薄膜、酸化亜鉛
薄膜の何れかとすることにより、透光性の電極を得るこ
とができ、特に液晶表示装置のような半導体素子におい
て透明導電性薄膜が画素電極を兼ねる場合に有効であ
る。
【図１】この発明の実施の形態の薄膜トランジスタアレ
イの構造断面図である。
イの構造断面図である。
【図２】この発明の実施の形態の薄膜トランジスタアレ
イの製造方法において層間絶縁膜を成膜した状態の工程
断面図である。
イの製造方法において層間絶縁膜を成膜した状態の工程
断面図である。
【図３】図２の次の工程でＩＴＯ膜、珪化モリブデン膜
を成膜した状態の工程断面図である。
を成膜した状態の工程断面図である。
【図４】図３の次の工程で走査配線、各電極を形成した
状態の工程断面図である。
状態の工程断面図である。
【図５】図４の次の工程でオーミックコンタクト層を形
成した状態の工程断面図である。
成した状態の工程断面図である。
【図６】図５の次の工程で半導体層、ゲート絶縁膜、導
電膜を成膜した状態の工程断面図である。
電膜を成膜した状態の工程断面図である。
【図７】この発明の実施の形態による選択的にオーミッ
クコンタクト層を形成するときの基板温度と、金属珪化
物薄膜を形成するときの基板温度の関係を示すグラフで
ある。
クコンタクト層を形成するときの基板温度と、金属珪化
物薄膜を形成するときの基板温度の関係を示すグラフで
ある。
【図８】従来の薄膜トランジスタアレイの製造方法にお
いて層間絶縁膜を成膜した状態の工程断面図である。
いて層間絶縁膜を成膜した状態の工程断面図である。
【図９】図９の次の工程でＩＴＯ膜を成膜した後、走査
配線、各電極を形成した状態の工程断面図である。
配線、各電極を形成した状態の工程断面図である。
【図１０】図１０の次の工程でオーミックコンタクト層
を形成した状態の工程断面図である。
を形成した状態の工程断面図である。
【図１１】図１０の次の工程で半導体層、ゲート絶縁
膜、導電膜を成膜した状態の工程断面図である。
膜、導電膜を成膜した状態の工程断面図である。
【図１２】従来の薄膜トランジスタアレイの構造断面図
である。
である。
１，３１ 遮光膜
２，３２ 層間絶縁膜
３，３３ 透明導電膜
４ 金属珪化物薄膜
５，３４ オーミックコンタクト層
６，３５ 半導体層
７，３６ ゲート絶縁膜
８，３７ 導電膜
９，３８ フォトレジスト
１０ 透光性基板
ＳＢ 走査配線
Ｓ ソース電極
Ｄ ドレイン電極
Ｇ ゲート電極
ＧＢ 信号配線
ＰＩ 画素電極
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/336
Claims (5)
- 【請求項１】 透光性基板上に透光性の絶縁性薄膜を形
成し、前記絶縁性薄膜上に透明導電性薄膜と金属珪化物
薄膜とを連続的に形成し、前記透明導電性薄膜と少なく
ともその表面に形成された前記金属珪化物薄膜との積層
膜よりなる一対のソース／ドレイン電極を形成し、前記
金属珪化物薄膜上にのみ選択的にオーミックコンタクト
層を形成し、半導体層、ゲート絶縁膜およびゲート電極
を形成することを特徴とする薄膜トランジスタアレイの
製造方法。 - 【請求項２】 金属珪化物薄膜を形成する際の基板温度
が１８０℃以上３５０℃以下であり、オーミックコンタ
クト層を形成する際の基板温度が１８０℃以上３５０℃
以下であり、かつ前記オーミックコンタクト層を形成す
る際の基板温度を、前記金属珪化物薄膜を形成する際の
基板温度と等しいか若しくは低くする請求項１記載の薄
膜トランジスタアレイの製造方法。 - 【請求項３】 透光性基板の表面に形成された透光性の
絶縁性薄膜が、シリコンを主成分とする酸化物の薄膜で
ある請求項１または２記載の薄膜トランジスタアレイの
製造方法。 - 【請求項４】 金属珪化物薄膜を構成する金属元素がモ
リブデン、チタン、クロム、タングステンの何れかであ
る請求項１または２記載の薄膜トランジスタアレイの製
造方法。 - 【請求項５】 透明導電性薄膜が、スズ酸化物薄膜、ス
ズ添加インジウム酸化物薄膜、酸化亜鉛薄膜の何れかで
ある請求項１または２記載の薄膜トランジスタアレイの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17119796A JP3482073B2 (ja) | 1996-07-01 | 1996-07-01 | 薄膜トランジスタアレイの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17119796A JP3482073B2 (ja) | 1996-07-01 | 1996-07-01 | 薄膜トランジスタアレイの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1022505A JPH1022505A (ja) | 1998-01-23 |
| JP3482073B2 true JP3482073B2 (ja) | 2003-12-22 |
Family
ID=15918821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17119796A Expired - Fee Related JP3482073B2 (ja) | 1996-07-01 | 1996-07-01 | 薄膜トランジスタアレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3482073B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8569760B2 (en) | 2009-11-30 | 2013-10-29 | Samsung Display Co., Ltd. | Thin film transistor having oxide semiconductor layer as ohmic contact layer and method of fabricating the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103975441B (zh) * | 2011-09-27 | 2017-06-09 | 凸版印刷株式会社 | 薄膜晶体管和图像显示装置 |
| CN102790068B (zh) * | 2012-07-26 | 2014-10-22 | 北京京东方光电科技有限公司 | 一种传感器的制造方法 |
-
1996
- 1996-07-01 JP JP17119796A patent/JP3482073B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8569760B2 (en) | 2009-11-30 | 2013-10-29 | Samsung Display Co., Ltd. | Thin film transistor having oxide semiconductor layer as ohmic contact layer and method of fabricating the same |
| US8921863B2 (en) | 2009-11-30 | 2014-12-30 | Samsung Display Co., Ltd. | Thin film transistor having oxide semiconductor layer as ohmic contact layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1022505A (ja) | 1998-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383831B2 (en) | Methods of forming thin-film transistor display devices | |
| US5808315A (en) | Thin film transistor having transparent conductive film | |
| US4545112A (en) | Method of manufacturing thin film transistors and transistors made thereby | |
| US4651185A (en) | Method of manufacturing thin film transistors and transistors made thereby | |
| US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
| US5739877A (en) | Active matrix liquid crystal display in which the gate and/or drain lines are made of a Cr-Mo alloy | |
| US6558986B1 (en) | Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method | |
| WO2015032135A1 (zh) | 阻挡层及其制备方法、薄膜晶体管、阵列基板 | |
| JPH0542831B2 (ja) | ||
| JP3482073B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH08254680A (ja) | 半導体装置およびその製造方法 | |
| CN202009000U (zh) | 阵列基板及液晶显示器 | |
| JPH0794749A (ja) | 薄膜トランジスタの製造方法 | |
| JP3029288B2 (ja) | 液晶表示装置 | |
| JPH06230421A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH0897436A (ja) | 薄膜半導体素子とその製造方法 | |
| JPH08172195A (ja) | 薄膜トランジスタ | |
| JP3325963B2 (ja) | 薄膜トランジスタ | |
| JP3430565B2 (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH05129331A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0888174A (ja) | 半導体装置，半導体装置の製造方法，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置 | |
| KR20020017779A (ko) | 실리콘 결정화방법 | |
| JPH02196470A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH04366923A (ja) | 薄膜トランジスタアレイの製造方法 | |
| US20040227184A1 (en) | Method of manufacturing a semiconductor method of manufacturing a thin-film transistor and thin-film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |