JPH08146463A - スイッチング素子アレイおよびそれを用いた表示装置 - Google Patents

スイッチング素子アレイおよびそれを用いた表示装置

Info

Publication number
JPH08146463A
JPH08146463A JP29184994A JP29184994A JPH08146463A JP H08146463 A JPH08146463 A JP H08146463A JP 29184994 A JP29184994 A JP 29184994A JP 29184994 A JP29184994 A JP 29184994A JP H08146463 A JPH08146463 A JP H08146463A
Authority
JP
Japan
Prior art keywords
layer
based material
display device
switching element
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29184994A
Other languages
English (en)
Inventor
Yoshimitsu Tajima
善光 田島
Takayuki Hayano
貴之 早野
Yukihiko Nakada
行彦 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP29184994A priority Critical patent/JPH08146463A/ja
Publication of JPH08146463A publication Critical patent/JPH08146463A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 低抵抗で信号遅延を防止でき、加工精度が良
好で特性劣化が生じない。 【構成】 絶縁性基板1上に形成されたソースバスライ
ンが、Al系材料からなる層8と、この層8を覆うよう
に形成された透明導電性層9aと、薄膜トランジスタの
+層6a、6bへのAlの拡散を防止するバリア層7
a、7bとからなる。 【効果】 大型で絵素密度の高いEWS級の表示装置に
おいても、むらの無い品位に優れた表示を得ることがで
き、高開口率化して低消費電力化をも図ることもできる
と共に、信頼性の高い表示装置が得られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示装置、リニア
型密着センサ、マトリクス型密着センサ、X線撮像装
置、EL(エレクトロルミネッセンス)表示装置、プラ
ズマ表示装置などの表示装置およびそれに用いるスイッ
チング素子アレイに関する。
【0002】
【従来の技術】近年、この表示装置は、CRTに比べて
薄型化・軽量化できるなどの利点を有しており、高精細
テレビジョン装置、EWS(エンジニアリングワークス
テーション)などに対応できる表示装置として、研究開
発が盛んに行われている。このような表示装置において
は、マトリクス状に配された表示絵素を選択して光変調
することにより、画面上に表示パターンを形成してい
る。
【0003】この表示絵素の光変調方法の1つとして、
スイッチング素子アレイを用いたアクティブマトリクス
駆動方式が知られており、この方法によれば、クロスト
ークなく、高コントラストの表示が可能であるので、高
画質な平面表示装置を実現することができる。このアク
ティブマトリクス駆動方式の表示装置においては、個々
の表示絵素に独立した絵素電極が設けられており、各々
の絵素電極にスイッチング素子が接続されている。これ
らのスイッチング素子により、一方の基板に設けられた
絵素電極と、対向基板上に設けられた対向電極との間に
印加される電圧がスイッチングされて、両基板間に挟ま
れた液晶などの表示媒体の光学的変調が表示パターンと
して視認される。ここで、スイッチング素子としては、
薄膜トランジスタ(以下TFTという)素子、薄膜ダイ
オード素子、金属/絶縁層/金属構造の素子、バリスタ
素子などが一般的に知られている。
【0004】上記アクティブマトリクス型液晶表示装置
に設けられている配線、特に、データ配線(ソースバス
ライン)などとしては、絵素電極のパターン形成時に配
線が侵食されるのを防ぐために、Ta、Cr、Mo、T
iなど、耐酸性の強い遷移金属系配線材料が用いられて
きた。
【0005】
【発明が解決しようとする課題】しかし、上記従来の表
示装置における上記遷移金属系配線材料では、絵素電極
のパターン形成時に配線の侵食が防止されるものの、比
較的高抵抗であるために、表示装置の大画面化・高精細
化に伴って信号遅延が顕著になり、表示画面の信号入力
端子の近くと信号入力端子から最も遠いところとでは表
示むらが発生するなど、満足な表示性能が得られなかっ
た。特に、上記アクティブマトリクス駆動方式の平板型
表示装置は、今後さらに大型化、かつ、高精細化されて
いく方向にあり、このような表示装置の大型化、高精細
化に伴って、以下のような問題が発生する。
【0006】まず、表示画面の大型化により配線が長く
なって配線抵抗値が増大すると共に、表示画面の高精細
化により配線本数が増加して走査配線(ゲートバスライ
ン)とデータ配線(ソースバスライン)との交差点が増
えて配線容量が増大する。よって、信号入力時の矩形波
に遅延が起こり、表示画面への均一な書き込み(表示媒
体層への充電)ができなくなって表示むらが発生する。
さらに、走査配線の本数が増加することにより、ゲート
電圧のオンパルスの時間幅は短くなっていく。よって、
配線抵抗による信号遅延がさらに無視できなくなり、画
面全体に渡って均一な充電率を実現することが厳しいた
め、表示品位を維持することが困難なものとなる。
【0007】このような入力信号の遅延を軽減するため
には、配線の抵抗を低くすることが必要であり、このた
めには配線の容量成分と抵抗成分との低減が考えられ
る。
【0008】このうち配線の容量成分を低減する方法と
しては、配線の細線化や、ソース配線とゲート配線との
交差部の面積を減らす方法が考えられる。しかし、TF
Tを用いた液晶表示装置のような大面積基板に作り込む
構成の集積回路では、基板全体に渡って精密な加工を施
す必要があり、装置上に限界がある。また、配線の抵抗
成分を低減する方法として、配線を太くまたは厚くする
と、表示パネルの開口率が低下して良好な表示が得られ
ないという問題があり、製造工程上にも問題が生じる。
【0009】したがって、導電率の高いAl、Ag、A
uまたはCuなどの材料を用いる必要がある。特に、電
気抵抗が低く、ガラス板やゲート絶縁膜などに対して接
着性がよく、安価であることなどから、配線材料として
Alが適している。ところが、導電率が高く接着性がよ
くて安価であるAlを配線材料として利用する場合に
は、以下のような問題点がある。
【0010】まず、絵素電極として必要不可欠であるイ
ンジウム錫酸化物(ITO)からなる透明電極とAl配
線とを積層すると、パターニング加工の際にレジスト現
像液として使用されているアルカリ系現像液による電触
反応が起こる。また、スイッチング素子としての例えば
TFTなどを用いた場合、Al配線とnタイプの非晶質
シリコン半導体(以下a−Si(n+)という)を積層
すると、熱が加わることによりAlが半導体層中に拡散
する。よって、動作環境に長期間晒したり、基板を高温
にして配線を積層すると、特性劣化が起こり信頼性に問
題が生じる。
【0011】このような問題を解決するために、特開平
5−323377号公報には、Moを中間金属として使
用して、現像時の電触反応を防止する方法が開示されて
いる。また、特開平4−20930号公報には、Mo−
Cr合金をITOとAlとの中間層として使用して、透
明電極とAlとの密着力を向上させる方法が開示されて
いる。さらに、特公平5−46107号公報には、Mo
またはCr層/Al層/MoまたはCr層のサンドイッ
チ構造の配線を使用して、Alのa−Si(n+)への
拡散を防止する方法が開示されている。しかし、これら
の方法では、いずれもa−Si(n+)とITOとの接
触抵抗が高いために低抵抗配線材料を使用しても効果が
無かったり、Crを使用しているため、加工性や廃液処
理などに問題があった。
【0012】一方、抵抗値の低いAg、Au、Cuなど
の材料を用いた場合にも、高価であること、材料の拡散
が激しいことなどの問題があった。
【0013】本発明は、上記従来の問題を解決するもの
で、低抵抗で信号遅延を防止でき、加工精度が良好で特
性劣化が生じないスイッチング素子アレイおよびそれを
用いた表示装置を提供することを目的とする。
【0014】
【課題を解決するための手段】本発明のスイッチング素
子アレイは、基板上に形成された電極配線にスイッチン
グ素子が接続されたスイッチング素子アレイにおいて、
該電極配線が、Al系材料からなる層と、該Al系材料
からなる層を覆うように形成された透明導電性層と、該
Al系材料から該スイッチング素子へのAlの拡散を防
止すべく形成されたバリア層とを有するものであり、そ
のことにより上記目的が達成される。
【0015】本発明の表示装置は、表示媒体を挟んで対
向配設される一対の基板のうちの一方に、マトリクス状
に絵素電極が配設され、該絵素電極の近傍を通ってデー
タ配線が形成され、該絵素電極およびデータ配線に電気
的に接続されたスイッチング素子が設けられた表示装置
において、該データ配線が、Al系材料からなる層と、
該Al系材料からなる層を覆うように形成された透明導
電性層と、該Al系材料から該スイッチング素子へのA
lの拡散を防止すべく形成されたバリア層とを有するも
のであり、そのことにより上記目的が達成される。
【0016】上記スイッチング素子アレイおよびそれを
用いた表示装置において、スイッチング素子は薄膜トラ
ンジスタであってもよく、金属/絶縁膜/金属構造の素
子であってもよい。また、上記Al系材料からなる層
は、Al層とAl以外の低反射率の金属層との2層構造
からなっていてもよく、Alのみからなっていてもよ
い。Alのみの場合、その表面を低反射化する。また、
好ましくは、透明導電性層はインジウム錫酸化物からな
る。
【0017】
【作用】本発明においては、電極配線がAl系材料から
なる層と、Al系材料からなる層を覆うように形成され
た透明導電性層と、スイッチング素子へのAlの拡散を
防止すべく形成されたバリア層とを有している。これに
より、Alは電気抵抗が低いので、Al系材料からなる
層を形成することにより低抵抗な配線となる。
【0018】また、配線パターニング工程において、A
l系材料からなる層を透明導電性層が覆っているので、
アルカリ現像液によりAlが溶解されず電触反応は生じ
ない。
【0019】さらに、Al系材料からなる層を覆う透明
導電性層は、絵素電極として兼用することができるとと
もに、周辺の絶縁層や半導体層へのAlの拡散を防止す
ることができる。また、スイッチング素子へのAlの拡
散を防止すべくバリア層が形成されている。このバリア
層は、Alの例えば半導体層などへの拡散を防ぐため
に、Alと半導体層との間に形成される。
【0020】上記Al系材料からなる層は、AlとAl
以外の金属層との2層構造とする場合、Al以外の金属
層に低反射の金属層を用いれば、低反射とすることがで
きるので、高コントラストな表示となる。また、この層
をAlのみで形成する場合には、成膜時の基板温度を2
00℃以上にすることによりその表面を荒らして低反射
化することが可能となる。
【0021】また、上記透明導電性層としてインジウム
錫酸化物を用いると絵素電極として兼用するのに適して
いる。
【0022】
【実施例】以下、本発明の実施例について説明する。
【0023】(実施例1)図1は本発明の実施例1を示
す液晶表示装置のTFTおよび電極配線部分の断面図で
ある。
【0024】図1において、このTFTおよび電極配線
部分は、絶縁性基板1上にゲート電極2が形成され、そ
の上に絶縁性基板1の全面を覆うようにゲート絶縁膜3
が形成されている。その上に、ゲート電極2と対向する
ようにアンドープa−Si半導体層(以下i層という)
4が形成され、さらに、ゲート電極2と対向する略中央
位置にチャネル保護層5が形成されている。これらi層
4およびチャネル保護層5上には、チャネル保護層5上
で左右に分断された状態で、ソース・ドレイン電極とな
る燐ドープa−Si半導体層(以下n+層という)6
a、6bがそれぞれ形成されている。これらn+層6
a、6bおよびゲート絶縁膜3上には、n+層6a、6
b上で左右に分断された状態で、バリア層7a、7bが
それぞれ形成され、ゲート絶縁膜3上方の一方のバリア
層7a上にはAl系材料からなる層8が形成され、その
上を覆うように透明導電性層9aが形成されている。ま
た、他方のバリア層7bおよびゲート絶縁膜3上には、
その一部がバリア層7bと重なるように絵素電極9bが
形成されている。さらに、それらの上には、TFTおよ
び電極配線を保護するための半導体保護層10が形成さ
れている。
【0025】ここで、ソースバスラインは、バリア層7
a、7b、Al系材料よりなる層8および透明導電性層
9aから構成される。
【0026】以上のように、電極配線は、Al系材料か
らなる層8と、この層8を覆うように形成された透明導
電性層9aと、スイッチング素子としてのTFTの半導
体層へのAlの拡散を防止すべく形成されたバリア層7
aおよび、バリア層7bとから構成されている。このよ
うに、Alは電気抵抗が低いので、従来、絵素電極のパ
ターン形成時に配線の侵食を防止するために用いていた
配線材料の高抵抗に起因するような、大画面化・高精細
化に伴う信号遅延はなく、表示画面の信号入力端子の近
くと信号入力端子から最も遠いところとで発生していた
表示むらも生じない。
【0027】また、このように、導電率が高く接着性が
よくて安価であるAlを配線材料として利用する場合、
従来は、現像時の電触反応によるITO膜やAl膜の劣
化や、半導体層などへのAlの拡散の問題があったが、
本実施例1の配線パターニング工程においては、Al系
材料からなる層8を透明導電性層9aで覆っているため
に、アルカリ現像液によりAlが溶解されず電触反応は
生じない。また、Al系材料からなる層8を覆う透明導
電性層9aは、絵素電極として兼用できるとともに、周
辺の絶縁層や半導体層へのAlの拡散を防止している。
また、TFTの半導体層へのAlの拡散を防止すべくバ
リア層7aが形成されており、このバリア層7aは、A
lの例えばn+層6a、6bなどへの拡散を防ぐため
に、Alとn+層6a、6bとの間に形成され、ピンホ
ールが見られない程度に薄膜化が可能であり、Al系材
料からなる層8との応力が最も小さくなるように形成し
てバスラインの信頼性を高めることもできる。
【0028】上記構成の液晶表示装置は、以下のように
して製造することができる。
【0029】まず、ガラスなどからなる絶縁性基板1上
に、DCスパッタ法によりTaを成膜し、これをフッ酸
と硝酸との混酸によりエッチングしてゲート配線2を形
成する。次に、このゲート絶縁層3上に、i層4さらに
チャネル保護層5を連続して成膜し、このチャネル保護
層5とゲート電極2とをセルフアライメントすることに
より島状のチャネル保護層5を形成する。続いて、n+
層6a、6bとなる層を成膜し、n+層6a、6bとi
層4とを連続的にエッチングする。その後、DCスパッ
タ法によりTiを成膜し、これをフッ酸と硝酸との混酸
によりエッチングしてバリア層7a、7bを形成する。
【0030】次に、DCスパッタ法によりAlとMoを
連続成膜し、これをリン酸と酢酸との混合酸によりエッ
チングしてAl系材料からなる層8を形成する。その
後、SnO2を5重量%含むIn23ターゲットを用い
てITOをDCスパッタ法により成膜し、塩酸酸性の塩
化鉄水溶液でエッチングしてAl系材料からなる層8を
覆う透明導電性層9aおよび、絵素電極9bを形成す
る。最後に、TFT、電極および配線を保護するために
半導体保護膜10を形成して素子側基板を製作する。さ
らに、対向電極が形成された対向側基板とこの素子側基
板とを対向させて貼り合わせ、345mm×260mm
の表示画面を有するEWS仕様の液晶表示装置を作成す
る。
【0031】この実施例1の液晶表示装置について、ソ
ースバスラインの抵抗を調べたところ、4kΩと非常に
低くすることができた。また、現像時の電触反応による
ITO膜やAl膜の劣化が見られず、半導体層へのAl
の拡散も見られなかった。これにより、低抵抗で信号遅
延を防止でき、また、パターニング加工などの際に電触
反応が起こらないため加工精度が良好で、さらに、Al
などのn+層6a、6bへの拡散が生じないため特性の
劣化が生じない。この液晶表示装置は、高品位の表示が
得られ、長期間動作環境に晒しても特性劣化が生じなか
った。したがって、大型化・高精細化しても表示品位を
損なわない、低抵抗な配線を有するスイッチング素子ア
レイおよびそれを用いた平板型表示装置を得ることがで
きる。
【0032】(実施例2)この実施例2では、Al系材
料からなる層8として、Alを基板温度250℃にして
成膜した以外は実施例1と同様に液晶表示装置を作成す
る。Alを基板温度250℃にして成膜すれば、その表
面が荒れて低反射化を図ることができる。一般に、Al
は反射率が高く光漏れに影響するが、低反射化すること
により光漏れが少なく高コントラストとなる。また、配
線からの光リーク電流も抑えることができる。
【0033】この実施例2の液晶表示装置について、ソ
ースバスラインの抵抗を調べたところ、4kΩと非常に
低くすることができた。また、現像時の電触反応による
ITO膜やAl膜の劣化が見られず、基板温度を高温に
して成膜したにも拘らず半導体層へのAlの拡散も見ら
れなかった。この液晶表示装置は、高品位の表示が得ら
れ、長期間動作環境に晒しても特性劣化が生じなかっ
た。
【0034】(比較例)図2は比較例としての従来の液
晶表示装置のTFT部分の断面図である。
【0035】この比較例では、図2に示すように、Al
系材料からなる層8、および層8を覆う透明導電性層9
aを形成していない以外は実施例1と同様に液晶表示装
置を作成する。この場合、ソースバスラインはバリア層
7cで構成されることになる。
【0036】この比較例の液晶表示装置について、ソー
スバスラインの抵抗を調べたところ、70kΩと高かっ
た。この液晶表示装置を用いて表示を行うと、ソースバ
スラインに沿ってむらが見られ、信号遅延により書き込
み不足が生じていることが分かった。
【0037】上記実施例1、2において、バリア層7
a、7bとしてTi層を形成したが、ソースバスライン
としての機能を果たすことが可能な導電性層であればい
ずれでも用いることができる。特に、このバリア層7
a、7bは、n+層6a、6bとAl系材料からなる層
8に至る各接触抵抗が少ない導電性材料が望ましく、T
i、Cr、Moなどを使用することができる。また、こ
のバリア層7aは、n+層6a、6bとAl系材料から
なる層8との間に形成されるが、Al系材料からなる層
8の断線に対する冗長構造として、ソースバスライン形
状に形成してもよい。この場合、Al系材料からなる層
8をパターン形成する前にエッチング加工する。ソース
バスラインは、低抵抗材料であるAl系材料により抵抗
値が決定されるので、バリア層7a、7bはピンホール
の見られない程度まで薄膜化可能である。よって、その
上部に形成されるAl系材料からなる層8との応力が最
小となる膜厚に形成することが可能となり、Al系材料
からなる層8の膜質を安定化してソースバスラインの信
頼性を向上させることができる。
【0038】上記実施例1、2において、Al系材料か
らなる層8は、Al単独でもよく、Alと他の低反射率
の金属との2層構造の層でもよい。その成膜方法として
はスパッタ法、蒸着法などの通常の薄膜の成膜法が使用
できる。この2層構造とする場合、低反射の金属層を用
いると低反射とすることができるので光漏れが少なく高
コントラストの表示が得られ、光リーク電流を抑えるこ
とができ、さらに、AlやITOとの密着性をも高める
ことができる。このような金属としては、Mo、Mo/
Crなどを用いることができる。この層をAlのみで形
成する場合には、成膜時の基板温度を200℃以上にす
ることにより表面を荒らして低反射化することで光漏れ
が少なく高コントラスト表示や光リーク電流を抑えるこ
とができる。
【0039】上記実施例1、2において、透明導電性層
9aとしては、酸化インジウムを主成分とした酸化物半
導体を使用することができる。この層のエッチング加工
には塩酸酸性の水溶液をエッチング液として使用し、A
lを著しく侵食してしまうので、Al系材料のエッチン
グ加工を行った後に透明導電性層9aの成膜およびエッ
チング加工を行う。この透明導電性層9aを絵素電極9
bとして兼用するためには、酸化錫を2〜7重量%、望
ましくは5重量%含んだ酸化錫インジウム(ITO)を
用いるのが好ましい。
【0040】上記実施例1、2においては、スイッチン
グ素子として逆スタガ構造のTFTを用いて、ソースバ
スラインにバリア層7a、Al系材料からなる層8およ
び透明導電性層9aから構成される電極配線を形成する
場合について説明したが、本発明はこれに限らず、ゲー
トバスラインやその他の配線に適用することもできる。
また、スタガ構造のTFT、プレナ構造のTFTまたは
チャネル保護膜5が形成されていない逆スタガ構造のT
FTなどに適用することもでき、さらにTFT以外のス
イッチング素子、例えば、MIM素子や薄膜ダイオード
など、様々なスイッチング素子にも適用できる。さら
に、液晶表示装置以外に、リニア型またはマトリクス型
の密着センサ、X線撮像装置、EL表示装置、プラズマ
表示装置など、様々な平板型表示装置にも適用できる。
【0041】
【発明の効果】以上のように本発明によれば、Al系材
料からなる層により低抵抗な電極配線が得られ、従来の
表示装置に見られる配線抵抗が高いことによる信号遅延
を防止できるため、電荷の書き込み不足による表示むら
が生じない。よって、大型化・高精細化されたEWS級
の平板型表示装置などにおいてもむらの無い優れた表示
品位を得ることができ、高開口率化して低消費電力化を
も図ることができる。また、パターニング加工などの際
に電触反応が起こらないため安定した加工精度で、か
つ、Alなどのスイッチング素子への拡散が生じないた
め特性の劣化が少ない電極、配線およびスイッチング素
子が形成できて、信頼性の高い表示装置とすることがで
きる。
【0042】よって、従来、市場に提供できなかったよ
うな優れた性能の新規商品を容易に供給できるようにな
り、消費者にさらなる満足度を提供することができる。
このように、本発明は産業上の利用価値が極めて高いも
のとすることができる。
【図面の簡単な説明】
【図1】本発明の実施例1を示す液晶表示装置のTFT
および電極配線部分の断面図である。
【図2】比較例としての従来の液晶表示装置のTFTお
よび電極配線部分の断面図である。
【符号の説明】
1 絶縁性基板 2 ゲート電極 3 ゲート絶縁層 4 アンドープa−Si半導体層(i層) 5 チャネル保護層 6a、6b 燐ドープa−Si半導体層(n+層) 7a、7b バリア層 8 Al系材料からなる層 9a 透明導電性層 9b 絵素電極 10 半導体保護層

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成された電極配線にスイッチ
    ング素子が接続されたスイッチング素子アレイにおい
    て、 該電極配線が、アルミニュウム系材料からなる層と、該
    アルミニュウム系材料からなる層を覆うように形成され
    た透明導電性層と、該アルミニュウム系材料から該スイ
    ッチング素子へのアルミニュウムの拡散を防止すべく形
    成されたバリア層とを有するスイッチング素子アレイ。
  2. 【請求項2】 前記アルミニュウム系材料からなる層
    が、アルミニュウム層とアルミニュウム以外の低反射率
    の金属層との2層構造からなる請求項1記載のスイッチ
    ング素子アレイ。
  3. 【請求項3】 前記アルミニュウム系材料からなる層が
    アルミニュウムのみからなり、その表面を低反射化した
    請求項1記載のスイッチング素子アレイ。
  4. 【請求項4】 前記透明導電性層がインジウム錫酸化物
    からなる請求項1記載のスイッチング素子アレイ。
  5. 【請求項5】 表示媒体を挟んで対向配設される一対の
    基板のうちの一方に、マトリクス状に絵素電極が配設さ
    れ、該絵素電極の近傍を通ってデータ配線が形成され、
    該絵素電極およびデータ配線に接続されたスイッチング
    素子が設けられた表示装置において、 該データ配線が、アルミニュウム系材料からなる層と、
    該アルミニュウム系材料からなる層を覆うように形成さ
    れた透明導電性層と、該アルミニュウム系材料から該ス
    イッチング素子へのアルミニュウムの拡散を防止すべく
    形成されたバリア層とを有する表示装置。
JP29184994A 1994-11-25 1994-11-25 スイッチング素子アレイおよびそれを用いた表示装置 Pending JPH08146463A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29184994A JPH08146463A (ja) 1994-11-25 1994-11-25 スイッチング素子アレイおよびそれを用いた表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29184994A JPH08146463A (ja) 1994-11-25 1994-11-25 スイッチング素子アレイおよびそれを用いた表示装置

Publications (1)

Publication Number Publication Date
JPH08146463A true JPH08146463A (ja) 1996-06-07

Family

ID=17774219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29184994A Pending JPH08146463A (ja) 1994-11-25 1994-11-25 スイッチング素子アレイおよびそれを用いた表示装置

Country Status (1)

Country Link
JP (1) JPH08146463A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165860A (ja) * 2005-11-17 2007-06-28 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US8344379B2 (en) 2005-11-17 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
KR101274684B1 (ko) * 2006-08-03 2013-06-12 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
US10249764B2 (en) 2012-02-09 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
US10263114B2 (en) 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165860A (ja) * 2005-11-17 2007-06-28 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US8344379B2 (en) 2005-11-17 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
KR101274684B1 (ko) * 2006-08-03 2013-06-12 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
US10249764B2 (en) 2012-02-09 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
US10263114B2 (en) 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same

Similar Documents

Publication Publication Date Title
EP1251392B1 (en) Electrooptic device, method of manufacturing the same, and electronic apparatus
US8368860B2 (en) Liquid crystal display panel and method of manufacturing the same
JP3134866B2 (ja) 液晶表示装置とその製造方法
JP3410656B2 (ja) 液晶表示装置及びその製造方法
US6049365A (en) Liquid crystal displaying apparatus with a converter not exposed to liquid crystal
JP2003107523A (ja) 液晶表示装置
US20060066781A1 (en) Color filter panel, and liquid crystal display including color filter panel
JP2006114907A (ja) 薄膜保護膜及びこれを有する表示基板
US20020190334A1 (en) Thin film transistor and liquid crystal display device
US20080062370A1 (en) Liquid crystal display
JPH0843860A (ja) 低電圧駆動アクティブ・マトリックス液晶ディスプレイにおける電気的に分離されたピクセル・エレメント
JPH08146463A (ja) スイッチング素子アレイおよびそれを用いた表示装置
US5663575A (en) Liquid crystal display device providing a high aperture ratio
JP2001021916A (ja) マトリクスアレイ基板
JPH10268356A (ja) 液晶表示装置
JP3658260B2 (ja) 液晶表示装置
JP2695424B2 (ja) 液晶表示装置
JP2690404B2 (ja) アクティブマトリクス基板
KR20070076298A (ko) 액정 표시 장치
JP2669512B2 (ja) アクティブマトリクス基板
JP3860745B2 (ja) 液晶表示装置および金属膜基板
US20070040956A1 (en) Thin film diode panel and manufacturing method of the same
KR100202224B1 (ko) 박막트랜지스터 및 그 제조방법
JP2895698B2 (ja) アクティブマトリクス基板
JP2968141B2 (ja) アクティブマトリクス基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001110