KR20180037302A - ｐ형 산화물, ｐ형 산화물 제조용 조성물, ｐ형 산화물의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치, 및 시스템 - Google Patents

ｐ형 산화물, ｐ형 산화물 제조용 조성물, ｐ형 산화물의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치, 및 시스템 Download PDF

Info

Publication number
KR20180037302A
KR20180037302A KR1020187009023A KR20187009023A KR20180037302A KR 20180037302 A KR20180037302 A KR 20180037302A KR 1020187009023 A KR1020187009023 A KR 1020187009023A KR 20187009023 A KR20187009023 A KR 20187009023A KR 20180037302 A KR20180037302 A KR 20180037302A
Authority
KR
South Korea
Prior art keywords
type oxide
electrode
type
oxide
active layer
Prior art date
Application number
KR1020187009023A
Other languages
English (en)
Other versions
KR102045364B1 (ko
Inventor
유키코 아베
나오유키 우에다
유키 나카무라
신지 마츠모토
유지 소네
미키코 다카다
료이치 사오토메
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20180037302A publication Critical patent/KR20180037302A/ko
Application granted granted Critical
Publication of KR102045364B1 publication Critical patent/KR102045364B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/242—AIBVI or AIBVII compounds, e.g. Cu2O, Cu I
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01F—COMPOUNDS OF THE METALS BERYLLIUM, MAGNESIUM, ALUMINIUM, CALCIUM, STRONTIUM, BARIUM, RADIUM, THORIUM, OR OF THE RARE-EARTH METALS
    • C01F11/00—Compounds of calcium, strontium, or barium
    • C01F11/02—Oxides or hydroxides
    • C01F11/04—Oxides or hydroxides by thermal decomposition
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01F—COMPOUNDS OF THE METALS BERYLLIUM, MAGNESIUM, ALUMINIUM, CALCIUM, STRONTIUM, BARIUM, RADIUM, THORIUM, OR OF THE RARE-EARTH METALS
    • C01F5/00—Compounds of magnesium
    • C01F5/02—Magnesia
    • C01F5/06—Magnesia by thermal decomposition of magnesium compounds
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G3/00—Compounds of copper
    • C01G3/02—Oxides; Hydroxides
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H01L27/3244—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/02—Amorphous compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

본 발명은, 조성식 xAOㆍyCu2O(여기서, x는 AO의 몰비율을 나타내고, y는 Cu2O의 몰비율을 나타내며, 0≤ x < 100이고, x + y = 100이며, A는 Mg, Ca, Sr 및 Ba 중 어느 하나, 또는 Mg, Ca, Sr 및 Ba로 이루어지는 군에서 선택되는 적어도 하나를 함유하는 혼합물임)으로 표시되는 무정질 p형 산화물에 관한 것이다.

Description

ｐ형 산화물, ｐ형 산화물 제조용 조성물, ｐ형 산화물의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치, 및 시스템{P-TYPE OXIDE, P-TYPE OXIDE-PRODUCING COMPOSITION, METHOD FOR PRODUCING P-TYPE OXIDE, SEMICONDUCTOR DEVICE, DISPLAY DEVICE, IMAGE DISPLAY APPARATUS, AND SYSTEM}
본 발명은 p형 산화물, p형 산화물 제조용 조성물, p형 산화물의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치, 및 시스템에 관한 것이다. 본 발명은 더 구체적으로는 p형 전도성을 나타내는 p형 산화물, 이 p형 산화물을 제조하기 위한 p형 산화물 제조용 조성물, 상기 p형 산화물의 제조 방법, 활성층에 상기 p형 산화물을 이용한 반도체 소자, 이 반도체 소자를 갖는 표시 소자, 이 표시 소자를 이용한 화상 표시 장치, 및 이 화상 표시 장치를 포함하는 시스템에 관한 것이다.
무정질 상태에서 a-Si보다 높은 이동도를 나타내는 InGaZnO4(a-IGZO) 박막 트랜지스터(TFT)의 개발로 전세계적으로 실용적인 산화물 반도체를 제조하기 위한 연구 개발이 정력적으로 진행되었다. 그러나, 이들 산화물 반도체 거의 모두는 전자가 캐리어 역할을 하는 n형 산화물 반도체였다.
n형 산화물 반도체의 특성에 필적하는 p형 산화물 반도체가 이용가능하게 되면, p형 산화물 반도체를 n형 산화물 반도체와 조합하여 p-n 접합을 형성함으로써, 예컨대, 다이오드, 광센서, 태양전지, LED, 및 바이폴라 트랜지스터를 실현할 수 있다. 산화물 반도체를 와이드 밴드갭 반도체로 제조하여 반도체를 포함하는 디바이스를 투명하게 할 수 있다.
액티브 매트릭스 유기 EL 디스플레이에서는, 도 7에 도시된 바와 같은 2T1C 회로가 기본 구동 회로이다. 이 경우, 구동 트랜지스터(전계 효과형 트랜지스터(20))가 n형 트랜지스터이면 소위 소스 폴로워 접속(source follower connection)이 된다. 따라서, 유기 EL 소자 특성의 경시 변화(특히 전압 상승)에 의해 상이한 게이트 전압에서 구동 트랜지스터의 동작점이 다른 동작점으로 이동하게 되어, 디스플레이의 반감 수명이 단축된다. 이 때문에, 고 이동도의 a-IGZO TFT를 백플레인으로 사용하는 AM-OLED(액티브 매트릭스 유기 EL 디스플레이)가 아직 실용화되지 않아, 현재로서는, p형 LTPS-TFT(저온 폴리실리콘 박막 트랜지스터)만이 사용되고 있다. 따라서, 고성능 p형 산화물 반도체가 다시 강하게 요망된다.
Cu2O 결정은 1950년대부터 p형 전도성을 나타내는 것이 알려져 있다(예컨대, 비특허문헌 1 참조). 이 결정은 O-Cu-O 덤벨 구조를 기본으로 하고 있으며, 이 구조에서는, Cu 3d 및 O 2p의 혼성 궤도가 가전자대 정상을 구성한다. 산소 과잉형 비화학량론에 의해 전술한 가전자대에 정공이 생겨 p형 도전이 발현된다.
이 덤벨 구조를 기본으로 하는 결정의 예는 화학식 CuMO2(여기서, M = Al, Ga 또는 In)로 표시되는 델라포사이트형 결정 및 SrCu2O2 결정을 포함한다. 이의 산화물은 p형 전도성을 나타내기 위해서는 높은 결정성을 가져야 한다. 따라서, 실제로 p형 전도성을 나타낸다고 보고된 것은 CuAlO2, CuInO2 및 SrCu2O2 뿐이다(예컨대, 비특허문헌 2 내지 4 참조).
p형 전도성을 나타내는 것이 곤란한 이유 중 하나는 Cu의 가수 및 산소량의 제어가 곤란하다는 것이다. 결정성이 우수한 Cu+-함유 산화물로 구성된 단상막을 형성하고자 하여도, CuO, SrCuO2 및 SrCu2O3와 같은 Cu2 +-함유 결정상이 종종 섞이게 된다. 이러한 오염된 막은 우수한 p형 전도성을 나타내지 못하고 특성 제어가 곤란하다. 이것은, 이들 p형 산화물 재료를 반도체 소자의 활성층에 사용하는 경우 캐리어 농도 및 캐리어 이동도와 같은 특성을 최적화할 수 없음을 의미한다.
또한, 1가의 Cu 또는 Ag를 함유하는 델라포사이트 산화물이 제안되었다(특허문헌 1 참조). 그러나, 상기 제안된 기술에서는 500℃ 이상의 고온에서의 열처리가 요구되는데, 이것은 실용적이지 않다.
결정성 SrCu2O2를 함유하는 p형 전도성 박막이 제안되었다(특허문헌 2 참조). 상기 제안된 기술에서는, 300℃의 비교적 저온에서 박막이 형성될 수 있다. 그러나, 상기 박막은 전도율이 겨우 4.8 × 10-2 Scm-1 이하여서 불충분하다. 전도율을 적절히 제어하기도 곤란하다.
즉, 상기 제안된 기술에서는 p형 산화물을 실용적인 방법으로 제조할 수 없고 적절히 제어되는 충분한 전도성을 보이는 p형 산화물 재료를 얻을 수 없다.
1가의 Cu 또는 Ag를 함유하는 델라포사이트 결정 구조를 갖는 p형 산화물 재료를 활성층으로서 사용하는 TFT가 제안되었다(특허문헌 3 참조).
그러나, 상기 제안된 기술에서는, 예컨대 활성층의 재료 특성, 활성층의 제조 방법 및 트랜지스터 특성에 관한 정보가 충분히 개시되어 있지 않다.
또한, Cu2O 결정을 활성층으로서 사용하는 TFT가 제안되었다(특허문헌 5 및 6 참조). 그러나, 상기 제안된 기술에서는 활성층의 특성을 충분히 제어할 수 없기 때문에 예컨대 TFT의 전계 효과 이동도 및 온오프비에 관하여 실용적인 수준에 도달하지 못하였다.
즉, 상기 제안된 기술에서는 p형 산화물 재료의 캐리어 농도와 같은 여러가지 특성을 제어하는 것이 곤란하고 디바이스에 이용되기에 적당한 특성을 실현할 수 없다.
결론적으로, 실용적이고 유용한 p형 산화물 재료는 아직 발견되지 않았다.
따라서, n형 산화물에 필적하는 특성을 갖는 p형 산화물, 이 p형 산화물을 제조하기 위한 p형 산화물 제조용 조성물, 상기 p형 산화물의 제조 방법, 상기 p형 산화물을 활성층에 이용한 반도체 소자, 이 반도체 소자를 갖는 표시 소자, 이 표시 소자를 이용한 화상 표시 장치, 및 이 화상 표시 장치를 포함하는 시스템의 제공이 필요하다.
특허문헌 1: 일본 특허 출원 공개 11-278834호 특허문헌 2: 일본 특허 출원 공개 2000-150861호 특허문헌 3: 일본 특허 출원 공개 2005-183984호
비특허문헌 1: J. Bloem, Discussion of some optical and electrical properties of Cu2O, Philips Research Reports, VOL. 13, 1958, pp. 167-193 비특허문헌 2: H. Kawazoe, et al., P-type electrical conduction in transparent thin films of CuAlO2, Nature, VOL. 389, 1997, pp. 939-942 비특허문헌 3: H. Yanagi, et al., Bipolarity in electrical conduction of transparent oxide semiconductor CuInO2 with delafossite structure, Applied Physics Letters, VOL. 78, 2001, pp. 1583-1585 비특허문헌 4: A. Kudo, three others, SrCu2O2: A p-type conductive oxide with wide band gap, Applied Physics Letters, VOL. 73, 1998, pp. 220-222 비특허문헌 5: E. Fortunato, eight others, Thin-film transistors based on p-type Cu2O thin films produced at room temperature, Applied Physics Letters, VOL. 96, 2010, pp. 192102 비특허문헌 6: K. Matsuzaki, five others, Epitaxial growth of high mobility Cu2O thin films and application to p-channel thin film transistor, Applied Physics Letters, VOL. 93, 2008, pp. 202107
본 발명은 상기 종래 문제점을 해결하고 이하의 목적을 달성하는 것을 과제로 한다. 구체적으로, 본 발명의 목적은, 우수한 특성, 즉 충분한 전도성을 나타내고 비교적 저온에서 실용적인 조건에서 제조될 수 있으며 조성비를 조정함으로써 전도성을 제어할 수 있는 신규한 p형 산화물; 이 p형 산화물을 제조하기 위한 p형 산화물 제조용 조성물; 상기 p형 산화물의 제조 방법; 상기 p형 산화물을 활성층에 이용한 반도체 소자; 이 반도체 소자를 갖는 표시 소자; 이 표시 소자를 이용한 화상 표시 장치; 및 이 화상 표시 장치를 포함하는 시스템을 제공하는 것이다.
상기 종래 문제를 해결하기 위한 수단은 다음과 같다.
<1> 하기 조성식으로 표시되는 무정질 p형 산화물:
xAOㆍyCu2O
(상기 식에서, x는 AO의 몰비율을 나타내고, y는 Cu2O의 몰비율을 나타내며, 0≤ x < 100이고, x + y = 100이며, A는 Mg, Ca, Sr 및 Ba 중 어느 하나, 또는 Mg, Ca, Sr 및 Ba로 이루어지는 군에서 선택되는 적어도 하나를 함유하는 혼합물임).
<2> 용매; Cu 함유 화합물; 및 Mg, Ca, Sr 및 Ba로 이루어지는 군에서 선택되는 적어도 하나를 함유하는 화합물을 포함하고, <1>에 따른 p형 산화물의 제조를 위해 고안된 p형 산화물 제조용 조성물.
<3> 용매, Cu 함유 화합물, 및 Mg, Ca, Sr 및 Ba로 이루어지는 군에서 선택되는 적어도 하나를 함유하는 화합물을 포함하는 조성물을 지지체상에 도포하는 도포 공정; 및
상기 도포 공정 후에 상기 조성물을 열처리하는 열처리 공정
을 포함하는 <1>에 따른 p형 산화물의 제조 방법.
<4> <1>에 따른 p형 산화물을 포함하는 활성층을 포함하는 반도체 소자.
<5> 제1 전극 및 제2 전극을 추가로 포함하고, 상기 제1 전극과 상기 제2 전극 사이에 활성층이 형성된 다이오드인 <4>에 따른 반도체 소자.
<6> 게이트 전압을 인가하기 위한 게이트 전극;
전류를 추출하기 위한 소스 전극 및 드레인 전극; 및
게이트 절연층
을 추가로 포함하고,
활성층이 소스 전극과 드레인 전극 사이에 형성되고 게이트 절연층이 게이트 전극과 활성층 사이에 형성된 전계 효과형 트랜지스터인 <4>에 따른 반도체 소자.
<7> 구동 신호에 기초하여 광출력을 제어하는 광제어 소자; 및
<4>에 따른 반도체 소자를 포함하고 상기 광제어 소자를 구동하는 구동 회로
를 포함하는 표시 소자.
<8> 광제어 소자가 유기 일렉트로루미네센스 소자 또는 일렉트로크로믹 소자를 포함하는 <7>에 따른 표시 소자.
<9> 광제어 소자가 액정 소자, 전기영동 소자 또는 일렉트로웨팅 소자를 포함하는 <7>에 따른 표시 소자.
<10> 매트릭스형으로 배치되고 각각 전계 효과형 트랜지스터를 포함하는 <7>에 따른 복수의 표시 소자;
상기 표시 소자의 전계 효과형 트랜지스터에 게이트 전압과 신호 전압을 개별적으로 인가하기 위한 복수의 배선; 및
화상 데이터에 기초하여 전계 효과형 트랜지스터에서 게이트 전압과 신호 전압을 배선을 통해 개별적으로 제어하기 위한 표시 제어 장치
를 포함하고, 화상 데이터에 기초하여 화상을 표시하는 화상 표시 장치.
<11> <10>에 따른 화상 표시 장치; 및
표시되는 화상 정보에 기초하여 화상 데이터를 작성하고, 이 화상 데이터를 상기 화상 표시 장치에 출력하는 화상 데이터 작성 장치
를 포함하는 시스템.
본 발명은, 상기 종래 문제를 해결할 수 있고, 우수한 특성, 즉 충분한 전도성을 나타내고 비교적 저온에서 실용적인 조건에서 제조될 수 있으며 조성비를 조정함으로써 전도성을 제어할 수 있는 신규한 p형 산화물; 이 p형 산화물을 제조하기 위한 p형 산화물 제조용 조성물; 상기 p형 산화물의 제조 방법; 상기 p형 산화물을 활성층에 이용한 반도체 소자; 이 반도체 소자를 갖는 표시 소자; 이 표시 소자를 이용한 화상 표시 장치; 및 이 화상 표시 장치를 포함하는 시스템을 제공할 수 있다.
도 1은 다이오드의 한 예의 개략 구성도이다.
도 2는 톱 컨택트/바텀 게이트 형의 전계 효과형 트랜지스터의 한 예의 개략 구성도이다.
도 3은 바텀 컨택트/바텀 게이트 형의 전계 효과형 트랜지스터의 한 예의 개략 구성도이다.
도 4는 톱 컨택트/톱 게이트 형의 전계 효과형 트랜지스터의 한 예의 개략 구성도이다.
도 5는 바텀 컨택트/톱 게이트 형의 전계 효과형 트랜지스터의 한 예의 개략 구성도이다.
도 6은 화상 표시 장치의 설명도이다.
도 7은 본 발명의 표시 소자의 한 예의 설명도이다.
도 8은 표시 소자에서 유기 EL 소자와 전계 효과형 트랜지스터 사이의 위치 관계의 한 예를 나타내는 개략 구성도로서, 화살표는 광이 방출되는 방향을 나타낸다.
도 9는 표시 소자에서 유기 EL 소자와 전계 효과형 트랜지스터 사이의 위치 관계의 다른 예를 나타내는 개략 구성도로서, 화살표는 광이 방출되는 방향을 나타낸다.
도 10은 유기 EL 소자의 한 예를 나타내는 개략 구성도로서, 화살표는 광이 방출되는 방향을 나타낸다.
도 11은 표시 제어 장치의 설명도이다.
도 12는 액정 디스플레이의 설명도로서, Y0 … Ym-1은 데이터선이고 X0 …Xn-1은 주사선이다.
도 13은 도 12의 표시 소자의 설명도이다.
도 14는 실시예 1에 따른 p형 산화물의 X선 회절 분석 결과를 나타낸다.
도 15는 실시예 3에 따른 p형 산화물의 X선 회절 분석 결과를 나타낸다.
도 16은 실시예 7에 따른 p형 산화물의 X선 회절 분석 결과를 나타낸다.
도 17은 실시예 9에 따른 p형 산화물의 X선 회절 분석 결과를 나타낸다.
도 18은 실시예 12에 따른 p형 산화물의 X선 회절 분석 결과를 나타낸다.
도 19는 실시예 14에 따른 p형 산화물의 X선 회절 분석 결과를 나타낸다.
도 20은 실시예 15에 따른 p형 산화물의 X선 회절 분석 결과를 나타낸다.
도 21은 실시예 18에 따른 p형 산화물의 X선 회절 분석 결과를 나타낸다.
도 22는 실시예 24에 따른 p형 산화물의 X선 회절 분석 결과를 나타낸다.
도 23은 실시예 27에 따른 p형 산화물의 X선 회절 분석 결과를 나타낸다.
도 24는 실시예 30에 따른 p형 산화물의 X선 회절 분석 결과를 나타낸다.
도 25는 실시예 32에 따른 p형 산화물의 X선 회절 분석 결과를 나타낸다.
도 26은 실시예 35에 따른 p형 산화물의 X선 회절 분석 결과를 나타낸다.
도 27은 실시예 38에 따른 p형 산화물의 X선 회절 분석 결과를 나타낸다.
도 28은 실시예 40에 따른 p형 산화물의 X선 회절 분석 결과를 나타낸다.
도 29는 실시예 43에 따른 p형 산화물의 X선 회절 분석 결과를 나타낸다.
도 30은 실시예 45에 따른 p형 산화물의 X선 회절 분석 결과를 나타낸다.
도 31은 실시예 1 내지 11에 따른 p형 산화물 (xMgOㆍyCu2O)의 체적 저항율을 나타낸다.
도 32는 실시예 12 내지 22에 따른 p형 산화물 (xCaOㆍyCu2O)의 체적 저항율을 나타낸다.
도 33은 실시예 23 내지 34에 따른 p형 산화물 (xSrOㆍyCu2O)의 체적 저항율을 나타낸다.
도 34는 실시예 35 내지 44에 따른 p형 산화물 (xBaOㆍyCu2O)의 체적 저항율을 나타낸다.
도 35는 실시예 50에서 제작된 다이오드의 I-V 특성을 나타낸다.
도 36은 실시예 52에서 제작된 전계 효과형 트랜지스터의 채널부의 현미경 사진이다.
(p형 산화물, p형 산화물 제조용 조성물, 및 p형 산화물의 제조 방법)
<p형 산화물>
본 발명의 p형 산화물은 무정질이며 조성식 xAOㆍyCu2O(여기서, x는 AO의 몰비율을 나타내고, y는 Cu2O의 몰비율을 나타내며, 0≤ x < 100이고, x + y = 100이며, A는 Mg, Ca, Sr 및 Ba 중 어느 하나, 또는 Mg, Ca, Sr 및 Ba로 이루어지는 군에서 선택되는 적어도 하나를 함유하는 혼합물임)으로 표시된다.
상기 p형 산화물은 무정질임에도 불구하고 정공이 캐리어 역할을 하는 p형 전도성을 나타낼 수 있다. 또한, 무정질 구조로 인하여 조성비(x, y)를 연속적으로 변화시켜 산화물의 전도성을 폭넓게 제어함으로써 의도하는 목적에 따라 적당한 특성을 갖는 p형 산화물을 얻을 수 있다.
종래, 가전자대가 Cu 3d 및 O 2p의 혼성 궤도로 구성되는 1가 Cu (또는 Ag) 산화물은 궤도 이방성이 강하므로 p형 도전을 나타내기 위해서는 결정성이어야 한다고 믿었었다. n형 산화물 반도체는 도전대가 중금속의 등방 s 궤도로 구성되므로 이 점에서 상기 1가 Cu (또는 Ag) 산화물과 매우 상이하다. 그러나, 본 발명자들은 Cu 산화물이 무정질임에도 불구하고 p형 도전을 나타낼 수 있음을 발견하였다. 상기 조성 영역에서, SrCu2O2 및 BaCu2O2만이 결정상으로 보고되었다. 이들 결정은 도전성을 제어하는 것이 곤란하다.
즉, 본 발명의 p형 산화물은 조성이 광범위하게 달라질 수 있어, 결정성 Cu를 함유하는 p형 산화물과 상이하다. 특히, Cu의 카운터 이온인 A (Mg, Ca, Sr, 및/또는 Ba)의 화학종과 양을 자유롭게 선택할 수 있기 때문에 d-p 혼성 밴드의 상태 밀도와 전도성을 폭넓게 제어할 수 있는 것이 큰 장점이다. 또한, 종래의 Cu 함유 p형 산화물은 결정성인 반면 본 발명의 p형 산화물은 무정질이다. 따라서, 본 발명의 p형 산화물은 불균일한 결정성에 기인하는 특성 불균일이 일어나지 않아 균일한 막이 얻어질 수 있다는 점에서 유리하다.
상기 p형 산화물은 기본적으로 조성식 xAOㆍyCu2O(여기서, x는 AO의 몰비율을 나타내고, y는 Cu2O의 몰비율을 나타내며, 0≤ x < 100이고, x + y = 100임)으로 표시되는 무정질 산화물로 이루어지지만, 반도체 특성에 거의 영향을 미치지 않는 한 미량의 미세 결정 입자가 p형 산화물 내에 존재할 수 있다. "미량"이란 본 명세서에서 사용될 때 미세 결정 입자의 퍼콜레이션을 일으키지 않는 양, 약 15 체적% 이하를 의미한다.
A는 Mg, Ca, Sr 및/또는 Ba을 포함한다. 즉, A는 Mg, Ca, Sr 및 Ba 중 어느 하나, 또는 Mg, Ca, Sr 및 Ba 중 임의의 2종 내지 4종의 혼합물일 수 있다.
p형 산화물에서 A 는 예컨대 Rb 또는 Cs으로 도핑될 수 있다.
p형 산화물의 전기 특성은 A의 화학종 및 Cu에 대한 A의 몰비(즉, x 및 y의 값)에 의존한다. 본 발명의 산화물막은 여러가지 반도체 소자에 이용할 수 있으나, 소자에서 반도체에 요구되는 특성(즉, 저항율)은 일반적으로 반도체 소자의 유형 및 특성에 따라 달라진다. 따라서, A의 화학종 및 Cu에 대한 A의 몰비(즉, x 및 y의 값)는 의도하는 목적에 따라 적절히 선택될 수 있는데, 단, 산화물막의 체적 저항율이 108 Ωcm를 초과하면, 전극과 접속시 옴 접촉이 용이하게 형성되지 않아, 어떤 경우에는 실용상 바람직하지 않을 수 있다. 체적 저항율이 108 Ωcm 이하이기 위해서, 조성식 xAOㆍyCu2O가 xMgOㆍyCu2O인 경우, x는 80 미만인 것이 바람직하다. 조성식 xAOㆍyCu2O가 xCaOㆍyCu2O인 경우, x는 85 미만인 것이 바람직하다. 조성식 xAOㆍyCu2O가 xSrOㆍyCu2O인 경우, x는 85 미만인 것이 바람직하다. 조성식 xAOㆍyCu2O가 xBaOㆍyCu2O인 경우, x는 75 미만인 것이 바람직하다.
상기 p형 산화물의 형상은 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 예컨대, p형 산화물은 막 또는 벌크(입자)일 수 있다.
상기 p형 산화물은 p-n 접합 다이오드, PIN 광다이오드, 전계 효과형 트랜지스터, 발광 소자 및 광전 변환 소자와 같은 반도체 소자의 p형 활성층으로서 유용하다.
상기 p형 산화물의 제조 방법은 후술하는 본 발명의 p형 산화물 제조용 조성물을 이용하여 본 발명의 p형 산화물을 제조하는 방법이 바람직하다.
p형 산화물의 다른 제조 방법은 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 스퍼터법, 펄스 레이저 증착(PLD)법, CVD법 및 ALD법을 포함한다.
<p형 산화물 제조용 조성물>
본 p형 산화물 제조용 조성물은 적어도 용매, Cu 함유 화합물 및 Mg, Ca, Sr 및/또는 Ba 함유 화합물을 함유하며, 필요할 경우, 다른 성분들을 추가로 함유한다.
상기 p형 산화물 제조용 조성물은 본 발명의 p형 산화물의 제조에 사용되는 조성물이다.
-용매-
상기 용매는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 톨루엔, 크실렌, 2-에틸헥산산, 아세틸아세톤, 에틸렌 글리콜 및 2-메톡시 에탄올을 포함한다.
상기 p형 산화물 제조용 조성물에 점탄성 및 유전율과 같은 원하는 특성을 부여하기 위하여 디에틸렌 글리콜 및 디메틸포름아미드와 같은 용매를 사용할 수 있다.
이들은 단독으로 또는 조합하여 사용할 수 있다.
상기 p형 산화물 제조용 조성물에서 용매의 양은 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
-Cu 함유 화합물-
p형 산화물에서 구리는 1가이나, Cu 함유 화합물에서 Cu는 이에 한정되지 않는다. Cu 함유 화합물은 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 네오데칸산구리(II)와 같은 유기 카르복실산구리; 프탈로시아닌구리(II) 및 구리(I) 페닐아세틸리드와 같은 유기 구리 착체; 구리(II) 디에톡시드와 같은 구리 알콕시드; 및 황산구리(II) 및 아세트산구리(I)와 같은 무기 구리 염을 포함한다.
이들 중에서, p형 산화물 제조용 조성물을 비극성 용매 중에서 제조하는 경우, 용해성의 관점에서 유기 카르복실산구리가 바람직하고 네오데칸산구리(II)가 더 바람직하다. p형 산화물 제조용 조성물을 극성 용매 중에서 제조하는 경우, 용해성의 관점에서 무기 구리 염이 바람직하고 황산구리(II)가 더 바람직하다.
p형 산화물 제조용 조성물에 함유된 Cu 함유 화합물의 양은 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
-Mg, Ca, Sr 및/또는 Ba 함유 화합물-
Mg, Ca, Sr 및/또는 Ba 함유 화합물은 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 유기 카르복실산염, 유기 금속 착체, 금속 알콕시드, 및 Mg, Ca, Sr 및/또는 Ba 함유 무기 염을 포함한다.
이들 중에서, p형 산화물 제조용 조성물을 비극성 용매 중에서 제조하는 경우, 용해성의 관점에서 유기 카르복실산염이 바람직하고, 2-에틸헥산산마그네슘, 2-에틸헥산산칼슘, 2-에틸헥산산스트론튬 및 2-에틸헥산산바륨이 더 바람직하다. p형 산화물 제조용 조성물을 극성 용매 중에서 제조하는 경우, 용해성의 관점에서 무기염이 바람직하고, 질산마그네슘, 질산칼슘, 염화스트론튬 및 염화바륨이 더 바람직하다.
본 발명의 p형 산화물 제조용 조성물은 우수한 전도성을 갖는 상기 p형 산화물의 제조에 사용되는 원료 용액으로서 적합하다. 상기 p형 산화물에서 Cu는 1가이나, 상기 p형 산화물 제조용 조성물에 함유된 Cu 함유 화합물에서 Cu는 특별히 한정되지 않고 바람직하게는 2가인 것에 특징이 있다. Cu 함유 화합물에서 Cu가 2가인 경우, p형 산화물 제조용 조성물에서의 Cu도 2가이므로, 산소 원자수에 대한 Cu 원자수의 비는 p형 산화물 제조용 조성물에서 1:1이다. 그러나, 이로부터 제조된 p형 산화물(xAOㆍyCu2O)에서 Cu는 1가이므로, 산소 원자수에 대한 Cu 원자수의 비는 p형 산화물에서 2:1이다. 상기 p형 산화물 제조용 조성물은 상기 p형 산화물의 제조에서 Cu 원자에 대하여 산소 원자를 과량으로 포함한다. 이러한 p형 산화물 제조용 조성물에 의하여 다량의 산소를 갖는 p형 산화물을 얻음으로써 산소 결함으로 인한 캐리어 보상을 억제할 수 있다. 따라서, 정공 농도가 높고 p형 전도성이 우수한 p형 산화물을 얻을 수 있다.
p형 산화물 제조용 조성물에서, 금속 원소의 조성 및 용매 혼합비는 폭넓게 변할 수 있으므로 후술하는 p형 산화물의 제조 방법 및 의도하는 용도에 따라 적절히 조정할 수 있다.
<p형 산화물의 제조 방법>
본 발명의 p형 산화물의 제조 방법은 적어도 도포 공정 및 열처리 공정을 포함하며, 필요할 경우, 다른 공정을 추가로 포함한다.
-도포 공정-
도포 공정은 지지체 상에 조성물을 도포하는 공정이라면 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
상기 조성물은 본 발명의 p형 산화물 제조용 조성물이다.
지지체는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 유리 기재를 포함한다.
조성물 도포 방법은 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 예컨대, 스핀 코팅법, 잉크젯 인쇄법, 슬릿 코팅법, 노즐 인쇄법, 그라비아 인쇄법 및 마이크로 컨택트 인쇄법과 같은 기존의 방법을 이용할 수 있다. 이들 중에서, 넓은 면에 걸쳐 균일한 두께의 막을 용이하게 제조하는 것이 요망되는 경우 스핀 코팅법이 바람직하다. 잉크젯 인쇄법 및 마이크로 컨택트 인쇄법과 같은 적절한 인쇄 조건 및 인쇄법을 이용하면 조성물을 원하는 형상으로 인쇄할 수 있으며 추후 패터닝 공정은 필요 없다.
-열처리 공정-
열처리 공정은, 도포 공정 후에 열처리를 실시하는 공정으로서 상기 조성물 중에 함유된 용매의 건조, 상기 Cu 함유 화합물의 분해, Mg, Ca, Sr 및/또는 Ba을 함유하는 화합물의 분해 및 p형 산화물의 생성을 할 수 있는 공정이라면, 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
열처리 공정에서, 조성물 중에 함유된 용매의 건조(이하, "건조 처리"라 칭할 수 있음)는 상기 Cu 함유 화합물의 분해, Mg, Ca, Sr 및/또는 Ba을 함유하는 화합물의 분해 및 p형 산화물의 생성(이하, "분해 및 생성 처리"라 칭할 수 있음)과 상이한 온도에서 실시하는 것이 바람직하다. 즉, 용매 건조 후에 온도를 올린다음 Cu 함유 화합물을 분해하고, 상기 Mg, Ca, Sr 및/또는 Ba을 함유하는 화합물을 분해하고, p형 산화물을 생성하는 것이 바람직하다.
건조 처리 온도는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 상기 온도는, 예컨대, 80∼180℃이다. 건조 처리에서 온도를 낮추기 위하여 진공 오븐을 이용하는 것이 효과적이다.
상기 건조 처리 시간은 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 상기 시간은, 예컨대, 10 분 내지 1 시간이다.
상기 분해 및 생성 처리 온도는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 상기 온도는, 예컨대, 200∼400℃이다.
상기 분해 및 생성 처리 시간은 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 상기 시간은, 예컨대, 1 시간 내지 5 시간이다.
열처리 공정에서, 분해 및 생성 처리는 동시에 실시하거나 또는 다단계로 나누어 실시할 수 있다.
열처리 공정의 실시 방법은 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 예컨대, 지지체를 가열할 수 있다.
열처리 공정을 실시하는 분위기는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있으나, 산소 분위기가 바람직하다. 산소 분위기 하에서 열처리는 분해 생성물을 신속하게 계외로 배출하고 생성되는 p형 산화물의 산소 결함을 저감시킬 수 있다.
열처리 공정시에, 상기 건조된 조성물에 파장 400 nm 이하의 자외광을 조사하는 것이 분해 및 생성 처리에서의 반응을 촉진하는 데 효과적이다. 자외광은 상기 조성물 중에 함유된 유기물간 화학 결합을 절단하여 유기물을 분해하므로 파장 400 nm 이하의 자외광을 조사함으로써 p형 산화물을 더 효율적으로 생성시킬 수 있다.
파장 400 nm 이하의 자외광은 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 엑시머 램프로 조사되는 파장 222 nm의 자외광을 포함한다.
자외광 대신에 또는 자외광과 병용하여, 오존 처리를 실시하는 것이 바람직할 수 있다. 상기 건조된 조성물을 오존으로 처리함으로써 산화물 생성이 촉진된다.
본 발명의 p형 산화물의 제조 방법에서는, 용액 프로세스를 통해 p형 산화물을 제조한다. 따라서, 진공 프로세스를 통해 제조되는 p형 산화물보다 더 간이하고 더 대량으로 더 저렴한 비용으로 p형 산화물을 제조할 수 있다.
또한, 본 발명의 p형 산화물의 제조 방법에서는 p형 전도성이 우수한 p형 산화물을 제조할 수 있다. 본 발명의 p형 산화물의 제조 방법에서, 이에 사용되는 조성물은 Cu가 2가인 Cu 함유 화합물을 함유하는 것이 바람직하다. 이 경우, 상기 조성물에서 Cu는 2가이므로 상기 조성물에서 산소 원자수에 대한 Cu 원자수의 비는 1:1이다. 그러나, 이로부터 제조된 p형 산화물에서 Cu는 1가이므로, p형 산화물에서 산소 원자수에 대한 Cu 원자수의 비는 2:1이다. 상기 조성물은 p형 산화물의 제조에서 Cu 원자에 비하여 산소 원자를 과량으로 포함한다. 이러한 조성물에 의하여 다량의 산소를 갖는 p형 산화물을 얻음으로써 산소 결함으로 인한 전자 생성을 억제할 수 있다. 따라서, 정공 농도가 높고 p형 전도성이 우수한 p형 산화물을 얻을 수 있다.
(반도체 소자)
본 발명의 반도체 소자는 적어도 활성층을 포함하고, 필요할 경우, 다른 부재를 추가로 포함한다.
<활성층>
활성층은 본 발명의 p형 산화물을 함유한다면 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
상기 언급한 바와 같이, 본 발명의 p형 산화물은 조성을 조정함으로써 의도하는 목적에 따라 원하는 특성을 달성할 수 있으므로 반도체 소자의 활성층에 함유시키기 적합하다. 즉, 최적화된 특성을 갖는 p형 산화물이 활성층에 함유되는 경우, 반도체 소자의 특성이 향상된다.
활성층의 형상, 구조 및 크기는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
반도체 소자는 다이오드, 전계 효과형 트랜지스터, 발광 소자 및 광전 변환 소자를 포함한다.
<다이오드>
상기 다이오드는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 예컨대, 제1 전극, 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 형성된 활성층을 포함하는 다이오드를 이용할 수 있다. 다이오드의 예는 p-n 접합 다이오드 및 PIN 광다이오드를 포함한다.
n형 산화물 반도체 중에는 가시광에 대하여 높은 투과율을 갖는 재료가 많이 공지되어 있다. 본 발명의 p형 산화물도 밴드갭이 넓어 가시광을 투과시킬 수 있다. 따라서, 본 발명의 p형 산화물로 투명한 다이오드를 얻을 수 있다.
-p-n 접합 다이오드-
상기 p-n 접합 다이오드는 적어도 활성층을 포함하며, 필요할 경우, 애노드(양극) 및 캐소드(음극)과 같은 다른 부재를 추가로 포함한다.
--활성층--
상기 활성층은 적어도 p형 반도체층 및 n형 반도체층을 포함하며, 필요할 경우, 다른 부재를 추가로 포함한다.
상기 p형 반도체층은 상기 n형 반도체층과 접촉한다.
---p형 반도체층---
상기 p형 반도체층은 본 발명의 p형 산화물을 함유한다면 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
p형 산화물의 조성 및 제조 조건은 활성층으로서 기능하기 위해 필요한 캐리어 농도 및 캐리어 이동도를 얻을 수 있도록 선택되는 것이 바람직하다.
상기 p형 반도체층의 평균 두께는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있으나, 50 nm 내지 2,000 nm가 바람직하다.
---n형 반도체층---
n형 반도체층의 재료는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있으나, 투명한 n형 산화물 반도체인 것이 바람직하다.
투명한 n형 산화물 반도체는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 ZnO 및 IGZO(In-Ga-Zn-O)를 포함한다.
투명한 n형 산화물 반도체를 이용한 경우, 본 발명의 p형 산화물도 밴드갭이 넓어 가시광을 투과시킬 수 있으므로, 투명한 활성층을 얻을 수 있다.
상기 n형 반도체층의 제조 방법은 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 스퍼터법, 펄스 레이저 증착(PLD)법, CVD법 및 ALD법과 같은 진공 프로세스, 딥코팅법, 잉크젯 프린트법 및 나노 임프린트법과 같은 인쇄법을 포함한다.
n형 반도체층의 평균 두께는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있으나, 50 nm 내지 2,000 nm가 바람직하다.
p형 반도체층 및 n형 반도체층이 모두 결정성 재료로 구성되는 경우, 상기 반도체층의 적층시 결정 격자의 미스매치로 인하여 양호한 결정이 얻어질 수 없어, 우수한 특성을 갖는 반도체 소자가 실현될 수 없다는 문제가 발생하기 쉽다. 이러한 문제를 회피하기 위하여, 결정 격자가 매치되는 재료를 선택하여야 하는데, 이로써 이용되는 재료 유형이 한정된다.
한편, 본 발명의 상기 p형 산화물을 상기 p형 반도체층에 이용하면 상기 n형 반도체층이 결정성이어도 상기한 문제가 방지된다. 따라서, 양호한 p-n 접합 계면이 형성될 수 있다. 본 발명의 p형 산화물은 다이오드에 이용되는 n형 반도체 재료의 폭을 넓힐 수 있어 우수한 소자 특성을 실현할 수 있다.
--애노드(양극)--
상기 애노드는 p형 반도체층과 접촉한다.
상기 애노드의 재료는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 Mo, Al, Au, Ag 및 Cu와 같은 금속 및 이의 합금; ITO 및 ATO와 같은 투명 전도성 산화물; 폴리에틸렌디옥시티오펜(PEDOT) 및 폴리아닐린(PANI)과 같은 유기 전도체를 포함한다.
상기 애노드의 형상, 구조 및 크기는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
상기 애노드는 p형 반도체층과 접촉하도록 설치되며 이들 사이에 옴 접촉이 형성되는 것이 바람직하다.
상기 애노드의 제조 방법은 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 (i) 예컨대, 스퍼터법 또는 딥코팅법으로 막을 형성한 다음 포토리소그래피법으로 막을 패터닝하는 방법; 및 (ii) 원하는 형상을 갖는 막을 잉크젯 프린트법, 나노 임프린트법 및 그라비아 프린트법과 같은 인쇄법으로 직접 형성하는 방법을 포함한다.
--캐소드(음극)--
상기 캐소드의 재료는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 예컨대, 상기 캐소드의 재료는 애노드의 재료에 대해 언급한 것과 동일할 수 있다.
상기 캐소드의 형상, 구조 및 크기는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
상기 캐소드는 n형 반도체층과 접촉하도록 제공되며, 이들 사이에 옴 접촉이 형성되는 것이 바람직하다.
상기 캐소드의 제조 방법은 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 예컨대, 이 방법은 애노드에 대해서 언급한 것과 동일할 수 있다.
--p-n 접합 다이오드의 제조 방법--
이제, 도 1에 도시된 p-n 접합 다이오드의 한 예시적 제조 방법을 설명한다.
우선, 캐소드(2)를 기재(1) 상에 형성한다.
상기 기재의 형상, 구조 및 크기는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
상기 기재의 재료는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 상기 기재의 예는 유리 기재 및 플라스틱 기재를 포함한다.
유리 기재는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 무알칼리 유리 기재 및 실리카 유리 기재를 포함한다.
플라스틱 기재는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 폴리카르보네이트(PC) 기재, 폴리이미드(PI) 기재, 폴리에틸렌 테레프탈레이트(PET) 기재 및 폴리에틸렌 나프탈레이트(PEN) 기재를 포함한다.
특히, 상기 기재는 표면의 청정화 및 표면의 밀착성 향상의 관점에서 산소 플라즈마, UV 오존 및 UV 조사를 이용한 세정을 통해 전처리하는 것이 바람직하다.
이후, n형 반도체층(3)을 캐소드(2) 상에 형성한다.
이후, p형 반도체층(4)을 n형 반도체층(3) 상에 형성한다.
이후, 애노드(5)를 p형 반도체층(4) 상에 형성한다.
이상 설명한 바와 같이, p-n 접합 다이오드(6)가 제조된다.
<전계 효과형 트랜지스터>
상기 전계 효과형 트랜지스터는 적어도 게이트 전극, 소스 전극, 드레인 전극, 활성층 및 게이트 절연층을 포함하며, 필요할 경우, 다른 부재를 포함한다.
-게이트 전극-
상기 게이트 전극은 게이트 전압을 인가하기 위한 전극이라면 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
상기 게이트 전극의 재료는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 Mo, Al, Au, Ag 및 Cu와 같은 금속 및 이들의 합금; ITO 및 ATO와 같은 투명 전도성 산화물; 폴리에틸렌디옥시티오펜(PEDOT) 및 폴리아닐린(PANI)과 같은 유기 전도체를 포함한다.
상기 게이트 전극의 제조 방법은 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 (i) 예컨대, 스퍼터법 또는 딥코팅법으로 막을 형성한 다음 포토리소그래피법으로 막을 패터닝하는 방법; 및 (ii) 원하는 형상을 갖는 막을 잉크젯 프린트법, 나노 임프린트법 및 그라비아 프린트법과 같은 인쇄법으로 직접 형성하는 방법을 포함한다.
상기 게이트 전극의 평균 두께는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 상기 두께는 20 nm 내지 1 ㎛가 바람직하고, 50 nm 내지 300 nm가 더 바람직하다.
-소스 전극 및 드레인 전극-
상기 소스 전극 또는 상기 드레인 전극은 전계 효과형 트랜지스터로부터 전류를 추출하기 위한 전극이라면 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
상기 소스 전극 또는 상기 드레인 전극의 재료는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 상기 게이트 전극에 대하여 상기 설명한 것과 동일한 재료를 포함한다.
상기 활성층과 상기 소스 전극 또는 상기 활성층과 상기 드레인 전극 사이의 접촉 저항이 높으면 트랜지스터 특성이 불량해진다. 이러한 문제를 회피하기 위하여, 접촉 저항이 낮은 재료가 소스 전극과 드레인 전극의 재료로서 바람직하게 선택된다. 구체적으로는, 상기 활성층에 함유되는 본 발명의 p형 산화물보다 일함수가 큰 재료를 선택하는 것이 바람직하다.
상기 소스 전극 및 상기 드레인 전극의 제조 방법은 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 예컨대, 상기 방법은 상기 게이트 전극의 제조 방법에 대하여 언급한 것과 동일할 수 있다.
상기 소스 전극 또는 상기 드레인 전극의 평균 두께는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 상기 두께는 20 nm 내지 1 ㎛가 바람직하고, 50 nm 내지 300 nm가 더 바람직하다.
-활성층-
상기 활성층은 본 발명의 p형 산화물을 함유한다.
상기 활성층은 상기 소스 전극과 상기 드레인 전극 사이에 형성된다. 본 명세서에서 사용되는 "상기 소스 전극과 상기 드레인 전극 사이"란 표현은 상기 활성층이 상기 소스 전극 및 상기 드레인 전극과 협력하여 상기 전계 효과형 트랜지스터를 기능시킬 수 있는 위치를 의미한다. 상기 활성층이 이러한 위치에 있다면, 상기 활성층의 위치는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
p형 산화물의 조성 및 제조 조건은, 활성층으로서 기능하기 위해 필요한 캐리어 농도 및 캐리어 이동도가 얻어질 수 있도록, 선택되는 것이 바람직하다.
상기 활성층의 평균 두께는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 상기 두께는 5 nm 내지 1 ㎛가 바람직하고, 10 nm 내지 300 nm가 더 바람직하다.
-게이트 절연층-
상기 게이트 절연층은 상기 게이트 전극과 상기 활성층 사이에 형성되는 절연층이라면 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
상기 게이트 절연층의 재료는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 SiO2 및 SiNx와 같은 폭넓게 양산에 이용되는 재료; La2O3 및 HfO2와 같은 고유전율 재료; 폴리이미드(PI) 및 불소계 수지와 같은 유기 재료를 포함한다.
상기 게이트 절연층의 제조 방법은 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 스퍼터법, 화학 기상 증착(CVD)법 및 원자층 증착(ALD)법과 같은 진공 성막법, 스핀 코팅법, 다이코팅법, 및 인크젯 프린트법과 같은 인쇄법을 포함한다.
상기 게이트 절연층의 평균 두께는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 상기 두께는 50 nm 내지 3 ㎛가 바람직하고, 100 nm 내지 1 ㎛가 더 바람직하다.
상기 전계 효과형 트랜지스터는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 톱 컨택트/바텀 게이트 유형의 구조(도 2), 바텀 컨택트/바텀 게이트 유형의 구조(도 3), 톱 컨택트/톱 게이트 유형의 구조(도 4) 및 바텀 컨택트/톱 게이트 유형의 구조(도 5)를 포함한다.
도 2 내지 5에서, 부호 21은 기재를 나타내고, 22는 활성층을 나타내며, 23은 소스 전극을 나타내고, 24는 드레인 전극을 나타내며, 25는 게이트 절연층을 나타내고, 26은 게이트 전극을 나타낸다.
상기 전계 효과형 트랜지스터는 후술하는 표시 소자에 적합하게 사용되나 이에 한정되지 않는다. 예컨대, 전계 효과형 트랜지스터는 IC 카드 또는 ID 태그에 사용될 수 있다.
상기 전계 효과형 트랜지스터는 활성층에 본 발명의 p형 산화물을 사용하므로 p형 산화물의 조성을 폭넓게 조정할 수 있다. 이로써 바람직한 특성을 갖는 활성층이 얻어지므로 트랜지스터 특성이 개선된다. 또한, 활성층이 무정질이므로 매우 균일하여 개개의 트랜지스터간 특성 불균일이 감소된다.
-전계 효과형 트랜지스터의 제조 방법-
이제, 전계 효과형 트랜지스터의 한 예시적 제조 방법을 설명한다.
먼저, 상기 게이트 전극을 기재 상에 형성한다.
상기 기재의 형상, 구조 및 크기는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
상기 기재의 재료는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 상기 기재의 예는 유리 기재 및 플라스틱 기재를 포함한다.
유리 기재는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 무알칼리 유리 기재 및 실리카 유리 기재를 포함한다.
플라스틱 기재는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 폴리카르보네이트(PC) 기재, 폴리이미드(PI) 기재, 폴리에틸렌 테레프탈레이트(PET) 기재 및 폴리에틸렌 나프탈레이트(PEN) 기재를 포함한다.
특히, 상기 기재는 표면의 청정화 및 표면의 밀착성 향상의 관점에서 산소 플라즈마, UV 오존 및 UV 조사를 이용한 세정을 통해 전처리하는 것이 바람직하다.
이후, 상기 게이트 절연층을 상기 게이트 전극 상에 형성한다.
이후, 채널 영역인 상기 p형 산화물을 함유하는 활성층을 상기 게이트 절연층 상에 형성한다.
이후, 상기 소스 전극과 상기 드레인 전극이 상기 활성층에 의하여 이격되도록 상기 소스 전극 및 상기 드레인 전극을 상기 게이트 절연층 상에 형성한다.
이상과 같이, 전계 효과형 트랜지스터가 제조된다. 이 방법에서, 예컨대 도 2에 도시된 바와 같이 톱 컨택트/바텀 게이트 유형 전계 효과형 트랜지스터가 제조된다.
본 반도체 소자는 활성층에 본 발명의 p형 산화물을 함유한다. 상기 p형 산화물은 조성을 조정함으로써 의도하는 목적(전도성)에 따라 원하는 특성을 달성할 수 있다. 즉, 최적화된 특성을 갖는 p형 산화물이 활성층이 함유되는 경우, 반도체 소자의 해당 특성을 개선시킬 수 있다.
본 발명의 반도체 소자로서의 전계 효과형 트랜지스터는 우수한 특성의 TFT를 실현시킬 수 있다. 또한, 활성층은 무정질이므로 매우 균일하여 개개의 트랜지스터간 특성 불균일이 감소된다.
(표시 소자)
본 표시 소자는 적어도 광제어 소자 및 광제어 소자를 구동하는 구동 회로를 포함하며, 필요할 경우, 그 밖의 부재를 포함한다.
<광제어 소자>
상기 광제어 소자는 구동 신호에 기초하여 광출력을 제어하는 소자라면 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 광제어 소자의 예는 유기 일렉트로루미네센스(EL) 소자, 일렉트로크로믹(EC) 소자, 액정 소자, 전기영동 소자 및 일렉트로웨팅 소자를 포함한다.
<구동 회로>
상기 구동 회로는 본 발명의 반도체 소자를 구비하는 한 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
<그 밖의 부재>
상기 그 밖의 부재는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
본 발명의 표시 소자는 상기 반도체 소자(예컨대, 전계 효과형 트랜지스터)를 구비하여, 소자간 변동이 감소된다. 또한, 상기 표시 소자는 경시 변화가 일어나도 구동 트랜지스터를 일정한 게이트 전압에서 동작시킬 수 있으므로 소자를 오랫동안 사용할 수 있다.
(화상 표시 장치)
본 발명의 화상 표시 장치는 적어도 복수의 표시 소자, 복수의 배선 및 표시 제어 장치를 포함하며, 필요할 경우, 그 밖의 부재를 포함한다.
<표시 소자>
상기 표시 소자는, 매트릭스형으로 배치되는 본 발명의 표시 소자인 한, 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
<배선>
상기 배선은, 상기 표시 소자에서 각 전계 효과형 트랜지스터에 게이트 전압과 화상 데이터 신호를 개별적으로 인가할 수 있는 한, 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
<표시 제어 장치>
상기 표시 제어 장치는, 화상 데이터에 기초하여 복수의 배선을 통해 각 전계 효과형 트랜지스터에서 게이트 전압과 신호 전압을 개별적으로 제어할 수 있는 한, 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
<그 밖의 부재>
상기 그 밖의 부재는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다.
본 발명의 화상 표시 장치는 본 발명의 표시 소자를 포함하므로 장기간 동안 안정하게 동작할 수 있다.
본 발명의 화상 표시 장치는 휴대폰, 휴대형 음악 재생 장치, 휴대형 동영상 재생 장치, 전자북, PDA(Personal Digital Assistant)와 같은 휴대용 정보 기기 및 스틸 카메라 및 비디오 카메라와 같은 촬상 기기에서의 표시 수단으로서 이용될 수 있다. 또한, 자동차, 항공기, 기차 및 선박과 같은 이동체 시스템에서의 각종 정보 표시 수단으로서 이용될 수 있다. 또한, 계측 장치, 분석 장치, 의료 기기 및 광고 매체에서의 각종 정보 표시 수단으로서 이용될 수 있다.
(시스템)
본 발명의 시스템은 적어도 본 발명의 화상 표시 장치 및 화상 데이터 작성 장치를 포함한다.
상기 화상 데이터 작성 장치는 표시되는 화상 정보에 기초한 화상 데이터를 작성하고 이 화상 데이터를 화상 표시 장치에 출력한다.
본 발명의 시스템은 상기 화상 표시 장치를 포함하므로 화상 데이터를 정보를 고해상도로 표시할 수 있다.
이제, 본 발명의 화상 표시 장치를 설명한다.
본 발명의 화상 표시 장치는 일본 특허 출원 공개 2010-074148호의 단락 [0059] 및 [0060]에 개시되고 도 2 및 3에 도시된 것일 수 있다.
이하, 본 발명의 실시양태의 한 예를 첨부 도면을 참조하여 설명한다.
도 6은 표시 소자가 매트릭스형으로 배치된 디스플레이의 설명도이다.
상기 디스플레이는 도 6에 도시된 바와 같이 X축 방향을 따라 등간격으로 배치된 n개의 주사선(X0, X1, X2, X3, …, Xn-2, Xn-1), Y축 방향을 따라 등간격으로 배치된 m개의 데이터선(Y0, Y1, Y2, Y3, …, Ym-1) 및 Y축 방향을 따라 등간격으로 배치된 m개의 전류 공급선(Y0i, Y1i, Y2i, Y3i, …, Ym-1i)을 구비한다.
따라서, 주사선 수와 데이터선 수에 의해 표시 소자(302)를 특정할 수 있다.
도 7은 본 발명의 한 예시적 표시 소자의 개략 구성도이다.
상기 표시 소자는 예컨대 도 7에 도시된 바와 같이 유기 EL(일렉트로루미네센스) 소자(350) 및 이 유기 EL 소자(350)를 발광시킬 수 있는 드라이브 회로(320)를 포함한다. 즉, 디스플레이(310)는 소위 액티브 매트릭스 유기 일렉트로루미네센스 디스플레이이다. 상기 디스플레이(310)는 81.28-cm(32-인치) 컬러 디스플레이이다. 특히 상기 디스플레이(310)의 크기는 이에 한정되지 않는다.
도 7에 도시된 드라이브 회로(320)를 설명한다.
상기 드라이브 회로(320)는 2개의 전계 효과형 트랜지스터(10 및 20) 및 커패시터(30)를 포함한다.
전계 효과형 트랜지스터(10)는 스위치 소자로서 기능한다. 상기 전계 효과형 트랜지스터(10)의 게이트 전극(G)은 소정의 주사선에 접속되고, 상기 전계 효과형 트랜지스터(10)의 소스 전극(S)은 소정의 데이터선에 접속된다. 상기 전계 효과형 트랜지스터(10)의 드레인 전극(D)은 커패시터(30)의 한쪽 단자에 접속된다.
전계 효과형 트랜지스터(20)는 유기 EL 소자(350)에 전류를 공급한다. 전계 효과형 트랜지스터(20)의 게이트 전극(G)은 전계 효과형 트랜지스터(10)의 드레인 전극(D)과 접속된다. 전계 효과형 트랜지스터(20)의 드레인 전극(D)은 유기 EL 소자(350)의 양극과 접속된다. 전계 효과형 트랜지스터(20)의 소스 전극(S)은 소정의 전류 공급선과 접속된다.
커패시터(30)는 전계 효과형 트랜지스터(10)의 상태, 즉, 데이터를 저장한다. 커패시터(30)의 다른 단자는 소정의 전류 공급선과 접속된다.
따라서, 전계 효과형 트랜지스터(10)가 온 상태가 되면, 화상 데이터가 Y2 선을 개재하여 커패시터(30)에 저장된다. 전계 효과형 트랜지스터(10)가 오프 상태가 된 후라도, "온" 상태로 유지되는 전계 효과형 트랜지스터(20)가 유기 EL 소자(350)를 구동시킬 수 있다.
도 8은 표시 소자(302)에서 구동 회로로서 기능하는 전계 효과형 트랜지스터(20)와 유기 EL 소자(350)의 한 예시적 위치관계를 도시한다. 이 도면에서, 유기 EL 소자(350)는 동일 기재 상에서 전계 효과형 트랜지스터(20) 옆에 배치되어 있다. 또한, 전계 효과형 트랜지스터 및 커패시터(도시되지 않음)도 동일 기재 상에 배치되어 있다.
도 8에는 도시되어 있지 않으나, 활성층(22) 상부에 보호층을 설치하는 것이 적합하다. 예컨대, SiO2, SiNx, Al2O3 또는 불소계 폴리머가 보호층의 재료로서 적절히 이용될 수 있다.
별법으로, 도 9에 도시된 바와 같이, 유기 EL 소자(350)를 전계 효과형 트랜지스터(20) 상에 배치할 수 있다. 이 경우, 게이트 전극(26)은 투명할 것이 요구되므로, ITO, In2O3, SnO2, ZnO, Ga 함유 ZnO, Al 함유 ZnO 및 Sb 함유 SnO2와 같은 투명한 전도성 산화물을 게이트 전극(26)의 재료로서 이용한다. 특히, 부호 360은 층간 절연막(평탄화막)을 나타낸다. 상기 층간 절연막의 재료는 폴리이미드 수지 및 아크릴계 수지와 같은 수지를 포함한다.
도 10은 한 예시적 유기 EL 소자의 개략도이다.
도 10에서, 유기 EL 소자(350)는 음극(312), 양극(314) 및 유기 EL 박막층(340)을 포함한다.
음극(312)의 재료는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 알루미늄(Al), 마그네슘(Mg)-은(Ag) 합금, 알루미늄(Al)-리튬(Li) 합금 및 ITO(인듐 주석 산화물)를 포함한다. 마그네슘(Mg)-은(Ag) 합금은 두께가 충분하다면 고반사율 전극이 된다. 반면, Mg-Ag 합금은 매우 얇으면(약 20 nm 미만) 반투명 전극이 된다. 이 도면에서는, 양극측에서 광을 취출하지만, 음극이 투명 또는 반투명일 경우 음극측으로부터 광을 취출할 수 있다.
양극(314)의 재료는 특별히 한정되지 않으며 의도하는 목적에 따라 적절히 선택될 수 있다. 이의 예는 ITO(인듐 주석 산화물), IZO (인듐 아연 산화물) 및 은(Ag)-네오디뮴(Nd) 합금을 포함한다. 은 합금은 고반사율 전극이 되므로 음극측으로부터 광을 취출하는 경우 적합하다.
유기 EL 박막층(340)은 전자 수송층(342), 발광층(344) 및 정공 수송층(346)을 포함한다. 전자 수송층(342)은 음극(312)과 접속되고, 정공 수송층(346)은 양극(314)과 접속된다. 양극(314)과 음극(312) 사이에 소정의 전압이 인가될 경우, 발광층(344)이 발광한다.
전자 수송층(342)과 발광층(344)이 함께 한 층을 형성할 수 있다. 전자 수송층(342)과 음극(312) 사이에 전자 주입층이 설치될 수 있고, 정공 수송층(346)과 양극(314) 사이에 정공 주입층이 더 설치될 수 있다.
기판측으로부터 광을 취출하는 소위 "바텀 에미션"형 유기 EL 소자를 설명하였으나, 기판의 반대측으로부터 광을 취출하는 "톱 에미션"형 유기 EL 소자도 이용할 수 있다.
도 11은 본 발명 화상 표시 장치의 다른 예의 개략 구성도이다.
도 11에서, 화상 표시 장치는 복수의 표시 소자(302), 배선(주사선, 데이터선 및 전류 공급선) 및 표시 제어 장치(400)를 포함한다.
표시 제어 장치(400)는 화상 데이터 처리 회로(402) 및 데이터선 구동 회로(406)를 포함한다.
화상 데이터 처리 회로(402)는 영상 출력 회로로부터의 출력 신호에 기초하여 디스플레이에서의 복수의 표시 소자(302) 각각의 휘도를 판단한다.
주사선 구동 회로(404)는 회상 데이터 처리 회로(402)로부터의 지시에 응답하여 n개의 주사선에 개별적으로 전압을 인가한다.
데이터선 구동 회로(406)는 회상 데이터 처리 회로(402)로부터의 지시에 응답하여 m개의 데이터선에 개별적으로 전압을 인가한다.
광제어 소자가 유기 EL 소자인 경우의 실시양태를 설명하였으나, 이에 한정되지 않는다. 예컨대, 광제어 소자는 일렉트로크로믹 소자일 수 있다. 이 경우, 디스플레이는 일렉트로크로믹 디스플레이이다.
또한, 광제어 소자는 액정 소자일 수 있는데, 이 경우 디스플레이는 액정 디스플레이이고, 도 12에 도시된 표시 소자(302')에 대한 전류 공급선은 사용할 필요가 없다. 도 13에 도시된 바와 같이, 드라이브 회로(320')는 전계 효과형 트랜지스터(10 및 20)에 상응하는 전계 효과형 트랜지스터(40)에 의해 구성될 수 있다. 전계 효과형 트랜지스터(40)에서, 게이트 전극(G)은 소정의 주사선과 접속되고, 소스 전극(S)은 소정의 데이터선과 접속된다. 드레인 전극(D)은 커패시터(361) 및 액정 소자(370)의 화소 전극과 접속된다.
광제어 소자는 전기영동 소자, 유기 EL 소자 또는 일렉트로웨팅 소자일 수 있다.
본 발명 시스템이 텔레비젼 장치인 경우의 실시양태를 설명하였으나, 이에 한정되지 않는다. 상기 시스템은 화상 및 정보를 표시하는 소자로서 화상 표시 장치를 구비하는 임의의 시스템일 수 있다. 예컨대, 상기 시스템은 컴퓨터(개인용 컴퓨터 포함)와 화상 표시 장치가 접속된 컴퓨터 시스템일 수 있다.
본 발명의 시스템은 본 발명의 화상 표시 장치를 포함하므로 장기간 동안 안정하게 동작할 수 있다.
실시예
이하, 본 발명의 실시예를 설명하지만, 이들 실시예가 본 발명의 범위를 한정하는 것으로 해석되어서는 안된다
(실시예 1 내지 11)
<xMgOㆍyCu2O 산화물 반도체(무정질)의 제작>
톨루엔 중 2-에틸헥산산마그네슘(3.0 질량%) 용액을 톨루엔 중 네오데칸산구리(8.28 질량%) 용액과 혼합한 다음, 톨루엔으로 희석하여 xMgOㆍyCu2O 산화물 반도체용 잉크를 얻었다. 톨루엔 중 2-에틸헥산산마그네슘(3.0 질량%) 용액과 톨루엔 중 네오데칸산구리(8.28 질량%) 용액의 비를, 혼합 용액 중 Mg와 Cu의 몰비가 x:2y가 되도록 조정하였다.
이후, xMgOㆍyCu2O 산화물 반도체용 잉크를 유리 기재 상에 스핀 코팅하고 120℃에서 1시간 건조 후 산소 기류 중에서 엑시머 램프(파장 222 nm)를 조사하면서 250℃에서 3시간 소성하여 xMgOㆍyCu2O 막을 형성하였다.
아래 표 1은 톨루엔 중 2-에틸헥산산마그네슘(3.0 질량%) 용액과 톨루엔 중 네오데칸산구리(8.28 질량%) 용액의 각 조합량 및 얻어지는 xMgOㆍyCu2O 산화물 반도체의 "x" 및 "y" 값과 두께를 정리한 것이다.
[표 1]
Figure pat00001
상기 표에서, E는 "10의 거듭제곱"을 나타낸다. 예컨대, "1.0E-05"는 "0.00001"을 의미하고, "1.0E+02"는 "100"을 의미한다.
(실시예 12 내지 22)
<xCaOㆍyCu2O 산화물 반도체(무정질)의 제작 방법>
미네랄 스피리트 중 2-에틸헥산산칼슘(5.0 질량%) 용액을 톨루엔 중 네오데칸산구리(8.28 질량%) 용액과 혼합한 다음, 톨루엔으로 희석하여 xCaOㆍyCu2O 산화물 반도체용 잉크를 얻었다. 미네랄 스피리트 중 2-에틸헥산산칼슘(5.0 질량%) 용액과 톨루엔 중 네오데칸산구리(8.28 질량%) 용액의 비를, 혼합 용액 중 Ca와 Cu의 몰비가 x:2y가 되도록 조정하였다.
이후, xCaOㆍyCu2O 산화물 반도체용 잉크를 유리 기재 상에 스핀 코팅하고 120℃에서 1시간 건조 후 산소 기류 중에서 엑시머 램프(파장 222 nm)를 조사하면서 250℃에서 3시간 소성하여 xCaOㆍyCu2O 막을 형성하였다.
아래 표 2는 미네랄 스피리트 중 2-에틸헥산산칼슘(5.0 질량%) 용액과 톨루엔 중 네오데칸산구리(8.28 질량%) 용액의 각 조합량 및 얻어지는 xCaOㆍyCu2O 산화물 반도체의 "x" 및 "y" 값과 두께를 정리한 것이다.
[표 2]
Figure pat00002
상기 표에서, E는 "10의 거듭제곱"을 나타낸다. 예컨대, "1.0E-05"는 "0.00001"을 의미하고, "1.0E+02"는 "100"을 의미한다.
(실시예 23 내지 34)
<xSrOㆍyCu2O 산화물 반도체(무정질)의 제작>
톨루엔 중 2-에틸헥산산스트론튬(2.0 질량%) 용액을 톨루엔 중 네오데칸산구리(8.28 질량%) 용액과 혼합한 다음, 톨루엔으로 희석하여 xSrOㆍyCu2O 산화물 반도체용 잉크를 얻었다. 톨루엔 중 2-에틸헥산산스트론튬(2.0 질량%) 용액과 톨루엔 중 네오데칸산구리(8.28 질량%) 용액의 비를, 혼합 용액 중 Sr과 Cu의 몰비가 x:2y가 되도록 조정하였다.
이후, xSrOㆍyCu2O 산화물 반도체용 잉크를 유리 기재 상에 스핀 코팅하고 120℃에서 1시간 건조 후 산소 기류 중에서 엑시머 램프(파장 222 nm)를 조사하면서 250℃에서 3시간 소성하여 xSrOㆍyCu2O 막을 형성하였다.
아래 표 3은 톨루엔 중 2-에틸헥산산스트론튬(2.0 질량%) 용액과 톨루엔 중 네오데칸산구리(8.28 질량%) 용액의 각 조합량 및 얻어지는 xSrOㆍyCu2O 산화물 반도체의 "x" 및 "y" 값과 두께를 정리한 것이다.
[표 3]
Figure pat00003
상기 표에서, E는 "10의 거듭제곱"을 나타낸다. 예컨대, "1.0E-05"는 "0.00001"을 의미하고, "1.0E+02"는 "100"을 의미한다.
(실시예 35 내지 44)
<xBaOㆍyCu2O 산화물 반도체(무정질)의 제작>
톨루엔 중 2-에틸헥산산바륨(8.0 질량%) 용액을 톨루엔 중 네오데칸산구리(8.28 질량%) 용액과 혼합한 다음, 톨루엔으로 희석하여 xBaOㆍyCu2O 산화물 반도체용 잉크를 얻었다. 톨루엔 중 2-에틸헥산산바륨(8.0 질량%) 용액과 톨루엔 중 네오데칸산구리(8.28 질량%) 용액의 비를, 혼합 용액 중 Ba과 Cu의 몰비가 x:2y가 되도록 조정하였다.
이후, xBaOㆍyCu2O 산화물 반도체용 잉크를 유리 기재 상에 스핀 코팅하고 120℃에서 1시간 건조 후 산소 기류 중에서 엑시머 램프(파장 222 nm)를 조사하면서 250℃에서 3시간 소성하여 xBaOㆍyCu2O 막을 형성하였다.
아래 표 4는 톨루엔 중 2-에틸헥산산바륨(8.0 질량%) 용액과 톨루엔 중 네오데칸산구리(8.28 질량%) 용액의 각 조합량 및 얻어지는 xBaOㆍyCu2O 산화물 반도체의 "x" 및 "y" 값과 두께를 정리한 것이다.
[표 4]
Figure pat00004
상기 표에서, E는 "10의 거듭제곱"을 나타낸다. 예컨대, "1.0E-05"는 "0.00001"을 의미하고, "1.0E+02"는 "100"을 의미한다.
(실시예 45)
<Cu2O 산화물 반도체(무정질)의 제작>
톨루엔 중 네오데칸산구리(8.28 질량%) 용액을 톨루엔으로 희석하여 Cu2O 산화물 반도체용 잉크를 얻었다.
이후, Cu2O 산화물 반도체용 잉크를 유리 기재 상에 스핀 코팅하고 120℃에서 1시간 건조 후 산소 기류 중에서 엑시머 램프(파장 222 nm)를 조사하면서 250℃에서 3시간 소성하여 Cu2O 막을 형성하였다. 아래 표 5는 얻어지는 Cu2O 산화물 반도체의 두께를 나타낸다.
[표 5]
Figure pat00005
상기 표에서, E는 "10의 거듭제곱"을 나타낸다. 예컨대, "1.0E-05"는 "0.00001"을 의미하고, "1.0E+02"는 "100"을 의미한다.
(실시예 46 내지 49)
<xAOㆍyCu2O 산화물 반도체(무정질)의 제작>
(A = Mg, Ca, Sr 및 Ba에서 선택되는 2 이상의 원소)
톨루엔 중 2-에틸헥산산마그네슘(3.0 질량%) 용액, 미네랄 스피리트 중 2-에틸헥산산칼슘(5.0 질량%) 용액, 톨루엔 중 2-에틸헥산산스트론튬(2.0 질량%) 용액 및 톨루엔 중 2-에틸헥산산바륨(8.0 질량%) 용액을 톨루엔 중 네오데칸산구리(8.28 질량%) 용액과 표 6-1 및 6-2에 나타낸 조합량에 따라 혼합한 다음, 톨루엔으로 희석하여 xAOㆍyCu2O 산화물 반도체용 잉크를 얻었다.
이후, xAOㆍyCu2O 산화물 반도체용 잉크를 유리 기재 상에 스핀 코팅하고 120℃에서 1시간 건조 후 산소 기류 중에서 엑시머 램프(파장 222 nm)를 조사하면서 250℃에서 3시간 소성하여 xAOㆍyCu2O 막을 형성하였다. 이 xAOㆍyCu2O 막에서, A는 Mg, Ca, Sr 및 Ba에서 선택되는 2 이상의 원소로 구성된다. 표 7은 Cu의 몰수비와 Mg, Ca, Sr 및 B의 합계 몰수비로부터 산출한 "x" 및 "y" 값과 Mg, Ca, Sr 및 Ba의 각 백분율로부터 산출한 A를 구성하는 각 원소의 비율을 정리한 것이다. 아래 표 7은 또한 얻어지는 xAOㆍyCu2O 산화물 반도체의 두께를 정리한 것이다.
[표 6-1]
Figure pat00006
[표 6-2]
Figure pat00007
상기 표에서, E는 "10의 거듭제곱"을 나타낸다. 예컨대, "1.0E-05"는 "0.00001"을 의미하고, "1.0E+02"는 "100"을 의미한다.
[표 7]
Figure pat00008
상기 표에서, E는 "10의 거듭제곱"을 나타낸다. 예컨대, "1.0E-05"는 "0.00001"을 의미하고, "1.0E+02"는 "100"을 의미한다.
(비교예 1)
<Sr-Cu 산화물(결정)의 제작>
타겟으로서 SrCu2O2 소결체(직경: 10.16 cm (4 인치))를 이용하여 RF 마그네트론 스퍼터법으로 유리 기재 상에 100 nm 두께의 산화물 막을 형성하였다. 아르곤 가스 및 산소 가스를 스퍼터 가스로서 사용하였다. RF 마그네트론 스퍼터법을 이하의 조건으로 실시하였다: 전체 압력: 1.1 Pa, 산소 농도: 80% 및 RF 파워: 100 W. 성막 동안 기재의 온도를 히터를 이용하여 300℃로 유지하하고, 성막 후에는 분당 2℃의 속도로 실온까지 서서히 냉각하였다.
(비교예 2)
<Sr-Cu 산화물(결정)의 제작>
비교예 1과 동일한 방식으로 유리 기재 상에 100 nm 두께의 산화물 막을 형성한 다음 질소 분위기 중에서 500℃에서 1시간 가열하였다.
(평가)
<X선 회절>
각 실시예에 대하여 X선 회절 분석(X' PertPro; Royal Philips Electronics사 제품)을 실시하였다. 도 14 내지 30은 각각 실시예 1, 3, 7, 9, 12, 14, 15, 18, 24, 27, 30, 32, 35, 38, 40, 43 및 45의 샘플의 X선 회절 분석 결과를 나타낸다.
도 14 내지 30에서는, 회절 피크가 관찰되지 않아, 이들 산화물 막이 무정질 상태임이 확인되었다. 마찬가지로, 다른 실시예에 대하여 실시한 분석에서도 회절 피크가 관찰되지 않았다. 따라서, 모든 실시예의 샘플이 무정질 상태임을 알 수 있었다.
비교예 1의 샘플에 대한 X선 회절 분석 결과에서는, 복수의 회절 피크가 관찰되었다. 이의 회절각(2θ)의 측정으로부터 비교예 1의 산화물이 SrCu2O3 결정인 것으로 확인되었다.
비교예 2의 샘플에 대한 X선 회절 분석 결과에서는, Cu 금속에 해당하는 회절각에서 회절 피크가 관찰되었다. 상기 결과로부터, 열처리로 Cu 산화물이 Cu 금속으로 환원되었음을 알 수 있었다.
<두께>
스펙트럼 막후계(FE-3000, Otsuka Electronics Co., Ltd사 제품)를 이용하여 약 300 nm 내지 약 700 nm 파장 범위에 걸친 반사 스펙트럼을 분석함으로써 두께를 측정하였다.
<체적 저항율>
상기 실시예에서 제작한 산화물 막에 대하여 체적 저항율을 측정하였다. 결과를 표 1 내지 5와 7 및 도 31 내지 34에 나타내었다. 샘플의 저항율이 1×103 Ωcm 이하일 경우, 저저항율계 LORESTA GP(Mitsubishi Chemical Analytech Co., Ltd사 제품)를 이용하여 체적 저항율을 측정하였다. 반면에, 샘플의 저항율이 1×103 Ωcm를 초과하는 경우, 산화물 막 상에 형성된 라인형 Au 전극인 한 쌍의 전극간 I-V 특성으로부터 체적 저항율을 계산하였다.
표 1 내지 5와 7 및 도 31 내지 34로부터 알 수 있는 바와 같이, 상기 실시예의 모든 샘플이 전도성을 나타내었다. 또한, x 값이 증가할수록 체적 저항율이 증가하는 경향이 있고 약 1 Ωcm 내지 약 1011 Ωcm의 매우 넓은 범위에 걸쳐 체적 저항율이 변화함을 알 수 있었다.
본 발명의 p형 산화물막은 각종 반도체 소자에 이용될 수 있으나, 소자 중의 반도체에 요구되는 특성(즉, 저항율)은 일반적으로 반도체 소자의 유형 및 특성에 따라 달라진다. 따라서, x의 값은 의도하는 목적에 따라 적절히 선택될 수 있는데, 단, 산화물 막의 체적 저항율이 108 Ωcm를 초과하는 경우, 전극에 접속했을 때에 옴 접촉이 형성되기 어려워 실용상 바람직하지 않다. 체적 저항율을 108 Ωcm 이하로 하기 위하여, xMgOㆍyCu2O의 경우, x는 80 미만이 바람직하다. xCaOㆍyCu2O의 경우, x는 85 미만이 바람직하다. xSrOㆍyCu2O의 경우, x는 85 미만이 바람직하다. xBaOㆍyCu2O의 경우, x는 75 미만이 바람직하다.
실시예와 동일한 방식으로 비교예 1 및 2의 샘플에 대하여 I-V 특성을 또한 측정하였다. 즉, 라인형 Au 전극인 한 쌍의 전극을 산화물 막 상에 형성한 다음 전극간 I-V 특성을 측정하였다. 비교예 1의 SrCu2O3 결정은 선형 I-V 특성을 나타내지 않고 체적 저항율이 1012 Ωcm 이상임을 알 수 있었다. 이 결과는 SrCu2O3 결정에서 Cu가 2가이므로 p형 전도성이 나타나지 않았음을 시사한다. 비교예 2의 샘플의 체적 저항율은 3×107 Ωcm인 것으로 나타났다. 이것은 열처리가 저항율을 감소시킴을 시사한다. 사실상, 이러한 감소는 Cu 금속의 생성으로 인한 것이다. 즉, 결정성 Sr-Cu 산화물에서 p형 전도성을 제어할 수 없다.
(실시예 50)
<p-n 접합 다이오드의 제작>
-기재의 준비-
기재로서 무알칼리 유리 기재(두께: 0.7 mm)를 이용하였다. 이 유리 기재를 중성 세제, 순수 및 이소프로필 알콜로 초음파 세정하였다. 건조 후, 기재를 90℃에서 10분 UV 오존으로 더 처리하였다.
-캐소드 전극의 형성-
유리 기재 상에 메탈 마스크를 통해 Al을 두께 100 nm가 되도록 증착함으로써 캐소드 전극을 형성하였다.
-n형 반도체층의 형성-
캐소드 전극 상에, 메탈 마스크를 통해, Mg-In계 산화물 막을 고주파 스퍼터법으로 형성하였다. 타겟으로서는, In2MgO4의 조성을 갖는 다결정 소결체(직경: 10.16 cm(4 인치))를 이용하였다. 스퍼터 챔버 내의 도달 진공도는 2 × 10-5 Pa이었다. 스퍼터시에 아르곤 가스와 산소 가스의 유량을 조정하여, 전체 압력을 1.0 Pa, 산소 분압을 6.0 × 10-2 Pa로 하였다. 스퍼터 중에 기재의 온도는 제어하지 않았다. 스퍼터 파워를 150 W로 하고 스퍼터 시간을 15분으로 하여 두께 160 nm의 Mg-In계 산화물 막을 형성하였다.
-p형 반도체층의 형성-
실시예 5와 동일한 방식으로 두께 109 nm의 41MgOㆍ59Cu2O 막을 n형 반도체층 상에 형성하였다.
-애노드 전극의 형성-
p형 반도체층 상에 메탈 마스크를 통해 Al을 100 nm 두께가 되도록 증착하여 애노드 전극을 형성하였다.
이상에 의해, p-n 접합 다이오드가 제작되었다.
<평가>
실시예 50의 다이오드의 I-V 특성을 측정하였다. 결과는 도 35에 나타내었다. 전형적인 정류 곡선이 관찰되었다. 즉, 본 발명의 p형 산화물을 활성층으로서 이용함으로써 p-n 접합 다이오드가 얻어질 수 있음을 알 수 있었다.
(실시예 51)
<전계 효과형 트랜지스터의 제작>
-기재의 준비(게이트 전극, 게이트 절연막)-
기재로서 열산화막(두께: 200 nm)을 갖는 Si 기재를 이용하였다. 이 Si 기재를 중성 세제, 순수 및 이소프로필 알콜로 초음파 세정하였다. 건조 후, 기재를 90℃에서 10분 UV 오존으로 더 처리하였다. 이 경우, 열산화막은 게이트 절연층으로서, Si 기재는 게이트 전극으로서 기능하였다.
-활성층의 형성-
실시예 1에서 제작한 9MgOㆍ91Cu2O 산화물 반도체용 잉크를 Si 기재 상에 스핀 코팅하고, 120℃에서 1 시간 건조하고, 산소 기류중에서 엑시머 램프(파장: 222 nm)를 조사하면서 250℃에서 3 시간 소성하여, 평균 두께 71 nm의 9MgOㆍ91Cu2O 막을 형성하였다.
그 후, 상기 막에 포토레지스트를 도포한 다음, 프리베이크하고, 노광 장치에 의해 노광하고, 얻어지는 포토레지스트로 코팅된 막을 현상함으로써 활성층을 형성하여, 형성되는 활성층의 레지스트 패턴에 상응하는 레지스트 패턴을 형성하였다. 또한, 레지스트 패턴이 형성되지 않은 영역에 존재하는 9MgOㆍ91Cu2O 막을 웨트 에칭 공정에 의해 제거한 후, 레지스트 패턴도 제거하여 활성층을 형성하였다.
-소스 전극 및 드레인 전극의 형성-
활성층 상에 메탈 마스크를 통해 1 nm 두께의 Cr 및 100 nm 두께의 Al을 이 순서로 증착함으로써 소스 전극 및 드레인 전극을 형성하였다. 채널의 길이 및 두께는 각각 50 ㎛ 및 0.4 mm였다.
끝으로, 생성되는 소스 전극 및 드레인 전극을 산소 기류 중에서 300℃에서 1 시간 어닐링하여 전계 효과형 트랜지스터를 얻었다.
<평가>
실시예 51에서 제작된 전계 효과형 트랜지스터의 트랜스퍼 특성(Vds = -20 V)을 측정하였더니, 우수한 p형 트랜지스터 특성을 보이는 노멀 오프형 전계 효과형 트랜지스터인 것으로 나타났다.
(비교예 3)
<전계 효과형 트랜지스터의 제작>
활성층을 다음과 같이 형성한 것을 제외하고, 실시예 51과 동일한 방식으로 전계 효과형 트랜지스터를 제작하였다:
-활성층의 형성-
평균 두께 65 nm의 결정성 SrCu2O3 막을 비교예 1과 동일한 방식으로 형성하였다.
그 후, 상기 막에 포토레지스트를 도포한 다음, 프리베이크하고, 노광 장치에 의해 노광하고, 얻어지는 포토레지스트로 코팅된 막을 현상함으로써 활성층을 형성하여, 형성되는 활성층의 레지스트 패턴에 상응하는 레지스트 패턴을 형성하였다. 또한, 레지스트 패턴이 형성되지 않은 영역에 존재하는 SrCu2O3 막을 웨트 에칭 공정에 의해 제거한 후, 레지스트 패턴도 제거하여 활성층을 형성하였다.
<평가>
비교예 3의 전계 효과형 트랜지스터의 트랜스퍼 특성(Vds = -20 V)을 측정하였더니, 트랜지스터 특성을 나타내기에는 활성층의 저항이 지나치게 높은 것으로 나타났다.
(실시예 52)
<전계 효과형 트랜지스터의 제작>
-기재의 준비(게이트 전극, 게이트 절연막)-
기재로서 열산화막(두께: 200 nm)을 갖는 Si 기재를 이용하였다. 이 Si 기재를 중성 세제, 순수 및 이소프로필 알콜로 초음파 세정하였다. 건조 후, 기재를 90℃에서 10분 UV 오존으로 더 처리하였다. 이 경우, 열산화막은 게이트 절연층으로서, Si 기재는 게이트 전극으로서 기능하였다.
-소스 전극 및 드레인 전극의 형성-
HMDS(헥사메틸디실라잔)를 열산화막을 갖는 Si 기재 상에 스핀 코팅하고 건조하였다. 생성되는 기재 표면을 소수화 처리하였다. 이후, 리프트 오프 공정을 위해, 하층 레지스트를 스핀 코팅 및 건조 공정을 통해 형성하였다. 또한, 감광성 포토레지스트 층을 상기 하층 레지스트 상에 스핀 코팅 및 건조 공정을 통해 형성하였다. 생성되는 라미네이트를 포토마스크를 통한 노광 및 현상에 의해 패터닝한 다음 전극 재료인 Pt로 이루어지는 층을 상기 라미네이트 상에 DC 스퍼터법으로 형성하였다. 타겟으로서, Pt(직경: 10.16 cm(4 인치))를 이용하였다. 스퍼터 챔버내 도달 진공도는 1 × 10-3 Pa이었다. 스퍼터시에는, 아르곤 가스 기류를 이용하여 압력을 0.35 Pa로 조정하였다. 스퍼터 동안 기재의 온도는 제어하지 않았다. 스퍼터 파워를 DC 200 W로 하고 스퍼터 시간을 6분 15초로 하여 두께 50 nm의 Pt 막을 형성하였다.
이후, Pt 막을 갖는 기재를 N-메틸피롤리돈에 침지하여 Pt 막의 불필요한 부분을 레지스트와 함께 제거함으로써 원하는 형상을 갖는 Pt 소스 전극 및 Pt 드레인 전극을 얻었다.
-잉크젯 인쇄용 반도체 잉크의 제조-
질산구리 삼수화물(2.42 g, 10 mmol에 상당)을 2-메톡시에탄올(10 mL)에 용해하여 구리 원료 용액을 제조하였다. 질산마그네슘 육수화물(2.56 g, 10 mmol에 상당)을 2-메톡시에탄올(10 mL)에 용해하여 마그네슘 원료 용액을 제조하였다.
에틸렌 글리콜(24 mL)을 2-메톡시에탄올(12 mL), 구리 원료 용액(10 mL) 및 마그네슘 원료 용액(2 mL)과 혼합하고, 생성되는 혼합물을 교반하여 잉크젯 인쇄용 반도체 잉크를 제조하였다. 잉크 중의 Cu와 Mg의 몰비는 5:1이었다. 이 잉크의 조성은 29MgOㆍ71Cu2O이므로 "29MgOㆍ71Cu2O 반도체 잉크"라 한다.
-활성층의 형성-
29MgOㆍ71Cu2O 반도체 잉크를 소스 전극과 드레인 전극이 형성된 기재 상의 원하는 영역에 잉크젯 인쇄 장치를 이용하여 도포하였다. 잉크로 코팅된 얻어지는 기재를 120℃에서 1시간 건조하고 엑시머 램프(파장: 222 nm)로 조사하면서 250℃에서 3시간 소성하여 두께 44 nm의 29MgOㆍ71Cu2O 막을 형성하였다.
끝으로, 이것을 300℃에서 1시간 어닐링하여 전계 효과형 트랜지스터를 얻었다.
도 36은 전계 효과형 트랜지스터의 채널 부분의 현미경 사진이다. 소스 전극(23)과 드레인 전극(24) 사이의 거리를 채널 길이라 하는데, 이것은 이 경우 50 ㎛이다. 채널 폭은 수직선으로 도포된 활성층(22)의 폭으로 정의된다. 이 현미경 사진에서, 전계 효과형 트랜지스터의 채널 폭은 36 ㎛이다.
<평가>
먼저, 얻어지는 29MgOㆍ71Cu2O 반도체 막의 저항율을 평가하기 위하여, 이하의 조건에서 소스 전극과 드레인 전극 사이의 전류값을 측정하였다: 1) 게이트 전극에 전압을 인가하지 않음; 2) 소스 전극에 20 V의 전압을 인가함; 3) 드레인 전극을 접지함. 전류값은 2.85 ㎄였다. 29MgOㆍ71Cu2O 반도체 막의 체적 저항율을 상기 전류값으로부터 산출하였더니 22.2 Ωcm였다. 한편, 실시예 3의 29MgOㆍ71Cu2O 반도체 막의 체적 저항율은 31.1 Ωcm였다. 실시예 3의 최종 29MgOㆍ71Cu2O 반도체 막은 잉크의 원료 유형(용매, Cu 함유 화합물 및 Mg 함유 화합물) 및 잉크 도포 방법과 무관하게 실시예 52의 체적 저항율과 유사한 체적 저항율을 갖는 것으로 확인되었다.
다음으로, 실시예 52의 전계 효과형 트랜지스터의 트랜스퍼 특성(Vds = -20 V)을 측정하였더니 우수한 p형 트랜지스터 특성을 보이는 노말 오프형 트랜지스터인 것을 나타났다, 실시예 51에서, 9MgOㆍ91Cu2O 반도체 막을 스핀 코트 공정을 통해 형성한 후 웨트 에칭 공정으로 원하는 형상으로 하였다. 한편, 실시예 52에서, 29MgOㆍ71Cu2O 반도체 막을 잉크젯 인쇄법으로 원하는 영역에만 형성하였는데, 이로써 추후의 패터닝 공정이 불요하게 되어 전계 효과형 트랜지스터를 더 용이하게 제작할 수 있다.
본 발명의 p형 산화물은 우수한 특성, 즉 충분한 전도성을 나타내며, 비교적 저온에서 실용적인 조건에서 제조될 수 있으며 조성비의 조정에 의해 전도성을 제어할 수 있다. 따라서, 상기 p형 산화물은 다이오드 및 전계 효과형 트랜지스터와 같은 반도체 소자의 활성층에 적합하에 이용될 수 있다.
1 기재
2 캐소드
3 n형 반도체층
4 p형 반도체층
5 애노드
6 p-n 접합 다이오드
10 전계 효과형 트랜지스터
20 전계 효과형 트랜지스터
21 기재
22 활성층
23 소스 전극
24 드레인 전극
25 게이트 절연층
26 게이트 전극
30 커패시터
40 전계 효과형 트랜지스터
302, 302' 표시 소자
310 디스플레이
312 음극
314 양극
320, 320' 드라이브 회로
340 유기 EL 박막층
342 전자 수송층
344 발광층
346 정공 수송층
350 유기 EL 소자
360 층간 절연막
361 커패시터
370 액정 소자
400 표시 제어 장치
402 화상 데이터 처리 회로
404 주사선 구동 회로
406 데이타선 구동 회로

Claims (11)

  1. 하기 조성식으로 표시되는 무정질 p형 산화물:
    xAOㆍyCu2O
    (상기 식에서, x는 AO의 몰비율을 나타내고, y는 Cu2O의 몰비율을 나타내며, 0≤ x < 100이고, x + y = 100이며, A는 Mg, Ca, Sr 및 Ba 중 어느 하나, 또는 Mg, Ca, Sr 및 Ba로 이루어지는 군에서 선택되는 적어도 하나를 함유하는 혼합물임).
  2. 용매;
    Cu 함유 화합물; 및
    Mg, Ca, Sr 및 Ba로 이루어지는 군에서 선택되는 적어도 하나를 함유하는 화합물
    을 포함하고, 제1항에 따른 p형 산화물의 제조를 위해 고안된 p형 산화물 제조용 조성물.
  3. 용매, Cu 함유 화합물, 및 Mg, Ca, Sr 및 Ba로 이루어지는 군에서 선택되는 적어도 하나를 함유하는 화합물을 포함하는 조성물을 지지체상에 도포하는 도포 공정; 및
    상기 도포 공정 후에 상기 조성물을 열처리하는 열처리 공정
    을 포함하는 제1항에 따른 p형 산화물의 제조 방법.
  4. 제1항에 따른 p형 산화물을 포함하는 활성층을 포함하는 반도체 소자.
  5. 제4항에 있어서,
    제1 전극; 및
    제2 전극
    을 추가로 포함하고,
    상기 제1 전극과 상기 제2 전극 사이에 활성층이 형성된 다이오드인 반도체 소자.
  6. 제4항에 있어서,
    게이트 전압을 인가하기 위한 게이트 전극;
    전류를 추출하기 위한 소스 전극 및 드레인 전극; 및
    게이트 절연층
    을 추가로 포함하고,
    활성층이 소스 전극과 드레인 전극 사이에 형성되고 게이트 절연층이 게이트 전극과 활성층 사이에 형성된 전계 효과형 트랜지스터인 반도체 소자.
  7. 구동 신호에 기초하여 광출력을 제어하는 광제어 소자; 및
    제4항에 따른 반도체 소자를 포함하고 상기 광제어 소자를 구동하는 구동 회로
    를 포함하는 표시 소자.
  8. 제7항에 있어서, 상기 광제어 소자가 유기 일렉트로루미네센스 소자 또는 일렉트로크로믹 소자를 포함하는 표시 소자.
  9. 제7항에 있어서, 상기 광제어 소자가 액정 소자, 전기영동 소자 또는 일렉트로웨팅 소자를 포함하는 표시 소자.
  10. 매트릭스형으로 배치되고 각각 전계 효과형 트랜지스터를 포함하는 제7항에 따른 복수의 표시 소자;
    상기 표시 소자의 전계 효과형 트랜지스터에 게이트 전압과 신호 전압을 개별적으로 인가하기 위한 복수의 배선; 및
    화상 데이터에 기초하여 전계 효과형 트랜지스터에서 게이트 전압과 신호 전압을 배선을 통해 개별적으로 제어하기 위한 표시 제어 장치
    를 포함하고, 화상 데이터에 기초하여 화상을 표시하는 화상 표시 장치.
  11. 제10항에 따른 화상 표시 장치; 및
    표시되는 화상 정보에 기초하여 화상 데이터를 작성하고, 이 화상 데이터를 상기 화상 표시 장치에 출력하는 화상 데이터 작성 장치
    를 포함하는 시스템.
KR1020187009023A 2011-03-31 2012-03-28 ｐ형 산화물, ｐ형 산화물 제조용 조성물, ｐ형 산화물의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치, 및 시스템 KR102045364B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011080171 2011-03-31
JPJP-P-2011-080171 2011-03-31
JP2012045666A JP2012216780A (ja) 2011-03-31 2012-03-01 ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
JPJP-P-2012-045666 2012-03-01
PCT/JP2012/059131 WO2012133915A1 (en) 2011-03-31 2012-03-28 P-type oxide, p-type oxide-producing composition, method for producing p-type oxide, semiconductor device, display device, image display apparatus, and system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157017368A Division KR20150085097A (ko) 2011-03-31 2012-03-28 ｐ형 산화물, ｐ형 산화물 제조용 조성물, ｐ형 산화물의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치, 및 시스템

Publications (2)

Publication Number Publication Date
KR20180037302A true KR20180037302A (ko) 2018-04-11
KR102045364B1 KR102045364B1 (ko) 2019-11-15

Family

ID=46931599

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020157017368A KR20150085097A (ko) 2011-03-31 2012-03-28 ｐ형 산화물, ｐ형 산화물 제조용 조성물, ｐ형 산화물의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치, 및 시스템
KR1020187009023A KR102045364B1 (ko) 2011-03-31 2012-03-28 ｐ형 산화물, ｐ형 산화물 제조용 조성물, ｐ형 산화물의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치, 및 시스템
KR1020137028184A KR20130137226A (ko) 2011-03-31 2012-03-28 ｐ형 산화물, ｐ형 산화물 제조용 조성물, ｐ형 산화물의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치, 및 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020157017368A KR20150085097A (ko) 2011-03-31 2012-03-28 ｐ형 산화물, ｐ형 산화물 제조용 조성물, ｐ형 산화물의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치, 및 시스템

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137028184A KR20130137226A (ko) 2011-03-31 2012-03-28 ｐ형 산화물, ｐ형 산화물 제조용 조성물, ｐ형 산화물의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치, 및 시스템

Country Status (10)

Country Link
US (3) US9761673B2 (ko)
EP (1) EP2691984B1 (ko)
JP (1) JP2012216780A (ko)
KR (3) KR20150085097A (ko)
CN (1) CN103460389B (ko)
BR (1) BR112013025260B8 (ko)
RU (1) RU2556102C2 (ko)
SG (1) SG193994A1 (ko)
TW (1) TWI474977B (ko)
WO (1) WO2012133915A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757837B (zh) * 2012-11-28 2022-03-11 日商半導體能源研究所股份有限公司 顯示裝置
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
DE102013100593B4 (de) * 2013-01-21 2014-12-31 Wavelabs Solar Metrology Systems Gmbh Verfahren und Vorrichtung zum Vermessen von Solarzellen
TWI506773B (zh) * 2013-03-29 2015-11-01 Ye Xin Technology Consulting Co Ltd 有機電致發光式觸控顯示面板
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6651714B2 (ja) * 2014-07-11 2020-02-19 株式会社リコー ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN104993066B (zh) * 2015-05-27 2017-11-14 京东方科技集团股份有限公司 一种oled器件及其制备方法、显示装置
EP3125296B1 (en) * 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
TWI566417B (zh) * 2015-12-04 2017-01-11 財團法人工業技術研究院 ｐ型金屬氧化物半導體材料與電晶體
US9633924B1 (en) 2015-12-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming the same
JP6662038B2 (ja) * 2015-12-28 2020-03-11 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP6665536B2 (ja) * 2016-01-12 2020-03-13 株式会社リコー 酸化物半導体
JP6701835B2 (ja) 2016-03-11 2020-05-27 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US11222985B2 (en) 2017-02-14 2022-01-11 Mitsubishi Electric Corporation Power semiconductor device
JP2018157206A (ja) * 2017-03-17 2018-10-04 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
US11315961B2 (en) 2017-03-17 2022-04-26 Ricoh Company, Ltd. Field-effect transistor, method for producing same, display element, display device, and system
CN107623044A (zh) * 2017-09-08 2018-01-23 河南大学 一种透明柔性异质pn结二极管及其制备方法
LU100461B1 (en) * 2017-09-27 2019-03-29 Luxembourg Inst Science & Tech List Field-effect transistor with a total control of the electrical conductivity on its channel
JP6451875B2 (ja) * 2018-01-04 2019-01-16 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
EP3748697A4 (en) 2018-01-29 2021-09-29 Kabushiki Kaisha Toshiba SOLAR CELL, MULTI-JUNCTION SOLAR CELL, SOLAR CELL MODULE AND SOLAR ENERGY SYSTEM
WO2019181686A1 (en) 2018-03-19 2019-09-26 Ricoh Company, Ltd. Inorganic el element, display element, image display device, and system
CN109148593B (zh) * 2018-07-16 2020-09-01 复旦大学 一种三元p型CuBi2O4薄膜晶体管及其制备方法
US11322627B2 (en) 2018-09-19 2022-05-03 Kabushiki Kaisha Toshiba Solar cell, multi-junction solar cell, solar cell module, and solar power generation system
JP6787386B2 (ja) * 2018-12-12 2020-11-18 株式会社リコー 絶縁膜形成用塗布液

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11278834A (ja) 1998-03-31 1999-10-12 Japan Science & Technology Corp 導電性透明酸化物
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP2000228516A (ja) * 1999-02-08 2000-08-15 Tdk Corp 半導体積層薄膜、電子デバイスおよびダイオード
JP2005183984A (ja) 2003-12-17 2005-07-07 Hewlett-Packard Development Co Lp トランジスタ素子
JP2007073936A (ja) * 2005-09-06 2007-03-22 Sharp Corp スピン塗布法に用いるＳｒＣｕ２Ｏ２前駆体の合成方法、および低温下でのｐ型薄膜の形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5232900A (en) * 1988-06-09 1993-08-03 Superconductor Development Corporation Superconductor structure
JP2000150166A (ja) 1998-11-16 2000-05-30 Tdk Corp 有機ｅｌ素子
JP2000227769A (ja) * 1999-02-08 2000-08-15 Tdk Corp マトリックス表示装置
JP2001007365A (ja) * 1999-06-22 2001-01-12 Tdk Corp 太陽電池
JP3398638B2 (ja) * 2000-01-28 2003-04-21 科学技術振興事業団 発光ダイオードおよび半導体レーザーとそれらの製造方法
US7901656B2 (en) 2003-03-21 2011-03-08 Wayne State University Metal oxide-containing nanoparticles
JP2007042771A (ja) 2005-08-02 2007-02-15 Kyoto Univ ｐ型ワイドギャップ半導体
US7087526B1 (en) * 2005-10-27 2006-08-08 Sharp Laboratories Of America, Inc. Method of fabricating a p-type CaO-doped SrCu2O2 thin film
US7329915B2 (en) * 2005-11-21 2008-02-12 Hewlett-Packard Development Company, L.P. Rectifying contact to an n-type oxide material or a substantially insulating oxide material
JP2007157982A (ja) * 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
JP5205763B2 (ja) 2006-09-19 2013-06-05 株式会社リコー 有機薄膜トランジスタ
EP2188322B1 (en) 2007-09-13 2013-05-22 Ricoh Company, Ltd. Novel arylamine polymer, method for producing the same, ink composition, film, electronic device, organic thin-film transistor, and display device
TW201002722A (en) 2008-01-22 2010-01-16 Ricoh Co Ltd Benzobisthiazole compound, benzobisthiazole polymer, organic film including the compound or polymer and transistor including the organic film
JP5200596B2 (ja) * 2008-03-14 2013-06-05 Ｔｄｋ株式会社 発光素子
JP5487655B2 (ja) 2008-04-17 2014-05-07 株式会社リコー ［１］ベンゾチエノ［３，２‐ｂ］［１］ベンゾチオフェン化合物およびその製造方法、それを用いた有機電子デバイス
JP5644071B2 (ja) 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
KR20100130419A (ko) * 2009-06-03 2010-12-13 삼성전자주식회사 이종접합 다이오드와 그 제조방법 및 이종접합 다이오드를 포함하는 전자소자
US20110215306A1 (en) 2010-03-02 2011-09-08 Takuji Kato Organic semiconductor element and organic electrode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11278834A (ja) 1998-03-31 1999-10-12 Japan Science & Technology Corp 導電性透明酸化物
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP2000228516A (ja) * 1999-02-08 2000-08-15 Tdk Corp 半導体積層薄膜、電子デバイスおよびダイオード
JP2005183984A (ja) 2003-12-17 2005-07-07 Hewlett-Packard Development Co Lp トランジスタ素子
JP2007073936A (ja) * 2005-09-06 2007-03-22 Sharp Corp スピン塗布法に用いるＳｒＣｕ２Ｏ２前駆体の合成方法、および低温下でのｐ型薄膜の形成方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
비특허문헌 1: J. Bloem, Discussion of some optical and electrical properties of Cu2O, Philips Research Reports, VOL. 13, 1958, pp. 167-193
비특허문헌 2: H. Kawazoe, et al., P-type electrical conduction in transparent thin films of CuAlO2, Nature, VOL. 389, 1997, pp. 939-942
비특허문헌 3: H. Yanagi, et al., Bipolarity in electrical conduction of transparent oxide semiconductor CuInO2 with delafossite structure, Applied Physics Letters, VOL. 78, 2001, pp. 1583-1585
비특허문헌 4: A. Kudo, three others, SrCu2O2: A p-type conductive oxide with wide band gap, Applied Physics Letters, VOL. 73, 1998, pp. 220-222
비특허문헌 5: E. Fortunato, eight others, Thin-film transistors based on p-type Cu2O thin films produced at room temperature, Applied Physics Letters, VOL. 96, 2010, pp. 192102
비특허문헌 6: K. Matsuzaki, five others, Epitaxial growth of high mobility Cu2O thin films and application to p-channel thin film transistor, Applied Physics Letters, VOL. 93, 2008, pp. 202107

Also Published As

Publication number Publication date
CN103460389B (zh) 2017-08-11
EP2691984B1 (en) 2019-09-04
BR112013025260B8 (pt) 2022-01-25
TWI474977B (zh) 2015-03-01
US10923569B2 (en) 2021-02-16
KR20130137226A (ko) 2013-12-16
US9761673B2 (en) 2017-09-12
US20140009514A1 (en) 2014-01-09
KR102045364B1 (ko) 2019-11-15
CN103460389A (zh) 2013-12-18
RU2013148552A (ru) 2015-05-10
US20170345901A1 (en) 2017-11-30
SG193994A1 (en) 2013-11-29
EP2691984A1 (en) 2014-02-05
JP2012216780A (ja) 2012-11-08
WO2012133915A1 (en) 2012-10-04
TW201249748A (en) 2012-12-16
US10236349B2 (en) 2019-03-19
BR112013025260A2 (pt) 2016-12-13
BR112013025260B1 (pt) 2021-07-06
EP2691984A4 (en) 2014-09-03
US20190172914A1 (en) 2019-06-06
RU2556102C2 (ru) 2015-07-10
KR20150085097A (ko) 2015-07-22

Similar Documents

Publication Publication Date Title
KR102045364B1 (ko) ｐ형 산화물, ｐ형 산화물 제조용 조성물, ｐ형 산화물의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치, 및 시스템
JP5783094B2 (ja) ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
JP6579215B2 (ja) ｐ型酸化物製造用組成物、及びｐ型酸化物の製造方法
KR101824349B1 (ko) p형 산화물 반도체, p형 산화물 반도체 제조용 조성물, p형 산화물 반도체의 제조 방법, 반도체 소자, 표시 소자, 화상 표시 장치 및 시스템
JP6665536B2 (ja) 酸化物半導体
JP6809527B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant