JP6739198B2 - 表示装置用アレイ基板、表示装置、表示装置用アレイ基板の製造方法、および、表示装置の製造方法 - Google Patents

表示装置用アレイ基板、表示装置、表示装置用アレイ基板の製造方法、および、表示装置の製造方法 Download PDF

Info

Publication number
JP6739198B2
JP6739198B2 JP2016055008A JP2016055008A JP6739198B2 JP 6739198 B2 JP6739198 B2 JP 6739198B2 JP 2016055008 A JP2016055008 A JP 2016055008A JP 2016055008 A JP2016055008 A JP 2016055008A JP 6739198 B2 JP6739198 B2 JP 6739198B2
Authority
JP
Japan
Prior art keywords
conductive film
film
insulating
display device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016055008A
Other languages
English (en)
Other versions
JP2017167465A (ja
Inventor
村上　雄亮
雄亮 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016055008A priority Critical patent/JP6739198B2/ja
Priority to US15/455,572 priority patent/US10084014B2/en
Publication of JP2017167465A publication Critical patent/JP2017167465A/ja
Application granted granted Critical
Publication of JP6739198B2 publication Critical patent/JP6739198B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本願明細書に開示される技術は、たとえば、複数の半導体スイッチング素子などの表示装置用アレイ基板、表示装置、表示装置用アレイ基板の製造方法、および、表示装置の製造方法に関するものである。
近年、液晶表示装置などの表示装置に関してはさまざまな用途のデバイスへの展開が進んでいる。しかしながら、その一方で、表示装置に対する市場の品質要求も高まっている。
具体的には、輝点欠陥、すなわち、常に明るく光る画素が１箇所でもあれば不良品と判定されるなど、品質に対する要求は厳しさを増しており、生産性が問題である。
品質要求を満たしつつ、生産性を向上させるために、現在は、輝点欠陥を黒点欠陥、すなわち、常に暗い画素に軽減するリペアが有効な手段として用いられる。
たとえば、ｔｗｉｓｔｅｄ ｎｅｍａｔｉｃ（ＴＮ）構造のアレイであれば、ゲート配線と画素電極との重なり部にレーザーを照射してゲート配線と画素電極とを短絡（溶融）させることによって、常に画素電極にゲート電位を入力する。このようにすることで、該当画素を常に黒点とするリペア方法が開示される（たとえば、特開平５−２４９４８８号公報、すなわち、特許文献１を参照）。
また、たとえば、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）構造のアレイであれば、コモン配線（共通配線）と画素電極との重なり部にレーザーを照射してコモン配線と画素電極とを短絡（溶融）させることによって、常に画素電極にコモン電位を入力する。このようにすることで、該当画素を常に黒点とするリペア方法が開示される（たとえば、特開２００９−１５１０９４号公報、すなわち、特許文献２を参照）。
特開平５−２４９４８８号公報 特開２００９−１５１０９４号公報
当該リペア方法は、レーザーパワーのばらつきなどで、パワーが不十分または過剰な場合がある。パワーが不十分な場合には、レーザー照射による短絡が不十分で十分な電気的導通が得られない。また、パワーが過剰な場合には、リペア箇所周辺やその下層パターンにダメージを与えたり、レーザーが照射される部分のメタルパターンの形状のガタツキ、または、めくれなどが発生し、その影響でリペアが失敗する場合がある。また、一見問題なくリぺアできたように見えても、ごく一部の導通経路しか形成されていない場合があり経時劣化で、出荷後の市場などに於いて再度断線状態になってしまうなど、リペア成功率や接続信頼性が不十分であるという課題があった。
本願明細書に開示される技術は、以上に記載されたような問題を解決するためになされたものであり、輝点欠陥の黒点化リペアを実施する際に黒点化リペアの失敗を低減することができる技術に関するものである。
本願明細書に開示される技術の第１の態様は、透明な絶縁性基板と、前記絶縁性基板の上面に少なくとも一部が形成される、酸化ケイ素、または、酸化金属を主成分とする絶縁膜と、第１の導電膜と、前記第１の導電膜とは離間して形成される第２の導電膜と、前記第１の導電膜、および、前記第２の導電膜とそれぞれ直接接触し、かつ、両者の間に渡って形成される、酸化物半導体膜が絶縁体化された絶縁体部とを備え、前記絶縁体部の上面、または、下面は、前記絶縁膜に直接接触して形成され、前記絶縁体部は、紫外線の照射によって導体化する特性を有する。
また、本願明細書に開示される技術の第２の態様は、透明な絶縁性基板と、前記絶縁性基板の上面に少なくとも一部が形成される、酸化ケイ素、または、酸化金属を主成分とする絶縁膜と、第１の導電膜と、前記第１の導電膜とは離間して形成される第２の導電膜と、前記第１の導電膜、および、前記第２の導電膜とそれぞれ直接接触し、かつ、両者の間に渡って形成される、酸化物半導体膜が絶縁体化された絶縁体部とを備え、前記絶縁体部の上面、または、下面は、前記絶縁膜に直接接触して形成され、トランジスタをさらに備え、前記第１の導電膜は、前記トランジスタのドレイン電極に接続され、前記第２の導電膜は、前記トランジスタのゲート配線に接続される。
また、本願明細書に開示される技術の第３の態様は、上記の表示装置用アレイ基板を備える表示装置である。
また、本願明細書に開示される技術の第４の態様は、透明な絶縁性基板と、前記絶縁性基板の上面に少なくとも一部が形成される、酸化ケイ素、または、酸化金属を主成分とする絶縁膜と、第１の導電膜と、前記第１の導電膜とは離間して形成される第２の導電膜と、前記第１の導電膜、および、前記第２の導電膜とそれぞれ直接接触し、かつ、両者の間に渡って形成される、酸化物半導体膜が絶縁体化された絶縁体部とを備え、前記絶縁体部の上面、または、下面は、前記絶縁膜に直接接触して形成される表示装置用アレイ基板を備え、前記絶縁性基板の上方に配置されるカラーフィルター基板と、前記カラーフィルター基板の下面に形成されるブラックマトリックスとをさらに備え、前記ブラックマトリックスは、平面視において前記絶縁体部に対応する位置の前記絶縁膜の上方には形成されない。
また、本願明細書に開示される技術の第５の態様は、透明な絶縁性基板を用意し、前記絶縁性基板の上面に少なくとも一部の、酸化ケイ素、または、酸化金属を主成分とする絶縁膜を形成し、第１の導電膜を形成し、前記第１の導電膜とは離間する位置に、第２の導電膜を形成し、前記第１の導電膜、および、前記第２の導電膜とそれぞれ直接接触し、かつ、酸化物半導体膜が絶縁体化された絶縁体部を両者に渡って形成し、前記絶縁体部は、上面または下面が前記絶縁膜に直接接触し、酸化物半導体を含む膜を形成し、前記酸化物半導体を含む膜を形成した後に、前記酸化物半導体を含む膜の少なくとも一部を絶縁体化することによって、前記絶縁膜に直接接触し、かつ、絶縁体化された前記絶縁体部を形成する。
また、本願明細書に開示される技術の第６の態様は、透明な絶縁性基板を用意し、前記絶縁性基板の上面に少なくとも一部の、酸化ケイ素、または、酸化金属を主成分とする絶縁膜を形成し、第１の導電膜を形成し、前記第１の導電膜とは離間する位置に、第２の導電膜を形成し、前記第１の導電膜、および、前記第２の導電膜とそれぞれ直接接触し、かつ、酸化物半導体膜が絶縁体化された絶縁体部を両者に渡って形成し、前記絶縁体部は、上面または下面が前記絶縁膜に直接接触し、前記絶縁体部を、紫外線の照射によって導体化させる。
また、本願明細書に開示される技術の第７の態様は、透明な絶縁性基板を用意し、前記絶縁性基板の上面に少なくとも一部の、酸化ケイ素、または、酸化金属を主成分とする絶縁膜を形成し、第１の導電膜を形成し、前記第１の導電膜とは離間する位置に、第２の導電膜を形成し、前記第１の導電膜、および、前記第２の導電膜とそれぞれ直接接触し、かつ、酸化物半導体膜が絶縁体化された絶縁体部を両者に渡って形成し、前記絶縁体部は、上面または下面が前記絶縁膜に直接接触し、前記絶縁性基板は、紫外線を透過する材料を含み、前記絶縁体部を、前記絶縁性基板から前記絶縁体部に向かう方向の紫外線の照射によって導体化させる。
また、本願明細書に開示される技術の第８の態様は、透明な絶縁性基板を用意し、前記絶縁性基板の上面に少なくとも一部の、酸化ケイ素、または、酸化金属を主成分とする絶縁膜を形成し、第１の導電膜を形成し、前記第１の導電膜とは離間する位置に、第２の導電膜を形成し、前記第１の導電膜、および、前記第２の導電膜とそれぞれ直接接触し、かつ、酸化物半導体膜が絶縁体化された絶縁体部を両者に渡って形成し、前記絶縁体部は、上面または下面が前記絶縁膜に直接接触し、トランジスタを形成し、前記第１の導電膜に接続される、前記トランジスタのドレイン電極を形成し、前記第２の導電膜に接続される、前記トランジスタのゲート配線を形成する。
また、本願明細書に開示される技術の第９の態様は、透明な絶縁性基板を用意し、前記絶縁性基板の上面に少なくとも一部の、酸化ケイ素、または、酸化金属を主成分とする絶縁膜を形成し、第１の導電膜を形成し、前記第１の導電膜とは離間する位置に、第２の導電膜を形成し、前記第１の導電膜、および、前記第２の導電膜とそれぞれ直接接触し、かつ、酸化物半導体膜が絶縁体化された絶縁体部を両者に渡って形成し、前記絶縁体部は、上面または下面が前記絶縁膜に直接接触し、前記第２の導電膜に接続される画素電極を形成し、前記第１の導電膜に接続される導電性のスペーサーを形成する。
また、本願明細書に開示される技術の第１０の態様は、上記の表示装置用アレイ基板の製造方法を含む表示装置の製造方法である。
本願明細書に開示される技術の第１、２の態様によれば、絶縁体化された酸化物半導体膜に紫外線を照射することにより、酸化物半導体膜に直接接触してそれぞれ形成される、一方の導電膜と他方の導電膜とを導通させることができる。
また、本願明細書に開示される技術の第３、４の態様によれば、輝点欠陥が検出された画素などに対応する酸化物半導体膜に対して紫外線を照射することにより、黒点化リペアを実施することができる。
また、本願明細書に開示される技術の第５、６、７、８、９の態様によれば、絶縁体化された酸化物半導体膜に紫外線を照射することにより、酸化物半導体膜に直接接触してそれぞれ形成される、一方の導電膜と他方の導電膜とを導通させることができる。したがって、たとえば、他方の導電膜に印加されるゲート電位が、酸化物半導体膜を経由して、一方の導電膜、さらには、当該導電膜に接続される、たとえば、画素電極へと供給される。そして、ゲート電位が画素電極に供給されることにより、黒点化リペアを実施することができる。
また、本願明細書に開示される技術の第１０の態様によれば、輝点欠陥が検出された画素などに対応する酸化物半導体膜に対して紫外線を照射することにより、黒点化リペアを実施することができる。
本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、より明白となる。
実施の形態に関する表示装置に用いられる、アレイ基板上の回路構成を概略的に例示する平面図である。 図１に例示される回路構成におけるＡ−Ａ’断面に対応する断面図である。 実施の形態に関する表示装置に用いられる、アレイ基板上の回路構成を概略的に例示する平面図である。 図３に例示される回路構成におけるＢ−Ｂ’断面に対応する断面図である。 図３に例示される回路構成におけるＣ−Ｃ’断面に対応する断面図である。 紫外線が照射されるリペア用酸化物パターンの上面側に遮光パターンが配置されない構造を概略的に例示する断面図である。 紫外線が照射されるリペア用酸化物パターンの下面側に遮光パターンが配置されない構造を概略的に例示する断面図である。 紫外線が照射されるリペア用酸化物パターンの上面側に遮光パターンが配置されない表示装置の構造を概略的に例示する断面図である。 実施の形態に関する表示装置に用いられる、アレイ基板上の回路構成を概略的に例示する平面図である。 図９に例示される回路構成におけるＤ−Ｄ’断面に対応する断面図である。 実施の形態に関する、表示装置の構造を概略的に例示する断面図である。 実施の形態に関する、表示装置の構造を概略的に例示する断面図である。 実施の形態に関する、表示装置の構造を概略的に例示する断面図である。
以下、添付される図面を参照しながら実施の形態について説明する。
なお、図面は概略的に示されるものであり、異なる図面にそれぞれ示される画像の大きさと位置との相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を省略する場合がある。
また、以下に記載される説明において、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。
＜第１の実施の形態＞
以下、本実施の形態に関する表示装置用アレイ基板、表示装置、表示装置用アレイ基板の製造方法、および、表示装置の製造方法について説明する。
＜表示装置用アレイ基板について＞
図１は、本実施の形態に関する表示装置に用いられる、アレイ基板上の回路構成を概略的に例示する平面図である。また、図２は、図１に例示される回路構成におけるＡ−Ａ’断面に対応する断面図である。
図１に例示されるように、表示装置の表示領域には、複数のゲート配線１０と、複数のソース配線２０とが設けられる。複数のゲート配線１０は、Ｘ方向に延在され、かつ、Ｙ方向に配列される。また、複数のソース配線２０は、ゲート配線１０と交差してＹ方向に延在され、かつ、Ｘ方向に配列される。
また、ゲート配線１０と等間隔で複数のコモン配線３０（共通配線）が設けられており、それぞれのコモン配線３０は電気的に接続される。
また、ゲート配線１０とソース配線２０との交点には、半導体スイッチング素子であるＴＦＴ４０が配置される。ＴＦＴ４０には、ゲート配線１０、ソース配線２０、および、ドレイン電極５０それぞれが接続される。
ＴＦＴ４０のドレイン電極５０には画素電極６０が接続される。また、平面視で画素電極６０とコモン配線３０が重なっている部分において保持容量が形成されている。
図１に例示される回路構成は、複数のゲート配線１０と複数のソース配線２０とのすべての交点において、マトリックス状に形成される。すなわち、図１は、そのうちの１つの交点における回路構成を例示するものである。
また、図１および図２に例示されるように、表示装置用アレイ基板は、透明な絶縁性のガラス基板７０と、ガラス基板７０上に形成された、ゲート配線１０、および、コモン配線３０とを備える。
また、図１および図２に例示されるように、表示装置用アレイ基板は、ガラス基板７０、ゲート配線１０、コモン配線３０を覆って形成された、絶縁膜８０を備える。また、表示装置用アレイ基板は、絶縁膜８０上に形成された、リペア用酸化物パターン９０を備える。
また、表示装置用アレイ基板は、リペア用酸化物パターン９０を部分的に覆って形成されたドレイン電極５０と、リペア用酸化物パターン９０を部分的に覆って形成されたゲート配線接続パターン１１０とを備える。ゲート配線接続パターン１１０は、コンタクトホール１００において、ゲート配線１０と接触する。
＜表示装置用アレイ基板の製造方法について＞
次に、本実施の形態に関する表示装置の製造方法について説明する。
まず、透明な絶縁性のガラス基板７０の上面に、スパッタリング装置を用いて金属薄膜を成膜する。そして、当該金属薄膜に対し、写真製版処理、エッチング処理、さらには、レジスト剥離処理を行うことにより、ゲート配線１０（図１、および、図２を参照）、および、コモン配線３０（図１を参照）を形成する。
次に、図２に例示されるように、絶縁性のガラス基板７０の全面に対して、化学気相成長（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、すなわち、ＣＶＤ）装置を用いて酸化ケイ素（ＳｉＯ２）、または、酸化金属などの絶縁膜８０を形成する。
次に、スパッタリング装置を用いて、絶縁膜８０全面に酸化物半導体であるＩｎＧａＺｎＯを、半導体の性質を示すようになる条件で、膜厚約８０ｎｍ成膜して全面に半導体部を形成して、無機膜を形成する。具体的には、例えば、スパッタリング時に、Ａｒ（アルゴン）に対する酸素分圧を９％程度にして成膜する。
次に、ＴＦＴを形成する半導体部を残すため、写真製版工程を実施して、ＴＦＴ部にレジストを形成する。
次に、亜酸化窒素（Ｎ２Ｏ）ガスを用いたプラズマ処理（Ｎ２Ｏプラズマ処理）を実施することにより、ＩｎＧａＺｎＯを、半導体から絶縁体へ変化させる絶縁体化を行って、レジストで覆われていない部分に絶縁体部を有する無機膜（リペア用酸化物パターン９０）を形成する。その後、レジストを剥離する。
半導体とは、比抵抗が、１×１０−２Ω・ｃｍ超、かつ、１×１０６Ω・ｃｍ未満であることを指す。１×１０２Ω・ｃｍ以上、かつ、１×１０５Ω・ｃｍ以下が、半導体としてより好ましい。
絶縁体とは、比抵抗が、１×１０６Ω・ｃｍ以上であることを指す。１×１０７Ω・ｃｍ以上が、絶縁体としてより好ましい。
本実施の形態では、酸化物半導体は、図１に例示されるように、表示装置を構成するために必要なＴＦＴ４０に形成する以外に、ＴＦＴ４０からは離間する位置における、リペア用パターン（リペア用酸化物パターン９０）を形成する。
酸化物半導体は、ＴＦＴの特性を実現するために必要な半導体の特性を示すような成膜条件で形成する。この際、上記のリペア用酸化物パターン９０の特性も、ＴＦＴ４０と同様の半導体の特性を示すこととなる。
次に、スパッタリング装置を用いて、金属薄膜を形成する。そして、当該金属薄膜を用いて、ソース配線２０（図１を参照）とドレイン電極５０（図１、および、図２を参照）とを形成する。
この際、図１、および、図２に例示されるように、ドレイン電極５０の一部と、先に形成したリペア用酸化物パターン９０の一部とを直接接触させる。また、リペア用酸化物パターン９０と、ドレイン電極５０とは異なる目的の配線であるゲート配線１０とが接続されるように、絶縁膜８０のゲート配線１０上に対応する位置に、コンタクトホール１００を形成する（図１、および、図２を参照）。そして、当該コンタクトホール１００からリペア用酸化物パターン９０上まで延びるゲート配線接続パターン１１０を形成する。ゲート配線接続パターン１１０は、リペア用酸化物パターン９０の一部と直接接触する（図１、および、図２を参照）。
その後に、図２に例示されるように、絶縁膜１２０を基板全面に成膜する。そして、当該絶縁膜１２０のドレイン電極５０上に対応する位置にコンタクトホール１３０を形成する。そして、当該コンタクトホール１３０から延びて配置される、透明電極であるＩＴＯなどを含む画素電極６０を形成する（図１、および、図２を参照）。
このようにすることで、図１、および、図２に例示される表示装置が作製される。
本実施の形態に関する表示装置では、図１、および、図２に例示されるように、ゲート配線１０上の絶縁膜８０にコンタクトホール１００を形成し、上層のゲート配線接続パターン１１０にゲート配線１０の電位を供給する。また、ゲート配線接続パターン１１０とドレイン電極５０とは、直接接触せず、かつ、隣接して配置される。
さらに、ゲート配線接続パターン１１０とドレイン電極５０との両方に接触する位置に、酸化物半導体で形成された絶縁性のリペア用酸化物パターン９０が配置される。
図２に例示される構造は、ゲート配線接続パターン１１０とドレイン電極５０とが同じレイヤーの金属薄膜で形成され、かつ、その下層側に、リペア用酸化物パターン９０が形成される構造である。
また、図２に例示される構造では、リペア用酸化物パターン９０の配置位置は、ゲート配線１０とは平面視において重ならない。また、図２に例示される構造では、リペア用酸化物パターン９０は、ドレイン電極５０、および、ゲート配線接続パターン１１０と平面視において重ならない領域を有する。
また、図２に例示される構造では、リペア用酸化物パターン９０の配置位置の上面側、または、下面側には、遮光するような他の金属薄膜パターンが存在しない。すなわち、図２に例示される構造では、リペア用酸化物パターン９０のドレイン電極５０、および、ゲート配線接続パターン１１０と平面視において重ならない領域は、他の金属薄膜パターンとも平面視において重なっていない。
＜リペア方法について＞
ここで、本実施の形態に関するリペア方法について、以下説明する。
検査工程で輝点欠陥となる異常が検出された場合、異常が検出された該当画素のリペア用酸化物パターン９０に、紫外線レーザーを用いて紫外線を照射する。紫外線は、ガラス基板から無機膜に向かう方向、すなわち、ガラス基板７０の裏面方向からリペア用酸化物パターン９０に向かって照射される。紫外線はガラス基板７０を透過し、絶縁膜および無機膜の絶縁体部であるリペア用酸化物パターン９０に照射される。
酸化物半導体膜を絶縁体化した絶縁体部と酸化ケイ素（ＳｉＯ２）膜の絶縁膜が直接接触する部分に紫外線を照射すると、特に効果的に、酸化物半導体膜の電子キャリアが励起されて酸化物半導体膜の比抵抗値が低下し、絶縁体部が導体化して導体部が形成される。
酸化物半導体を導体化した導体部は、第１の導電膜であるドレイン電極５０と第２の導電膜であるゲート配線接続パターン１１０とが直接接触しているので、第１の導電膜であるドレイン電極５０と第２の導電膜であるゲート配線接続パターン１１０の間が、導体化された酸化物半導体膜を通じて電気的に導通する。
これにより、接続リペアをすることができ、第１の導電膜であるドレイン電極５０と第２の導電膜であるゲート配線接続パターン１１０と導体化された酸化物半導体膜とが密着して直接接触しているので、従来に比べてリペア不良を低減することができる。
ここで、導体とは、比抵抗が、１×１０−２Ω・ｃｍ以下であることを指す。１×１０−３Ω・ｃｍ以下が、導体としてより好ましい。
また、紫外線の照射には、ほかに、たとえば、紫外線ランプ、または、紫外線発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、すなわち、ＬＥＤ）などが用いられる。
この場合、リペア用酸化物パターン９０への紫外線の照射に伴って、絶縁膜８０、または、絶縁膜１２０などの周辺構造にも紫外線が照射されてもよいが、リペア対象画素のＴＦＴ４０およびリペア対象画素以外には照射しないようにする。
この導通により、ゲート配線接続パターン１１０に印加されるゲート電位が、高導電率化されたリペア用酸化物パターン９０を経由して、ドレイン電極５０、さらには、ドレイン電極５０に接続される画素電極６０へと供給される。
ゲート電位が画素電極６０に供給されることにより、たとえば、ノーマリーホワイトの表示特性を有する液晶表示装置については、該当画素は強制的に常に黒点表示されるようになる。このように、輝点欠陥を黒点欠陥にリペアすることが可能となる。
本実施の形態では、リペア用酸化物パターン９０の配置位置は、リペアを行う際の紫外線照射の方向が上面側（成膜層側）からである場合にも、リペアを行う際の紫外線照射の方向が下面側（ガラス基板側）からである場合にも対応することができるように、他の金属薄膜パターンと平面視において重ならない位置とされた。
しかしながら、下面側からの紫外線照射によるリペアを行う必要がない場合は、透過領域をより広く確保するためにも、リペア用酸化物パターン９０の下面側において、ゲート配線１０、または、ドレイン電極５０などの金属薄膜で形成された配線と平面視において重なる位置に、リペア用酸化物パターン９０が配置されてもよい。
本実施の形態に例示される、ゲート配線接続パターン１１０とドレイン電極５０との間の距離およびゲート配線接続パターン１１０とドレイン電極５０のパターンの幅は、開口率をできるだけ低下させない、また正常画素においてはできるだけ高抵抗であることが望ましいという観点から、具体的には、ゲート配線接続パターン１１０とドレイン電極５０との間の距離は、たとえば、１μｍ以上、かつ、１０μｍ以下である。また、ゲート配線接続パターン１１０とドレイン電極５０のパターンの幅は、たとえば、２μｍ以上、かつ、２０μｍ以下である。
ただし、リペア時に必要な接続抵抗に合わせて、ゲート配線接続パターン１１０とドレイン電極５０との間の距離、または、パターンの幅を調整することができる。
本実施の形態に例示される、リペア用酸化物パターン９０は、紫外線照射によるリペアを行うために必要最低限の領域に、独立して形成される。
＜第２の実施の形態＞
本実施の形態に関する表示装置用アレイ基板、表示装置、表示装置用アレイ基板の製造方法、および、表示装置の製造方法について説明する。以下では、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜表示装置用アレイ基板について＞
図３は、本実施の形態に関する表示装置に用いられる、アレイ基板上の回路構成を概略的に例示する平面図である。図４は、図３に例示される回路構成におけるＢ−Ｂ’断面に対応する断面図である。また、図５は、図３に例示される回路構成におけるＣ−Ｃ’断面に対応する断面図である。
第１の実施の形態では、ＴＮ構造を有するアレイ基板が例示されたが、本実施の形態に関する表示装置は、ＴＮ構造に限られるものではない。すなわち、たとえば、ＦＦＳ構造を有するアレイ基板（フリンジフィールドスイッチングモードの表示装置）についても、同様に輝点欠陥の黒点化リペアが可能である。
なお、図３に例示されるように、画素電極６０Ａにはいくつかの抜きパターン６１が形成される。また、図３に例示されるように、コモン電極１５０にもいくつかの抜きパターン１５１が形成される。図４および図５は、コモン電極１５０の抜きパターン１５１の箇所に対応する。
＜表示装置用アレイ基板の製造方法について＞
ここで、本実施の形態に関するＦＦＳ構造を有する表示装置の製造方法について説明する。
まず、図４、および、図５に例示されるように、透明な絶縁性のガラス基板７０の上面に、スパッタリング装置を用いて金属薄膜を成膜する。そして、図３、図４、および、図５に例示されるように、当該金属薄膜に対し、写真製版処理、エッチング処理、さらには、レジスト剥離処理を行うことにより、ゲート配線１０、および、コモン配線３０Ａを形成する。
次に、図４、および、図５に例示されるように、絶縁性のガラス基板７０の全面に対して、ＣＶＤ装置を用いてＳｉＯ２などの絶縁膜８０Ａを形成する。
次に、スパッタリング装置を用いて、絶縁膜８０Ａ全面に酸化物半導体であるＩｎＧａＺｎＯを、半導体の性質を示すようになる条件で、膜厚約８０ｎｍ成膜して全面に半導体部を形成して、無機膜を形成する。具体的には、例えば、スパッタリング時に、Ａｒ（アルゴン）に対する酸素分圧を９％程度にして成膜する。
次に、ＴＦＴを形成する半導体部を残すため、写真製版工程を実施して、ＴＦＴ部にレジストを形成する。
次に、亜酸化窒素（Ｎ２Ｏ）ガスを用いたプラズマ処理（Ｎ２Ｏプラズマ処理）を実施することにより、ＩｎＧａＺｎＯを、半導体から絶縁体へ変化させる絶縁体化を行って、レジストで覆われていない部分に絶縁体部を有する無機膜（リペア用酸化物パターン９０）を形成する。その後、レジストを剥離する。
酸化物半導体は、図３、図４、および、図５に例示されるように、表示装置を構成するために必要なＴＦＴ４０に形成する以外に、ＴＦＴ４０からは離間する位置における、リペア用酸化物パターン９０Ａを形成する。
次に、スパッタリング装置を用いて、金属薄膜を形成する。そして、当該金属薄膜を用いて、ソース配線２０（図３を参照）とドレイン電極５０（図３、図４、および、図５を参照）とを形成する。
この際、図３、図４、および、図５に例示されるように、ドレイン電極５０の一部と、先に形成したリペア用酸化物パターン９０Ａの一部とを直接接触させる。また、ドレイン電極５０と接触する側とは反対側のリペア用酸化物パターン９０Ａの一部から延びるコモン電極接続パターン１４０を形成する（図３、図４、および、図５を参照）。
次に、ドレイン電極５０が形成された後で、絶縁膜８０Ａの上面に画素電極６０Ａを直接形成する。画素電極６０Ａは、ドレイン電極５０を部分的に覆って形成される。その後で、図４、および、図５に例示されるように、ガラス基板７０の全面に絶縁膜１２０Ａを成膜する。
第１の実施の形態では、ゲート配線１０上に対応する絶縁膜８０にコンタクトホール１００を作製し、さらに、その位置からゲート配線接続パターン１１０を形成した。これに対し、本実施の形態では、ゲート配線１０上に対応する絶縁膜８０Ａにはコンタクトホールを形成しない。
次に、コモン配線３０Ａ上に対応する絶縁膜８０Ａ、および、絶縁膜１２０Ａにコンタクトホール１６０を形成する。また、同時に、リペア用酸化物パターン９０Ａと接触するコモン電極接続パターン１４０上に対応する絶縁膜１２０Ａにもコンタクトホール１７０を形成する。
その後に、表示領域の全面に透明電極を用いたコモン電極１５０を形成する。コモン電極１５０は、コンタクトホール１６０、および、コンタクトホール１７０を覆って形成される。なお、コモン電極１５０は、ＴＦＴ４０上、および、リペア用酸化物パターン９０Ａ上を除いて形成される（図３を参照）。
＜リペア方法について＞
ここで、本実施の形態に関するリペア方法について、以下説明する。
リペア用酸化物パターン９０Ａに、紫外線レーザーを用いて紫外線を照射する。紫外線は、ガラス基板から無機膜に向かう方向、すなわち、ガラス基板７０の裏面方向からリペア用酸化物パターン９０Ａに向かって照射される。紫外線はガラス基板７０を透過し、絶縁膜および無機膜の絶縁体部であるリペア用酸化物パターン９０Ａに照射される。
酸化物半導体膜を絶縁体化した絶縁体部と酸化ケイ素（ＳｉＯ２）膜の絶縁膜が直接接触する部分に紫外線を照射すると、特に効果的に、酸化物半導体膜の電子キャリアが励起されて酸化物半導体膜の比抵抗値が低下し、絶縁体部が導体化して導体部が形成される。
酸化物半導体を導体化した導体部は、第１の導電膜であるドレイン電極５０と第２の導電膜であるコモン電極接続パターン１４０と直接接触しているので、第１の導電膜であるドレイン電極５０と第２の導電膜であるコモン電極接続パターン１４０の間が、導体化された酸化物半導体膜を通じて電気的に導通する。
これにより、接続リペアをすることができ、第１の導電膜であるドレイン電極５０と第２の導電膜であるコモン電極接続パターン１４０と導体化された酸化物半導体膜とが密着して直接接触しているので、従来に比べてリペア不良を低減することができる。
図３に例示されるように、リペア用酸化物パターン９０Ａは、ドレイン電極５０とコモン電極１５０との両方に接続される。リペア用酸化物パターン９０Ａがこのように配置されれば、黒点化リペアが必要となった場合に、該当画素のリペア用酸化物パターン９０Ａに紫外線を照射することで、画素電極にコモン電位が供給されることとなる。
そうすると、ノーマリーブラックの表示特性を有するＦＦＳ構造をもつ液晶表示装置では、輝点欠陥を強制的に黒点化することが可能となる。
＜第３の実施の形態＞
本実施の形態に関する表示装置用アレイ基板、表示装置、表示装置用アレイ基板の製造方法、および、表示装置の製造方法について説明する。以下では、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜表示装置用アレイ基板について＞
以上に記載された実施の形態で例示されたように、それぞれの実施の形態で実施されたリペア方法は、リペア用酸化物パターンに紫外線を照射することによりリペアを実現させるものである。
ここで、紫外線照射が必要な領域に、必要な段階で適切に行われるように、リペア用酸化物パターンの周辺の構造を考慮することが考えられる。
すなわち、リペア用酸化物パターンの上面側、および、下面側の少なくとも一方においては、紫外線を遮光するような金属薄膜、または、カラーフィルターのブラックマトリックス（ｂｌａｃｋ ｍａｔｒｉｘ、すなわち、ＢＭ）樹脂などを配置しないことが望ましい。
図６は、紫外線が照射されるリペア用酸化物パターンの上面側に遮光パターンが配置されない構造を概略的に例示する断面図である。図６において、紫外線が照射される方向は矢印で例示される。また、図７は、紫外線が照射されるリペア用酸化物パターンの下面側に遮光パターンが配置されない構造を概略的に例示する断面図である。図７において、紫外線が照射される方向は矢印で例示される。
リペアのために設けられるリペア用酸化物パターンを含む領域は、通常の表示には不要な領域である。そのため、当該領域が増えると、表示装置の重要な特性である開口率を低下させる可能性がある。
開口率の低下を避けるため、たとえば、リペア用酸化物パターンが、ゲート配線、または、ドレイン電極と重なる位置に配置されることが望ましい。
たとえば、図６に例示されるように、透明な絶縁性基板であるガラス基板７０の上面に、導電膜１８０と、導電膜１９０とを設ける。導電膜１８０と導電膜１９０とは、互いに離間する。さらに、ガラス基板７０の上面に、リペア用酸化物パターン９０Ｂを設ける。
ここで、リペア用酸化物パターン９０Ｂは、導電膜１８０と平面視において部分的に重なり、かつ、重なる部分において、リペア用酸化物パターン９０Ｂが導電膜１８０を覆って形成される。また、リペア用酸化物パターン９０Ｂは、導電膜１９０と平面視において部分的に重なり、かつ、重なる部分において、リペア用酸化物パターン９０Ｂが導電膜１９０を覆って形成される。
また、リペア用酸化物パターン９０Ｂは、導電膜１８０、および、導電膜１９０の間に渡って形成される。
そして、導電膜１８０の上面と、導電膜１９０の上面と、リペア用酸化物パターン９０Ｂの上面とを覆って、絶縁膜２００が形成される。この際、絶縁膜２００の少なくとも一部が、ガラス基板７０の上面に形成される。
この場合に、リペア用酸化物パターン９０Ｂの上面側（図６におけるＸ領域）には、上面側から照射される紫外線を遮光しうる遮光パターンは存在しない。
そして、輝度欠陥が検出された場合には、リペア用酸化物パターン９０Ｂからガラス基板７０に向かう方向の紫外線、すなわち、図６における矢印の方向の紫外線の照射によって、リペア用酸化物パターン９０Ｂが導体化される。
また、たとえば、図７に例示されるように、ガラス基板７０の上面に、絶縁膜２００を形成する。絶縁膜２００は、全体がガラス基板７０の上面に形成される。さらに、絶縁膜２００の上面に、リペア用酸化物パターン９０Ｃを設ける。そして、絶縁膜２００の上面、および、リペア用酸化物パターン９０Ｃの上面に、導電膜１８０Ａと、導電膜１９０Ａとを設ける。
ここで、リペア用酸化物パターン９０Ｃは、導電膜１８０Ａと平面視において部分的に重なり、かつ、重なる部分において、導電膜１８０Ａがリペア用酸化物パターン９０Ｃの上面を覆って形成される。また、リペア用酸化物パターン９０Ｃは、導電膜１９０Ａと平面視において部分的に重なり、かつ、重なる部分において、導電膜１９０Ａがリペア用酸化物パターン９０Ｃの上面を覆って形成される。
この場合に、リペア用酸化物パターン９０Ｃの下面側（図７におけるＹ領域）には、下面側から照射される紫外線を遮光しうる遮光パターンは存在しない。
そして、輝度欠陥が検出された場合には、ガラス基板７０からリペア用酸化物パターン９０Ｃに向かう方向の紫外線、すなわち、図７における矢印の方向の紫外線の照射によって、リペア用酸化物パターン９０Ｃが導体化される。
なお、導電膜１８０Ａは、たとえば、図１に例示される、ＴＦＴ４０のドレイン電極５０に接続される。また、導電膜１９０Ａは、たとえば、図１に例示される、ＴＦＴ４０のゲート配線１０に接続される。
また、導電膜１８０Ａは、たとえば、図３に例示される、ＴＦＴ４０のドレイン電極５０に接続される。また、導電膜１９０Ａは、たとえば、図３に例示される、ＴＦＴ４０のコモン電極１５０に接続される。
図８は、紫外線が照射されるリペア用酸化物パターンの上面側に遮光パターンが配置されない表示装置の構造を概略的に例示する断面図である。図８において、紫外線が照射される方向は矢印で例示される。
たとえば、図８に例示されるように、ガラス基板７０の上面に、導電膜１８０と、導電膜１９０と、リペア用酸化物パターン９０Ｂとを設ける。
ここで、リペア用酸化物パターン９０Ｂは、導電膜１８０と平面視において部分的に重なり、かつ、重なる部分において、リペア用酸化物パターン９０Ｂが導電膜１８０を覆って形成される。また、リペア用酸化物パターン９０Ｂは、導電膜１９０と平面視において部分的に重なり、かつ、重なる部分において、リペア用酸化物パターン９０Ｂが導電膜１９０を覆って形成される。
そして、導電膜１８０と、導電膜１９０と、リペア用酸化物パターン９０Ｂとを覆って、絶縁膜２００が形成される。
さらに、リペア用酸化物パターン９０Ｂの上面側において、ブラックマトリックス２２０が配置される。また、ブラックマトリックス２２０の上面において、カラーフィルター基板２１０が配置される。
この場合に、リペア用酸化物パターン９０Ｂの上面側（図８におけるＺ領域）には、上面側から照射される紫外線を遮光しうる遮光パターンは存在しない。すなわち、ブラックマトリックス２２０も、平面視においてリペア用酸化物パターン９０Ｂに対応する位置であるＺ領域においては配置されない。
なお、ブラックマトリックス２２０だけでなく、色材膜に関しても、リペア用酸化物パターン９０Ｂの上面側（図８におけるＺ領域）には配置されないことが望ましい。
このように配置されることで、カラーフィルター基板２１０側からの紫外線照射によってリペアを行うことも可能となる。従来は、黒点化リペアを実施することができる工程（段階）は限られていたが、カラーフィルター基板２１０を配置した後の工程であっても、黒点化リペアを実施することが可能となる。したがって、リペアの適用範囲が拡大する。
図９は、本実施の形態に関する表示装置に用いられる、アレイ基板上の回路構成を概略的に例示する平面図である。図１０は、図９に例示される回路構成におけるＤ−Ｄ’断面に対応する断面図である。図１０において、紫外線が照射される方向は矢印で例示される。
図９に例示されるように、表示装置の表示領域には、複数のゲート配線１０Ａと、複数のソース配線２０とが設けられる。複数のゲート配線１０Ａは、Ｘ方向に延在され、かつ、Ｙ方向に配列される。また、複数のソース配線２０は、ゲート配線１０Ａと交差してＹ方向に延在され、かつ、Ｘ方向に配列される。
また、ゲート配線１０Ａと等間隔で複数のコモン配線３０が設けられており、それぞれのコモン配線３０は電気的に接続される。
また、ゲート配線１０Ａとソース配線２０との交点には、半導体スイッチング素子であるＴＦＴ４０が配置される。ＴＦＴ４０には、ゲート配線１０Ａ、ソース配線２０、および、ドレイン電極５０Ａそれぞれが接続される。
ＴＦＴ４０のドレイン電極５０Ａには画素電極６０Ｂが接続される。また、画素電極６０Ｂには、保持容量を介してコモン配線３０が接続される。
図９に例示される回路構成は、複数のゲート配線１０Ａと複数のソース配線２０とのすべての交点において、マトリックス状に形成される。すなわち、図９は、そのうちの１つの交点における回路構成を例示するものである。
透明な絶縁性のガラス基板７０の上面には、ゲート配線１０Ａ（図９、および、図１０を参照）、および、コモン配線３０（図９を参照）が形成される。
また、図１０に例示されるように、絶縁性のガラス基板７０の全面に、ＳｉＯ２などの絶縁膜８０が形成される。また、当該絶縁膜８０上に、ＩｎＧａＺｎＯなどの酸化物半導体を形成する。
本実施の形態では、図９に例示されるように、表示装置を構成するために必要なＴＦＴ４０以外に、ＴＦＴ４０からは離間する位置における、リペア用酸化物パターン９０Ｄが形成される。
また、絶縁膜８０の上面に、ソース配線２０（図９を参照）とドレイン電極５０Ａ（図９、および、図１０を参照）とが形成される。
この際、図９、および、図１０に例示されるように、ドレイン電極５０Ａの一部と、リペア用酸化物パターン９０Ｄの一部とが直接接触する。また、リペア用酸化物パターン９０Ｄとゲート配線１０Ａとが接続されるように、絶縁膜８０のゲート配線１０Ａ上に対応する位置に、コンタクトホール１００が形成される（図９、および、図１０を参照）。そして、当該コンタクトホール１００からリペア用酸化物パターン９０Ｄ上まで延びるゲート配線接続パターン１１０Ａが形成される。ゲート配線接続パターン１１０Ａは、リペア用酸化物パターン９０Ｄの一部と直接接触する（図９、および、図１０を参照）。
また、図１０に例示されるように、絶縁膜１２０は基板全面に成膜される。そして、当該絶縁膜１２０のドレイン電極５０Ａ上に対応する位置にコンタクトホール１３０が形成される。そして、当該コンタクトホール１３０から延びて、透明電極であるＩＴＯなどを含む画素電極６０Ｂが形成される（図９、および、図１０を参照）。
本実施の形態に関する表示装置では、図９、および、図１０に例示されるように、ゲート配線１０Ａ上の絶縁膜８０にコンタクトホール１００が形成され、上層のゲート配線接続パターン１１０Ａにゲート配線１０Ａの電位が供給される。また、ゲート配線接続パターン１１０Ａとドレイン電極５０Ａとは、直接接触せず、かつ、隣接して配置される。
さらに、ゲート配線接続パターン１１０Ａとドレイン電極５０Ａとの両方に接触する位置に、酸化物半導体で形成された絶縁性のリペア用酸化物パターン９０Ｄが配置される。
また、図９に例示されるように、リペア用酸化物パターン９０Ｄは、ゲート配線１０Ａの窪んだ部分に配置される。結果として、リペア用酸化物パターン９０Ｄは、平面視において、ゲート配線１０Ａに囲まれて配置される。
リペア用酸化物パターン９０Ｄがこのように配置されることにより、平面視における、画素電極６０Ｂとゲート配線１０Ａとの間の隙間が小さくなる。したがって、開口率を増大させることができる。
図１０に例示される構造では、リペア用酸化物パターン９０Ｄの配置位置は、ゲート配線１０Ａとは平面視において重ならない。また、図１０に例示される構造では、リペア用酸化物パターン９０Ｄは、ドレイン電極５０Ａ、および、ゲート配線接続パターン１１０Ａと平面視において重ならない領域を有する。
また、図１０に例示される構造では、リペア用酸化物パターン９０Ｄの配置位置の上面側、または、下面側には、遮光するような他の金属薄膜パターンが存在しない。すなわち、図１０に例示される構造では、リペア用酸化物パターン９０Ｄのドレイン電極５０Ａ、および、ゲート配線接続パターン１１０Ａと平面視において重ならない領域は、他の金属薄膜パターンとも平面視において重なっていない。
このような構造であることで、アレイ基板の製造完了時のリペアだけでなく、さらに後の段階であっても、リペアを実施することができる。
たとえば、セル状態にまで製造段階が進んだ状態で点灯検査を行い、そこで輝点欠陥が検出された場合であっても、セル状態で、たとえば、図７に例示されるように、ガラス基板７０の下面側から紫外線を照射することによって、リペアを実施することができる。
＜第４の実施の形態＞
本実施の形態に関する表示装置用アレイ基板、表示装置、表示装置用アレイ基板の製造方法、および、表示装置の製造方法について説明する。以下では、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜表示装置用アレイ基板について＞
以上に記載された実施の形態では、アレイ基板内で異なる電極の電位を利用して黒点化リペアを実施した。しかしながら、パネル状態まで製造工程が進んだ表示装置の構造からすると、たとえば、カラーフィルター側の電位をアレイ基板側に供給するリペア方法も適用可能である。
図１１は、本実施の形態に関する表示装置の構造を概略的に例示する断面図である。また、図１２は、本実施の形態に関する表示装置の構造を概略的に例示する断面図である。
図１１においては、ガラス基板７０の上面に、絶縁膜２００を形成する。さらに、絶縁膜２００の上面に、導電膜１８０Ａと、導電膜１９０Ａと、リペア用酸化物パターン９０Ｃとを設ける。
ここで、リペア用酸化物パターン９０Ｃは、導電膜１８０Ａと平面視において部分的に重なり、かつ、重なる部分において、導電膜１８０Ａがリペア用酸化物パターン９０Ｃを覆って形成される。また、リペア用酸化物パターン９０Ｃは、導電膜１９０Ａと平面視において部分的に重なり、かつ、重なる部分において、導電膜１９０Ａがリペア用酸化物パターン９０Ｃを覆って形成される。
さらに、リペア用酸化物パターン９０Ｃの上面側において、カラーフィルター側の電極２３０が配置される。また、カラーフィルター側の電極２３０の上面において、カラーフィルター基板２１０が配置される。
そして、カラーフィルター側の電極２３０と導電膜１８０Ａとにそれぞれ接触する導電性のスペーサー２４０Ａが設けられる。
なお、導電膜１９０Ａは、ここでは図示しない画素電極に接続される。
このような構造であれば、リペア用酸化物パターン９０Ｃに紫外線を照射することによって、カラーフィルター側の電極２３０の電位が、導電性のスペーサー２４０Ａを経由して、ドレイン電極などである導電膜１８０Ａに供給される。したがって、カラーフィルター側の電位をアレイ基板側に供給するリペア方法を実現することができる。
図１２においては、ガラス基板７０の上面に、導電膜１８０と、導電膜１９０と、リペア用酸化物パターン９０Ｂとを設ける。
ここで、リペア用酸化物パターン９０Ｂは、導電膜１８０と平面視において部分的に重なり、かつ、重なる部分において、リペア用酸化物パターン９０Ｂが導電膜１８０を覆って形成される。また、リペア用酸化物パターン９０Ｂは、導電膜１９０と平面視において部分的に重なり、かつ、重なる部分において、リペア用酸化物パターン９０Ｂが導電膜１９０を覆って形成される。
そして、導電膜１８０と、導電膜１９０と、リペア用酸化物パターン９０Ｂとを覆って、絶縁膜２００が形成される。
さらに、リペア用酸化物パターン９０Ｂの上面側において、カラーフィルター側の電極２３０が配置される。また、カラーフィルター側の電極２３０の上面において、カラーフィルター基板２１０が配置される。
そして、カラーフィルター側の電極２３０と導電膜１８０とにそれぞれ接触する導電性のスペーサー２４０Ｂが設けられる。なお、導電膜１８０と導電性のスペーサー２４０Ｂとが接触する箇所においては、絶縁膜２００は形成されない。
また、導電膜１９０は、ここでは図示しない画素電極に接続される。
このような構造であれば、リペア用酸化物パターン９０Ｂに紫外線を照射することによって、カラーフィルター側の電極２３０の電位が、導電性のスペーサー２４０Ｂを経由して、ドレイン電極などである導電膜１８０に供給される。したがって、カラーフィルター側の電位をアレイ基板側に供給するリペア方法を実現することができる。
＜第５の実施の形態＞
本実施の形態に関する表示装置用アレイ基板、表示装置、表示装置用アレイ基板の製造方法、および、表示装置の製造方法について説明する。以下では、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
以上に記載された実施の形態では、酸化物半導体を形成した後に電極を形成する製造方法が例示されたが、電極を形成した後に酸化物半導体を形成してもよい。
図１３は、本実施の形態に関する表示装置の構造を概略的に例示する断面図である。
図１３に例示される構造は、ガラス基板７０の上面に、導電膜１８０と、導電膜１９０と、リペア用酸化物パターン９０Ｂとを設けるものである。
ここで、リペア用酸化物パターン９０Ｂは、導電膜１８０と平面視において部分的に重なり、かつ、重なる部分において、リペア用酸化物パターン９０Ｂが先に形成された導電膜１８０を覆って形成される。また、リペア用酸化物パターン９０Ｂは、導電膜１９０と平面視において部分的に重なり、かつ、重なる部分において、リペア用酸化物パターン９０Ｂが先に形成された導電膜１９０を覆って形成される。
そして、導電膜１８０と、導電膜１９０と、リペア用酸化物パターン９０Ｂとを覆って、ＳｉＯ２などを含む絶縁膜２００が形成される。
＜以上に記載された実施の形態によって生じる効果について＞
以下に、以上に記載された実施の形態によって生じる効果を例示する。なお、以下では、以上に記載された実施の形態に例示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例示される他の具体的な構成と置き換えられてもよい。
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
以上に記載された実施の形態によれば、表示装置用アレイ基板は、透明な絶縁性基板としてのガラス基板７０と、ガラス基板７０の上面に少なくとも一部が形成される、酸化ケイ素、または、酸化金属を主成分とする絶縁膜２００（絶縁膜８０）と、第１の導電膜と、第２の導電膜と、酸化物半導体膜が絶縁体化された絶縁体部とを備える。ここで、導電膜１８０は、第１の導電膜に対応するものである。また、導電膜１９０は、第２の導電膜に対応するものである。また、リペア用酸化物パターン９０Ｂは、絶縁部に対応するものである。導電膜１９０は、導電膜１８０とは離間して形成される。リペア用酸化物パターン９０Ｂは、導電膜１８０、および、導電膜１９０とそれぞれ直接接触する。また、リペア用酸化物パターン９０Ｂは、導電膜１８０、および、導電膜１９０の間に渡って形成される。また、リペア用酸化物パターン９０Ｂは、絶縁体化された構成である。また、絶縁膜２００は、ガラス基板７０の上面に少なくとも一部が形成される。また、リペア用酸化物パターン９０Ｂの上面、または、下面は、絶縁膜２００に直接接触して形成されるものである。
このような構成によれば、絶縁体化された酸化物半導体膜に紫外線を照射することにより、酸化物半導体膜に直接接触してそれぞれ形成される、一方の導電膜と他方の導電膜とを導通させることができる。したがって、たとえば、他方の導電膜に印加されるゲート電位が、酸化物半導体膜を経由して、一方の導電膜、さらには、当該導電膜に接続される、たとえば、画素電極へと供給される。そして、ゲート電位が画素電極に供給されることにより、黒点化リペアを実施することができる。レーザーなどを用いないため、レーザー照射による形状のガタツキ、または、めくれなどが発生することを抑制することができる。そのため、表示装置用アレイ基板の品質、および、歩留まりを向上させることができる。また、レーザーを用いるリペアを行う場合に必要とされた、ゲート配線と画素電極との重なり部を考慮したアレーパターンの配置も、不要とすることができる。
なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、これらの構成のみで、以上に記載された効果を生じさせることができる。
しかしながら、本願明細書に例示される他の構成のうちの少なくとも１つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては記載されなかった本願明細書に例示される他の構成を以上に記載された構成に追加した場合でも、同様に以上に記載された効果を生じさせることができる。
また、以上に記載された実施の形態によれば、絶縁膜２００は、ガラス基板７０の上面に全体が形成される。また、第１の導電膜、および、第２の導電膜は、酸化物半導体膜の上面に直接接触して形成されるものである。ここで、導電膜１８０Ａは、第１の導電膜に対応するものである。また、導電膜１９０Ａは、第２の導電膜に対応するものである。また、リペア用酸化物パターン９０Ｃは、酸化物半導体膜に対応するものである。このような構成によれば、リペア用酸化物パターン９０Ｃは、下方、すなわち、絶縁膜２００と接触する側からの紫外線の照射を効率よく受けることができる。したがって、リペア用酸化物パターン９０Ｃの導体化が促進される。
また、以上に記載された実施の形態によれば、リペア用酸化物パターン９０Ｃに対応する位置の絶縁膜２００の下方には、紫外線を遮る構造が形成されていない。このような構成によれば、絶縁膜２００の下方からの紫外線の照射によって、黒点化リペアを実施することができる。
また、以上に記載された実施の形態によれば、絶縁膜２００は、ガラス基板７０の上面、および、リペア用酸化物パターン９０Ｂの上面に渡って形成される。また、リペア用酸化物パターン９０Ｂは、導電膜１８０、および、導電膜１９０の上面に直接接触して形成されるものである。このような構成によれば、リペア用酸化物パターン９０Ｂは、上方、すなわち、絶縁膜２００と接触する側からの紫外線の照射を効率よく受けることができる。したがって、リペア用酸化物パターン９０Ｂの導体化が促進される。
また、以上に記載された実施の形態によれば、リペア用酸化物パターン９０Ｂに対応する位置の絶縁膜２００の上方には、紫外線を遮る構造が形成されていない。このような構成によれば、絶縁膜２００の上方からの紫外線の照射によって、黒点化リペアを実施することができる。
また、以上に記載された実施の形態によれば、表示装置用アレイ基板は、カラーフィルター基板２１０と、電極２３０と、導電性のスペーサー２４０Ａと、画素電極とを備える。ここで、カラーフィルター基板２１０は、ガラス基板７０の上方に配置される。また、電極２３０は、カラーフィルター基板２１０の下面に形成される。また、導電性のスペーサー２４０Ａは、電極２３０と導電膜１８０Ａとにそれぞれ接続される。また、画素電極は、導電膜１９０Ａに接続される。このような構成によれば、リペア用酸化物パターン９０Ｃに紫外線を照射することによって、カラーフィルター基板２１０側の電極２３０の電位が、導電性のスペーサー２４０Ａを経由して、ドレイン電極などである導電膜１８０Ａに供給される。したがって、カラーフィルター基板２１０側の電位をアレイ基板側に供給するリペア方法を実現することができる。
また、以上に記載された実施の形態によれば、リペア用酸化物パターン９０は、紫外線の照射によって導体化する特性を有するものである。このような構成によれば、異常が検出された該当画素のリペア用酸化物パターン９０に紫外線を照射することにより、紫外線照射領域におけるリペア用酸化物パターン９０が導体化する。そのため、リペア用酸化物パターン９０にそれぞれ接触する導電膜間が導通される。この導通により、一方の導電膜に印加される、たとえば、ゲート電位が、高導電率化されたリペア用酸化物パターン９０を経由して、他方の導電膜、さらには、当該導電膜に接続される、たとえば、画素電極へと供給される。ゲート電位が画素電極に供給されることにより、たとえば、ノーマリーホワイトの表示特性を有する液晶表示装置については、該当画素は強制的に常に黒点表示されるようになる。このように、輝点欠陥を黒点欠陥にリペアすることが可能となる。
また、以上に記載された実施の形態によれば、表示装置用アレイ基板は、トランジスタを備える。ここで、ＴＦＴ４０は、トランジスタである。また、導電膜１８０Ａは、ＴＦＴ４０のドレイン電極５０に接続される。また、導電膜１９０Ａは、ＴＦＴ４０のゲート配線１０に接続されるものである。このような構成によれば、異常が検出された該当画素のリペア用酸化物パターン９０に紫外線を照射することにより、紫外線照射領域における、絶縁性の酸化物半導体の導電率が増大する。すなわち、当該領域におけるリペア用酸化物パターン９０が導体化する。そのため、リペア用酸化物パターン９０にそれぞれ接触するゲート配線接続パターン１１０とドレイン電極５０との間が導通される。この導通により、ゲート配線接続パターン１１０に印加されるゲート電位が、高導電率化されたリペア用酸化物パターン９０を経由して、ドレイン電極５０、さらには、ドレイン電極５０に接続される画素電極６０へと供給される。ゲート電位が画素電極６０に供給されることにより、たとえば、ノーマリーホワイトの表示特性を有する液晶表示装置については、該当画素は強制的に常に黒点表示されるようになる。このように、輝点欠陥を黒点欠陥にリペアすることが可能となる。
また、以上に記載された実施の形態によれば、表示装置用アレイ基板は、ＦＦＳ構造を有する表示装置用アレイ基板であり、ＴＦＴ４０を備える。また、導電膜１８０Ａは、ＴＦＴ４０のドレイン電極５０に接続されるものである。また、導電膜１９０Ａは、ＴＦＴ４０のコモン電極１５０に接続されるものである。このような構成によれば、黒点化リペアが必要となった場合に、該当画素のリペア用酸化物パターン９０Ａに紫外線を照射することで、画素電極にコモン電位が供給されることとなる。そうすると、ノーマリーブラックの表示特性を有するＦＦＳ構造をもつ液晶表示装置では、輝点欠陥を強制的に黒点化することが可能となる。
また、以上に記載された実施の形態によれば、表示装置は、上記の表示装置用アレイ基板を備えるものである。このような構成によれば、輝点欠陥が検出された画素に対応するリペア用酸化物パターンに対して紫外線を照射することにより、たとえば、セル状態にまで製造段階が進んだ状態であっても、黒点化リペアを実施することができる。
また、以上に記載された実施の形態によれば、表示装置は、カラーフィルター基板２１０と、ブラックマトリックス２２０とを備える。ここで、カラーフィルター基板２１０は、ガラス基板７０の上方に配置される。また、ブラックマトリックス２２０は、カラーフィルター基板２１０の下面に形成される。また、ブラックマトリックス２２０は、平面視においてリペア用酸化物パターン９０Ｂに対応する位置の絶縁膜２００の上方には形成されない。このような構成によれば、絶縁膜２００の上方からの紫外線の照射によって、黒点化リペアを実施することができる。
また、以上に記載された実施の形態によれば、表示装置用アレイ基板の製造方法において、透明なガラス基板７０を形成する。そして、ガラス基板７０の上面に少なくとも一部の酸化ケイ素、または、酸化金属を主成分とする絶縁膜２００を形成する。そして、導電膜１８０を形成する。そして、導電膜１８０とは離間する位置に、導電膜１９０を形成する。そして、導電膜１８０、および、導電膜１９０とそれぞれ直接接触し、かつ、絶縁体化されたリペア用酸化物パターン９０Ｂを両者に渡って形成する。そして、上面または下面が絶縁膜２００に直接接触するリペア用酸化物パターン９０Ｂを形成する。
このような構成によれば、絶縁体化された酸化物半導体膜に紫外線を照射することにより、酸化物半導体膜に直接接触してそれぞれ形成される、一方の導電膜と他方の導電膜とを導通させることができる。したがって、たとえば、他方の導電膜に印加されるゲート電位が、酸化物半導体膜を経由して、一方の導電膜、さらには、当該導電膜に接続される、たとえば、画素電極へと供給される。そして、ゲート電位が画素電極に供給されることにより、黒点化リペアを実施することができる。レーザーなどを用いないため、レーザー照射による形状のガタツキ、または、めくれなどが発生することを抑制することができる。そのため、表示装置用アレイ基板の品質、および、歩留まりを向上させることができる。また、レーザーを用いるリペアを行う場合に必要とされた、ゲート配線と画素電極との重なり部を考慮したアレーパターンの配置も、不要とすることができる。
なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、これらの構成のみで、以上に記載された効果を生じさせることができる。
しかしながら、本願明細書に例示される他の構成のうちの少なくとも１つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては記載されなかった本願明細書に例示される他の構成を以上に記載された構成に追加した場合でも、同様に以上に記載された効果を生じさせることができる。
また、特に制限がない限り、それぞれの処理の実施の順序は変更することができる。
また、以上に記載された実施の形態によれば、表示装置用アレイ基板の製造方法において、絶縁膜２００を形成した後に、リペア用酸化物パターン９０Ｃを形成する。そして、リペア用酸化物パターン９０Ｃを形成した後に、導電膜１８０Ａ、および、導電膜１９０Ａを形成する。このような構成によれば、リペア用酸化物パターン９０Ｃは、下方、すなわち、絶縁膜２００と接触する側からの紫外線の照射を効率よく受けることができる。したがって、リペア用酸化物パターン９０Ｃの導体化が促進される。
また、以上に記載された実施の形態によれば、表示装置用アレイ基板の製造方法において、導電膜１８０、および、導電膜１９０を形成した後に、リペア用酸化物パターン９０Ｂを形成する。そして、リペア用酸化物パターン９０Ｂを形成した後に、絶縁膜２００を形成する。このような構成によれば、リペア用酸化物パターン９０Ｂは、上方、すなわち、絶縁膜２００と接触する側からの紫外線の照射を効率よく受けることができる。したがって、リペア用酸化物パターン９０Ｂの導体化が促進される。
また、以上に記載された実施の形態によれば、表示装置用アレイ基板の製造方法において、酸化物半導体を含む膜を形成し、酸化物半導体を含む膜を形成した後に、酸化物半導体を含む膜の少なくとも一部を絶縁体化することによって、絶縁膜２００に直接接触し、かつ、絶縁体化されたリペア用酸化物パターン９０Ｂを形成する。このような構成によれば、形成された酸化物半導体を含む膜のうちの一部分をリペア用酸化物パターン９０Ｂとして用いるなど、酸化物半導体を含む膜を用途に応じて使い分けることができる。
また、以上に記載された実施の形態によれば、表示装置用アレイ基板の製造方法において、酸化物半導体を含む膜を形成し、酸化物半導体を含む膜を形成した後に、酸化物半導体を含む膜の一部のみを絶縁体化することによって、絶縁膜２００に直接接触し、かつ、絶縁体化されたリペア用酸化物パターン９０Ｂを形成する。このような構成によれば、形成された酸化物半導体を含む膜のうちの一部分を、リペア用酸化物パターン９０Ｂとして用い、他の部分を、たとえば、ＴＦＴ４０として用いることができる。
また、以上に記載された実施の形態によれば、表示装置用アレイ基板の製造方法において、リペア用酸化物パターン９０を、紫外線の照射によって導体化させる。このような構成によれば、異常が検出された該当画素のリペア用酸化物パターン９０に紫外線を照射することにより、紫外線照射領域におけるリペア用酸化物パターン９０が導体化する。そのため、リペア用酸化物パターン９０にそれぞれ接触する一方の導電膜と他方の導電膜との間が導通される。この導通により、他方の導電膜に印加される電位が、高導電率化されたリペア用酸化物パターン９０を経由して、一方の導電膜へと供給される。したがって、たとえば、ゲート電位が画素電極に供給されることにより、ノーマリーホワイトの表示特性を有する液晶表示装置については、該当画素は強制的に常に黒点表示されるようになる。このように、輝点欠陥を黒点欠陥にリペアすることが可能となる。
また、以上に記載された実施の形態によれば、表示装置用アレイ基板の製造方法において、絶縁膜、および、リペア用酸化物パターン９０に紫外線を照射することによって、リペア用酸化物パターン９０を導体化させる。このような構成によれば、絶縁膜、および、リペア用酸化物パターン９０に紫外線が照射される場合であっても、適切に、リペア用酸化物パターン９０を導体化させることができる。
また、以上に記載された実施の形態によれば、表示装置用アレイ基板の製造方法において、リペア用酸化物パターン９０Ｂを、リペア用酸化物パターン９０Ｂからガラス基板７０に向かう方向の紫外線の照射によって導体化させる。このような構成によれば、ガラス基板７０の上面側からの紫外線の照射によって、黒点化リペアを実施することができる。
また、以上に記載された実施の形態によれば、表示装置用アレイ基板の製造方法において、ガラス基板７０は、紫外線を透過する材料を含む。そして、リペア用酸化物パターン９０Ｃを、ガラス基板７０からリペア用酸化物パターン９０Ｃに向かう方向の紫外線の照射によって導体化させる。このような構成によれば、ガラス基板７０の下面側からの紫外線の照射によって、黒点化リペアを実施することができる。
また、以上に記載された実施の形態によれば、表示装置用アレイ基板の製造方法において、ＴＦＴ４０を形成する。そして、導電膜１８０Ａに接続される、ＴＦＴ４０のドレイン電極５０を形成する。そして、導電膜１９０Ａに接続される、ＴＦＴ４０のゲート配線１０を形成する。このような構成によれば、異常が検出された該当画素のリペア用酸化物パターン９０に紫外線を照射することにより、紫外線照射領域におけるリペア用酸化物パターン９０が導体化する。そのため、リペア用酸化物パターン９０にそれぞれ接触するゲート配線接続パターン１１０とドレイン電極５０との間が導通される。この導通により、ゲート配線接続パターン１１０に印加されるゲート電位が、高導電率化されたリペア用酸化物パターン９０を経由して、ドレイン電極５０、さらには、ドレイン電極５０に接続される画素電極６０へと供給される。ゲート電位が画素電極６０に供給されることにより、たとえば、ノーマリーホワイトの表示特性を有する液晶表示装置については、該当画素は強制的に常に黒点表示されるようになる。このように、輝点欠陥を黒点欠陥にリペアすることが可能となる。
また、以上に記載された実施の形態によれば、表示装置用アレイ基板の製造方法において、ＴＦＴ４０を形成する。そして、導電膜１８０Ａに接続される、ＴＦＴ４０のドレイン電極５０を形成する。そして、導電膜１９０Ａに接続される、ＴＦＴ４０のコモン電極１５０を形成する。このような構成によれば、黒点化リペアが必要となった場合に、該当画素のリペア用酸化物パターン９０Ａに紫外線を照射することで、画素電極にコモン電位が供給されることとなる。そうすると、ノーマリーブラックの表示特性を有するＦＦＳ構造をもつ液晶表示装置では、輝点欠陥を強制的に黒点化することが可能となる。
また、以上に記載された実施の形態によれば、表示装置用アレイ基板の製造方法において、導電膜１９０Ａに接続される画素電極を形成する。そして、導電膜１８０Ａに接続される導電性のスペーサー２４０Ａを形成する。このような構成によれば、リペア用酸化物パターン９０Ｃに紫外線を照射することによって、カラーフィルター側の電極２３０の電位が、導電性のスペーサー２４０Ａを経由して、ドレイン電極などである導電膜１８０Ａに供給される。したがって、カラーフィルター基板２１０側の電位をアレイ基板側に供給するリペア方法を実現することができる。
また、以上に記載された実施の形態によれば、表示装置用アレイ基板の製造方法において、リペア用酸化物パターン９０Ｂを、紫外線ランプ、紫外線ＬＥＤ、または、紫外線レーザーからの紫外線の照射によって導体化させる。このような構成によれば、絶縁性であるリペア用酸化物パターン９０Ｂに紫外線ランプ、紫外線ＬＥＤ、または、紫外線レーザーからの紫外線を照射することによって、リペア用酸化物パターン９０Ｂを導体化させることができる。
また、以上に記載された実施の形態によれば、表示装置の製造方法において、上記の表示装置用アレイ基板の製造方法を含む。このような構成によれば、輝点欠陥が検出された画素に対応するリペア用酸化物パターンに対して紫外線を照射することにより、たとえば、セル状態にまで製造段階が進んだ状態であっても、黒点化リペアを実施することができる。
＜以上に記載された実施の形態における変形例について＞
以上の実施の形態では、ＴＦＴ４０を酸化物半導体で形成する例を示したが、アモルファスシリコンで形成してもよく、その場合は、ＴＦＴ４０は、リペア用酸化物パターン９０とは別な工程で形成する。その場合は、例えば、リペア用酸化物パターン９０は、スパッタリング装置を用いて、絶縁膜の上の全面に酸化物半導体であるＩｎＧａＺｎＯを、絶縁体の性質を示すようになる条件で、膜厚約８０ｎｍ成膜して絶縁体部で形成された無機膜を形成する。具体的には、例えば、スパッタリング時に、Ａｒ（アルゴン）に対する酸素分圧を２０％程度にして成膜する。
アレイ製造プロセスの効率化を考慮すると、リペア用酸化物パターンの形成は、ＴＦＴに形成する半導体を形成する工程と同じ工程でなされることが好ましい。ただし、リペア用酸化物パターンを形成するだけの専用の工程があっても問題はない。
リペア用酸化物パターンを形成するだけの専用の工程があることで、プロセスとしては一工程の増加となるが、ＴＦＴの半導体とは異なる導電性、たとえば、より絶縁体に近い特性のリペア用酸化物パターンを形成することも可能となる。
以上に記載された実施の形態では、酸化物半導体として、ＩｎＧａＺｎＯが例示された。しかしながら、他に、ＩｎＺｎＯ系、ＩｎＧａＯ系、ＩｎＳｎＯ系、ＩｎＳｎＺｎＯ系、ＩｎＧａＺｎＳｎＯ系、ＩｎＡｌＺｎＯ系、ＩｎＨｆＺｎＯ系、ＩｎＺｒＺｎＯ系、ＩｎＭｇＺｎＯ系、または、ＩｎＹＺｎＯ系などの酸化物半導体を用いた場合であってもよい。このような構成によれば、所定の成膜条件の下でリペア用酸化物パターンが絶縁性となる。また、当該リペア用酸化物パターンが、紫外線の照射により導体化する。
また、以上に記載された実施の形態では、リペア用酸化物パターンと接触する絶縁体として、ＳｉＯ２が例示された。しかしながら、当該絶縁体が、酸化アルミニウム、または、酸化チタンなどの酸化金属系の材料であっても、同様の効果が得られる。
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面において例示であって、本願明細書に記載されたものに限られることはないものとする。
したがって、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
さらに、それぞれの構成要素は概念的な単位であって、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
また、それぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
また、本願明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
１０，１０Ａ ゲート配線、２０ ソース配線、３０，３０Ａ コモン配線、４０ ＴＦＴ、５０，５０Ａ ドレイン電極、６０，６０Ａ，６０Ｂ 画素電極、６１，１５１ 抜きパターン、７０ ガラス基板、８０，８０Ａ，１２０，１２０Ａ，２００ 絶縁膜、９０，９０Ａ，９０Ｂ，９０Ｃ，９０Ｄ リペア用酸化物パターン、１００，１３０，１６０，１７０ コンタクトホール、１１０，１１０Ａ ゲート配線接続パターン、１４０ コモン電極接続パターン、１５０ コモン電極、１８０，１８０Ａ，１９０，１９０Ａ 導電膜、２１０ カラーフィルター基板、２２０ ブラックマトリックス、２３０ 電極、２４０Ａ，２４０Ｂ スペーサー。

Claims (24)

  1. 透明な絶縁性基板と、
    前記絶縁性基板の上面に少なくとも一部が形成される、酸化ケイ素、または、酸化金属を主成分とする絶縁膜と、
    第１の導電膜と、
    前記第１の導電膜とは離間して形成される第２の導電膜と、
    前記第１の導電膜、および、前記第２の導電膜とそれぞれ直接接触し、かつ、両者の間に渡って形成される、酸化物半導体膜が絶縁体化された絶縁体部とを備え、
    前記絶縁体部の上面、または、下面は、前記絶縁膜に直接接触して形成され、
    前記絶縁体部は、紫外線の照射によって導体化する特性を有する、
    表示装置用アレイ基板。
  2. 透明な絶縁性基板と、
    前記絶縁性基板の上面に少なくとも一部が形成される、酸化ケイ素、または、酸化金属を主成分とする絶縁膜と、
    第１の導電膜と、
    前記第１の導電膜とは離間して形成される第２の導電膜と、
    前記第１の導電膜、および、前記第２の導電膜とそれぞれ直接接触し、かつ、両者の間に渡って形成される、酸化物半導体膜が絶縁体化された絶縁体部とを備え、
    前記絶縁体部の上面、または、下面は、前記絶縁膜に直接接触して形成され、
    トランジスタをさらに備え、
    前記第１の導電膜は、前記トランジスタのドレイン電極に接続され、
    前記第２の導電膜は、前記トランジスタのゲート配線に接続される、
    表示装置用アレイ基板。
  3. 前記絶縁膜は、前記絶縁性基板の上面に全体が形成され、
    前記第１の導電膜、および、前記第２の導電膜は、前記絶縁体部の上面に直接接触して形成される、
    請求項１または２に記載の表示装置用アレイ基板。
  4. 前記絶縁体部に対応する位置の前記絶縁膜の下方には、紫外線を遮る構造が形成されていない、
    請求項３に記載の表示装置用アレイ基板。
  5. 前記絶縁膜は、前記絶縁性基板の上面、および、前記絶縁体部の上面に渡って形成され、
    前記絶縁体部は、前記第１の導電膜、および、前記第２の導電膜の上面に直接接触して形成される、
    請求項１または２に記載の表示装置用アレイ基板。
  6. 前記絶縁体部に対応する位置の前記絶縁膜の上方には、紫外線を遮る構造が形成されていない、
    請求項５に記載の表示装置用アレイ基板。
  7. 前記絶縁体部は、ＩｎＧａＺｎＯ系、ＩｎＺｎＯ系、ＩｎＧａＯ系、ＩｎＳｎＯ系、ＩｎＳｎＺｎＯ系、ＩｎＧａＺｎＳｎＯ系、ＩｎＡｌＺｎＯ系、ＩｎＨｆＺｎＯ系、ＩｎＺｒＺｎＯ系、ＩｎＭｇＺｎＯ系、または、ＩｎＹＺｎＯ系の酸化物半導体を含む、
    請求項１から請求項６のうちのいずれか１項に記載の表示装置用アレイ基板。
  8. 請求項１から請求項７のうちのいずれか１項に記載の表示装置用アレイ基板を備える、
    表示装置。
  9. 前記絶縁性基板の上方に配置されるカラーフィルター基板と、
    前記カラーフィルター基板の下面に形成される電極と、
    前記電極と前記第１の導電膜とにそれぞれ接続される導電性のスペーサーと、
    前記第２の導電膜に接続される画素電極とをさらに備える、
    請求項８に記載の表示装置。
  10. 透明な絶縁性基板と、
    前記絶縁性基板の上面に少なくとも一部が形成される、酸化ケイ素、または、酸化金属を主成分とする絶縁膜と、
    第１の導電膜と、
    前記第１の導電膜とは離間して形成される第２の導電膜と、
    前記第１の導電膜、および、前記第２の導電膜とそれぞれ直接接触し、かつ、両者の間に渡って形成される、酸化物半導体膜が絶縁体化された絶縁体部とを備え、
    前記絶縁体部の上面、または、下面は、前記絶縁膜に直接接触して形成される表示装置用アレイ基板を備え、
    前記絶縁性基板の上方に配置されるカラーフィルター基板と、
    前記カラーフィルター基板の下面に形成されるブラックマトリックスとをさらに備え、
    前記ブラックマトリックスは、平面視において前記絶縁体部に対応する位置の前記絶縁膜の上方には形成されない、
    表示装置。
  11. 透明な絶縁性基板を用意し、
    前記絶縁性基板の上面に少なくとも一部の、酸化ケイ素、または、酸化金属を主成分とする絶縁膜を形成し、
    第１の導電膜を形成し、
    前記第１の導電膜とは離間する位置に、第２の導電膜を形成し、
    前記第１の導電膜、および、前記第２の導電膜とそれぞれ直接接触し、かつ、酸化物半導体膜が絶縁体化された絶縁体部を両者に渡って形成し、
    前記絶縁体部は、上面または下面が前記絶縁膜に直接接触し、
    酸化物半導体を含む膜を形成し、前記酸化物半導体を含む膜を形成した後に、前記酸化物半導体を含む膜の少なくとも一部を絶縁体化することによって、前記絶縁膜に直接接触し、かつ、絶縁体化された前記絶縁体部を形成する、
    表示装置用アレイ基板の製造方法。
  12. 透明な絶縁性基板を用意し、
    前記絶縁性基板の上面に少なくとも一部の、酸化ケイ素、または、酸化金属を主成分とする絶縁膜を形成し、
    第１の導電膜を形成し、
    前記第１の導電膜とは離間する位置に、第２の導電膜を形成し、
    前記第１の導電膜、および、前記第２の導電膜とそれぞれ直接接触し、かつ、酸化物半導体膜が絶縁体化された絶縁体部を両者に渡って形成し、
    前記絶縁体部は、上面または下面が前記絶縁膜に直接接触し、
    前記絶縁体部を、紫外線の照射によって導体化させる、
    表示装置用アレイ基板の製造方法。
  13. 透明な絶縁性基板を用意し、
    前記絶縁性基板の上面に少なくとも一部の、酸化ケイ素、または、酸化金属を主成分とする絶縁膜を形成し、
    第１の導電膜を形成し、
    前記第１の導電膜とは離間する位置に、第２の導電膜を形成し、
    前記第１の導電膜、および、前記第２の導電膜とそれぞれ直接接触し、かつ、酸化物半導体膜が絶縁体化された絶縁体部を両者に渡って形成し、
    前記絶縁体部は、上面または下面が前記絶縁膜に直接接触し、
    前記絶縁性基板は、紫外線を透過する材料を含み、
    前記絶縁体部を、前記絶縁性基板から前記絶縁体部に向かう方向の紫外線の照射によって導体化させる、
    表示装置用アレイ基板の製造方法。
  14. 透明な絶縁性基板を用意し、
    前記絶縁性基板の上面に少なくとも一部の、酸化ケイ素、または、酸化金属を主成分とする絶縁膜を形成し、
    第１の導電膜を形成し、
    前記第１の導電膜とは離間する位置に、第２の導電膜を形成し、
    前記第１の導電膜、および、前記第２の導電膜とそれぞれ直接接触し、かつ、酸化物半導体膜が絶縁体化された絶縁体部を両者に渡って形成し、
    前記絶縁体部は、上面または下面が前記絶縁膜に直接接触し、
    トランジスタを形成し、
    前記第１の導電膜に接続される、前記トランジスタのドレイン電極を形成し、
    前記第２の導電膜に接続される、前記トランジスタのゲート配線を形成する、
    表示装置用アレイ基板の製造方法。
  15. 透明な絶縁性基板を用意し、
    前記絶縁性基板の上面に少なくとも一部の、酸化ケイ素、または、酸化金属を主成分とする絶縁膜を形成し、
    第１の導電膜を形成し、
    前記第１の導電膜とは離間する位置に、第２の導電膜を形成し、
    前記第１の導電膜、および、前記第２の導電膜とそれぞれ直接接触し、かつ、酸化物半導体膜が絶縁体化された絶縁体部を両者に渡って形成し、
    前記絶縁体部は、上面または下面が前記絶縁膜に直接接触し、
    前記第２の導電膜に接続される画素電極を形成し、
    前記第１の導電膜に接続される導電性のスペーサーを形成する、
    表示装置用アレイ基板の製造方法。
  16. 前記絶縁膜を形成した後に、前記絶縁体部を形成し、
    前記絶縁体部を形成した後に、前記第１の導電膜、および、前記第２の導電膜を形成する、
    請求項１１から請求項１５のうちのいずれか１項に記載の表示装置用アレイ基板の製造方法。
  17. 前記第１の導電膜、および、前記第２の導電膜を形成した後に、前記絶縁体部を形成し、
    前記絶縁体部を形成した後に、前記絶縁膜を形成する、
    請求項１１から請求項１５のうちのいずれか１項に記載の表示装置用アレイ基板の製造方法。
  18. 酸化物半導体を含む膜を形成し、前記酸化物半導体を含む膜を形成した後に、前記酸化物半導体を含む膜の一部のみを絶縁体化することによって、前記絶縁膜に直接接触し、かつ、絶縁体化された前記絶縁体部を形成する、
    請求項１１から請求項１７のうちのいずれか１項に記載の表示装置用アレイ基板の製造方法。
  19. 前記絶縁膜、および、前記絶縁体部に紫外線を照射することによって、前記絶縁体部を導体化させる、
    請求項１８に記載の表示装置用アレイ基板の製造方法。
  20. 前記絶縁体部を、前記絶縁体部から前記絶縁性基板に向かう方向の紫外線の照射によって導体化させる、
    請求項１１、１２、１４、１５のうちのいずれか１項に記載の表示装置用アレイ基板の製造方法。
  21. ＦＦＳ構造を有する表示装置用アレイ基板を製造する表示装置用アレイ基板の製造方法であり、
    トランジスタを形成し、
    前記第１の導電膜に接続される、前記トランジスタのドレイン電極を形成し、
    前記第２の導電膜に接続される、前記トランジスタのコモン電極を形成する、
    請求項１１、１２、１３、１５のうちのいずれか１項に記載の表示装置用アレイ基板の製造方法。
  22. 前記絶縁体部を、紫外線ランプ、紫外線ＬＥＤ、または、紫外線レーザーからの紫外線の照射によって導体化させる、
    請求項１１から請求項２１のうちのいずれか１項に記載の表示装置用アレイ基板の製造方法。
  23. 前記絶縁体部は、ＩｎＧａＺｎＯ系、ＩｎＺｎＯ系、ＩｎＧａＯ系、ＩｎＳｎＯ系、ＩｎＳｎＺｎＯ系、ＩｎＧａＺｎＳｎＯ系、ＩｎＡｌＺｎＯ系、ＩｎＨｆＺｎＯ系、ＩｎＺｒＺｎＯ系、ＩｎＭｇＺｎＯ系、または、ＩｎＹＺｎＯ系の酸化物半導体を含む、
    請求項１１から請求項２２のうちのいずれか１項に記載の表示装置用アレイ基板の製造方法。
  24. 請求項１１から請求項２３のいずれか１項に記載の表示装置用アレイ基板の製造方法を含む、
    表示装置の製造方法。
JP2016055008A 2016-03-18 2016-03-18 表示装置用アレイ基板、表示装置、表示装置用アレイ基板の製造方法、および、表示装置の製造方法 Active JP6739198B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016055008A JP6739198B2 (ja) 2016-03-18 2016-03-18 表示装置用アレイ基板、表示装置、表示装置用アレイ基板の製造方法、および、表示装置の製造方法
US15/455,572 US10084014B2 (en) 2016-03-18 2017-03-10 Array substrate for display apparatus, display apparatus, method for producing array substrate for display apparatus, and method for producing display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016055008A JP6739198B2 (ja) 2016-03-18 2016-03-18 表示装置用アレイ基板、表示装置、表示装置用アレイ基板の製造方法、および、表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017167465A JP2017167465A (ja) 2017-09-21
JP6739198B2 true JP6739198B2 (ja) 2020-08-12

Family

ID=59855892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016055008A Active JP6739198B2 (ja) 2016-03-18 2016-03-18 表示装置用アレイ基板、表示装置、表示装置用アレイ基板の製造方法、および、表示装置の製造方法

Country Status (2)

Country Link
US (1) US10084014B2 (ja)
JP (1) JP6739198B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110441938A (zh) * 2019-08-21 2019-11-12 合肥京东方显示技术有限公司 液晶面板的维修方法及液晶面板
WO2021161379A1 (ja) * 2020-02-10 2021-08-19 堺ディスプレイプロダクト株式会社 表示パネルおよび表示装置の製造方法
CN112599543B (zh) * 2020-12-30 2021-12-17 惠科股份有限公司 一种阵列基板、显示面板和阵列基板的修复方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256362A (ja) * 1991-02-08 1992-09-11 Sanyo Electric Co Ltd 表示装置及びその救済方法
US5164565A (en) 1991-04-18 1992-11-17 Photon Dynamics, Inc. Laser-based system for material deposition and removal
JP3227757B2 (ja) 1992-02-20 2001-11-12 セイコーエプソン株式会社 半導体装置の修正方法
JPH05249488A (ja) 1992-03-06 1993-09-28 Nippondenso Co Ltd アクティブマトリックス型液晶表示装置
JPH11190858A (ja) 1997-12-25 1999-07-13 Sharp Corp アクティブマトリクス型表示装置及びその製造方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
CN100501507C (zh) * 2007-07-09 2009-06-17 昆山龙腾光电有限公司 液晶显示面板及其制造方法和包含其的装置
JP5096127B2 (ja) 2007-12-20 2012-12-12 パナソニック液晶ディスプレイ株式会社 表示装置
JP5331382B2 (ja) * 2008-05-30 2013-10-30 富士フイルム株式会社 半導体素子の製造方法
JP2011187509A (ja) 2010-03-04 2011-09-22 Fujifilm Corp 電子素子基板及びその製造方法
CN105097710A (zh) 2014-04-25 2015-11-25 上海和辉光电有限公司 薄膜晶体管阵列基板及其制造方法
WO2016063159A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
WO2016093307A1 (ja) * 2014-12-12 2016-06-16 シャープ株式会社 表示装置、接着層付き光拡散部材及びその製造方法
DE112016003004T5 (de) 2015-07-01 2018-03-15 Mitsubishi Electric Corporation Anzeigevorrichtung und Verfahren zur Fertigung der Anzeigevorrichtung

Also Published As

Publication number Publication date
US20170271379A1 (en) 2017-09-21
JP2017167465A (ja) 2017-09-21
US10084014B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
US9268187B2 (en) Liquid crystal display device and method of repairing bad pixels therein
KR102236129B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US9240149B2 (en) Liquid crystal display device and method of fabricating the same
US20050205866A1 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
TWI564644B (zh) 顯示裝置
TWI474092B (zh) 畫素結構及其製造方法
US9252161B2 (en) Thin film transistor array substrate and manufacturing method thereof, and liquid crystal display device and manufacturing method thereof
US6798442B1 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
KR102398939B1 (ko) 표시 기판 및 표시 기판의 리페어 방법
KR100405236B1 (ko) 매트릭스 어레이기판
JP2009193797A (ja) 表示装置およびその製造方法
JP6739198B2 (ja) 表示装置用アレイ基板、表示装置、表示装置用アレイ基板の製造方法、および、表示装置の製造方法
JP4491375B2 (ja) 液晶表示装置の製造方法
US9116383B2 (en) Manufacturing method of light barrier glass sheet
JP2019101243A (ja) 液晶表示パネルおよびその製造方法
USRE49718E1 (en) Manufacturing method of substrate for display device and manufacturing method of display device
JP4429779B2 (ja) 表示装置
JP2021026166A (ja) 電子素子と液晶表示装置
US20180226433A1 (en) Display device and method for manufacturing display device
KR102627067B1 (ko) 유기발광표시장치 및 그 제조방법
JP6795657B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP2008032855A (ja) 液晶表示装置
JP6827309B2 (ja) 液晶表示パネルの製造方法、および、液晶表示装置の製造方法
KR20170035397A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR102317997B1 (ko) 어레이 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200721

R150 Certificate of patent or registration of utility model

Ref document number: 6739198

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250