RU2669546C1 - Способ изготовления и оборудование для изготовления подложки тонкопленочных транзисторов - Google Patents

Способ изготовления и оборудование для изготовления подложки тонкопленочных транзисторов Download PDF

Info

Publication number
RU2669546C1
RU2669546C1 RU2017121359A RU2017121359A RU2669546C1 RU 2669546 C1 RU2669546 C1 RU 2669546C1 RU 2017121359 A RU2017121359 A RU 2017121359A RU 2017121359 A RU2017121359 A RU 2017121359A RU 2669546 C1 RU2669546 C1 RU 2669546C1
Authority
RU
Russia
Prior art keywords
layer
semiconductor
protective layer
forming
semiconductor layer
Prior art date
Application number
RU2017121359A
Other languages
English (en)
Inventor
Сяовынь ЛВ
Вэньхуэй ЛИ
Лунцян ШИ
Чжи-юй СУ
Чжи-юань ЦЗЯН
Original Assignee
Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. filed Critical Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Application granted granted Critical
Publication of RU2669546C1 publication Critical patent/RU2669546C1/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C30/00—Coating with metallic material characterised only by the composition of the metallic material, i.e. not characterised by the coating process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

Предлагаются способ изготовления и оборудование для изготовления подложки тонкопленочных транзисторов. В способе изготовления после формирования затвора и изолирующего слоя затвора тонкопленочного транзистора последовательно наносятся полупроводниковый слой и первый защитный слой. После формирования первого защитного слоя сформированный первый защитный слой используется в качестве маски для формирования полупроводникового слоя для формирования полупроводникового канала тонкопленочного транзистора. В соответствии с вышеизложенным решением изобретение может уменьшить количество масок и, следовательно, полезно для снижения стоимости. 3 н. и 7 з.п. ф-лы, 9 ил.

Description

Область техники
[0001] Настоящее изобретение относится к области технологии отображения и, в частности, к способу изготовления и оборудованию для изготовления подложки тонкопленочных транзисторов.
Описание предшествующего уровня техники
[0002] В настоящее время устройства отображения в основном относятся к жидкокристаллическим (ЖК) устройствам отображения и к устройствам отображения на органических светоизлучающих диодах (ОСИД). Основное различие между двумя типами устройств отображения заключается в том, что для ЖК-устройства требуется источник фоновой подсветки для отображения, в то время как устройство отображения ОСИД является самоизлучающим. По сравнению с ЖК-устройством устройство отображения ОСИД имеет преимущества широкого угла обзора, малого время отклика, оно более тонкое, имеет более эффективное энергосбережение и будет основным устройством отображения следующего поколения вслед за технологией ЖК-отображения.
[0003] И ЖК-устройство, и устройство отображения ОСИД обычно управляются с использованием тонкопленочных транзисторов (ТПТ). Оксидный полупроводниковый ТПТ обладает высокой подвижностью и, в то же время, он является аморфной структурой и, таким образом, обладает высокой совместимостью с существующим в настоящее время процессом α-Si и поэтому широко используется в панелях отображения большого размера. В настоящее время широко используемой структурой оксидного полупроводникового ТПТ является структура слоя остановки травления (ESL). Структура слоя остановки травления имеет преимущество простого изготовления и высокой стабильности устройства, но требует большего количества масок в процессе изготовления, и этот процесс является сложным.
[0004] Когда в качестве примера используется устройство отображения ОСИД, как показано на фиг. 1, во время процесса изготовления оксидных полупроводниковых ТПТ со структурой слоя остановки травления на этапе S101 первый слой металла 11 наносится на подложку 10, и первая маска используется для формирования первого слоя металла 11, чтобы тем самым сформировать затворы тонкопленочных транзисторов. На этапе S102 изолирующий слой 12 наносится на затворы, и вторая маска используется для формирования изолирующего слоя 12, формируя, таким образом, изолирующий слой затвора тонкопленочных транзисторов. На этапе S103 полупроводниковый слой 13 наносится на изолирующий слой затвора, и третья маска используется для формирования полупроводникового слоя 13, формируя, таким образом, полупроводниковые каналы тонкопленочных транзисторов. На этапе S104 первый защитный слой 14 наносится на полупроводниковые каналы, и четвертая маска используется для формирования первого защитного слоя 14. На этапе S105 второй слой металла 15 наносится на полупроводниковые каналы, и пятая маска используется для формирования второго слоя металла 15, формируя, тем самым, истоки и стоки тонкопленочных транзисторов. Кроме того, на этапе S106 маски необходимы для формирования соответственно второго защитного слоя 16 и слоя пиксельных электродов 17. Соответственно, в процессе формирования затворов требуются: изолирующий слой затвора, полупроводниковые каналы, первый защитный слой и истоки и стоки тонкопленочных транзисторов, по меньшей мере, пять масок, количество/число масок чрезмерно, процесс является сложным и, следовательно, идет вразрез с сокращением стоимости.
КРАТКОЕ ОПИСАНИЕ ИЗОБРЕТЕНИЯ
[0005] Техническая проблема, которая, в основном, должна быть решена изобретением, заключается в предоставлении способа изготовления и оборудования для изготовления подложки тонкопленочных транзисторов, которые способны уменьшить количество масок и уменьшить сложность процесса.
[0006] Для решения вышеупомянутой технической проблемы техническое решение, принятое в соответствии с настоящим изобретением, заключается в создании способа изготовления подложки тонкопленочных транзисторов. Подложка тонкопленочных транзисторов используется для панели отображения ОСИД (на органических светоизлучающих диодах). Способ изготовления включает этапы: последовательное нанесение и формирование первого слоя металла и изолирующего слоя на подложке для формирования затворов и изолирующего слоя затвора тонкопленочных транзисторов; последовательное нанесение полупроводникового слоя и первого защитного слоя на изолирующий слой затвора, причем первый защитный слой является слоем остановки травления, а его материал является нитридом кремния; формирование первого защитного слоя для того, чтобы удалить часть первого защитного слоя и оставить, по меньшей мере, первый защитный слой, покрывающий полупроводниковый слой при формировании полупроводниковых каналов тонкопленочных транзисторов, причем в первом защитном слое, покрывающем полупроводниковый слой при формировании полупроводниковых каналов, толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками и стоками тонкопленочных транзисторов, меньше толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводниковых каналов; использование сформированного первого защитного слоя в качестве маски для формирования полупроводникового слоя, чтобы тем самым удалить полупроводниковый слой, непокрытый сформированным первым защитным слоем; травление первого защитного слоя, покрывающего полупроводниковый слой при формировании полупроводниковых каналов, для того, чтобы удалить первый защитный слой, покрывающий полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками и стоками, и, таким образом, открыть полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками и стоками; использование протравленного первого защитного слоя в качестве маски для выполнения металлизации на открытом полупроводниковом слое при формировании частей полупроводниковых каналов, контактирующих с истоками и стоками, для формирования полупроводниковых каналов тонкопленочных транзисторов на изолирующем слое затвора; нанесение и формирование второго слоя металла на полупроводниковых каналах для формирования истоков и стоков тонкопленочных транзисторов. Истоки и стоки контактируют с соответствующими полупроводниковыми каналами.
[0007] В примере осуществления материалом полупроводникового слоя является оксид индия, галлия и цинка. Этап формирования первого защитного слоя включает: формирование первого защитного слоя, чтобы оставить первый защитный слой на полупроводниковом слое при формировании первого электрода накопительного конденсатора. Толщина первого защитного слоя на полупроводниковом слое при формировании первого электрода накопительного конденсатора меньше толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводниковых каналов. Этап травления первого защитного слоя, покрывающего полупроводниковый слой при формировании полупроводниковых каналов, дополнительно включает: удаление первого защитного слоя на полупроводниковом слое при формировании первого электрода накопительного конденсатора для того, чтобы открыть полупроводниковый слой при формировании первого электрода накопительного конденсатора. Этап использования протравленного первого защитного слоя в качестве маски для выполнения металлизации на открытом полупроводниковом слое при формировании частей полупроводниковых каналов, контактирующих с истоками и стоками, дополнительно включает: использование протравленного первого защитного слоя в качестве маски для выполнения металлизации на полупроводниковом слое при формировании первого электрода накопительного конденсатора для формирования первого электрода накопительного конденсатора.
[0008] В примере осуществления толщина первого защитного слоя на полупроводниковом слое при формировании первого электрода накопительного конденсатора и толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками и стоками, одинаковые, и каждая составляет половину толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводниковых каналов.
[0009] В примере осуществления после этапа нанесения и формирования второго слоя металла на полупроводниковых каналах для формирования истоков и стоков тонкопленочных транзисторов способ изготовления дополнительно включает: формирование второго защитного слоя на подложке, сформированной с истоками и стоками; формирование сквозного отверстия во втором защитном слое над одним из стоков; и формирование прозрачного проводящего слоя на втором защитном слое в качестве второго электрода накопительного конденсатора и соединение прозрачного проводящего слоя с одним из стоков через сквозное отверстие.
[0010] Для решения вышеупомянутой технической проблемы другое техническое решение, принятое в соответствии с настоящим изобретением, заключается в создании способа изготовления подложки тонкопленочных транзисторов. Способ изготовления включает этапы: последовательное нанесение и формирование первого слоя металла и изолирующего слоя на подложке для формирования соответственно затвора и изолирующего слоя затвора тонкопленочного транзистора; последовательное нанесение полупроводникового слоя и первого защитного слоя на изолирующий слой затвора; формирование первого защитного слоя для того, чтобы удалить часть первого защитного слоя и оставить, по меньшей мере, первый защитный слой, покрывающий полупроводниковый слой при формировании полупроводникового канала тонкопленочного транзистора; использование сформированного первого защитного слой в качестве маски для формирования полупроводникового слоя, чтобы удалить полупроводниковый слой, непокрытый сформированным первым защитным слоем, и, тем самым, сформировать полупроводниковый канал тонкопленочного транзистора на изолирующем слое затвора; нанесение и формирование второго слоя металла на полупроводниковых каналах для формирования истока и стока тонкопленочного транзистора, причем исток и сток соединены с полупроводниковым каналом индивидуально.
[0011] В примере осуществления этап формирования первого защитного слоя включает: осуществление того, чтобы в первом защитном слое, покрывающем полупроводниковый слой при формировании полупроводникового канала, толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком, была меньше толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводникового канала. После использования сформированного первого защитного слоя в качестве маски для формирования полупроводникового слоя для удаления полупроводникового слоя, непокрытого сформированным первым защитным слоем, способ изготовления дополнительно включает: травление первого защитного слоя, покрывающего полупроводниковый слой при формировании полупроводникового канала для того, чтобы удалить первую защиту, покрывающую полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и дренажем, и, тем самым, открыть полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком; и использование протравленного первого защитного слоя в качестве маски для выполнения металлизации на открытом полупроводниковом слое при формировании части полупроводникового канала, контактирующей с истоком и стоком, для формирования полупроводникового канала тонкопленочного транзистора на изолирующем слое затвора.
[0012] В примере осуществления материалом полупроводникового слоя является оксид индия, галлия и цинка. Этап формирования первого защитного слоя включает: формирование первого защитного слоя, чтобы оставить первый защитный слой на полупроводниковом слое при формировании первого электрода накопительного конденсатора. Толщина первого защитного слоя на полупроводниковом слое при формировании первого электрода накопительного конденсатора меньше толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводникового канала. Этап травления первого защитного слоя, покрывающего полупроводниковый слой при формировании полупроводникового канала, дополнительно включает: удаление первого защитного слоя на полупроводниковом слое при формировании первого электрода накопительного конденсатора для того, чтобы открыть полупроводниковый слой при формировании первого электрода накопительного конденсатора. Этап использования протравленного первого защитного слоя в качестве маски для выполнения металлизации на открытом полупроводниковом слое при формировании части полупроводникового канала, контактирующей с истоком и стоком, дополнительно включает: использование протравленного первого защитного слоя в качестве маски для выполнения металлизации на полупроводниковом слое при формировании первого электрода накопительного конденсатора для формирования первого электрода накопительного конденсатора.
[0013] В примере осуществления толщина первого защитного слоя на полупроводниковом слое при формировании первого электрода накопительного конденсатора и толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком, одинаковые, и каждая составляет половину толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводникового канала.
[0014] В примере осуществления после этапа нанесения и формирования второго слоя металла на полупроводниковом канале для формирования истока и стока тонкопленочного транзистора способ изготовления дополнительно включает: формирование второго защитного слоя на подложке, сформированной с истоком и стоком; формирование сквозного отверстия во втором защитном слое непосредственно над стоком; и формирование прозрачного проводящего слоя на втором защитном слое в качестве второго электрода накопительного конденсатора и соединение прозрачного проводящего слоя с одним из стоков через сквозное отверстие.
[0015] Для решения вышеупомянутой технической проблемы еще одно техническое решение, принятое в соответствии с настоящим изобретением, заключается в создании оборудования для изготовления подложки тонкопленочных транзисторов. Оборудование для изготовления содержит: прибор для нанесения покрытия; первую маску, выполненную (т.е. сконструированную и расположенную) с возможностью формирования первого слоя металла для формирования затвора тонкопленочного транзистора после нанесения прибором для нанесения покрытия первого слоя металла на подложку; вторую маску, выполненную с возможностью формирования изолирующего слоя для формирования изолирующего слоя затвора тонкопленочного транзистора после нанесения прибором для нанесения покрытия изолирующего слоя на затвор; третью маску, выполненную с возможностью формирования первого защитного слоя для удаления части первого защитного слоя и, по меньшей мере, оставления первого защитного слоя, покрывающего полупроводниковый слой при формировании полупроводникового канала тонкопленочного транзистора, чтобы, таким образом, использовать оставшийся первый защитный слой в качестве маски для формирования полупроводникового слоя, чтобы удалить полупроводниковый слой, непокрытый оставшимся первым защитным слоем, и сформировать полупроводниковый канал тонкопленочного транзистора на изолирующем слое затвора после последовательного нанесения прибором для нанесения покрытия полупроводникового слоя и первого защитного слоя на изолирующий слой затвора; и четвертую маску, выполненную с возможностью формирования второго слоя металла для формирования истока и стока тонкопленочного транзистора после нанесения прибором для нанесения покрытия второго слоя металла на полупроводниковый канал. Исток и сток контактируют с полупроводниковым каналом индивидуально.
[0016] В примере осуществления третья маска выполнена с возможностью формирования первого защитного слоя, чтобы сделать, чтобы: в первом защитном слое, покрывающем полупроводниковый слой при формировании полупроводникового канала, толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком, была меньше толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводникового канала. Оборудование для изготовления дополнительно содержит: прибор для травления, выполненный с возможностью травления первого защитного слоя, покрывающего полупроводниковый слой при формировании полупроводникового канала, для того, чтобы удалить первый защитный слой, покрывающий полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком, и, тем самым, открыть полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком; и прибор для металлизации, выполненный с возможностью использования протравленного первого защитного слоя в качестве маски для выполнения металлизации на открытом полупроводниковом слое при формировании части полупроводникового канала, контактирующей с истоком и стоком, для формирования полупроводникового канала тонкопленочного транзистора на изолирующем слое затвора.
[0017] В примере осуществления материалом полупроводникового слоя является оксид индия, галлия и цинка. Третья маска дополнительно выполнена с возможностью формирования первого защитного слоя, чтобы оставить первый защитный слой на полупроводниковом слое при формировании первого электрода накопительного конденсатора. Толщина защитного слоя на полупроводниковом слое при формировании первого электрода накопительного конденсатора меньше толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводникового канала. Прибор для травления дополнительно выполнен с возможностью травления первого защитного слоя на полупроводниковом слое при формировании первого электрода накопительного конденсатора для того, чтобы удалить первый защитный слой на полупроводниковом слое при формировании первого электрода накопительного конденсатора и, тем самым, открыть полупроводниковый слой при формировании первого электрода накопительного конденсатора. Прибор для металлизации дополнительно выполнен с возможностью использования протравленного первого защитного слоя в качестве маски для выполнения металлизации на открытом полупроводниковом слое при формировании первого электрода накопительного конденсатора для формирования первого электрода накопительного конденсатора.
[0018] В примере осуществления толщина первого защитного слоя на полупроводниковом слое при формировании первого электрода накопительного конденсатора и толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком, одинаковые, и каждая составляет половину толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводникового канала.
[0019] В примере осуществления прибор для нанесения покрытия дополнительно выполнен с возможностью нанесения второго защитного слоя на подложку, сформированную с истоком и стоком. Оборудование для изготовления дополнительно содержит пятую маску, выполненную с возможностью формирования второго защитного слоя для формирования сквозного отверстия во втором защитном слое непосредственно над стоком. Прибор для нанесения покрытия дополнительно выполнен с возможностью нанесения прозрачного проводящего слоя на второй защитный слой в качестве второго электрода накопительного конденсатора и обеспечения соединения прозрачного проводящего слоя со стоком через сквозное отверстие.
[0020] Эффективность изобретения заключается в том, что: в отличие от предшествующего уровня техники в способе изготовления подложки тонкопленочных транзисторов согласно изобретению после формирования затвора и изолирующего слоя затвора тонкопленочного транзистора сформированный первый защитный слой используется в качестве маски для формирования полупроводникового слоя для формирования полупроводникового канала тонкопленочного транзистора, и, следовательно, нет необходимости в дополнительной маске при формировании полупроводникового канала для того, чтобы открыть полупроводниковый слой, число масок может быть сокращено, и это выгодно для снижения стоимости, и, между тем, это может уменьшить погрешность выравнивания и емкостное соединение.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
[0021] Чтобы более четко проиллюстрировать технические решения различных вариантов осуществления настоящего изобретения, в описании вариантов осуществления будут использованы чертежи, краткое описание которых будет дано ниже. Очевидно, чертежи в следующем описании являются только некоторыми вариантами осуществления изобретения, обычный специалист в данной области техники может получить другие чертежи в соответствии с этими представленными чертежами без творческих усилий. На чертежах:
[0022] Фиг. 1 - схематический вид способа изготовления подложки тонкопленочных транзисторов на предшествующем уровне техники;
[0023] Фиг. 2 - блок-схема варианта осуществления способа изготовления подложки тонкопленочных транзисторов согласно изобретению;
[0024] Фиг. 3 - вид в поперечном разрезе варианта осуществления способа изготовления подложки тонкопленочных транзисторов согласно изобретению;
[0025] Фиг. 4 - вид в поперечном разрезе другого варианта осуществления способа изготовления подложки тонкопленочных транзисторов согласно изобретению;
[0026] Фиг. 5 - вид в поперечном разрезе еще одного варианта осуществления способа изготовления подложки тонкопленочных транзисторов согласно изобретению;
[0027] Фиг. 6 - вид в поперечном разрезе еще одного варианта осуществления способа изготовления подложки тонкопленочных транзисторов согласно изобретению;
[0028] Фиг. 7 - схематический структурный вид варианта осуществления оборудования для изготовления подложки тонкопленочных транзисторов согласно изобретению;
[0029] Фиг. 8 - схематический структурный вид другого варианта осуществления оборудования для изготовления подложки тонкопленочных транзисторов согласно изобретению;
[0030] Фиг. 9 - схематический структурный вид еще одного варианта осуществления оборудования для изготовления подложки тонкопленочных транзисторов согласно изобретению.
ПОДРОБНОЕ ОПИСАНИЕ ВАРИАНТОВ ОСУЩЕСТВЛЕНИЯ ИЗОБРЕТЕНИЯ
[0031] Ниже со ссылкой на прилагаемые чертежи вариантов осуществления изобретения технические решения в вариантах осуществления изобретения будут четко и полностью описаны. Очевидно, что варианты осуществления изобретения, описанные ниже, являются только частью вариантов осуществления изобретения, а не всеми вариантами осуществления. На основе описанных вариантов осуществления изобретения все другие варианты осуществления, полученные обычным специалистом в данной области техники без творческих усилий, относятся к объему правовой охраны изобретения.
[0032] Со ссылкой на фиг. 2, в варианте осуществления способа изготовления подложки тонкопленочных транзисторов подложка тонкопленочных транзисторов представляет собой подложку тонкопленочных транзисторов, применяемую в панели отображения ОСИД. Поскольку ОСИД является устройством, управляемым током, каждому пикселю требуется два тонкопленочных транзистора для управления, один тонкопленочный транзистор действует как переключающий элемент для управления переключением, а другой тонкопленочный транзистор действует как источник тока возбуждения для излучения света пикселем и контроля величины тока ОСИД. Соответственно, в этом варианте осуществления каждый пиксель на подложке тонкопленочных транзисторов соответствует двум тонкопленочным транзисторам, а способ изготовления такой подложки включает следующие этапы S201, S202, S203, S204 и S205.
[0033] Этап S201: последовательное нанесение и формирование первого слоя металла и изолирующего слоя на подложке для соответственного формирования затворов и изолирующего слоя затвора тонкопленочных транзисторов.
[0034] Вместе с фиг. 3, фиг. 3 - схематический вид способа изготовления подложки тонкопленочных транзисторов согласно изобретению. Как показано в этапе S301 на фиг. 3, этапом является первый процесс наложения маски. В частности, первый слой металла сначала наносится на подложку 30, а затем маску, имеющую шаблон затвора, используют для того, чтобы осуществить воздействие на первый слой металла, чтобы, тем самым, сформировать затворы 31a, 31b двух тонкопленочных транзисторов. Затвор 31a является затвором тонкопленочного транзистора Q1 для управления током ОСИД, а затвор 31b является затвором тонкопленочного транзистора Q2, выступающего в качестве переключателя. Первый слой металла может быть слоем меди.
[0035] Этап S302 является вторым процессом наложения маски, изолирующий слой наносится на затворы 31a, 31b, а маска, имеющая шаблон изолирующего слоя затвора, используется для осуществления воздействия на изолирующий слой, чтобы, тем самым, сформировать изолирующий слой 32 затвора тонкопленочных транзисторов Q1, Q2 и сквозное отверстие 32a в изолирующем слое 32 затвора непосредственно над затвором 31a. Изолирующий слой 32 затвора покрывает затворы 31a, 31b.
[0036] Этап S202: последовательное нанесение полупроводникового слоя и первого защитного слоя на изолирующий слой затвора.
[0037] Как показано в этапе S303 на фиг. 3, полупроводниковый слой 33 и первый защитный слой 34 последовательно наносятся на изолирующий слой 32 затвора. Полупроводниковый слой 33 покрывает изолирующий слой 32 затвора, а первый защитный слой 34 покрывает полупроводниковый слой 33. Полупроводниковый слой 33 используется для формирования активных слоев тонкопленочных транзисторов Q1, Q2, т.е. полупроводниковых каналов. Первый защитный слой 34 является слоем травления (ES) и конкретно может представлять собой слой нитрида кремния или слой другого материала, такого, как диоксид кремния. Первый защитный слой 34 является слоем остановки травления (ES) и конкретно может представлять собой слой нитрида кремния или слой другого материала, такого как диоксид кремния.
[0038] Этап S203: формирование первого защитного слоя для того, чтобы удалить часть первого защитного слоя и оставить, по меньшей мере, первый защитный слой, покрывающий полупроводниковый слой при формировании полупроводниковых каналов тонкопленочных транзисторов.
[0039] В соответствии с этапом S304, как показано на фиг. 3, этап является третьим процессом наложения маски. На этом этапе третью маску используют для осуществления воздействия на первый защитный слой 34 для того, чтобы удалить часть первого защитного слоя 34 и оставить первые защитные слои 34a, 34b на полупроводниковом слое при формировании полупроводниковых каналов тонкопленочных транзисторов Q1, Q2. Как показано на фиг. 3, за исключением первых защитных слоев 34a, 34b на полупроводниковом слое при формировании полупроводниковых каналов тонкопленочных транзисторов Q1, Q2, другая часть первого защитного слоя 34 удаляется.
[0040] Этап S204: использование сформированного первого защитного слоя для формирования полупроводникового слоя, чтобы удалить полупроводниковый слой, непокрытый сформированным первым защитным слоем, и, тем самым, сформировать полупроводниковые каналы тонкопленочных транзисторов на изолирующем слое затвора.
[0041] В соответствии с этапом S305, как показано на фиг. 3, этап S305 эквивалентен четвертому процессу наложения маски, но для осуществления воздействия на полупроводниковый слой 33 на этом этапе дополнительной маски не требуется. На этапе S303 после осуществления воздействия на первый защитный слой 34 первые защитные слои 34a, 34b на полупроводниковом слое при формировании полупроводниковых каналов остаются на подложке, полупроводниковый слой 33 используется для формирования полупроводниковых каналов и, следовательно, остается только полупроводниковый слой при формировании полупроводниковых каналов на подложке. Соответственно, в этом варианте осуществления оставшиеся первые защитные слои 34a, 34b используются как самосовмещенная маска для осуществления воздействия на полупроводниковый слой 33, чтобы удалить полупроводниковый слой 33, непокрытый первым защитным слоем 34, и в то же время оставить полупроводниковый слой 33, покрытый первыми защитными слоями 34a, 34b, и, таким образом, формируются полупроводниковые каналы 33a, 33b двух тонкопленочных транзисторов Q1, Q2. Первые защитные слои 34a, 34b являются слоем остановки травления, например, слоем нитрида кремния, используемым для предохранения полупроводниковых каналов 33a, 33b и защиты полупроводниковых каналов 33a, 33b от коррозии и образования вмятин и дальнейшего улучшения пробивного напряжения и надежности устройства.
[0042] Этап S205: нанесение и формирование второго слоя металла на полупроводниковых каналах для формирования истоков и стоков тонкопленочных транзисторов, истоки и стоки контактируют с соответствующими полупроводниковыми каналами.
[0043] В соответствии с этапом S306, как показано на фиг. 3, маска, имеющая шаблон истока и стока, используется для осуществления воздействия на второй слой металла для формирования истока 35b и стока 35a тонкопленочного транзистора Q1, а также истока 35b' и стока 35a' тонкопленочного транзистора Q2. Исток 35b и сток 35a контактируют с полупроводниковым каналом 33a соответствующего тонкопленочного транзистора Q1. Исток 35b' и сток 35a' контактируют с полупроводниковым каналом 33b соответствующего тонкопленочного транзистора Q2. Кроме того, сток 35a' тонкопленочного транзистора Q2 в качестве переключателя соединен с затвором 31a тонкопленочного транзистора Q1 для управления током ОСИД через сквозное отверстие 32a. Посредством полупроводниковых каналов 33a, 33b исток и сток каждого из двух тонкопленочных транзисторов могут быть электрически соединены или электрически изолированы.
[0044] На предшествующем уровне техники в процессе формирования тонкопленочных транзисторов сначала используется маска для формирования полупроводниковых каналов, затем на полупроводниковые каналы наносится слой остановки травления, а другая маска используется для осуществления воздействия на слой остановки травления, процессы формирования затворов, изолирующего слоя затвора, полупроводниковых каналов, слоя остановки травления и истоков и стоков на предшествующем уровне техники требуют всего пять масок, и, следовательно, количество масок является чрезмерным. По сравнению с предшествующим уровнем техники в этом варианте осуществления при формировании полупроводниковых каналов сформированные первые защитные слои 34a, 34b используются в качестве самосовмещенной маски для осуществления воздействия на полупроводниковый слой 33 для формирования полупроводниковых каналов 33a, 33b, и поэтому для осуществления воздействия на полупроводниковый слой дополнительная маска не требуется, дополнительная маска для полупроводникового слоя опускается. В результате число масок уменьшается, что способствует снижению стоимости, и, между тем, может уменьшить погрешность выравнивания маски и емкостное соединение.
[0045] В вышеописанном варианте осуществления истоки 35b, 35b' и стоки 35a, 35a' контактируют с боковыми поверхностями соответствующих полупроводниковых каналов 33a, 33b. Чтобы повысить надежность контактов между полупроводниковыми каналами и истоками и стоками в другом варианте осуществления способа изготовления подложки тонкопленочных транзисторов согласно изобретению используется метод полутоновых масок для формирования первого защитного слоя 34, чтобы увеличить площади контактов истоков и стоков с соответствующими полупроводниковыми каналами. Со ссылкой на фиг. 4, такие же этапы S401~S403 могут быть выполнены со ссылкой на вышеописанный вариант осуществления и, следовательно, здесь они не будут повторяться. В этом варианте осуществления истоки 35b, 35b' и стоки 35a, 35a' контактируют с верхними поверхностями соответствующих полупроводниковых каналов 33a, 33b, смежными с первыми защитными слоями 34a, 34b, с целью увеличения площадей контакта. В частности, на этапе S404 в качестве третьей маски используется полутоновая маска для осуществления воздействия на первый защитный слой 34, чтобы сделать следующее: в оставшихся первых защитных слоях 34a, 34b на полупроводниковом слое 33 при формировании полупроводниковых каналов, толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками 35b, 35b' и стоками 35а, 35a', меньше толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводниковых каналов. Кроме того, во время осуществления воздействия на первый защитный слой 34 в оставшихся первых защитных слоях 34a, 34b на полупроводниковом слое 33 при формировании полупроводниковых каналов средняя часть первого защитного слоя 34 не подвергается воздействию (закрыта), оставшаяся толщина является самой большой, два края первого защитного слоя 34 представляют собой определенный уровень воздействия для удаления части толщины первого защитного слоя, чтобы оставить первый защитный слой на полупроводниковом слое 33 определенной толщины. Два края первого защитного слоя представляют собой первый защитный слой, покрывающий полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками 35b, 35b' и стоками 35a, 35a', и их положения на полупроводниковом слое 33 являются положениями контакта истоков и стоков с верхними поверхностями соответствующих полупроводниковых каналов.
[0046] Затем на этапе S405 сформированные первые защитные слои 34a, 34b используются в качестве маски для осуществления воздействия на полупроводниковый слой 33, чтобы удалить полупроводниковый слой, непокрытый первыми защитными слоями 34a, 34b, и в то же время оставить полупроводниковый слой, покрытый сформированными первыми защитными слоями 34a, 34b. Оставшийся полупроводниковый слой образует полупроводниковые каналы 33a, 33b. На этапе S406 первые защитные слои 34a, 34b, покрывающие полупроводниковый слой при формировании полупроводниковых каналов, вытравливаются для того, чтобы удалить первый защитный слой, покрывающий полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками 35b, 35b' и стоками 35a, 35a', и, тем самым, открыть полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками 35b, 35b' и стоками 35a, 35a'. Поскольку толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками 35b, 35b' и стоками 35a, 35a', меньше, чем толщина средних частей первых защитных слоев при травлении первых защитных слоев 34a, 34b на соответствующих полупроводниковых каналах 33a, 33b посредством контроля характеристик травления, два края первых защитных слоев с меньшей толщиной могут быть полностью удалены, а два края каждого полупроводникового канала открыты, в то же время со средних частей первых защитных слоев с большей толщиной удаляется только часть толщины, и удаленная толщина по существу такая же, как у удаленных двух краев первого защитного слоя с меньшей толщиной. Соответственно, средние части первых защитных слоев по-прежнему частично остаются на соответствующих полупроводниковых каналах 33a, 33b, чтобы защитить полупроводниковые каналы 33a, 33b.
[0047] На этапе S407 второй слой металла наносится и формируется на полупроводниковых каналах 33a, 33b для формирования истоков 35b, 35b' и стоков 35a, 35a'. В тонкопленочном транзисторе Q1 первый защитный слой 34a расположен между истоком 35b и стоком 35a, исток 35b и сток 35a оба контактируют с верхней поверхностью полупроводникового канала 33a, смежной с первым защитным слоем 34a. В тонкопленочном транзисторе Q2 первый защитный слой 34b расположен между истоком 35b' и стоком 35a', исток 35b' и сток 35b' оба контактируют с верхней поверхностью полупроводникового канала 33b, смежной с первым защитным слоем 34b. Соответственно, площади контакта могут быть увеличены, и это выгодно для повышения надежности устройства.
[0048] В варианте осуществления способа изготовления тонкопленочного транзистора в соответствии с изобретением полупроводниковый слой представляет собой слой аморфного материала IGZO (оксид индия, галлия и цинка), который может улучшить подвижность носителей и, таким образом, может значительно улучшить скорость зарядки-разрядки пиксельного электрода. Конечно, в другом варианте осуществления полупроводниковый слой может быть слоем аморфного кремния.
[0049] При использовании аморфного материала IGZO для формирования полупроводникового слоя существует потенциальный барьер в положении контакта оксидного полупроводника и металлического материала, который будет влиять на электронную передачу устройства. Соответственно, в еще одном варианте осуществления способа изготовления подложки тонкопленочных транзисторов согласно изобретению, как показано на фиг. 5, то, что отличается от варианта осуществления, показанного на фиг. 4, состоит в том, что: добавлен процесс металлизации, то есть этап S507, как показано на фиг. 5. На этапе S506 первые защитные слои 34a, 34b протравливаются для удаления первого защитного слоя, покрывающего полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками 35b, 35b' и стоками 35a, 35a', и после этого переходят к этапу S507, то есть, использованию протравленных первых защитных слоев 34a, 34b в качестве маски для выполнения металлизации на открытом полупроводниковом слое при формировании частей полупроводниковых каналов, контактирующих с истоками 35b, 35b' и стоками 35a, 35a', и, следовательно, формирования полупроводниковых каналов 33a, 33b. После выполнения металлизации на открытых частях полупроводниковых каналов второй слой металла наносится и формируется для формирования истоков и стоков. Истоки и стоки контактируют с полупроводниковым слоем после металлизации.
[0050] Выполняя металлизацию на полупроводниковом слое, сопротивления в положениях контакта полупроводниковых каналов с соответствующими истоками 35b, 35b' и стоками 35a, 35a' могут быть уменьшены, а характеристики устройства дополнительно улучшены. Кроме того, в этом варианте осуществления протравленные первые защитные слои 34a, 34b используются в качестве самосовмещенной маски для выполнения металлизации на полупроводниковом слое, и, таким образом, для металлизации не требуется дополнительная маска. По сравнению с решением дополнительного добавления маски для металлизации, количество масок уменьшается, и это выгодно для снижения затрат на производство.
[0051] В процессе изготовления тонкопленочных транзисторов обычно предусмотрен накопительный конденсатор для поддержания уровня потенциала, так что дисплейная панель может нормально отображать. На предшествующем уровне техники накопительный конденсатор изготавливался в виде структуры металлических электродов с проложенным между ними изолирующим слоем. Однако, металл является непрозрачным материалом, что приводит к уменьшенному формату изображения панели. В варианте осуществления способа изготовления подложки тонкопленочных транзисторов согласно изобретению прозрачный IGZO используется для формирования полупроводникового слоя и электрода накопительного конденсатора, чтобы увеличить формат изображения. В частности, со ссылкой на фиг. 6, этап S601 предназначен для формирования затворов 31a, 31b, этап S602 предназначен для формирования изолирующего слоя 32 затвора, этап S603 предназначен для последовательного нанесения полупроводникового слоя 33 и первого защитного слоя 34.
[0052] На этапе S604 формируется первый защитный слой 34. В частности, полутоновая маска используется для осуществления воздействия на первый защитный слой 34 для того, чтобы удалить часть первого защитного слоя и в то же время оставить первый защитный слой на полупроводниковом слое при формировании первого электрода накопительного конденсатора помимо первого защитного слоя на полупроводниковом слое при формировании полупроводниковых каналов. Первый защитный слой, покрывающий полупроводниковый слой, который будет полностью удален в последующем процессе, полностью открыт, первый защитный слой, покрывающий полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками и стоками, и первый защитный слой на полупроводниковом слое при формировании первого электрода накопительного конденсатора в последующем процессе частично открыты, первый защитный слой, покрывающий полупроводниковый слой при формировании защищенных полупроводниковых каналов в последующем процессе, закрыт (не подвергается воздействию). Здесь полупроводниковый слой при формировании защищенных полупроводниковых каналов является другой частью полупроводникового слоя в полупроводниковом слое при формировании полупроводниковых каналов, за исключением полупроводникового слоя при формировании участков полупроводниковых каналов, контактирующих с истоками и стоками. После вышеописанного воздействия полностью открытый первый защитный слой полностью удаляется, чтобы открыть соответствующий полупроводниковый слой, неоткрытый первый защитный слой остается первоначальной толщины, частично открытый первый защитный слой частично удаляется, и некоторая толщина первого защитного слоя остается, толщина первого защитного слоя определенной толщины меньше толщины неоткрытого первого защитного слоя.
[0053] Соответственно, как показано в этапе S604 на фиг. 6 шаблон первого защитного слоя после воздействия содержит ступенчатые первые защитные слои 34a, 34b на полупроводниковом слое 33 при формировании полупроводниковых каналов и первый защитный слой 34c на полупроводниковом слое 33 при формировании первого электрода накопительного конденсатора. В ступенчатых первых защитных слоях 34a, 34b первый защитный слой меньшей толщины представляет собой первый защитный слой, покрывающий полупроводниковый слой при формировании части полупроводниковых каналов, контактирующих с истоками и стоками.
[0054] Кроме того, для лучшего контроля условий воздействия в этом варианте осуществления первый защитный слой частичного воздействия является полуоткрытым, чтобы удалить половину толщины первого защитного слоя, так чтобы толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками и стоками, и толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании первого электрода накопительного конденсатора, составляли половину толщины неоткрытого первого защитного слоя, т. е. толщина первого защитного слоя определенной толщины составляет половину его первоначальной толщины. Конечно, в другом варианте осуществления толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками и стоками, и толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании первого электрода накопительного конденсатора может отличаться друг от друга, и толщина не ограничивается половиной его первоначальной толщины и может быть установлена в соответствии с фактическими требованиями, если она меньше толщины неоткрытого первого защитного слоя и может обеспечить полную блокировку полупроводникового слоя при формировании полупроводниковых каналов.
[0055] На этапе S605 первые защитные слои 34a, 34b, 34c после воздействия используются в качестве маски для осуществления воздействия на полупроводниковый слой 33, чтобы удалить полупроводниковый слой, непокрытый первыми защитными слоями 34a, 34b, 34c, и в тоже время оставить полупроводниковый слой, покрытый первыми защитными слоями 34a, 34b, 34c, и, тем самым, сформировать полупроводниковые каналы и первый электрод накопительного конденсатора.
[0056] На этапе S606 первые защитные слои 34a, 34b, 34c протравлены для того, чтобы удалить первые защитные слои 34a, 34b, покрывающие полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками и стоками, и чтобы удалить первый защитный слой 34c, покрывающий полупроводниковый слой при формировании первого электрода накопительного конденсатора, и, тем самым, открыть полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками и стоками, и полупроводниковый слой при формировании первого электрода накопительного конденсатора. Поскольку толщина первых защитных слоев 34a, 34b, покрывающих полупроводниковый слой при формировании защищенных полупроводниковых каналов, больше, чем толщина другого первого защитного слоя, путем контроля условий травления после того, как другой первый защитный слой с меньшей толщиной вытравливается, первые защитные слои 34a, 34b, покрывающие полупроводниковый слой при формировании защищенных полупроводниковых каналов, по-прежнему частично остаются на полупроводниковых каналах, чтобы защитить полупроводниковые каналы.
[0057] На этапе S607 протравленные первые защитные слои 34a, 34b используются в качестве маски для выполнения металлизации на открытом полупроводниковом слое, чтобы сформировать полупроводниковый канал 33a тонкопленочного транзистора Q1, полупроводниковый канал 33b тонкопленочного транзистора Q2 и первый электрод 33c накопительного конденсатора. Металлизация, выполненная на полупроводниковом слое, может быть достигнута путем Η-диффузии, ионной имплантации или плазменной обработки и т. д.
[0058] На этапе S608 второй слой металла наносится и формируется на полупроводниковых каналах 33a, 33b для формирования истока 35b и стока 35a тонкопленочного транзистора Q1 и истока 35b' и стока 35a' тонкопленочного транзистора Q2.
[0059] Кроме того, в этом варианте осуществления, после формирования истоков 35b, 35b' и стоков 35a, 35a', на этапе S608, второй защитный слой 36 формируется на подложке, сформированной с истоками 35b, 35b' и стоками 35a, 35a', и маску используют в качестве шаблона для второго защитного слоя 36 для формирования сквозного отверстия 36a во втором защитном слое 36 непосредственно над стоком 35a тонкопленочного транзистора Q1. Второй защитный слой представляет собой изолирующий слой или пассивирующий слой и может быть изготовлен из диоксида кремния. После этого на втором защитном слое 36 формируется прозрачный проводящий слой 37. Прозрачный проводящий слой 37 используется для формирования пиксельного электрода и соединен со стоком 35a тонкопленочного транзистора Q1 через сквозное отверстие 36a. Кроме того, прозрачный проводящий слой 37 также используется в качестве второго электрода накопительного конденсатора и формирует накопительный конденсатор вместе с первым электродом 33c путем помещения между ними второго защитного слоя 36.
[0060] В этом варианте осуществления, использование сформированных первых защитных слоев 34a, 34b, 34c в качестве самосовмещенной маски для осуществления воздействия на полупроводниковый слой 33 может исключить использование дополнительной маски для воздействия на полупроводниковый слой 33 и, между тем, может уменьшить погрешность выравнивания и емкостное соединение. Использование протравленных первых защитных слоев 34a, 34b в качестве маски для выполнения металлизации может в дальнейшем исключить использование дополнительной маски для металлизации и, таким образом, выгодно снизить стоимость. Кроме того, выполнение металлизации на частях полупроводниковых каналов, контактирующих с истоками и стоками, может уменьшить сопротивления в положениях контакта истоков и стоков с соответствующими полупроводниковыми каналами и выгодно увеличить передачу электронов. Кроме того, накопительный конденсатор сформирован прозрачным полупроводниковым слоем IGZO и прозрачным проводящим слоем по сравнению с обычным накопительным конденсатором, сформированным непрозрачным металлом, это выгодно увеличивает формат изображения.
[0061] В еще одном варианте осуществления способа изготовления подложки тонкопленочных транзисторов согласно изобретению подложка тонкопленочных транзисторов может использоваться в качестве подложки матрицы жидкокристаллической дисплейной панели, и отличие от вышеупомянутого варианта осуществления, используемого для подложки тонкопленочного транзистора ОСИД, состоит в том, что: количество/число тонкопленочных транзисторов на подложке равно одному, то есть тонкопленочный транзистор Q2, используемый в качестве переключателя, и в этой ситуации прозрачный проводящий слой при формировании пиксельного электрода соединен со стоком тонкопленочного транзистора Q2. Конкретный процесс его изготовления аналогичен процессу изготовления в описанных выше вариантах осуществления и, следовательно, здесь он повторяться не будет.
[0062] Изобретение дополнительно предусматривает вариант осуществления подложки тонкопленочных транзисторов. Подложка тонкопленочных транзисторов изготавливается способом изготовления тонкопленочного транзистора в любом из вышеприведенных вариантов осуществления. В частности, подложка тонкопленочных транзисторов содержит накопительный конденсатор. Первый электрод накопительного конденсатора выполнен из оксида индия, галлия и цинка, а второй электрод накопительного конденсатора сформирован прозрачным проводящим слоем в качестве пиксельного электрода.
[0063] Со ссылкой на фиг. 7, в варианте осуществления оборудования для изготовления подложки тонкопленочных транзисторов согласно изобретению оборудование для изготовления содержит прибор для нанесения покрытия 70, первую маску 71, вторую маску 72, третью маску 73 и четвертую маску 74. Прибор для нанесения покрытия 70 выполнен с возможностью нанесения первого слоя металла, изолирующего слоя, полупроводникового слоя, первого защитного слоя и второго слоя металла. Первая маска 71 выполнена с возможностью формирования первого слоя металла для формирования затвора тонкопленочного транзистора после того, как прибор для нанесения покрытия 70 наносит первый слой металла на подложку. Вторая маска 72 выполнена с возможностью формирования изоляционного слоя для формирования изолирующего слоя затвора тонкопленочного транзистора после того, как прибор для нанесения покрытия наносит изолирующий слой на затвор. Третья маска 73 выполнена с возможностью формирования первого защитного слоя для того, чтобы удалить часть первого защитного слоя, и в то же время оставить, по меньшей мере, первый защитный слой на полупроводниковом слое при формировании полупроводникового канала тонкопленочного транзистора и, следовательно, использовать оставшийся первый защитный слой в качестве маски для формирования полупроводникового слоя для удаления полупроводникового слоя, непокрытого оставшимся первым защитным слоем, и, тем самым, формирования полупроводникового канала тонкопленочного транзистора на изолирующем слое затвора после того, как прибор для нанесения покрытия 70 последовательно наносит полупроводниковый слой и первый защитный слой на изолирующий слой затвора. Первый защитный слой представляет собой слой остановки травления. Четвертая маска 74 выполнена с возможностью формирования второго слоя металла для формирования истока и стока тонкопленочного транзистора после того, как прибор для нанесения покрытия 70 наносит второй слой металла на полупроводниковый канал. Исток и сток контактируют с полупроводниковым каналом индивидуально.
[0064] В приведенном выше решении в процессах формирования затвора, изолирующего слоя затвора, полупроводникового канала, первого защитного слоя и истока и стока, по сравнению с предшествующим уровнем техники, требующим пять масок, в этом варианте осуществления сначала используется сформированный первый защитный слой как самосовмещенная маска для формирования полупроводникового слоя, и поэтому для завершения вышеуказанных процессов требуется только четыре маски, число масок уменьшается, и, тем временем, погрешность выравнивания и емкостное соединение также могут быть уменьшены.
[0065] В другом варианте осуществления оборудования для изготовления подложки тонкопленочных транзисторов согласно изобретению, как показано на фиг. 8, то, что отличается от вышеупомянутого варианта осуществления оборудования для изготовления, состоит в том, что: оборудование для изготовления дополнительно содержит прибор для травления 85 и прибор для металлизации 86. Третья маска 83 выполнена с возможностью формирования первого защитного слоя, чтобы сделать следующее: в оставшемся первом защитном слое на полупроводниковом слое при формировании полупроводникового канала толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком, меньше толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводникового канала. После использования сформированного защитного слоя для формирования полупроводникового слоя для того, чтобы удалить полупроводниковый слой, непокрытый первым защитным слоем, прибор для травления 85 используется для травления первого защитного слоя, покрывающего полупроводниковый слой при формировании полупроводникового канала для того, чтобы удалить первый защитный слой, покрывающий полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком, и, таким образом, открыть полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком. Прибор для металлизации 86 используется для использования протравленного первого защитного слоя в качестве маски для выполнения металлизации на открытом полупроводниковом слое при формировании части полупроводникового канала, контактирующей с истоком и стоком, и, таким образом, для формирования полупроводникового канала тонкопленочного транзистора на изолирующем слое затвора. После выполнения металлизации на открытом полупроводниковом слое прибор для нанесения покрытия 80 используется для нанесения второго слоя металла на полупроводниковый канал, а четвертая маска 84 используется для формирования второго слоя металла для образования истока и стока. Исток и сток контактируют с полупроводниковым слоем после металлизации. Благодаря металлизации на полупроводниковом слое могут быть уменьшены сопротивления в положениях контакта полупроводникового канала с истоком и стоком, что полезно для повышения эффективности передачи электронов.
[0066] В еще одном варианте осуществления оборудования для изготовления подложки тонкопленочных транзисторов подложка тонкопленочных транзисторов дополнительно выполнена с накопительным конденсатором. В частности, в этом варианте осуществления материалом полупроводникового слоя является оксид индия, галлия и цинка, использование полупроводникового слоя для формирования накопительного конденсатора может увеличить формат изображения. Со ссылкой на фиг. 9, то, что отличается от вышеприведенных вариантов осуществления, заключается в том, что: при использовании третьей маски 93 для формирования первого защитного слоя защитный слой на полупроводниковом слое при формировании первого электрода накопительного конденсатора также остается помимо первого защитного слоя на полупроводниковом слое при формировании полупроводникового канала. В частности, первый защитный слой, покрывающий полупроводниковый слой, который будет полностью удален в последующем процессе, является полностью открытым, первый защитный слой, покрывающий полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком, и первый защитный слой, покрывающий полупроводник при формировании первого электрода накопительного конденсатора в последующем процессе, являются частично открытыми, а первый защитный слой, покрывающий полупроводниковый слой при формировании защищенного полупроводникового канала, является закрытым (не подвергается воздействию). Здесь полупроводниковый слой при формировании защищенного полупроводникового канала представляет собой полупроводниковый слой при формировании другой части полупроводникового канала в полупроводниковом слое при формировании полупроводникового канала, за исключением полупроводникового слоя при формировании части полупроводникового канала, контактирующей с истоком и стоком. После вышеуказанного воздействия полностью открытый первый защитный слой полностью удаляется для того, чтобы открыть соответствующий полупроводниковый слой, закрытый первый защитный слой сохраняет свою первоначальную толщину, у частично открытого первого защитного слоя удаляется часть толщины, чтобы, таким образом, остался первый защитный слой с уменьшенной определенной толщиной. Толщина первого защитного слоя с уменьшенной определенной толщиной меньше толщины закрытого первого защитного слоя.
[0067] Шаблон первого защитного слоя после воздействия содержит ступенчатый первый защитный слой на полупроводниковом слое при формировании полупроводникового канала и первый защитный слой на полупроводниковом слое при формировании первого электрода накопительного конденсатора. В ступенчатом первом защитном слое первый защитный слой меньшей толщины представляет собой первый защитный слой, покрывающий полупроводниковый слой при формировании части полупроводникового канала, контактирующего с истоком и стоком.
[0068] Кроме того, для лучшего контроля условий воздействия в этом варианте осуществления первый защитный слой частичного воздействия является полуоткрытым, чтобы удалить половину толщины первого защитного слоя, так чтобы толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком, и толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании первого электрода накопительного конденсатора, были одинаковые, и каждая составляла половину толщины неоткрытого первого защитного слоя, т. е. толщина первого защитного слоя уменьшенной определенной толщины составляла половину его первоначальной толщины. Конечно, в другом варианте осуществления толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком, и толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании первого электрода накопительного конденсатора могут отличаться друг от друга, и каждая толщина может не ограничиваться половиной первоначальной толщины и может быть установлена в соответствии с фактическим требованием, если она меньше толщины неоткрытого первого защитного слоя и может обеспечить полную блокировку оставшегося полупроводникового слоя.
[0069] После использования сформированного первого защитного слоя для формирования полупроводникового слоя прибор для травления 95 используется для травления первого защитного слоя, покрывающего полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком, и первого защитного слоя, покрывающего полупроводниковый слой при формировании первого электрода накопительного конденсатора, чтобы удалить первый защитный слой, покрывающий полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком, а также первый защитный слой, покрывающий полупроводниковый слой при формировании первого электрода накопительного конденсатора и, тем самым, открыть полупроводниковый слой при формировании части полупроводникового канала, контактирующего с истоком и стоком, а также полупроводниковый слой при формировании первого электрода накопительного конденсатора. Прибор для металлизации 96 используется для использования протравленного первого защитного слоя в качестве маски для выполнения металлизации на открытом полупроводниковом слое, чтобы, тем самым, сформировать полупроводниковый канал тонкопленочного транзистора и первый электрод накопительного конденсатора.
[0070] После формирования полупроводникового канала тонкопленочного транзистора и первого электрода накопительного конденсатора прибор для нанесения покрытия 90 используется для нанесения второго слоя металла на полупроводниковый канал, а четвертая маска 94 используется для формирования второго слоя металла для формирования истока и стока тонкопленочного транзистора.
[0071] Кроме того, в этом варианте осуществления оборудование для изготовления дополнительно содержит пятую маску 97. После формирования истока и стока тонкопленочного транзистора прибор для нанесения покрытия 90 используется для нанесения второго защитного слоя на исток и сток. Второй защитный слой может быть изолирующим слоем или пассивирующим слоем и может быть изготовлен из диоксида кремния. Пятая маска 97 используется для формирования второго защитного слоя для формирования сквозного отверстия во втором защитном слое непосредственно над стоком тонкопленочного транзистора. Прибор для нанесения покрытия 90 дополнительно используется для нанесения прозрачного проводящего слоя на второй защитный слой в качестве второго электрода накопительного конденсатора и соединения прозрачного проводящего слоя со стоком через сквозное отверстие. Прозрачный проводящий слой также используется в качестве пиксельного электрода для достижения отображения.
[0072] В этом варианте осуществления путем использования прозрачного оксида индия, галлия и цинка и прозрачного проводящего слоя, имеющего второй защитный слой, размещенный между ними для формирования накопительного конденсатора, по сравнению с обычным накопительным конденсатором, сформированным с использованием непрозрачного металла, формат изображения может быть увеличен. Между тем, этот вариант осуществления использует сформированный первый защитный слой как самосовмещенную маску для осуществления воздействия на полупроводниковый слой, который может исключить использование дополнительной маски для полупроводникового слоя, и погрешность выравнивания и емкостное соединение могут быть уменьшены. При использовании протравленного первого защитного слоя в качестве самосовмещенной маски для выполнения металлизации на полупроводниковом слое дополнительную маску для металлизации можно исключить, и, следовательно, количество масок дополнительно уменьшается.
[0073] Хотя изобретение было описано с точки зрения того, что в настоящее время считается наиболее практичными и предпочтительными вариантами осуществления, следует понимать, что изобретение не должно ограничиваться раскрытыми вариантами осуществления. Напротив, оно предназначено для охвата различных модификаций и аналогичных устройств, включенных в объем и содержание прилагаемой формулы изобретения, которые должны предоставляться с самой широкой интерпретацией, чтобы охватить все такие модификации и аналогичные структуры.

Claims (62)

1. Способ изготовления подложки тонкопленочных транзисторов, используемых для панели отображения на органических светодиодах ОСИД, включающий:
последовательное нанесение и формирование первого слоя металла и изолирующего слоя на подложке для формирования затворов и изолирующего слоя затвора тонкопленочных транзисторов;
последовательное нанесение полупроводникового слоя и первого защитного слоя на изолирующий слой затвора, причем первый защитный слой является слоем остановки травления, а его материал является нитридом кремния;
формирование первого защитного слоя для того, чтобы удалить часть первого защитного слоя и оставить, по меньшей мере, первый защитный слой, покрывающий полупроводниковый слой при формировании полупроводниковых каналов тонкопленочных транзисторов, причем в первом защитном слое, покрывающем полупроводниковый слой при формировании полупроводниковых каналов, толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками и стоками тонкопленочных транзисторов, меньше толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводниковых каналов;
использование сформированного первого защитного слоя в качестве маски для формирования полупроводникового слоя, чтобы тем самым удалить полупроводниковый слой, непокрытый сформированным первым защитным слоем;
травление первого защитного слоя, покрывающего полупроводниковый слой при формировании полупроводниковых каналов, для того чтобы удалить первый защитный слой, покрывающий полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками и стоками, и, таким образом, открыть полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками и стоками;
использование протравленного первого защитного слоя в качестве маски для выполнения металлизации на открытом полупроводниковом слое при формировании частей полупроводниковых каналов, контактирующих с истоками и стоками, для формирования полупроводниковых каналов тонкопленочных транзисторов на изолирующем слое затвора;
нанесение и формирование второго слоя металла на полупроводниковых каналах для формирования истоков и стоков тонкопленочных транзисторов, причем истоки и стоки контактируют с соответствующими полупроводниковыми каналами, сток одного из тонкопленочных транзисторов соединен с затвором другого тонкопленочного транзистора через сквозное отверстие, сформированное в изолирующем слое затвора.
2. Способ изготовления по п. 1, отличающийся тем, что
материалом полупроводникового слоя является оксид индия, галлия и цинка;
этап формирования первого защитного слоя включает:
формирование первого защитного слоя, чтобы оставить первый защитный слой на полупроводниковом слое при формировании первого электрода накопительного конденсатора, причем толщина первого защитного слоя на полупроводниковом слое при формировании первого электрода накопительного конденсатора меньше толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводниковых каналов;
этап травления первого защитного слоя, покрывающего полупроводниковый слой при формировании полупроводниковых каналов, дополнительно включает:
удаление первого защитного слоя на полупроводниковом слое при формировании первого электрода накопительного конденсатора для того, чтобы открыть полупроводниковый слой при формировании первого электрода накопительного конденсатора;
этап использования протравленного первого защитного слоя в качестве маски для выполнения металлизации на открытом полупроводниковом слое при формировании частей полупроводниковых каналов, контактирующих с истоками и стоками, дополнительно включает:
использование протравленного первого защитного слоя в качестве маски для выполнения металлизации на полупроводниковом слое при формировании первого электрода накопительного конденсатора для формирования первого электрода накопительного конденсатора.
3. Способ изготовления по п. 2, отличающийся тем, что
толщина первого защитного слоя на полупроводниковом слое при формировании первого электрода накопительного конденсатора и толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании частей полупроводниковых каналов, контактирующих с истоками и стоками, одинаковые, и каждая составляет половину толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводниковых каналов.
4. Способ изготовления по п. 2, отличающийся тем, что после этапа нанесения и формирования второго слоя металла на полупроводниковых каналах для формирования истоков и стоков тонкопленочных транзисторов дополнительно включает:
формирование второго защитного слоя на подложке, сформированной с истоками и стоками;
формирование сквозного отверстия во втором защитном слое над одним из стоков;
формирование прозрачного проводящего слоя на втором защитном слое в качестве второго электрода накопительного конденсатора и соединение прозрачного проводящего слоя с одним из стоков через сквозное отверстие.
5. Способ изготовления подложки тонкопленочного транзистора, включающий:
последовательное нанесение и формирование первого слоя металла и изолирующего слоя на подложке для формирования соответственно затвора и изолирующего слоя затвора тонкопленочного транзистора;
последовательное нанесение полупроводникового слоя и первого защитного слоя на изолирующий слой затвора;
формирование первого защитного слоя для того, чтобы удалить часть первого защитного слоя и оставить, по меньшей мере, первый защитный слой, покрывающий полупроводниковый слой при формировании полупроводникового канала тонкопленочного транзистора;
использование сформированного первого защитного слоя в качестве маски для формирования полупроводникового слоя, чтобы удалить полупроводниковый слой, не покрытый сформированным первым защитным слоем, и тем самым сформировать полупроводниковый канал тонкопленочного транзистора на изолирующем слое затвора;
нанесение и формирование второго слоя металла на полупроводниковый канал для формирования истока и стока тонкопленочного транзистора, причем исток и сток соединены с полупроводниковым каналом индивидуально,
отличающийся тем, что
этап формирования первого защитного слоя включает: осуществление того, чтобы в первом защитном слое, покрывающем полупроводниковый слой при формировании полупроводникового канала, толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком, была меньше толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводникового канала;
после использования сформированного первого защитного слоя в качестве маски для формирования полупроводникового слоя для удаления полупроводникового слоя, непокрытого сформированным первым защитным слоем, дополнительно включает:
травление первого защитного слоя, покрывающего полупроводниковый слой при формировании полупроводникового канала для того, чтобы удалить первую защиту, покрывающую полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и дренажем, и тем самым открыть полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком;
использование протравленного первого защитного слоя в качестве маски для выполнения металлизации на открытом полупроводниковом слое при формировании части полупроводникового канала, контактирующей с истоком и стоком, для формирования полупроводникового канала тонкопленочного транзистора на изолирующем слое затвора,
причем материалом полупроводникового слоя является оксид индия, галлия и цинка;
а этап формирования первого защитного слоя также включает:
формирование первого защитного слоя, чтобы оставить первый защитный слой на полупроводниковом слое при формировании первого электрода накопительного конденсатора, причем толщина первого защитного слоя на полупроводниковом слое при формировании первого электрода накопительного конденсатора меньше толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводникового канала;
этап травления первого защитного слоя, покрывающего полупроводниковый слой при формировании полупроводникового канала, дополнительно включает:
удаление первого защитного слоя на полупроводниковом слое при формировании первого электрода накопительного конденсатора для того, чтобы открыть полупроводниковый слой при формировании первого электрода накопительного конденсатора;
этап использования протравленного первого защитного слоя в качестве маски для выполнения металлизации на открытом полупроводниковом слое при формировании части полупроводникового канала, контактирующей с истоком и стоком, дополнительно включает:
использование протравленного первого защитного слоя в качестве маски для выполнения металлизации на полупроводниковом слое при формировании первого электрода накопительного конденсатора для формирования первого электрода накопительного конденсатора.
6. Способ изготовления по п. 5, отличающийся тем, что толщина первого защитного слоя на полупроводниковом слое при формировании первого электрода накопительного конденсатора и толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком, одинаковые, и каждая составляет половину толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводникового канала.
7. Способ изготовления по п. 5, отличающийся тем, что после этапа нанесения и формирования второго слоя металла на полупроводниковом канале для формирования истока и стока тонкопленочного транзистора дополнительно включает:
формирование второго защитного слоя на подложке, сформированной с истоком и стоком;
формирование сквозного отверстия во втором защитном слое над стоком; формирование прозрачного проводящего слоя на втором защитном слое в качестве второго электрода накопительного конденсатора и соединение прозрачного проводящего слоя с одним из стоков через сквозное отверстие.
8. Оборудование для изготовления подложки матрицы жидкокристаллической панели, содержащее:
прибор для нанесения покрытия; первую маску, выполненную с возможностью формирования первого слоя металла для формирования затвора тонкопленочного транзистора после нанесения прибором для нанесения покрытия первого слоя металла на подложку;
вторую маску, выполненную с возможностью формирования изолирующего слоя для формирования изолирующего слоя затвора тонкопленочного транзистора после нанесения прибором для нанесения покрытия изолирующего слоя на затвор;
третью маску, выполненную с возможностью формирования первого защитного слоя для удаления части первого защитного слоя и, по меньшей мере, оставления первого защитного слоя, покрывающего полупроводниковый слой при формировании полупроводникового канала тонкопленочного транзистора, чтобы, таким образом, использовать оставшийся первый защитный слой в качестве маски для формирования полупроводникового слоя, чтобы удалить полупроводниковый слой, непокрытый оставшимся первым защитным слоем, и сформировать полупроводниковый канал тонкопленочного транзистора на изолирующем слое затвора после последовательного нанесения прибором для нанесения покрытия полупроводникового слоя и первого защитного слоя на изолирующий слой затвора;
четвертую маску, выполненную с возможностью формирования второго слоя металла для формирования истока и стока тонкопленочного транзистора после нанесения прибором для нанесения покрытия второго слоя металла на полупроводниковый канал, причем исток и сток контактируют с полупроводниковым каналом индивидуально, причем
третья маска выполнена с возможностью формирования первого защитного слоя, чтобы сделать, чтобы в первом защитном слое, покрывающем полупроводниковый слой при формировании полупроводникового канала, толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком, была меньше толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводникового канала; отличающееся тем, что дополнительно содержит:
прибор для травления, выполненный с возможностью травления первого защитного слоя, покрывающего полупроводниковый слой при формировании полупроводникового канала, для того чтобы удалить первый защитный слой, покрывающий полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком, и тем самым открыть полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком;
прибор для металлизации, выполненный с возможностью использования протравленного первого защитного слоя в качестве маски для выполнения металлизации на открытом полупроводниковом слое при формировании части полупроводникового канала, контактирующей с истоком и стоком, для формирования полупроводникового канала тонкопленочного транзистора на изолирующем слое затвора,
материалом полупроводникового слоя является оксид индия, галлия и цинка;
третья маска дополнительно выполнена с возможностью формирования первого защитного слоя, чтобы оставить первый защитный слой на полупроводниковом слое при формировании первого электрода накопительного конденсатора, причем толщина защитного слоя на полупроводниковом слое при формировании первого электрода накопительного конденсатора меньше толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводникового канала;
прибор для травления дополнительно выполнен с возможностью травления первого защитного слоя на полупроводниковом слое при формировании первого электрода накопительного конденсатора для того, чтобы удалить первый защитный слой на полупроводниковом слое при формировании первого электрода накопительного конденсатора и тем самым открыть полупроводниковый слой при формировании первого электрода накопительного конденсатора;
прибор для металлизации дополнительно выполнен с возможностью использования протравленного первого защитного слоя в качестве маски для выполнения металлизации на открытом полупроводниковом слое при формировании первого электрода накопительного конденсатора для формирования первого электрода накопительного конденсатора.
9. Оборудование по п. 8, отличающееся тем, что
толщина первого защитного слоя на полупроводниковом слое при формировании первого электрода накопительного конденсатора и толщина первого защитного слоя, покрывающего полупроводниковый слой при формировании части полупроводникового канала, контактирующей с истоком и стоком, одинаковые, и каждая составляет половину толщины первого защитного слоя, покрывающего полупроводниковый слой при формировании другой части полупроводникового канала.
10. Оборудование по п. 9, отличающееся тем, что
прибор для нанесения покрытия дополнительно выполнен с возможностью нанесения второго защитного слоя на подложку, сформированную с истоком и стоком;
оборудование для изготовления дополнительно содержит пятую маску, выполненную с возможностью формирования второго защитного слоя для формирования сквозного отверстия во втором защитном слое непосредственно над стоком;
прибор для нанесения покрытия дополнительно выполнен с возможностью нанесения прозрачного проводящего слоя на второй защитный слой в качестве второго электрода накопительного конденсатора и обеспечения соединения прозрачного проводящего слоя со стоком через сквозное отверстие.
RU2017121359A 2014-11-21 2014-11-28 Способ изготовления и оборудование для изготовления подложки тонкопленочных транзисторов RU2669546C1 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410677405.9 2014-11-21
CN201410677405.9A CN104362127A (zh) 2014-11-21 2014-11-21 薄膜晶体管基板的制作方法及制造设备
PCT/CN2014/092504 WO2016078112A1 (zh) 2014-11-21 2014-11-28 薄膜晶体管基板的制作方法及制造设备

Publications (1)

Publication Number Publication Date
RU2669546C1 true RU2669546C1 (ru) 2018-10-11

Family

ID=52529376

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017121359A RU2669546C1 (ru) 2014-11-21 2014-11-28 Способ изготовления и оборудование для изготовления подложки тонкопленочных транзисторов

Country Status (8)

Country Link
US (1) US9570482B2 (ru)
JP (1) JP6440228B2 (ru)
KR (1) KR20170077245A (ru)
CN (1) CN104362127A (ru)
DE (1) DE112014007071T5 (ru)
GB (1) GB2546667B (ru)
RU (1) RU2669546C1 (ru)
WO (1) WO2016078112A1 (ru)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810321A (zh) * 2015-04-30 2015-07-29 京东方科技集团股份有限公司 一种tft阵列基板及显示装置的制备方法
KR20170031620A (ko) * 2015-09-11 2017-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
CN105742297B (zh) * 2016-04-13 2019-09-24 深圳市华星光电技术有限公司 薄膜晶体管阵列面板及其制作方法
CN106024907A (zh) * 2016-07-25 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板及显示装置
CN107978615A (zh) * 2017-11-24 2018-05-01 成都捷翼电子科技有限公司 一种柔性有机薄膜晶体管基板的制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050173709A1 (en) * 2004-02-09 2005-08-11 Hun-Jung Lee Organic light-emitting diode (OLED) and method of fabrication thereof
US20110168997A1 (en) * 2010-01-14 2011-07-14 Samsung Electronics Co., Ltd. Thin film transistor array substrate and manufacturing method thereof
US20120080681A1 (en) * 2010-10-01 2012-04-05 Samsung Mobile Display Co., Ltd. Thin film transistor and organic light-emitting display
US20120193634A1 (en) * 2008-12-10 2012-08-02 Young-Wook Lee Thin film transistor array panel and method for manufacturing the same
RU2011140079A (ru) * 2009-03-24 2013-04-27 Шарп Кабушики Каиша Подложка, содержащая тонкопленочные транзисторы, и жидкокристаллический дисплей, в котором использована такая подложка
US20140061635A1 (en) * 2012-04-20 2014-03-06 Boe Technology Group Co., Ltd. Array Substrate, Manufacturing Method And The Display Device Thereof
US20140077176A1 (en) * 2012-09-19 2014-03-20 Samsung Display Co., Ltd. Thin film transistor array substrate and organic light-emitting diode display
US20140091291A1 (en) * 2012-09-28 2014-04-03 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, oled display device
CN103715226A (zh) * 2013-12-12 2014-04-09 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板及显示装置
US20140103317A1 (en) * 2012-10-17 2014-04-17 Samsung Display Co., Ltd. Thin film transistor array panel and organic light emitting diode display including the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133766B1 (ko) * 2005-03-29 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
CN100583417C (zh) * 2007-11-08 2010-01-20 友达光电股份有限公司 互补式金属氧化物半导体薄膜晶体管的制造方法
JP5052370B2 (ja) * 2008-02-25 2012-10-17 パナソニック株式会社 薄膜トランジスタアレイ基板の製造方法及び閾値補正方法
TWI387109B (zh) * 2008-06-10 2013-02-21 Taiwan Tft Lcd Ass 薄膜電晶體的製造方法
TWI432865B (zh) * 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
TWI460864B (zh) * 2011-11-11 2014-11-11 Au Optronics Corp 薄膜電晶體及其製造方法
CN103178004B (zh) * 2011-12-22 2016-01-20 群康科技(深圳)有限公司 薄膜晶体管基板及其制作方法、显示器
TWI515910B (zh) * 2011-12-22 2016-01-01 群創光電股份有限公司 薄膜電晶體基板與其製作方法、顯示器
CN102723279A (zh) * 2012-06-12 2012-10-10 华南理工大学 一种金属氧化物薄膜晶体管的制作方法
KR101973164B1 (ko) * 2012-10-08 2019-08-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
KR20140056565A (ko) * 2012-10-29 2014-05-12 삼성디스플레이 주식회사 유기 발광 표시 장치, 박막 트랜지스터 표시판 및 그 제조 방법
CN103928343B (zh) * 2014-04-23 2017-06-20 深圳市华星光电技术有限公司 薄膜晶体管及有机发光二极管显示器制备方法
CN104022079A (zh) * 2014-06-19 2014-09-03 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050173709A1 (en) * 2004-02-09 2005-08-11 Hun-Jung Lee Organic light-emitting diode (OLED) and method of fabrication thereof
US20120193634A1 (en) * 2008-12-10 2012-08-02 Young-Wook Lee Thin film transistor array panel and method for manufacturing the same
RU2011140079A (ru) * 2009-03-24 2013-04-27 Шарп Кабушики Каиша Подложка, содержащая тонкопленочные транзисторы, и жидкокристаллический дисплей, в котором использована такая подложка
US20110168997A1 (en) * 2010-01-14 2011-07-14 Samsung Electronics Co., Ltd. Thin film transistor array substrate and manufacturing method thereof
US20120080681A1 (en) * 2010-10-01 2012-04-05 Samsung Mobile Display Co., Ltd. Thin film transistor and organic light-emitting display
US20140061635A1 (en) * 2012-04-20 2014-03-06 Boe Technology Group Co., Ltd. Array Substrate, Manufacturing Method And The Display Device Thereof
US20140077176A1 (en) * 2012-09-19 2014-03-20 Samsung Display Co., Ltd. Thin film transistor array substrate and organic light-emitting diode display
US20140091291A1 (en) * 2012-09-28 2014-04-03 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, oled display device
US20140103317A1 (en) * 2012-10-17 2014-04-17 Samsung Display Co., Ltd. Thin film transistor array panel and organic light emitting diode display including the same
CN103715226A (zh) * 2013-12-12 2014-04-09 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板及显示装置

Also Published As

Publication number Publication date
US20160351601A1 (en) 2016-12-01
GB2546667B (en) 2019-08-14
KR20170077245A (ko) 2017-07-05
WO2016078112A1 (zh) 2016-05-26
DE112014007071T5 (de) 2017-07-13
US9570482B2 (en) 2017-02-14
JP2017535961A (ja) 2017-11-30
CN104362127A (zh) 2015-02-18
GB201706041D0 (en) 2017-05-31
GB2546667A (en) 2017-07-26
JP6440228B2 (ja) 2018-12-19

Similar Documents

Publication Publication Date Title
KR102508708B1 (ko) 디스플레이 패널 및 그 제조방법
US10692951B2 (en) Back plate and manufacturing method thereof
US9368637B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
US9570621B2 (en) Display substrate, method of manufacturing the same
RU2669546C1 (ru) Способ изготовления и оборудование для изготовления подложки тонкопленочных транзисторов
US10204973B2 (en) Display device and thin-film transistors substrate
KR20150041511A (ko) 표시 장치 및 그 제조 방법
CN103489826A (zh) 阵列基板、制备方法以及显示装置
KR20150076405A (ko) 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
US20170179231A1 (en) Protecting transistor elements against degrading species
KR20150042989A (ko) 유기 발광 다이오드 디스플레이 장치 및 이의 제조 방법
US11895870B2 (en) Display panel and display device
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
US8618538B2 (en) Thin film transistor array panel and manufacturing method thereof
CN102723365B (zh) 一种薄膜晶体管及其制造方法、阵列基板和显示装置
US9741861B2 (en) Display device and method for manufacturing the same
WO2018196289A1 (zh) 薄膜晶体管及其制备方法
US10249654B1 (en) Manufacturing method of top-gate TFT and top-gate TFT
KR20170078394A (ko) 표시장치용 어레이기판 및 그 제조방법
US20160254290A1 (en) Low-Temperature Polysilicon Thin Film Transistor Array Substrate and Method of Fabricating the Same, and Display Device
CN113745249B (zh) 显示面板及其制备方法、移动终端
US20180335676A1 (en) An array substrate and a method for fabricating the same, a liquid crystal display panel
CN111223818B (zh) 像素驱动电路及其制作方法
US10553614B2 (en) Thin-film transistor array substrate and manufacturing method for the same