CN101043049A - 叠层布线和利用该叠层布线的半导体器件及其制造方法 - Google Patents
叠层布线和利用该叠层布线的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101043049A CN101043049A CNA2007100887462A CN200710088746A CN101043049A CN 101043049 A CN101043049 A CN 101043049A CN A2007100887462 A CNA2007100887462 A CN A2007100887462A CN 200710088746 A CN200710088746 A CN 200710088746A CN 101043049 A CN101043049 A CN 101043049A
- Authority
- CN
- China
- Prior art keywords
- film
- microcrystalline silicon
- silicon film
- crystal grain
- film thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 109
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims abstract description 250
- 239000013078 crystal Substances 0.000 claims abstract description 141
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 64
- 239000012528 membrane Substances 0.000 claims description 86
- 229920005591 polysilicon Polymers 0.000 claims description 63
- 230000015572 biosynthetic process Effects 0.000 claims description 39
- 238000005984 hydrogenation reaction Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 31
- 238000010438 heat treatment Methods 0.000 claims description 28
- 230000004913 activation Effects 0.000 claims description 26
- 230000008021 deposition Effects 0.000 claims description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 15
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 238000002425 crystallisation Methods 0.000 claims description 3
- 230000008025 crystallization Effects 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 463
- 229910021332 silicide Inorganic materials 0.000 abstract description 24
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 24
- 239000010409 thin film Substances 0.000 abstract description 20
- 229910052751 metal Inorganic materials 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 8
- 238000005755 formation reaction Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 47
- 238000001994 activation Methods 0.000 description 24
- 238000006243 chemical reaction Methods 0.000 description 22
- 238000000151 deposition Methods 0.000 description 18
- 238000005530 etching Methods 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 13
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 230000001186 cumulative effect Effects 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- -1 and therefore Substances 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910001257 Nb alloy Inorganic materials 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical class P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005660 chlorination reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000008247 solid mixture Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
提供一种由微晶硅薄膜和金属薄膜构成的叠层布线，该叠层布线能够抑制微晶硅薄膜和金属薄膜之间的过多硅化物生成反应，由此防止发生薄膜脱落。在利用叠层布线的多晶硅TFT(薄膜晶体管)中，微晶硅薄膜被构造，使得微晶硅薄膜中的、在微晶硅薄膜的膜厚度方向上的长度为微晶硅薄膜的膜厚度的60％或更大的晶粒，总计为晶粒总数的15％或更少；或者使得微晶硅薄膜中的、在微晶硅薄膜的膜厚度方向上的长度为微晶硅薄膜的膜厚度的50％或更小的晶粒，总计为构成微晶硅薄膜的晶粒总数的85％或更多。
Description
技术领域
本发明涉及叠层布线、制造该叠层布线的方法、利用该叠层布线的半导体、以及制造利用该叠层布线的该半导体的方法，尤其涉及一种应用于TFT(薄膜晶体管)的栅极等等、且利用微晶硅薄膜的叠层布线，以及制造该叠层布线的方法，并且涉及利用该叠层布线的半导体器件和制造该半导体器件的方法。
本申请要求2006年3月22日提出的日本专利申请No.2006-078653的优先权，其在此作为参考引入。
背景技术
例如，在作为公知代表性显示设备的传统LCD(液晶显示)设备中，使用将非晶硅薄膜作为其有源层的非晶硅薄膜晶体管是主流。然而，由于非晶硅薄膜的低迁移率导致液晶显示设备不能实现高清晰度，因此，注意力聚焦在将具有高迁移率的多晶硅薄膜用作它的有源层的多晶硅TFT。
另一方面，由于LCD设备的用途的多样化，因此对使得LCD设备在尺寸方面薄且小具有强烈的需要，并且响应于这些需要，已经作出努力，由此在有源矩阵基板上形成由TFT构成的驱动电路。然而，使用非晶硅薄膜来形成用于驱动电路的TFT在运行速度和驱动能力方面并不合乎需要，因此需要使用具有更高迁移率的多晶硅薄膜来形成用于驱动电路的TFT。作为形成多晶硅薄膜的方法，从降低工艺温度、提高产量以及低成本的观点来看，能够在廉价低温的玻璃基板上形成多晶硅薄膜的激光退火方法的使用目前变成主流。
然而，多晶TFT具有当用作栅极时可靠性较差并且不易获得低阻抗的栅极的难题，因此导致利用多晶TFT难以实现具有高清晰度的LCD。为了解决这个难题，例如在专利文献1(日本专利No.3282528)、2(日本专利No.3613221)、3(日本专利申请未决公开No.2004-336073)和4(日本专利申请未决公开No.2004-281506)中公开了多晶硅TFT，其中栅极是通过利用叠层布线来构造的，该叠层布线由微晶硅薄膜(下层)和金属薄膜(上层)构成。
图11是示出了例如在上述的专利文献1中公开的传统多晶硅TFT的横截面图，其中将使用上述微晶薄膜的叠层布线用作它的栅极。如图11中所示，多晶硅TFT 100包括绝缘基板101、在绝缘基板101上形成的前端绝缘膜102、在前端绝缘膜102上形成的多晶硅薄膜103、在多晶硅薄膜103一端上形成的源区104和在多晶硅薄膜103的一端上形成的漏区105、在多晶硅薄膜103上形成的栅绝缘膜106、在栅绝缘膜106上形成的具有微晶硅薄膜(下层)107和在微晶硅薄膜107上形成的金属薄膜(上层)108的栅极。而且，多晶硅TFT100还包括在包含栅极109表面在内的栅绝缘层106的全部表面上形成的层间绝缘膜110，经由接触孔111与源区104接触的源极113，该接触孔111是通过形成穿过层间绝缘膜110的孔而获得的，以及经由接触孔112与源区105接触的源极114，该接触孔112是通过形成穿过层间绝缘膜110的孔而获得的。
在此，构成栅极109的微晶硅薄膜107是通过等离子体CVD(化学气相沉积)沉积的硅薄膜，在其晶体结构中，极其精细的晶粒和非晶粒以混合的方式存在。该微晶硅薄膜的沉积温度为大约300℃，这与通常在作为常规多晶硅薄膜沉积方法的低压CVD法或大气压力CVD法中使用的600℃温度相比相当较低，因此，这个方法在沉积工序的产量和制造成本方面是极好的，提供了作为高生产性方法的优点。微晶硅薄膜107还用于防止从栅极109以及构成有源层的多晶硅薄膜中释放氢。
而且，由于其中精细晶粒的存在，微晶硅薄膜的阻抗能够被降低到与多晶硅薄膜中相同的程度。因此，通过应用通过在微晶硅薄膜上堆叠金属薄膜而形成的叠层布线，提高了栅极的可靠性并且实现了栅极的低阻抗，这使得易于实现高清晰度的LCD设备。
然而，由微晶硅薄膜和金属薄膜构成的常规叠层布线存在这样的问题：用作下层的微晶硅薄膜和用作上层的金属薄膜之间发生的硅化物生成反应造成微晶硅薄膜的脱落。即，当如上所述的叠层布线被应用到多晶硅TFT的栅极时，在制造多晶硅TFT的工序中，需要退火工序(活化工序)，以活化预先注入到多晶硅薄膜中的诸如磷、硼等等的杂质，以及氢化工序，以通过利用氢来终止在多晶硅薄膜中与多晶硅薄膜和栅绝缘膜之间的界面处存在的处于未结合状态的轨道(自由键)。在各退火工序和氢化工序中，需要在比用于微晶硅薄膜和金属薄膜的沉积温度更高的温度下执行热处理，其结果是，在均已形成的微晶硅薄膜和金属薄膜之间不可避免地出现受到该高温热处理影响的上述硅化物生成反应。
如果在用作下层的微晶硅薄膜和用作上层的金属薄膜之间出现过度的硅化物生成反应，那么构成微晶硅薄膜的晶体结构的晶体从粒状改变为柱状。在其结晶体形状的这种变化期间，在微晶硅薄膜的体积方面发生变化，这造成微晶硅薄膜中或者在用作下层的微晶硅薄膜和用作上层的金属薄膜之间的界面处出现空隙(void)，这进一步在最终阶段造成由该空隙影响的微晶硅薄膜脱落的发生。
因此，通过采用等离子体CVD法形成微晶硅薄膜提供了如下优点：与通过利用低压CVD法或大气压CVD法形成多晶硅薄膜相比，具有更高的生产率。另一方面，为了响应于进一步提高生产率的需要，需要在较高沉积速度下利用等离子体CVD法形成微晶硅薄膜。然而，通常存在这样的倾向：在较高沉积速度下形成的薄膜质量容易恶化。因此，微晶硅薄膜的质量的恶化造成微晶硅薄膜和形成在微晶硅薄膜上用作其上层的金属薄膜之间的硅化物生成反应加速，这导致微晶硅薄膜容易脱落，并且结果进一步导致叠层布线容易脱落。
发明内容
鉴于上述的情况，本发明的目标是提供制造叠层布线的方法，该叠层布线能够抑制微晶硅薄膜和金属薄命之间出现过多的硅化物生成反应，以防止微晶硅薄膜脱落，以及提供利用该叠层布线的半导体器件和制造该半导体器件的方法。
根据本发明的第一方面，提供一种叠层布线，包括：
微晶硅薄膜；以及
在该微晶硅薄膜上形成的金属薄膜，
其中构成微晶硅薄膜的晶体结构的、在微晶硅薄膜的膜厚度方向上的长度为微晶硅薄膜的膜厚度的60％或更大的晶粒，总计为晶粒总数的15％或更少。
根据本发明的第二方面，提供一种叠层布线，包括：
微晶硅薄膜；以及
在该微晶硅薄膜上形成的金属薄膜，
其中构成微晶硅薄膜的晶体结构的、在微晶硅薄膜的膜厚度方向上的长度为微晶硅薄膜的膜厚度的50％或更小的晶粒，总计为晶粒总数的85％或更多。
根据本发明的第三方面，提供一种制造叠层布线的方法，该叠层布线包括微晶硅薄膜和在该微晶硅薄膜上形成的金属薄膜，该方法包括：
微晶硅薄膜形成工序，用于在至少不降低该微晶硅薄膜的薄膜质量的沉积速度下，在绝缘基板上形成与该微晶硅薄膜的期望膜厚度相对应的部分；
金属薄膜形成工序，用于在该微晶硅薄膜上形成该金属薄膜；以及
热处理工序，用于对在该微晶硅薄膜和该金属薄膜上形成的绝缘基板执行热处理。
上述地，优选方式是其中在该微晶硅薄膜形成工序中，在与降低该微晶硅薄膜的薄膜质量的沉积速度相结合的沉积速度下形成与该微晶硅薄膜的期望膜厚度相对应的部分。
同样，优选方式是其中在该微晶硅薄膜形成工序中，在不降低该薄膜质量的沉积速度下形成与该微晶硅薄膜的膜厚度的至少20％相对应的部分。
同样，优选方式是其中不降低该薄膜质量的沉积速度为13nm/min。
同样，优选方式是其中该热处理工序包括对先前注入的杂质执行热处理的活化工序和在氮气氛中执行热处理的氢化工序。
同样，优选方式是其中该活化工序在400℃或更高温度下执行4个小时或更短时间。
同样，优选方式是其中该氢化工序在350℃或更高温度下执行30分钟或更短时间。
根据本发明的第四方面，提供一种半导体器件，包括：
多晶硅薄膜，在该多晶硅薄膜两端具有源区和漏区，该多晶硅薄膜形成在绝缘基板上，在该多晶硅薄膜和该绝缘基板之间插入有前端绝缘膜；以及
栅极，该栅极形成在该多晶硅薄膜上，在该栅极和该多晶硅薄膜之间插入有栅绝缘膜，其中该栅极包括叠层布线，该叠层布线包括：
微晶硅薄膜；以及
在该微晶硅薄膜上形成的金属薄膜，
其中构成该微晶硅薄膜的晶体结构的、在微晶硅薄膜的膜厚度方向上的长度为微晶硅薄膜的膜厚度的60％或更大的晶粒，总计为晶粒总数的15％或更少。
根据本发明的第五方面，提供一种半导体器件，包括：
多晶硅薄膜，在该多晶硅薄膜两端具有源区和漏区，该多晶硅薄膜形成在绝缘基板上，在该多晶硅薄膜和该绝缘基板之间插入有前端绝缘膜；以及
栅极，该栅极形成在该多晶硅薄膜上，在该栅极和该多晶硅薄膜之间插入有栅绝缘膜，其中该栅极包括叠层布线，该叠层布线包括：
微晶硅薄膜；以及
在该微晶硅薄膜上形成的金属薄膜，
其中构成该微晶硅薄膜的晶体结构的、在微晶硅薄膜的膜厚度方向上的长度为微晶硅薄膜的膜厚度的50％或更小的晶粒，总计为晶粒总数的85％或更多。
根据本发明的第六方面，提供一种制造半导体器件的方法，包括：
在绝缘基板上形成非晶硅薄膜、并使前端绝缘膜介于该非晶硅薄膜和该绝缘基板之间的工序；
通过对该非晶硅薄膜执行激光退火工序使该非晶硅薄膜结晶以形成多晶硅薄膜的工序；
在使得该多晶硅薄膜具有岛状结构之后，形成叠层膜的工序，该叠层膜包括顺序地堆叠在栅绝缘膜上的微晶硅薄膜和金属薄膜；以及
在该叠层膜上形成图案以形成具有期望形状的栅极的工序；
其中，将一薄膜用作该微晶硅薄膜，该薄膜中的、在薄膜的膜厚度方向上的长度为该薄膜的膜厚度的60％或更大的晶粒，总计为构成该薄膜的晶粒总数的15％或更少；或者该薄膜中的、在该薄膜的膜厚度方向上的长度为该薄膜的膜厚度的50％或更小的晶粒，总计为构成该薄膜的晶粒总数的85％或更多。
根据上述的结构，构造叠层布线的微晶硅薄膜被构造，使得在构成该微晶硅薄膜的晶体结构的晶粒之中，该微晶硅薄膜的、在微晶硅薄膜的膜厚度方向上的长度为该微晶硅薄膜的膜厚度的60％或更大的晶粒，总计为晶粒总数的15％或更少；或者使得该微晶硅薄膜的、在微晶硅薄膜的膜厚度方向上的长度为该微晶硅薄膜的膜厚度的50％或更小的晶粒，总计为晶粒总数的85％。因此，能够抑制微晶硅薄膜和金属薄膜之间的过多硅化物生成反应，从而防止了薄膜脱落。
根据上述的结构，微晶硅薄膜是在不降低膜质量的沉积条件下形成的，微晶硅薄膜和金属薄膜之间过多的硅化物生成反应能够得以抑制，并且因此不发生薄膜脱落。
根据上述的结构，栅极是通过由具有上述的结晶体成分的微晶硅薄膜组成的叠层布线来构成的，这使得能够提供具有更高可靠性和减小的阻抗的栅极。通过结合制造半导体器件的已知工序，能够以低成本制成具有上述栅极的半导体器件。
附图说明
本发明的上述和其它目标、优点和特征从下面的描述结合附图讲变得显而易见，其中：
图1是使用根据本发明的第一实施例的叠层布线的半导体器件的横截面图；
图2A、2B和2C是工序图，按照工序的次序，示出了根据本发明的第二实施例的半导体器件的制造方法；
图3D、3E和3F也是工序图，按照工序的次序，示出了根据本发明的第二实施例的半导体器件的制造方法；
图4G和4H也是工序图，按照工序的次序，示出了根据本发明的第二实施例的半导体器件的制造方法；
图5是说明本发明的原理的图示，并且是其中即使在热处理工序之后也不发生薄膜脱落的微晶硅薄膜的晶体结构的横截面照片；
图6也是说明本发明的原理的图示，并且是其中在热处理工序之后发生薄膜脱落的微晶硅薄膜的晶体结构的另一横截面照片；
图7是说明构成微晶硅薄膜的晶体结构的晶粒的长度定义的图示；
图8是说明本发明的原理的图示，并且是示出了累积频率分布(纵坐标)和微晶硅薄膜的晶粒长度/微晶硅薄膜的厚度(横坐标)之间的关系的累积频率分布表；
图9也是说明本发明的原理的图示，并且是示出了累积频率分布(纵坐标)和微晶硅薄膜的晶粒长度/微晶硅薄膜的厚度(横坐标)之间的关系的累积频率分布表；
图10也是说明本发明的原理的图示，并且示出了微晶硅薄膜的沉积条件与薄膜脱落之间的对应关系；以及
图11是示出了使用常规叠层布线的半导体器件的横截面图。
具体实施方式
将参考附图利用不同的实施例更加详细地描述实现本发明的最佳方式。当沉积图1中所示的微晶硅薄膜8时，在13nm/min的沉积速度的条件下，形成了它的与例如100nm膜厚度之中的20nm膜厚度相对应的下部，并在24nm/min的沉积速度的条件下，形成了它的与剩余的80nm膜厚度相对应的上部。然后，在氮的气氛中在450℃对微晶硅薄膜8执行4个小时的活化工序，并且在400℃执行30分钟的氢化工序。
发明原理
本发明的发明人认真研究的结果发现，在诸如活化工序、氢化工序等等热处理工序之后发生薄膜脱落的微晶硅薄膜、和即使在热处理工序之后也不发生薄膜脱落的微晶硅薄膜之间，构成微晶硅薄膜的晶体结构的每个晶粒的尺寸不同。图5是即使在热处理工序之后也不发生薄膜脱落的微晶硅薄膜的晶体结构的横截面照片。图6是在热处理工序之后发生薄膜脱落的微晶硅薄膜的晶体结构的另一横截面照片。由两张照片对比清楚看出，在如图5中所示的不发生薄膜脱落的微晶硅薄膜的结构中包含许多相对较小的晶粒，而在如图6中所示的发生薄膜脱落的微晶硅薄膜的结构中包含许多在其膜厚度方向上生长了的相对较大的晶粒。在发生了薄膜脱落的该微晶硅薄膜中，微晶硅薄膜和用作上层的金属薄膜之间发生硅化物生成反应，并且具有许多沿其膜厚度方向生长了的晶粒。
因此，为了追踪构成微晶硅薄膜的晶体结构的晶粒的尺寸对薄膜脱落产生了怎样的影响，利用图5和6中的照片来确定晶粒的大小。为了确定尺寸，如图7中所示，在晶粒的周围部分定义了一矩形范围，并且获得该矩形的纵向长度L，该纵向长度L被定义为晶粒在膜厚度方向上的长度。其次，基于膜厚度将每个晶粒的长度L标准化，并且建立如图8和9中所示的累积频率分布表。在图8和9中，纵坐标表示累积频率分布(％)，而横坐标表示微晶硅薄膜的晶粒长度/微晶硅薄膜的厚度。而且，两个□标记之一示出了不发生薄膜脱落，而□标记的另一个示出了发生薄膜脱落。
图8示出了在微晶硅薄膜不发生脱落的情况下，形成微晶硅薄膜，使得其中在微晶硅薄膜沿膜厚度方向上的长度为微晶硅薄膜的膜厚度的60％或更大的晶粒，总计为构成微晶硅薄膜的晶粒总数的15％或更少。反之，在微晶硅薄膜发生脱落的情况下，形成微晶硅薄膜，使得其中在微晶硅薄膜沿膜厚度方向上的长度为微晶硅薄膜的膜厚度的50％或更小的晶粒，总计为晶粒总数的85％或更多。因此，通过形成微晶硅薄膜以能够满足图8和9中所提供的条件，能够防止发生薄膜脱落。
而且，本发明的发明人已经发现了当形成微晶硅薄膜时能够防止发生薄膜脱落的沉积条件，并且已经获得了图10中所示的结果。图10是示出沉积条件和薄膜脱落之间的对应关系的说明图，其中作为先决条件形成例如膜厚度为100nm的微晶硅薄膜。图10中，第1项示出了在13nm/min的沉积速度条件下，形成与微晶硅薄膜的膜厚度中的100nm相对应的部分，并且即使在4个小时的活化工序和30分钟的氢化工序之后，也不发生薄膜脱落的情况。同样，第2项示出了在24nm/min的沉积速度的条件下，形成与微晶硅薄膜的膜厚度中的100nm相对应的部分，并且在4个小时的活化工序和30分钟的氢化工序之后，发生薄膜脱落的情况。发生薄膜脱落的原因在于，由于与第1项的情况相比为提高生产率而增大沉积速度，因此薄膜质量恶化，这导致硅化物生成反应加速。同样，第3项示出了在13nm/min的沉积条件下与膜厚度中的20nm相对应的部分，在24nm/min的沉积条件下形成与膜厚度中的80nm相对应的部分，并且即使在4个小时的活化工序和30分钟的氢化工序之后，也不发生薄膜脱落的情况。不发生薄膜脱落的原因在于：由于在能够提高薄膜质量的沉积条件下形成与膜厚度方面20nm对应的下部，因此抑制了微晶硅薄膜和金属膜之间的硅化物生成反应。与第3项的情况相反，第4项示出了在24nm/min的沉积条件下形成与膜厚度中的80nm相对应的下部之后，在13nm/min的沉积条件下形成与膜厚度中的20nm相对应的的上部，并且即使在4个小时的活化工序和30分钟的氢化工序之后，也不发生薄膜脱落的情况。不发生薄膜脱落的原因在于：由于在能够提高薄膜质量的沉积条件下形成了上部，因此抑制了微晶硅薄膜和金属膜之间的硅化物生成反应。即，从第3和第4项的情况清楚看出的是，可以确认：只要在能够提高膜质量的沉积条件下形成微晶硅薄膜，则无论是形成下部还是上部，微晶硅薄膜和金属薄膜之间的硅化物生成反应都得到抑制，并且不发生薄膜脱落。
而且，第5项示出了在24nm/min的沉积条件下形成与100nm膜厚度相对应的部分之后，即使执行了一个小时的短时间活化工序，也不发生薄膜脱落的情况。不发生薄膜脱落的原因在于：通过缩短活化工序的时间，能够减小热处理带来的影响。第6项示出了在24nm/min的沉积条件下形成与100nm膜厚度相对应的部分之后，即使执行了5分钟的短时间氢化工序，也不发生薄膜脱落的情况。不发生薄膜脱落的原因在于：通过缩短氢化工序的时间，能够减小热处理带来的影响。即，从第5和第6项的情况来看显然明确的是：即使当在无法改善膜质量的沉积条件下形成微晶硅薄膜的时候，只要缩短活化工序或氢化工序的时间，便能够抑制微晶硅薄膜和金属薄膜之间的硅化物生成反应，并且因此，不发生薄膜脱落。
而且，第7项示出了在24nm/min的沉积条件下形成100nm膜厚度相对应的部分之后，即使当执行了一个小时的短时间活化工序以及执行了5分钟的短时间氢化工序的时候，也不发生薄膜脱落的情况。不发生薄膜脱落的原因在于：通过缩短活化和氢化工序的时间，能够减小热处理带来的影响。因此，从第7项的情况来看显然明确的是：即使当在无法改善膜质量的沉积条件下形成微晶硅薄膜的时候，只要缩短活化工序和氢化工序的时间，便能够抑制微晶硅薄膜和金属薄膜之间的硅化物生成反应，并且因此，不发生薄膜脱落。
第一实施例
下面，基于上述的发明原理，通过参考附图来描述本发明的第一实施例。图1是利用本发明第一实施例的叠层布线的半导体器件的横截面图。通过参考图1来描述该半导体器件的构造。而且，在第一实施例中，说明了多晶硅TFT被用作半导体器件的例子。
如图1中所示，利用该叠层布线的多晶硅TFT(半导体器件)20包括由玻璃、石英等等构成的绝缘基板1、在该绝缘基板1上形成的由厚度为150nm的二氧化硅膜构成的前端绝缘膜2、在前端绝缘膜2上形成的厚度为50nm的多晶硅薄膜3、在该多晶硅薄膜3的一端形成的源区4、在该多晶硅薄膜3的另一端形成的漏区5、在源区4和漏区5之间形成的沟道区6、在多晶硅薄膜3上形成的由二氧化硅膜构成的栅绝缘膜7、以及由微晶硅薄膜(下层)和金属薄膜(上层)9构成的栅极，所述微晶硅薄膜(下层)在所述栅绝缘膜7上形成，且厚度为100nm，而所述金属薄膜(上层)9由在微晶硅薄膜3上形成的厚度为200nm的铬薄膜构成。
构成栅极下层的微晶硅薄膜8被形成，使得其中在该微晶硅薄膜8的膜厚度方向上的长度是微晶硅薄膜8的膜厚度的60％或更大(在该实施例中大约为60nm或更大)的晶粒，总计为晶粒总数的15％或更少。或者，微晶硅薄膜8被形成，使得其中在该微晶硅薄膜的膜厚度方向上的长度是微晶硅薄膜8的膜厚度的50％或更小(在该实施例中为大约50nm或更小)的晶粒，总计为晶粒总数的85％或更多。
而且，如图1中所示，多晶硅TFT 20包括层间绝缘膜11、源极14和漏极15，所述层间绝缘膜11在包含栅极10表面在内的栅绝缘膜11的整个表面上形成，并由厚度为400nm的二氧化硅膜构成，所述源极14由厚度为500nm的铝膜构成，以便经由接触孔12与源区4接触的，该接触孔12是通过形成穿过层间绝缘膜11的孔而得到的，此外所述漏极15由膜厚度为500nm的铝膜构成，以便经由接触孔13与漏区5接触的，该接触孔13是通过形成穿过层间绝缘膜11的孔而得到的。
因此，根据第一实施例的多晶硅TFT 20，基于上面所描述的图8或图9中的发明原理，形成构成栅极10的微晶硅薄膜8，使得其中在微晶硅薄膜8的膜厚度方向上的长度为微晶硅薄膜8的膜厚度的60％或更大的晶粒，总计为晶粒总数的15％或更少，或者使得其中在微晶硅薄膜8的膜厚度方向上的长度为微晶硅薄膜8的膜厚度的50％或更小的晶粒，总计为晶粒总数的85％或更多。因此，能够抑制微晶硅薄膜8和金属薄膜9之间的过多硅化物生成反应，并且结果，能够防止微晶硅薄膜8脱落。
第二实施例
图2A至2C、3D至3F、4G和4H是工序图，按照工序的次序，示出了根据本发明的第二实施例的制造多晶硅TFT的方法(第一制造方法)。首先，如图2A中所示，通过等离子体CVD(化学气相沉积)法，利用SiH4(甲硅烷)气体和N2O(一氧化二氮)作为原料气体，在作为绝缘基板1的一个例子的玻璃基板(由日本Nippon Electric Glass制造的OA-10玻璃基板)上沉积厚度为150nm的二氧化硅膜，以形成前端绝缘膜2。然后，通过将SiH4气体用作原料气体的等离子体CVD法，在前端绝缘膜2上沉积厚度为50nm的非晶硅薄膜16。接下来，在大约500℃下执行热处理，以从非晶硅薄膜16中释放氢。
接下来，如图2B中所示，通过激光退火方法，将波形为308nm的XeCl(氯化氙)准分子激光束用于使非晶硅薄膜16结晶，以在前端绝缘膜2上形成多晶硅薄膜3。然后，如图2C中所示，通过顺序的光致抗蚀剂法，在多晶硅薄膜3的整个表面上涂布的抗蚀剂上形成图案，以形成具有期望形状的抗蚀剂掩模17，并且通过利用该抗蚀剂掩模17，通过干蚀刻法利用Cf4(四氟化碳)气体和O2(氧气)气体作为蚀刻气体来蚀刻多晶硅薄膜3，以形成岛状结构。
接下来，如图3D中所示，通过利用Si(OC2H5)4[TEOS(原硅酸四乙酯)]和O2(氧气)气体作为原料气体的等离子体CVD沉积厚度为100nm的二氧化硅膜，以在具有岛状结构的多晶硅薄膜3上形成栅绝缘膜7。然后，通过利用SiH4气体、PH3(磷氢化合物)气体(用H2稀释至5％的浓度)和H2气体作为原料气体的等离子体CVD，在栅绝缘膜7上沉积厚度为100nm的微晶硅薄膜8。按照在解释上述发明原理的图10中的第3项所提供的沉积条件，在13nm/min的沉积条件下形成它的与微晶硅薄膜8的膜厚度的总共100nm膜厚度之中的20nm膜厚度相对应的下部，并且在24nm/min的沉积条件下形成它的与80nm膜厚度相对应的上部。通过在SiH4气体的流速为20sccm(标准立方厘米每分钟)、H2气体的流速为2500sccm、压力为260Pa(帕斯卡)、放电功率密度为1.25W/cm2并且基板温度为350℃的沉积条件下放电95秒，形成了与20nm膜厚度相对应的下部。通过在SiH4气体的流速为40sccm、PH3气体的流速为65sccm、H2气体的流速为2500sccm、压力为260Pa、放电功率密度为1.25W/cm2并且基板温度为350℃的沉积条件下放电201秒，形成了与在80nm膜厚度相对应的上部。
因此，在13nm/min的沉积条件下，形成了与微晶硅薄膜8的100nm膜厚度之中的20nm膜厚度相对应的下部，并且在24nm/min的沉积条件下，形成了与剩余的80nm膜厚度相对应的上部。因此，与在13nm/min的沉积条件下形成与微晶硅薄膜8的100nm膜厚度相对应的所有部分的情形相比，生产率能够得到很大的提高。
接下来，在微晶硅薄膜8上通过溅射法形成由200nm厚度的铬薄膜构成的金属薄膜9。然后，如图3E中所示，通过利用正规的光致抗蚀剂法，在涂布在金属薄膜9的全部表面上的抗蚀剂上形成图案，以形成具有期望形状的抗蚀剂掩模18，并且通过利用该抗蚀剂掩模18，通过干蚀刻法利用Cl2(氯)气体和O2(氧气)气体作为蚀刻气体来蚀刻金属薄膜9和微晶硅薄膜8，以形成栅极10。栅极10是用叠层布线来构造的。叠层布线由膜厚度为100nm的微晶硅薄膜(下层)8和由膜厚度为200nm的铬薄膜构成的金属薄膜9(上层)构成。
然后，在除去抗蚀剂掩模18之后，如图3F中所示，在加速电压为50keV、剂量为3×1015cm-2并且压力为0.02Pa的掺杂情况下，通过利用PH3气体(用H2稀释至5％的浓度)的离子掺杂法，将磷经由栅绝缘膜7注入到多晶薄膜3中，并且利用栅极10的图案作为掩模，通过自对准方法形成源区4和漏区5。
接下来，如图4G中所示，通过利用TEOS气体和O2气体作为原料气体的等离子体CVD，在栅绝缘膜7和栅极10的全部表面上沉积厚度为400nm的二氧化硅薄膜，以形成层间绝缘膜11。然后，为了活化注入到多晶硅薄膜3中的磷，在氮气氛中450℃下执行4个小时的热处理(活化工序)。该活化工序是利用例如退火炉通过炉内退火方法来执行的。然后，为了终止在多晶硅薄膜3中的、以及在多晶硅薄膜3和栅绝缘膜7之间的界面处的自由键，在氢等离子体中400℃下执行30分钟的热处理(氢化工序)。
在活化和氢化工序期间，微晶硅薄膜8与构成上层的金属薄膜9反应以形成硅化物，而过多的硅化物生成反应造成微晶硅薄膜8的脱落。为了解决这个问题，如上所述，在13nm/min的沉积条件下形成微晶硅薄膜8的与20nm膜厚度相对应的下部，该沉积条件是能够改善膜质量、并且能够抑制微晶硅薄膜8和金属薄膜9之间的硅化物生成反应的沉积条件，因此防止了薄膜脱落。
接下来，如图4H中所示，在通过正规的光致抗蚀剂法在层间绝缘膜11的全部表面上涂布的抗蚀剂上形成图案，以形成具有期望形状的抗蚀剂掩模(未示出)，并且通过利用该抗蚀剂掩模，通过利用CF4气体和O2气体作为蚀刻气体的干蚀刻法来选择性地蚀刻层间绝缘膜11和栅绝缘膜7，以使得源区4和漏区5分别形成接触孔12和13。
然后，在除去该抗蚀剂掩模之后，通过溅射法在其全部表面上沉积500nm厚度的铝薄膜。接下来，通过使用通过通常的光致抗蚀剂方法形成的抗蚀剂掩模(未示出)，通过利用Cl2气体和BCl3(三氯化硼)气体作为蚀刻气体的干蚀刻法来蚀刻铝薄膜，以使得源极14和漏极15与源区4和漏区5相接触的方式来形成源极14和漏极15，最后，通过除去该抗蚀剂掩模，完成了如图1中所示的多晶硅TFT 20。
第二实施例中形成的最后所得到的微晶硅薄膜8被构造成使得其中在微晶硅薄膜的膜厚度方向上的长度为微晶硅薄膜的膜厚度的60％或更大的晶粒，总计为晶粒总数的6％，或者使得其中在微晶硅薄膜的膜厚度方向上的长度为微晶硅薄膜的膜厚度的50％或更小的晶粒，总计为晶粒总数的94％。
因此，在制造第二实施例的多晶硅TFT的方法中，基于按照图10中所示的发明原理第3项所采用的沉积条件，在13nm/min的沉积条件下形成与构成栅极10的微晶硅薄膜8的20nm膜厚度相对应的下部，而在24nm/min的沉积条件下形成与微晶硅薄膜8的剩余的80nm膜厚度相对应的上部，并且因此，使得能够获得具有如上所述结构的晶粒，由此抑制微晶硅薄膜8和构成上层的金属薄膜9之间的过多硅化物生成反应，并防止微晶硅薄膜8脱落。这使得能够制造与常规的TFT相比具有更高生产率和可靠性的多晶硅TFT。
第三实施例
描述了根据本发明第三实施例的制造多晶硅TFT的方法(第二制造方法)。第三实施例的多晶硅TFT的制造方法与在上面的第二实施例中采用的方法主要区别在于微晶硅薄膜是在与第二实施例中应用的沉积条件不同的沉积条件下形成的。第二制造方法的工序图与第一制造方法的工序图大致相同，并且因此省略其图示。
在第二制造方法中，根据按照图10中所示的发明原理第4项中所采用的沉积条件，在24nm/min的沉积条件下形成与微晶硅薄膜8的100nm膜厚度之中的80nm膜厚度相对应的下部，并且在13nm/min的沉积条件下形成与20nm膜厚度相对应的上部。此处，通过在SiH4气体的流速为40sccm、PH3气体的流速为65sccm、H2气体的流速为2500sccm、压力为260Pa、放电功率密度为1.25W/cm2并且基板温度为350℃的沉积条件下放电201秒，形成了与微晶硅薄膜8的80nm膜厚度相对应的下部。通过在SiH4气体的流速为20sccm、PH3气体的流速为65sccm、H2气体的流速为2500sccm、压力为260Pa、放电功率密度为1.25W/cm2并且基板温度为350℃的沉积条件下放电95秒，形成了与微晶硅薄膜8的20nm膜厚度相对应的上部。除了上述之外的方法与第一制造方法相同，并且因此省略其描述。
第三实施例中形成的微晶硅薄膜8被构造，使得其中在微晶硅薄膜的膜厚度方向上的长度为微晶硅薄膜的膜厚度的60％或更大的晶粒，总计为晶粒总数的13％，或者使得其中在微晶硅薄膜的膜厚度方向上的长度为微晶硅薄膜的膜厚度的50％或更小的晶粒，总计为晶粒总数的87％。
因此，在第三实施例制造多晶硅TFT的方法中，根据按照图10中所示的发明原理第4项中所采用的沉积条件，在24nm/min的沉积条件下形成与构成栅极10的微晶硅薄膜8的80nm膜厚度相对应的下部，并且在13nm/min的沉积条件下形成与微晶硅薄膜8的剩余20nm膜厚度相对应的上部。因此，使得能够获得具有上述结构的晶粒，由此抑制微晶硅薄膜8和构成上层的金属薄膜9之间的过多硅化物生成反应，并防止微晶硅薄膜8脱落。这使得能够制造与常规的TFT相比具有更高生产率和可靠性的多晶硅TFT。
第四实施例
描述了根据本发明第四实施例的制造多晶硅TFT的方法(第三制造方法)。第四实施例的多晶硅TFT的制造方法与在上面的第二实施例中采用的(第一制造方法)的主要区别在于微晶硅薄膜是在与第二实施例中应用的沉积条件不同的沉积条件下形成的。在第三制造方法中，根据按照图10中的发明原理第5项中所采用的沉积条件，在24nm/min的沉积条件下形成与100nm膜厚度相对应的微晶硅薄膜。通过在SiH4气体的流速为40sccm、PH3气体的流速为65sccm、H2气体的流速为2500sccm、压力为260Pa、放电功率密度为1.25W/cm2并且基板温度为350℃的沉积条件下放电201秒，形成了与100nm膜厚度相对应的微晶硅薄膜。通过在SiH4气体的流速为20sccm、PH3气体的流速为65sccm、H2气体的流速为2500sccm、压力为260Pa、放电功率密度为1.25W/cm2并且基板温度为350℃的沉积条件下放电251秒，形成了与微晶硅薄膜8的20nm膜厚度相对应的上部。
接下来，为了活化被注入到多晶硅薄膜3中的磷，在氮气氛中450℃下执行一个小时的热处理(活化工序)。然后，为了终止多晶硅薄膜3中的、以及在多晶硅薄膜3和栅绝缘膜7之间的界面处的自由键，像在第二制造方法的情形那样，在氢等离子体中400℃下执行30分钟的热处理(氢化工序)。
在第四实施例中形成的微晶硅薄膜8被构造，使得其中在微晶硅薄膜的膜厚度方向上的长度为微晶硅薄膜的膜厚度的60％或更大的晶粒，总计为构成微晶硅薄膜8的晶粒总数的9％，或者使得其中在微晶硅薄膜的膜厚度方向上的长度为微晶硅薄膜的膜厚度的50％或更小的晶粒，总计为晶粒总数的91％。
因此，在第四实施例制造多晶硅TFT的方法中，根据按照图10中所示的发明原理第5项中所采用的沉积条件，在24nm/min的沉积条件下形成与100nm膜厚度相对应的微晶硅薄膜8，并且在450℃下活化一个小时之后，在400℃下执行30分钟氢化工序。因此，使得能够获得具有上述结构的晶粒。结果，能够抑制微晶硅薄膜8和构成上层的金属薄膜9之间的过多硅化物生成反应，并且能够防止微晶硅薄膜8脱落。这使得能够制造与常规的TFT相比具有更高生产率和可靠性的多晶硅TFT。
第五实施例
描述了根据本发明第五实施例的制造多晶硅TFT的方法(第四制造方法)。第五实施例的多晶硅TFT的制造方法与在上面的第二实施例中的(第一制造方法)的主要不同之处在于微晶硅薄膜是在与第二实施例中采用的沉积条件不同的沉积条件下形成的。在第四制造方法中，根据按照图10中的发明原理的第6项中所采用的沉积条件，在24nm/min的沉积条件下形成与100nm膜厚度相对应的微晶硅薄膜。接下来，为了活化被注入到多晶硅薄膜3中的磷，在氮气氛中450℃下执行4个小时的热处理(活化工序)。然后，为了终止在多晶硅薄膜3中的、以及在多晶硅薄膜3和栅绝缘膜7之间的界面处的自由键，在氢等离子体中400℃下执行5分钟的热处理(氢化工序)。
第五实施例中形成的微晶硅薄膜8被构造，使得其中在微晶硅薄膜的膜厚度方向上的长度为微晶硅薄膜的膜厚度的60％或更大的晶粒，总计为晶粒总数的9％，或者使得其中在微晶硅薄膜的膜厚度方向上的长度为微晶硅薄膜的膜厚度的50％或更小的晶粒，总计为晶粒总数的91％。
因此，在第五实施例的制造多晶硅TFT的方法中，根据按照图10中所示的发明原理第6项中所采用的沉积条件，在24nm/min的沉积条件下形成与在100nm膜厚度相对应的微晶硅薄膜8，并且在450℃下活化四个小时之后，在400℃下执行5分钟氢化工序。因此，使得能够获得具有上述结构的晶粒。结果，能够抑制微晶硅薄膜8和构成上层的金属薄膜9之间的过多硅化物生成反应，并且能够防止微晶硅薄膜8脱落。这使得能够制造与常规的TFT相比具有更高生产率和可靠性的多晶硅TFT。
第六实施例
描述了根据本发明第六实施例的制造多晶硅TFT的方法(第五制造方法)。第六实施例的多晶硅TFT的制造方法与在上面的第二实施例中所采用的(第一制造方法)的主要不同之处在于，微晶硅薄膜是在与第二实施例中采用的沉积条件不同的沉积条件下形成的。在第五制造方法中，在24nm/min的沉积条件下形成与100nm膜厚度相对应的微晶硅薄膜。接下来，为了活化被注入到多晶硅薄膜3中的磷，在氮气氛中450℃下执行一个小时的热处理(活化工序)。然后，为了终止在多晶硅薄膜3中的、以及在多晶硅薄膜3和栅绝缘膜7之间的界面处的自由键，在氢等离子体中执行热处理(氢化工序)。
第六实施例中形成的微晶硅薄膜8被构造，使得其中在微晶硅薄膜的膜厚度方向上的长度为微晶硅薄膜的膜厚度的60％或更大的晶粒，总计为晶粒总数的13％，或者使得其中在微晶硅薄膜的膜厚度方向上的长度为微晶硅薄膜的膜厚度的50％或更小的晶粒，总计为晶粒总数的87％。
因此，在第六实施例的制造多晶硅TFT的方法中，根据按照图10中所示的发明原理第6项中所采用的沉积条件，在24nm/min的沉积条件下形成与100nm膜厚度相对应的微晶硅薄膜8，并且在450℃下活化一个小时之后，执行氢化工序。因此，使得能够获得具有上述结构的晶粒。结果，能够抑制微晶硅薄膜8和构成上层的金属薄膜9之间的过多硅化物生成反应，并且结果，能够防止微晶硅薄膜8脱落。这使得能够制造与常规的TFT相比具有更高生产率和可靠性的多晶硅TFT。
在制造多晶硅TFT 20的第一至第五方法(在第二实施例至第六实施例中)中，能够如下作出一般概括：在上面的实施例中形成的微晶硅薄膜8被构造，使得其中在微晶硅薄膜的膜厚度方向上的长度为微晶硅薄膜的膜厚度的60％或更大的晶粒，总计为构成微结构薄膜8的晶粒总数的6％至9％，或者使得其中在微晶硅薄膜的膜厚度方向上的长度为微晶硅薄膜的膜厚度的50％或更小的晶粒，总计为构成微晶硅薄膜的晶粒总数的87％至91％。
显然本发明并不局限于上述的实施例，而可不偏离本发明的范围和精神地被改变和修改。例如，在上述实施例中，描述了一个例子，其中由微晶硅薄膜构成的叠层布线被用作多晶硅TFT的栅极，然而，叠层布线不仅可被用于栅极或TFT，也可用于各种电子元件的互联。在该实施例中，活化工序是在400℃下执行的，然而，即使活化工序可能在400℃或更高温度下执行，也能获得相同的效果。在上述实施例中，氢化工序是在400℃下执行的，然而，即使氢化工序可能在350℃或更高温度下执行，也能获得相同的效果。在上述实施例中，提供了一个例子，其中通过等离子体CVD法形成前端绝缘膜、栅绝缘膜和层间绝缘膜等等，然而，这些膜也可通过将SiH4气体或N2O气体用作原料气体的低压CVD来形成。在上述实施例中，将二氧化硅的硅薄膜用作前端绝缘膜、栅绝缘膜、层间绝缘膜等等，然而，不仅二氧化硅硅薄膜而且其它诸如氮化硅薄膜、氮氧化硅薄膜等等的绝缘膜也可被使用。提供了一个例子，其中通过等离子体CVD形成非晶硅薄膜，然而，非晶硅薄膜也可通过将Si2H6(乙硅烷)气体用作原料气体的低压CVD来形成。在上述实施例中，铬薄膜被用作构成栅极上层的金属薄膜，然而，铝、钼、钨、铌或这些金属的合金也可代替铬被使用。在上述实施例中，在活化工序中使用了利用退火炉的炉内退火法，然而，利用激光的激光退火法、喷射高温氮气体的RTA(快速热退火)法等等也可代替炉内退火法被使用。在上述实施例中，在氢化工序中，热处理是在氢等离子体中执行的，然而，热处理也可在氢气氛中执行。此外，层间绝缘膜可在氢化工序期间或者完成氢化工序之后形成。
Claims (12)
1.一种叠层布线，包括：
微晶硅薄膜；以及
在所述微晶硅薄膜上形成的金属薄膜，
其中构成所述微晶硅薄膜的晶体结构的、在所述微晶硅薄膜的膜厚度方向上的长度为所述微晶硅薄膜的膜厚度的60％或更大的晶粒，总计为晶粒总数的15％或更少。
2.一种叠层布线，包括：
微晶硅薄膜；以及
在所述微晶硅薄膜上形成的金属薄膜，
其中构成所述微晶硅薄膜的晶体结构的、在所述微晶硅薄膜的膜厚度方向上的长度为所述微晶硅薄膜的膜厚度的50％或更小的晶粒，总计为晶粒总数的85％或更多。
3.一种制造叠层布线的方法，该叠层布线包括微晶硅薄膜和在所述微晶硅薄膜上形成的金属薄膜，所述方法包括：
微晶硅薄膜形成工序，用于在至少不降低所述微晶硅薄膜的薄膜质量的沉积速度下，在绝缘基板上形成与所述微晶硅薄膜的期望膜厚度相对应的部分；
金属薄膜形成工序，用于在所述微晶硅薄膜上形成所述金属薄膜；以及
热处理工序，用于对在所述微晶硅薄膜和所述金属薄膜上形成的所述绝缘基板执行热处理。
4.根据权利要求3的制造叠层布线的方法，其中，在所述微晶硅薄膜形成工序中，在与降低所述微晶硅薄膜的薄膜质量的沉积速度相结合的沉积速度下，形成与所述微晶硅薄膜的期望膜厚度相对应的部分。
5.根据权利要求4的制造叠层布线的方法，其中，在所述微晶硅薄膜形成工序中，在不降低所述薄膜质量的沉积速度下，形成与所述微晶硅薄膜的膜厚度的至少20％相对应的部分。
6.根据权利要求3的制造叠层布线的方法，其中不降低所述薄膜质量的所述沉积速度为13nm/min。
7.根据权利要求3的制造叠层布线的方法，其中所述热处理工序包括对先前注入的杂质执行热处理的活化工序和在氮气氛中执行热处理的氢化工序。
8.根据权利要求7的制造叠层布线的方法，其中所述活化工序在400℃或更高温度下执行4个小时或更短时间。
9.根据权利要求8的制造叠层布线的方法，其中所述氢化工序在350℃或更高温度下执行30分钟或更短时间。
10.一种半导体器件，包括：
多晶硅薄膜，在该多晶硅薄膜两端具有源区和漏区，该多晶硅薄膜形成在绝缘基板上，前端绝缘膜介于所述多晶硅薄膜和所述绝缘基板之间；以及
栅极，该栅极形成在所述多晶硅薄膜上，栅绝缘膜介于所述栅极和所述多晶硅薄膜之间，其中所述栅极包括叠层布线，该叠层布线包括：微晶硅薄膜；以及
在所述微晶硅薄膜上形成的金属薄膜，
其中构成所述微晶硅薄膜的晶体结构的、在所述微晶硅薄膜的膜厚度方向上的长度为所述微晶硅薄膜的膜厚度的60％或更大的晶粒，总计为晶粒总数的15％或更少。
11.一种半导体器件，包括：
多晶硅薄膜，在该多晶硅薄膜两端具有源区和漏区，该多晶硅薄膜形成在绝缘基板上，前端绝缘膜介于所述多晶硅薄膜和所述绝缘基板之间；以及
栅极，该栅极形成在所述多晶硅薄膜上，栅绝缘膜介于所述栅极和所述多晶硅薄膜之间，其中所述栅极包括叠层布线，该叠层布线包括：微晶硅薄膜；以及
在所述微晶硅薄膜上形成的金属薄膜，
其中构成所述微晶硅薄膜的晶体结构的、在所述微晶硅薄膜的膜厚度方向上的长度为所述微晶硅薄膜的膜厚度的50％或更小的晶粒，总计为晶粒总数的85％或更多。
12.一种制造半导体器件的方法，包括：
在绝缘基板上形成非晶硅薄膜、并使前端绝缘膜介于所述非晶硅薄膜和所述绝缘基板之间的工序；
通过对所述非晶硅薄膜执行激光退火工序使所述非晶硅薄膜结晶以形成多晶硅薄膜的工序；
在使得所述多晶硅薄膜具有岛状结构之后形成叠层膜的工序，该叠层膜包括顺序地层叠在栅绝缘膜上的微晶硅薄膜和金属薄膜；以及
在所述叠层膜上形成图案以形成具有期望形状的栅极的工序；
其中，将一薄膜用作所述微晶硅薄膜，该薄膜中的、在微晶硅薄膜的膜厚度方向上的长度为所述薄膜的膜厚度的60％或更大的晶粒，总计为构成所述薄膜的晶粒总数的15％或更少；或者该薄膜中的、在所述薄膜的膜厚度方向上的长度为所述薄膜的膜厚度的50％或更小的晶粒，总计为构成所述薄膜的晶粒总数的85％或更多。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006078653A JP5344205B2 (ja) | 2006-03-22 | 2006-03-22 | 積層配線、該積層配線を用いた半導体装置及びその製造方法 |
| JP2006078653 | 2006-03-22 | ||
| JP2006-078653 | 2006-03-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101043049A true CN101043049A (zh) | 2007-09-26 |
| CN101043049B CN101043049B (zh) | 2010-10-13 |
Family
ID=38532407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100887462A Active CN101043049B (zh) | 2006-03-22 | 2007-03-22 | 叠层布线和利用该叠层布线的半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US7619255B2 (zh) |
| JP (1) | JP5344205B2 (zh) |
| CN (1) | CN101043049B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111681960A (zh) * | 2020-05-12 | 2020-09-18 | 福建华佳彩有限公司 | 一种tft结构的制作方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5175476B2 (ja) * | 2007-02-28 | 2013-04-03 | 三洋電機株式会社 | 回路装置の製造方法 |
| KR101042957B1 (ko) * | 2010-03-19 | 2011-06-20 | 삼성모바일디스플레이주식회사 | 트랜지스터 기판, 및 이의 제조 방법 |
| JP6446204B2 (ja) * | 2014-08-27 | 2018-12-26 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208869A (ja) * | 1985-03-14 | 1986-09-17 | Nec Corp | 半導体装置及びその製造方法 |
| JP2896189B2 (ja) | 1990-03-30 | 1999-05-31 | 富士通株式会社 | プラズマディスプレイ装置 |
| JP3440291B2 (ja) * | 1995-05-25 | 2003-08-25 | 独立行政法人産業技術総合研究所 | 微結晶シリコン薄膜トランジスタ |
| JP3439051B2 (ja) * | 1996-11-07 | 2003-08-25 | 株式会社富士電機総合研究所 | 微結晶膜およびその製造方法 |
| US6064149A (en) * | 1998-02-23 | 2000-05-16 | Micron Technology Inc. | Field emission device with silicon-containing adhesion layer |
| JPH11246971A (ja) * | 1998-03-03 | 1999-09-14 | Canon Inc | 微結晶シリコン系薄膜の作製方法及び作製装置 |
| JP3282582B2 (ja) | 1998-04-21 | 2002-05-13 | 日本電気株式会社 | トップゲート型薄膜トランジスタ及びその製造方法 |
| JP3613221B2 (ja) | 2001-10-09 | 2005-01-26 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| WO2003077320A1 (fr) * | 2002-03-08 | 2003-09-18 | Matsushita Electric Works, Ltd. | Dispositif quantique |
| JP2004071653A (ja) * | 2002-08-01 | 2004-03-04 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4382375B2 (ja) | 2003-03-13 | 2009-12-09 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタの製造方法 |
| JP4304374B2 (ja) * | 2004-07-26 | 2009-07-29 | 日本電気株式会社 | トップゲート型薄膜トランジスタ |
| US7642205B2 (en) * | 2005-04-08 | 2010-01-05 | Mattson Technology, Inc. | Rapid thermal processing using energy transfer layers |
-
2006
- 2006-03-22 JP JP2006078653A patent/JP5344205B2/ja active Active
-
2007
- 2007-03-21 US US11/723,600 patent/US7619255B2/en active Active
- 2007-03-22 CN CN2007100887462A patent/CN101043049B/zh active Active
-
2009
- 2009-06-24 US US12/490,790 patent/US7851807B2/en not_active Expired - Fee Related
-
2010
- 2010-11-09 US US12/942,381 patent/US8026162B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111681960A (zh) * | 2020-05-12 | 2020-09-18 | 福建华佳彩有限公司 | 一种tft结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7851807B2 (en) | 2010-12-14 |
| US20090315183A1 (en) | 2009-12-24 |
| US7619255B2 (en) | 2009-11-17 |
| CN101043049B (zh) | 2010-10-13 |
| JP2007258339A (ja) | 2007-10-04 |
| US20110053354A1 (en) | 2011-03-03 |
| US8026162B2 (en) | 2011-09-27 |
| JP5344205B2 (ja) | 2013-11-20 |
| US20070221922A1 (en) | 2007-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1160759C (zh) | 半导体器件及其制造方法 | |
| CN1094652C (zh) | 制造具有结晶半导体膜的半导体器件的方法 | |
| CN1156018C (zh) | 半导体器件及其制造方法 | |
| CN1041872C (zh) | 半导体器件及其制造方法 | |
| CN1458694A (zh) | 氮化硅膜、半导体装置及其制造方法 | |
| CN1638043A (zh) | 制造多晶硅薄膜的方法及用其制造晶体管的方法 | |
| CN1620208A (zh) | 显示器件 | |
| CN1109213A (zh) | 半导体薄膜及使用这种薄膜的半导体器件的制造方法 | |
| CN1129492A (zh) | 薄膜半导体器件的制造方法、薄膜半导体装置、液晶显示装置和电子仪器 | |
| CN1471136A (zh) | 半导体器件的制造方法 | |
| CN101393920A (zh) | 半导体装置以及其制造方法 | |
| CN1716552A (zh) | 半导体器件的制造方法及通过该方法制造的半导体 | |
| CN1677613A (zh) | 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备 | |
| CN1620720A (zh) | 基底绝缘膜的形成方法 | |
| CN1310339C (zh) | 薄膜晶体管及其生产方法 | |
| CN1842919A (zh) | 薄膜晶体管及其制造方法 | |
| CN100347822C (zh) | 制造显示器件的方法 | |
| CN101043049A (zh) | 叠层布线和利用该叠层布线的半导体器件及其制造方法 | |
| CN1741257A (zh) | 晶体管和半导体电路的制造方法 | |
| US20070077735A1 (en) | Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor | |
| CN1285107C (zh) | 低温多晶硅薄膜晶体管的制造方法 | |
| JPWO2007052393A1 (ja) | 半導体装置及びその製造方法 | |
| CN1645193A (zh) | 电光装置，电光装置的制造方法，以及电子设备 | |
| CN1317735C (zh) | 可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管 | |
| CN1299983A (zh) | 具有导电层的半导体装置和液晶显示装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Free format text: FORMER OWNER: NEC LCD TECHNOLOGY CO.,LTD Owner name: NEC LCD TECHNOLOGY CO.,LTD Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20100604 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20100604 Address after: Kanagawa, Japan Applicant after: NEC LCD Technologies, Ltd. Address before: Tokyo, Japan Applicant before: NEC Corp. Co-applicant before: NEC LCD Technologies, Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: NEC LCD TECHNOLOGIES LTD. Free format text: FORMER NAME: NEC LCD TECH CORP. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Kanagawa, Japan Patentee after: NLT Technologies Ltd. Address before: Kanagawa, Japan Patentee before: NEC LCD Technologies, Ltd. |