CN1299983A - 具有导电层的半导体装置和液晶显示装置及其制造方法 - Google Patents
具有导电层的半导体装置和液晶显示装置及其制造方法 Download PDFInfo
- Publication number
- CN1299983A CN1299983A CN00135569A CN00135569A CN1299983A CN 1299983 A CN1299983 A CN 1299983A CN 00135569 A CN00135569 A CN 00135569A CN 00135569 A CN00135569 A CN 00135569A CN 1299983 A CN1299983 A CN 1299983A
- Authority
- CN
- China
- Prior art keywords
- film
- mentioned
- tft
- resist film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 56
- 239000010408 film Substances 0.000 claims abstract description 503
- 239000004065 semiconductor Substances 0.000 claims abstract description 120
- 239000010409 thin film Substances 0.000 claims abstract description 100
- 239000012535 impurity Substances 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims description 98
- 230000015572 biosynthetic process Effects 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 abstract description 6
- 230000005669 field effect Effects 0.000 abstract description 3
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- -1 phosphonium ion Chemical class 0.000 description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 47
- 229920005591 polysilicon Polymers 0.000 description 46
- 238000002347 injection Methods 0.000 description 41
- 239000007924 injection Substances 0.000 description 41
- 239000011521 glass Substances 0.000 description 31
- 239000001301 oxygen Substances 0.000 description 24
- 229910052760 oxygen Inorganic materials 0.000 description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 22
- 230000008569 process Effects 0.000 description 21
- 229910052796 boron Inorganic materials 0.000 description 17
- 239000011651 chromium Substances 0.000 description 15
- 229910052804 chromium Inorganic materials 0.000 description 15
- 238000004380 ashing Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000007788 liquid Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- 230000006641 stabilisation Effects 0.000 description 7
- 238000011105 stabilization Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000000654 additive Substances 0.000 description 6
- 230000000996 additive effect Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000033228 biological regulation Effects 0.000 description 4
- 150000001844 chromium Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- IAZDPXIOMUYVGZ-UHFFFAOYSA-N Dimethylsulphoxide Chemical compound CS(C)=O IAZDPXIOMUYVGZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- HZAXFHJVJLSVMW-UHFFFAOYSA-N 2-Aminoethan-1-ol Chemical compound NCCO HZAXFHJVJLSVMW-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229960001760 dimethyl sulfoxide Drugs 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 150000002926 oxygen Chemical class 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 150000001398 aluminium Chemical class 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 235000014347 soups Nutrition 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
- 239000001117 sulphuric acid Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
薄膜场效应晶体管的阈值电压稳定且提高了电容的耐久性和可靠性的半导体装置、液晶显示装置,具备衬底(1)和半导体层(5、7)和电介质膜(35)。半导体层(5、7)包括在衬底(1)上边形成的薄膜场效应晶体管(17、18)的沟道区(5、7)。导电层(3)与在衬底(1)上边形成的半导体层(5、7)用同一层构成。电介质膜(35)在导电层(3)上边形成。沟道区(5、7)内的导电性杂质浓度在1016原子/cm3以下。电介质膜(35)中的导电性杂质浓度在1017原子/cm3以下。
Description
本发明涉及半导体装置、液晶显示装置、半导体装置的制造方法及液晶显示装置的制造方法，尤其涉及具有薄膜场效应晶体管和导电层的半导体装置、液晶显示装置、半导体装置的制造方法以及液晶显示装置的制造方法。
以往，作为液晶显示装置之一，人们知道利用使用低温多晶硅的薄膜场效应晶体管的液晶显示装置。在这样的液晶显示装置中，通常需要用来积累电荷的电容。图13示出了这样的液晶显示装置的已形成了薄膜场效应晶体管的基板。在这里，图13的剖面模式图示出了现有的液晶显示装置。参看图13说明现有的液晶显示装置。
参看图13，液晶显示装置具有驱动电路区域和显示象素区域，在玻璃基板101上边，在驱动电路区域中形成p型薄膜场效应晶体管117，在显示象素区域则形成n型薄膜场效应晶体管118和存储电容119。
在驱动电路区域内，在玻璃基板上边形成基底膜102。在基底膜102上边，用作为同一层的多晶硅膜形成p型薄膜场效应晶体管117的源/漏区106a、106b和沟道区107。向该源/漏区106a、106b内注入p型导电类型的杂质。在源/漏区106a、106b和沟道区107的上边，形成作为栅极绝缘膜起作用的绝缘膜108。在沟道区107上边的区域内，在绝缘膜108上边形成栅极电极109a。在栅极电极109a上边形成保护膜111。在源/漏区106a、106b上边，采用用刻蚀法除去保护膜111和绝缘膜108的一部分的办法，形成接触孔112a、112b。形成电极113a、113b，使得从接触孔112a、112b的内部一直延伸到保护膜111的上部表面上边。在电极113a、113b和保护膜111上边形成绝缘膜114。
在液晶显示装置的显示象素区内，在玻璃基板101上边形成基底膜102。在该基底膜102上边，用作为同一层的多晶硅膜形成n型薄膜场效应晶体管118的漏源/区104a、104b和沟道区105。此外，在基底膜102上边，用与形成该漏源/区104a、104b和沟道区105的半导体膜同一层的半导体膜形成存储电容119的下部电极103。在源/漏区104a、104b和沟道区105和下部电极103的上边形成绝缘膜108。该绝缘膜108包括作为n型薄膜场效应晶体管118的栅极绝缘膜起作用的部分和作为存储电容119的电介质膜起作用的部分。即，位于沟道区105上边的绝缘膜108起着栅极绝缘膜的作用，位于下部电极103上边的绝缘膜108则起着电介质膜的作用。在位于沟道区105上边的区域内，在绝缘膜108上边形成栅极电极109b。此外，在位于下部电极103上边的区域内，在作为电介质膜的绝缘膜108上边形成公用电极110。在栅极电极109b和公用电极110的上边形成保护膜111。采用用刻蚀法除去保护膜111和绝缘膜108的一部分的办法，形成接触孔112c～112e。分别形成电极113c～113e，使得从该接触孔112c～112e的内部一直延伸到保护膜111的上部表面上边。在电极113c～113e和保护膜111的上边形成绝缘膜114。然后，在显示象素区中形成透明电极等，遵循通常的工序制造液晶显示装置。
如上所述，采用用叫做绝缘膜108的同一层来构成p型薄膜场效应晶体管117和n型薄膜场效应晶体管118的栅极绝缘膜和存储电容119的电介质膜的办法，可以简化液晶显示装置的制造工序。
此外，在使用平面型的薄膜场效应晶体管的情况下，存储电容119的下部电极103，采用向与形成p型薄膜场效应晶体管117的沟道区107和n型薄膜场效应晶体管118的沟道区105的半导体膜为同一半导体膜的半导体膜内注入导电性杂质的办法形成。这是因为由于薄膜场效应晶体管的特性对于形成栅极绝缘膜之前的工艺中的金属杂质所带来的污染非常敏感，故要在从栅极绝缘膜往下的下层内形成金属电极实质上很困难的缘故。
图14～图16是用来说明图13所示的液晶显示装置的制造方法的剖面模式图。参看图14～图16说明液晶显示装置的制造方法。
参看图14，首先在玻璃基板101上边用一般的方法，例如用PECVD(等离子体增强化学汽相淀积)形成基底膜102。作为基底膜102可以使用硅氮化膜和硅氧化膜的2层膜。在该基底膜102上边形成非晶硅膜。采用用准分子激光使应成为p型薄膜场效应晶体管117和n型薄膜场效应晶体管118的沟道区的非晶硅膜退火的办法形成多晶硅膜。然后在所形成的多晶硅膜上边形成抗蚀剂膜。以该抗蚀剂膜为掩模用干法刻蚀形成作为图14所示那样的半导体膜的多晶硅膜124a～124c。然后除去抗蚀剂膜。
其次，向应成为存储电容119的下部电极的多晶硅膜124c内注入作为n型导电性杂质的磷(P)离子。由于选择性地向该多晶硅膜124c内注入磷离子，故在多晶硅膜124c以外的区域内，把抗蚀剂膜125形成为使得把多晶硅膜124a、124b覆盖起来。采用以该多晶硅膜125为掩模向多晶硅膜124c内注入磷离子129的办法，形成下部电极103。采用注入该磷离子129的办法，借助于向抗蚀剂膜125的上层注入该磷离子形成变质的变质层126。另一方面，抗蚀剂膜125的下层，不受该磷离子129的注入的影响，不变质。为此，结果变成为抗蚀剂膜125由变质层126和不变质层127这么2层构成。
然后，除去抗蚀剂膜125。但是，在想用通常的剥离液剥离变质层126的情况下，就会发生剥离所需要的时间变长或不能进行剥离的问题。为此，为了除去变质层126，要用使用氧等离子体的等离子体灰化法。即，如图16所示，采用使氧等离子体133向抗蚀剂膜125的变质层126的表面进行接触的办法，除去变质层126。接着，在除去了变质层126之后，用通常的剥离液除去不变质层127。
然后，形成将成为栅极绝缘膜和电容电极119的电介质膜的绝缘膜108(参看图13)。作为该绝缘膜108例如可以使用TEOS PECVD形成的硅氧化膜。在该硅氧化膜108上边用溅射法形成铬膜。在该铬膜上边形成抗蚀剂膜。采用把该抗蚀剂膜用做掩模，借助于刻蚀除去铬膜的一部分的办法，形成栅极电极109a、109b和公用电极110(参看图13)。这样一来，就可以用公用电极110和下部电极103和绝缘膜108构成存储电容119。然后向源/漏区104a、104b内注入作为n型导电性杂质的磷离子。此外，向源/漏区106a、106b内注入作为p型导电性杂质的例如硼(B)离子。这样一来就可以形成p型薄膜场效应晶体管117和n型薄膜场效应晶体管118。
其次，在栅极电极109a、109b和公用电极110的上边形成保护膜111(参看图13)。作为该保护膜111可以使用用TEOS CVD形成的硅氧化膜。之后，进行使加热温度变成为400℃的激活化退火。在保护膜111上边形成抗蚀剂膜。以该抗蚀剂膜为掩模，采用除去保护膜111和绝缘膜108的一部分的办法，形成接触孔112a～112e。然后除去抗蚀剂膜。在接触孔112a～112e内部的保护膜111的上部表面上边形成铬膜。该铬膜的膜厚设为100nm。在该铬膜上边用溅射法形成铝系的合金膜。在该铝系合金膜上边形成抗蚀剂膜。以该抗蚀剂膜为掩模，采用用各向异性刻蚀法除去铝系合金膜与铬膜的办法，形成电极113a～113e(参看图13)。然后除去抗蚀剂膜。该电极113a～113e由上边所说的铬膜和铝系合金膜构成。
然后，用氧等离子体，用进行沟道区105、107的氢化等的手法进行薄膜场效应晶体管特性的提高和稳定化。然后，在电极113a～113e上边形成绝缘膜114。作为该绝缘膜114，例如可以使用硅氮化膜。这样一来就可以得到图13所示的那样的构造。
接着，在驱动电路区内，除图中所示的p型薄膜场效应晶体管117以外，用上边所说的手法同时形成n型薄膜场效应晶体管，并把它们组合起来构成驱动电路。此外，在显示象素区内采用电连接用与n型薄膜场效应晶体管118不同的途径形成的透明电极的办法形成显示象素。此外，使作为半导体装置的已形成了这些器件的玻璃基板与已形成了彩色滤色片或相向电极的另一方的玻璃基板进行粘接。接着，向在这些玻璃基板之间形成的间隙内注入液晶，并施行密封等的规定工序，就可以得到液晶显示装置。
如上所述，在现有的液晶显示装置的制造方法中，在图15所示的工序中在注入磷离子129时，在抗蚀剂膜125的上部，借助于该磷离子129的注入，形成变质的变质层126。接着，为了除去该变质层126，如图16所示，进行使用氧等离子体113的氧等离子体处理。
但是，在进行该氧等离子体处理时，会发生以下所述的那些问题。就是说，注入到抗蚀剂膜125的变质层126中的磷等的导电性杂质，在该氧等离子体处理(灰化工序)中伴随着变质层126的被除去而先暂时放出到气氛中去。该被放出的磷离子的一部分，归因于在氧等离子体处理中发生的电场的影响，有时候作为杂质139向应当成为沟道区105、107的多晶硅膜124a、124b中再注入。归因于象这样地向沟道区105、107中再注入139，有时候沟道区105、107中的杂质浓度变得比设定值还高。结果，根据发明人等的研究已经弄明白：所形成的p型薄膜场效应晶体管117和n型薄膜场效应晶体管118的阈值电压会因该沟道区105、107中的杂质浓度而变动。关于该阈值电压的变动，用图17进行说明。
图17的曲线图示出了薄膜场效应晶体管的沟道区内的杂质浓度和阈值电压的变化量之间的关系。图17示出了向p型薄膜场效应晶体管的沟道区中注入了n型导电性杂质(例如，磷)的情况下的数据。由图17可知，当杂质浓度超过1016原子/cm3时，阈值电压会比设定值急剧地变大。
此外，在向n型薄膜场效应晶体管的沟道区内注入了n型导电性杂质的情况下，阈值电压虽然会降低，但如果把其阈值电压的降低量画成曲线，则与图17所示的曲线大体上是一样的。
在发生这样的薄膜场效应晶体管的阈值电压的变化的情况下，在液晶显示装置中，利用这样的薄膜场效应晶体管的驱动电路部分的动作变得不稳定，有时候从结果上看会变成为不合格。结果，成为引起液晶显示装置生产成品率降低的问题的主要原因。
为解决上述的课题，可以考虑若干种方法。首先，作为一种方法，如图18所示，是一种在注入磷离子129之前，在多晶硅膜124a、124b和下部电极103上边，预先形成好作为栅极绝缘膜和电介质膜起作用的绝缘膜108的方法。图18是用来说明液晶显示装置的另外一种制造方法的剖面模式图。如图18所示，如果预先形成好绝缘膜108，则如图16所示，在进行使用氧等离子体的等离子体灰化处理时，已经变成为在多晶硅膜124a、124b上边形成了绝缘膜108的状态。于是，该绝缘膜108就起着用来防止向该多晶硅膜124a、124b再注入杂质139(参看图16)的保护膜的作用。这样的话，就可以防止磷离子等的杂质向应当成为沟道区105、107的多晶硅膜124a、124b中的再注入。
但是，在这种情况下，必须向位于绝缘膜108的下边的下部电极103中注入磷离子129。为此，就必须增大磷离子129的注入能量(加速能量)。在使这样大的能量加速的磷离子向下部电极103中进行注入的情况下，将发生位于下部电极103上边并作电介质膜起作用的绝缘膜108就会因该离子注入而受到损伤或磷离子129等的导电性杂质残存于绝缘膜108中的问题。当绝缘膜108象上述那样受到损伤时，该绝缘膜108的耐压将降低。结果，存储电容119的耐久性或可靠性将降低。此外，在磷离子129的加速能量这样大的情况下，抗蚀剂膜125的变质层126将会扩大，其变质比率也将增大。为此，在除去该抗蚀剂膜125的工序中，将发生抗蚀剂膜125的除去不合格。在这样的抗蚀剂膜125的除去不合格的情况下，由于不可能形成p型薄膜场效应晶体管117和n型薄膜场效应晶体管118的规定的构成，故将发生这些薄膜场效应晶体管的动作不合格，结果，降低了液晶显示装置的生产成品率。
此外，通常还必须向下部电极103中注入1020原子/cm3这种程度的导电性杂质。在这种情况下，也要向位于下部电极103上边的绝缘膜108内注入某种程度的导电性杂质。向该绝缘膜108中注入的导电性杂质的浓度，如果参考图9所示的数据进行探讨，则被认为应在大约1018原子/cm3以上。图19的曲线图，作为杂质使用硼离子，示出了向由硅构成的靶材注入该硼离子的情况下的距靶材的注入表面的深度与在该位置上的硼浓度之间的关系。在图19所示的曲线中，示出的是使硼离子的注入能量变化时的结果。参看图19，例如，在设硼离子的注入能量为4.8×10-15J(30keV)的条件下注入时，在距注入表面大约0.1微米的位置处的硼浓度为1020原子/cm3。因此，在这种情况下，在硅的最表面层(深度0微米的位置)处，硼浓度变成为1019原子/cm3。接着，若在设硼浓度最高的区域中的硼浓度为1020原子/cm3左右的条件下使硼离子的注入能量变化，则可知靶材的最表面层处的硼浓度变成为大约1018原子/cm3以上。
由此类推，可以认为位于在作为要注入作为导电性杂质的磷离子129的靶材的下部电极103的上部表面(与上述最表面层对应)上边的绝缘膜108内，也含有大约1018原子/cm3左右的磷离子129。即，在作为保护膜预先形成了绝缘膜108之后，在已实施了注入磷离子129的工序的情况下，结果就变成为将会向位于下部电极103上边的绝缘膜108中注入大约1018原子/cm3左右的杂质离子。这样的电介质膜中的导电性杂质的残存，将成为存储电容119的耐久性或可靠性降低的原因之一。另外，图19摘自‘Ultra LSI Process DATA Handbook(超LSI工艺数据手册)；株式会社Science Forum(科学论坛))，1990年3月，p232’。此外，图中，50keV、70keV、100keV、200keV，分别表示8.0×1015J、1.1×1014J、1.6×1014J、3.2×1014J。
此外，为了解决磷离子等的杂质向应当成为沟道区105、107的硅膜124a、124b中再注入的问题，作为可以考虑的另外的方法，例如有以下要说明的那种方法。图20的剖面模式图示出了用以下要说明的另外一种方法制造的液晶显示装置另外一个例子。参看图20，液晶显示装置具备基本上与图1所示的现有的液晶显示装置同样的构造。但是，作为栅极绝缘膜和存储电容119的电介质膜起作用的绝缘膜由下层绝缘膜137和上层绝缘膜138这么2层构成。
图21和图22，是用来说明图20所示的液晶显示装置的制造方法的剖面模式图。参看图21和图22说明半导体装置的制造方法。
图21基本上与图18所示的工序是同样的。但是，在多晶硅膜124a、124b和下部电极103上边，作为保护膜，形成有其膜厚比图18所示的绝缘膜108还薄的绝缘膜137。在形成了作为这样的薄的保护膜的下层绝缘膜137的状态下，在注入了磷离子129之后，用等离子体灰化法等的方法除去抗蚀剂膜125。然后，如图22所示，向下层绝缘膜137上边淀积上层绝缘膜138。该下层绝缘膜137与上层绝缘膜138的总计膜厚，要调整为使得变成为与p型薄膜场效应晶体管117和n型薄膜场效应晶体管118中的栅极绝缘膜所要求的膜厚大体上同等的膜厚。
如图21所示，由于作为保护膜使用比图18所示的绝缘膜108膜厚还薄的下层绝缘膜137，所以就可以使磷离子129的注入能量降低到比图18所示的工序还低。结果，就可以某种程度地减轻在图18所示的工序中的伴随着磷离子的注入所发生的绝缘膜108的损伤。
但是，在图21和图22所示的工序中，存在着比图18所示的制造方法要增加工序的缺点。此外，如图22所示，在把栅极绝缘膜作成为2层的情况下，大家知道，比起用单一的膜形成栅极绝缘膜的情况来，将降低耐久性和可靠性。结果仍然会发生这样的问题：归因于要形成的p型薄膜场效应晶体管117和n型薄膜场效应晶体管118以及存储电容119的耐压和可靠性的降低，液晶显示装置的生产成品率降低。
如上所述，现有技术要同时达到在具备用与薄膜场效应晶体管的沟道区同一层形成的导电层的半导体装置中，采用防止杂质向薄膜场效应晶体管的沟道区再注入的办法使阈值电压稳定化的同时，还可以充分高地保持含有作为导电层的下部电极103的存储电容的耐久性和可靠性这两个目的是困难的。
本发明的目的之一是提供在具备薄膜场效应晶体管和导电层的半导体装置中，在可以使薄膜场效应晶体管的阈值电压稳定化的同时，还可以提高把导电层作为电极使用的电容的耐久性和可靠性的半导体装置及其制造方法。
本发明的另一个目的，是提供在具备薄膜场效应晶体管和导电层的半导体装置中，在可以使薄膜场效应晶体管的阈值电压稳定化的同时，还可以提高把导电层作为电极使用的电容的耐久性和可靠性的液晶显示装置及其制造方法。
本发明的第1方面的半导体装置，是具备薄膜场效应晶体管和导电层的半导体装置，具备衬底和半导体膜和导电层和电介质膜。半导体膜包括在衬底上边形成薄膜场效应晶体管的沟道区。导电层在衬底上边形成且与半导体膜用同一层构成。电介质膜在导电层上边形成。沟道区内的导电性杂质浓度在1016原子/cm3以下。电介质膜中的导电性杂质浓度在1017原子/cm3以下。
如上所述，由于薄膜场效应晶体管的沟道区内的导电性杂质浓度在1016原子/cm3以下，故可以防止薄膜场效应晶体管的阈值电压的变动。
此外，由于在电介质膜中的导电性杂质浓度在1017原子/cm3以下，故可以防止该电介质膜的耐压和可靠性的降低。为此，在形成把导电层作为一方的电极，再把配置为中间存在着该导电层和电介质膜相向的另一个导电层作为另一方的电极的电容的情况下，就可以提高该电容的耐久性和可靠性。此外，在形成了电介质膜之后，在已存在着该电介质膜实施向导电层内注入导电性杂质之类的工序的情况下，如上所述，由于电介质膜的导电性杂质浓度变成为至少在1018原子/cm3以上，故要想使电介质膜的导电性杂质浓度变成为1017原子/cm3以下，就必须在不存在电介质膜的状态下向导电层内注入导电性杂质。即，可以防止电介质膜受到起因于该导电性杂质的注入工序的损伤。
在上述第1方面的半导体装置中，薄膜场效应晶体管具有第1导电类型的源和漏区，导电性杂质是作为与第1导电类型相反的导电类型的第2导电类型的导电性杂质。
在这里，在沟道区内的导电性杂质为第2导电类型的情况下，若该导电性杂质的浓度升高，则上述薄膜场效应晶体管的阈值电压将上升。因此，在本发明中，采用把沟道区内的导电性杂质浓度设定在规定的范围内的办法，就可以确实地防止薄膜场效应晶体管的阈值电压增大到大于规定值的问题。
在上述第1方面的半导体装置中，薄膜场效应晶体管具有第1导电类型的源和漏区，导电性杂质也可以是第1导电类型的导电性杂质。
在这种情况下，就可以防止薄膜场效应晶体管的阈值电压因导电性杂质的存在而降低到低于设定值。
本发明的另一方面的液晶显示装置，具备上述第1方面的半导体装置。
这样的话，采用把薄膜场效应晶体管应用到液晶显示装置的象素区的开关器件中去，把导电层应用到存储电容的电极中去的办法，就可以容易地使显示象素区的薄膜场效应晶体管的阈值电压稳定化，同时还可以提高存储电容的耐久性和可靠性。结果，可以提高液晶显示装置的显示特性。
在本发明的另一个方面的具备薄膜场效应晶体管和导电层的半导体装置的制造方法中，在衬底上边形成半导体膜。在半导体膜上边形成第1抗蚀剂膜。采用以第1抗蚀剂膜为掩模，刻蚀半导体膜的办法，形成应当成为薄膜场效应晶体管的沟道区的第1半导体膜和第2半导体膜。除去第1抗蚀剂膜。在形成了第2半导体膜的区域以外的区域内，至少在第1半导体膜上边形成第2抗蚀剂膜。采用以第2抗蚀剂膜为掩模，向第2半导体膜内注入导电性杂质的办法，形成导电层。用紫外线照射法或湿法刻蚀除去第2抗蚀剂膜。在形成导电层的工序之后，在导电层上边形成电介质膜。
这样的话，由于在除去第2抗蚀剂膜的工序中未使用使用氧等离子体等的等离子体灰化法，所以就可以确实地防止在该等离子体灰化法中在抗蚀剂内残存的导电性杂质向应当成为薄膜场效应晶体管的沟道区的第1半导体膜内的注入。结果，由于得以防止第1半导体膜中的导电性杂质超过需要地上升，所以可以防止把第1半导体膜作为沟道区使用的薄膜场效应晶体管的阈值电压发生变动。
此外，由于在形成导电层的工序之后才形成电介质膜，故可以防止该电介质膜受到来自导电性杂质注入工序的损伤。结果，可以提高电介质膜的耐压和可靠性。借助于此，就可以提高用该电介质膜形成的电容等的耐久性和可靠性。
在上述另外一个半导体装置的制造方法中，第2抗蚀剂膜也可以含有下层部分和位于该下层部分上边的上层部分，除去第2抗蚀剂膜的工序，理想的是具备用紫外线照射法除去上层部分的工序，和用湿法刻蚀除去下层部分的工序。
在这种情况下，在可以用紫外线照射法确实地除去含有已借助于导电性杂质的注入而变成为变质层的上层部分的同时，还可以用湿法刻蚀的办法在比较短的时间内除去下层部分。为此，可以防止变质层残存下来这样的问题的发生的同时，还可以缩短半导体装置的制造所需要的时间。
在上述另外一个方面的半导体装置的制造方法中，理想的是在形成第2抗蚀剂膜的工序之前，在第1半导体膜上边形成保护膜，理想的是在除去第2抗蚀剂膜的工序之后再除去保护膜。除去第2抗蚀剂膜的工序，理想的是在残存有保护膜的状态下实施。
在这种情况下，由于存在着保护膜，故可以确实地防止残存于第2抗蚀剂膜中的导电性杂质向第2半导体膜的注入。结果是可以防止第1半导体膜中的导电性杂质浓度上升到超过需要以上。
在本发明的另一个方面的具备薄膜场效应晶体管和导电层的半导体装置的制造方法中，在衬底上边形成半导体膜。在半导体膜上边形成第1抗蚀剂膜。以第1抗蚀剂膜为掩模，采用刻蚀半导体膜的办法，形成应当成为薄膜场效应晶体管的沟道区的第1半导体膜和第2半导体膜。在第1半导体膜上边形成保护膜。在已形成了第2半导体膜的区域以外的区域内，至少在第1半导体膜上边形成第2抗蚀剂膜。采用以第2抗蚀剂膜为掩模，向第2半导体膜内注入导电性杂质的办法形成导电层。在形成导电层的工序之后，残存保护膜除去第2抗蚀剂膜。除去保护膜。在除去了保护膜之后，在导电层上边形成电介质膜。
这样的话，在除去第2抗蚀剂膜的工序中，由于已形成了保护膜，故可以确实地防止残存于第2抗蚀剂膜中的导电性杂质向第1保护膜注入。结果是可以防止第1半导体膜中的导电性杂质的浓度变高到超过需要。借助于此，由于可以确实地防止薄膜场效应晶体管的沟道区内的导电性杂质的浓度超过规定的值，所以可以防止薄膜场效应晶体管的阈值电压发生变动。
此外，由于在除去了保护膜之后，即在导电性杂质的注入结束之后，才在导电层上边形成电介质膜，故电介质膜不会受到起因于导电性杂质的注入的损伤。为此，可以防止起因于电介质膜的损伤而使该电介质膜的耐压和可靠性降低这样的问题的发生。因此，可以提高使用该电介质膜的电容等的器件的耐久性和可靠性。
在本发明的再一个方面的具备薄膜场效应晶体管和导电层的半导体装置的制造方法中，在衬底上边形成半导体膜。在半导体膜上边形成应当成为保护膜的被覆膜。在被覆膜上边形成第1抗蚀剂膜。采用以第1抗蚀剂膜为掩模，刻蚀除去半导体膜和被覆膜的办法，形成应当成为薄膜场效应晶体管的沟道区的第1半导体膜、第2半导体膜和位于第1和第2半导体膜上边的保护膜。在已形成了第2半导体膜的区域以外的区域内，至少在第1半导体膜上边形成第2抗蚀剂膜。采用以第2抗蚀剂膜为掩模，向第2半导体膜内注入导电性杂质的办法形成导电层。在形成导电层的工序之后，残存保护膜除去第2抗蚀剂膜。除去保护膜。在除去了保护膜之后，在导电层上边形成电介质膜。
这样的话，由于在形成了保护膜的状态下除去第2抗蚀剂膜，故可以确实地防止残存于第2抗蚀剂膜中的导电性杂质向第1保护膜注入。因此，可以防止第1半导体膜中的导电性杂质的浓度变高到超过需要。
此外，由于在除去了保护膜之后，即在导电性杂质的注入结束之后，才形成电介质膜，故电介质膜不会受到起因于导电性杂质的注入的损伤。为此，由于可以防止电介质膜的膜质的劣化，故可以提高使用该电介质膜的电容等的器件的耐久性和可靠性。
在上述另一个方面或再一个方面的半导体装置的制造方法中，除去第2抗蚀剂膜的工序，理想的是具有用等离子体灰化法确实地除去包括第2抗蚀剂膜的上部表面在内的上层部分的工序，和用湿法刻蚀除去位于上层部分的下边的第2抗蚀剂膜的下层部分的工序。
在这种情况下，由于可以在用等离子体灰化法确实地除去包括借助于导电性杂质的注入已变质的区域(变质层)在内的上层部分的同时，用湿法刻蚀除去下层部分，故可以防止杂质残存下来这样的问题的发生的同时，还可以用湿法刻蚀来缩短工序时间。
在上述另一个方面或再一个方面的半导体装置的制造方法中，理想的是第2抗蚀剂膜的上层部分是已注入了导电性杂质的变质层。
在这种情况下，可以采用等离子体灰化法确实地除去变质层。因此，可以防止因残存有变质层而在薄膜场效应晶体管的构造中发生缺陷这种不合格的发生。
在上述另一个方面或再一个方面或再另一个方面的半导体装置的制造方法中，理想的是保护膜是氧化膜或氮化膜。
在这种情况下，可以容易地用用来制造现有半导体装置的CVD法或热氧化法或紫外线照射法等形成保护膜。为此，不需要进行为了形成该保护膜而追加新的制造装置之类的投资。因此，可以抑制半导体装置的成本的上升。
在上述另一个方面或再一个方面或再另一个方面的半导体装置的制造方法中，理想的是用化学汽相淀积法或溅射法形成保护膜。
在这种情况下，采用调整化学汽相淀积法等的条件的办法，就可以一直到任意的厚度为止容易地把保护膜形成的厚。
此外，在形成第1半导体膜的工序中，在用化学汽相淀积法的情况下，由于可以连续地形成保护膜，故可以简化工艺。
在上述另一个方面或再一个方面或再另一个方面的半导体装置的制造方法中，也可以用紫外线照射法形成保护膜。
在这种情况下，由于可以用紫外线照射法这样的将但且短时间的工艺处理来形成保护膜，故可以简化制造工序的同时，还可以缩短制造工序所需要的时间。
本发明的再一个方面的液晶显示装置的制造方法，使用在上述另一个方面或再一个方面或再另一个方面的半导体装置的制造方法。
这样一来，在把薄膜场效应晶体管用做液晶显示装置的显示象素区中的电路器件，把导电层用做显示象素区中的存储电容的电极的情况下，在可以使该显示象素区中的薄膜场效应晶体管的阈值电压稳定化的同时，还可以提高电容的耐久性和可靠性。结果是可以提高液晶显示装置的显示特性。
图1的剖面模式图示出了本发明的液晶显示装置的实施例1。
图2～图7分别是用来说明图1所示的液晶显示装置的制造方法的第1～第6工序的剖面模式图。
图8～图10分别是用来说明本发明的液晶显示装置的实施例2的制造方法的第1～第3工序的剖面模式图。
图11和图12分别是用来说明本发明的液晶显示装置的实施例3的制造方法的第1和第2工序的剖面模式图。
图13的剖面模式图示出了现有的液晶显示装置。
图14～图16分别是用来说明图13所示的液晶显示装置的制造方法的第1和第2和第3工序的剖面模式图。
图17的曲线图示出了薄膜场效应晶体管的沟道区中的杂质浓度与阈值电压的变化量之间的关系。
图18是用来说明液晶显示装置的另一个制造方法的剖面模式图。
图19的曲线图示出了向由硅构成的靶材内注入硼离子的情况下的从靶材的注入面算起的深度与硼的浓度之间的关系。
图20是液晶显示装置的一个例子的剖面模式图。
图21和图22分别是用来说明图20所示的液晶显示装置的制造方法的第1和第2工序的剖面模式图。
以下，根据附图说明本发明的实施例。另外，在以下的附图中对于同一或相当的部分赋予同一的参照标号而不重复其说明。
实施例1
下面参看图1说明液晶显示装置。
参看图1，液晶显示装置具备玻璃基板1和上玻璃基板21以及保持在该玻璃基板1与上玻璃基板21之间的液晶20。在玻璃基板1上边形成基底膜2。在玻璃基板1的驱动电路区内，在该基底膜2上边形成p型薄膜场效应晶体管17。P型薄膜场效应晶体管17具备源/漏区6a、6b和沟道区7和起着栅极绝缘膜作用的绝缘膜8和栅极电极9a。
在基底膜2上边，形成用作为同一层的半导体膜形成的源/漏区6a、6b和沟道区7。向源/漏区6a、6b中注入了硼(B)等的p型导电性杂质。在沟道区7上边形成作为栅极绝缘膜起作用的绝缘膜8。在位于沟道区7上边的区域内，在绝缘膜8上边，形成由铬膜构成的栅极电极9a。在栅极电极9a和绝缘膜8的上边，形成由硅氧化膜构成的保护膜11。在位于源/漏区6a、6b上边的区域内采用除去保护膜11和绝缘膜8的一部分的办法，形成接触孔12a、12b。从接触孔12a、12b开始，分别形成电极13a、13b，使得一直延伸到保护膜11上。在电极13a、13b和保护膜11的上边形成绝缘膜14。
在玻璃基板1的显示象素区内，如上所述，在玻璃基板1上边形成基底膜2，在该基底膜2上边形成n型薄膜场效应晶体管18和存储电容19。n型薄膜场效应晶体管18具备源/漏区4a、4b和沟道区5和起着栅极绝缘膜作用的绝缘膜8和栅极电极9b。在基底膜2上边，形成用作为同一层的半导体膜形成的源/漏区6a、6b和沟道区7。向源/漏区4a、4b中注入了磷(P)等的n型导电性杂质。在沟道区5上边形成作为栅极绝缘膜起作用的绝缘膜8。此外，在位于沟道区5上边的区域内，在绝缘膜8上边，形成由铬膜构成的栅极电极9a。在栅极电极9a和绝缘膜8的上边，形成栅极电极9b。在栅极电极9b与绝缘膜8的上边与驱动电路区同样地形成保护膜11。在位于源/漏区4a、4b上边的区域内采用除去保护膜11和绝缘膜8的一部分的办法，形成接触孔12c、12d。形成电极13c、13d使得从接触孔12c、12d的内部开始一直延伸到保护膜11上部表面上边。
此外，在基底膜2上边，形成作为用与构成源/漏区4a、4b和沟道区5的半导体膜同一层构成的导电层的下部电极3。在该下部电极3上边形成作为电介质膜的绝缘膜8。位于该下部电极3上边的绝缘膜部分35，作为电容电介质膜起作用。在该绝缘膜部分35上边形成公用电极10。在公用电极10和绝缘膜8的上边形成保护膜。在位于下部电极3上边的区域内，采用除去保护膜11和绝缘膜8的一部分的办法，形成接触孔12e。形成电极13e，使得从接触孔12e的内部开始延伸到电极13e和保护膜11的上边。在电极13e和保护膜11的上边形成绝缘膜14。
在位于电极13d上边的区域内，在绝缘膜14内形成接触孔15。使得从接触孔15的内部开始一直延伸到绝缘膜14的上部表面那样地形成与电极13a电连接的ITO(掺锡氧化铟)象素电极16。在ITO象素电极16和绝缘膜14的上边形成配向膜36a。
在该玻璃基板1上边配置上玻璃基板21，使得与已形成了p型薄膜场效应晶体管17、n型薄膜场效应晶体管18和存储电容19的面相向。在上玻璃基板21的与玻璃基板1相向的面上形成彩色滤色片23。在与彩色滤色片23的玻璃基板1相向的面上边形成相向电极22。在与相向电极22的玻璃基板1相向的面上边形成配向膜36b。液晶20保持在配向膜36a、36b之间。
在这里，在沟道区7、5内的n型导电性杂质的浓度不论哪一个都已变成为1016原子/cm3以下。采用象这样地使杂质浓度变成为1016原子/cm3以下的办法，由图17的曲线可知，可以确实地防止场效应晶体管的阈值电压从设定值大幅度地偏离开来。在沟道区5、7的导电性杂质浓度超过了1016原子/cm3的情况下，由图17可知，阈值电压的变化量将急剧地增大。另外，对于p型导电性杂质，与上述同样，采用使沟道区5、7中的浓度变成为1016原子/cm3以下的办法，也可以得到同样的效果。
此外，电容的绝缘膜部分35中的n型导电性杂质浓度已变成为1017原子/cm3以下。如在后边要讲的制造方法中所示的那样，这是因为在向下部电极3进行了导电性杂质注入工序之后才形成该绝缘膜部分35，因而可以象这样地把导电性杂质浓度保持得相对地低的缘故。因此，如果是这样的导电性杂质浓度的话，就可以确实地防止因该导电性杂质的存在而使作为电介质膜的绝缘膜部分35的耐压降低或可靠性降低的问题的发生。此外，在向下部电极3实施导电性杂质的注入工序时，在已经形成了该绝缘膜部分35的情况下，在绝缘膜部分35处要达到这样的相对低的杂质浓度是困难的。这一点从图19所示的数据也可以推断出来。因此，为了达到这样的杂质浓度，如在后述的制造方法中也示出的那样，需要在向下部电极3的导电性杂质的注入工序结束之后再形成绝缘膜部分35。而这样一来，就可以防止起因于该导电性杂质的注入工序而使该绝缘膜部分35受到损伤的问题的发生。结果是可以确实地防止绝缘膜部分的耐压或可靠性降低的问题的发生。另外，在向下部电极3注入导电性杂质的注入工序中，在已经形成了绝缘膜部分35的情况下，由图19可知，该绝缘膜部分35的导电性杂质浓度将变成超过1017原子/cm3那样的值。在这种情况下，在绝缘膜部分35中，由于已经发生了起因于该导电性杂质的注入工序的损伤等，故绝缘膜部分35的耐压等将降低。
此外，在p型薄膜场效应晶体管17中，已向源/漏区6a、6b内注入了硼等的p型导电性杂质。因此，当考虑向沟道区7内注入注入到下部电极3内的磷离子等的n型导电性杂质时，结果就变成为p型薄膜场效应晶体管17的阈值电压将上升。但是，若使沟道区7内的该磷离子的浓度如上所述变成为1016原子/cm3以下，则可以确实地防止这种阈值电压的上升。
此外，关于n型薄膜场效应晶体管18，向源/漏区4a、4b内注入作为n型导电性杂质的磷离子。因此，当向沟道区5内再注入注入到下部电极3内的磷离子时，结果就变成为该n型薄膜场效应晶体管18的阈值电压将下降。但是，若使沟道区5内的该磷离子的浓度如上所述变成为1016原子/cm3以下，则可以确实地防止这种阈值电压的降低。
如上所述，倘采用本发明，则在液晶显示装置中，就可以确实地防止驱动电路区和显示象素区中的薄膜场效应晶体管的阈值电压的变动，而且，还可以提高存储电容19的耐久性和可靠性。
参看图2～图7说明液晶显示装置的制造方法。
首先，在玻璃基板1的表面上用例如PECVD形成基底膜2。作为基底膜2使用硅氮化膜和硅氧化膜的2层膜。在该基底膜2上边连续地形成非晶硅膜(未画出来)，采用使用准分子激光使非晶硅膜退火的办法，生成多晶硅膜。接着，在该多晶硅膜上边形成抗蚀剂膜(未画出来)。采用以该抗蚀剂膜为掩模，用干法刻蚀部分地除去多晶硅膜的办法，形成作为第1和第2半导体膜的多晶硅膜24a～24c(参看图2)。然后，除去抗蚀剂膜。这样一来，就将得到图2所述的那种构造。
其次，在作为应当成为下部电极3(参看图1)的第2半导体膜的多晶硅膜24c所处的区域以外的区域内，在作为第1半导体膜的多晶硅膜24a、24b上边形成抗蚀剂膜25(参看图3)。该抗蚀剂膜25的膜厚T1(参看图3)约为1.3微米。接着，如图3所示，在1.60×10-15J(10keV)的条件下，向多晶硅膜24c中注入磷离子29。借助于这样的磷离子的注入，在抗蚀剂膜25内形成起因于该磷离子的注入的变质层26。设变质层26的膜厚为T2。没受到起因于磷离子的注入的损伤的不变质层27位于该变质层26的下边。设不变质层27的膜厚为T3。借助于该磷离子29的注入，如图3所示，形成下部电极3。
其次，如图4所示，采用照射紫外线30的办法除去变质层26。作为紫外线30使用波长172nm的准分子UV。作为这时的工艺条件，规定灯泡照度为10mW/cm2、玻璃基板的温度为130℃、灯泡与玻璃基板1之间的距离为3mm。在这种情况下的抗蚀剂除去速度约为400nm/min。为此，把准分子UV的照射时间定为2到3分钟左右以便能够除去膜厚T1约1.3微米左右的抗蚀剂膜25。经这样地处理，不变质层27也被紫外线照射除去。
另外，也可以不用紫外线照射而代之以使用湿法处理除去抗蚀剂膜25。作为这种情况下的湿法处理的条件，例如作为处理液使用把浓硫酸和过氧化氢的混合液加热到90℃的处理液。
此外，也可以用通常的剥离液除去抗蚀剂膜25。
此外，也可以在主要用紫外线照射除去了变质层26之后，使紫外线照射与湿法处理组合起来除去抗蚀剂膜25，以便用湿法处理除去不变质层27。这样的话，由于与处理速度更快的湿法处理组合使用，故比起完全用紫外线照射法除去变质层26和不变质层27的情况来，可以缩短用来除去抗蚀剂膜25的处理时间。
如上所述，由于在除去抗蚀剂膜25时不进行等离子体灰化处理。故可以防止在象现有技术那样，残存于抗蚀剂膜25中的磷离子向应当成为沟道区5、7(参看图1)的多晶硅膜24a、24b中的再注入。结果是可以防止由于再注入的磷离子的存在而引起的p型薄膜场效应晶体管17、n型薄膜场效应晶体管18的阈值电压变动这种问题的发生。
其次，例如用TEOS PECVD法形成作为薄膜场效应晶体管的栅极绝缘膜以及存储电容19的电介质膜起作用的绝缘膜8(参看图5)。绝缘膜8的膜厚设为70nm左右。其次，在绝缘膜8上边用溅射法等形成铬膜。在铬膜上边形成抗蚀剂膜(未画出来)。采用以该抗蚀剂膜为掩模，借助于刻蚀部分地除去铬膜的办法，如图5所示，形成栅极电极9a、9b和公用电极10。用公用电极10(也叫做公用布线)和绝缘膜8的绝缘膜部分35构成存储电容19。然后，用抗蚀剂膜覆盖上多晶硅膜24b(参看图4)所处的区域以外的区域之后，以栅极电极9b为掩模向多晶硅膜24b内注入磷离子。以此，形成源/漏区4a、4b(参看图5)和沟道区5(参看图5)。然后，除去抗蚀剂膜。接着，如图5所示，在多晶硅膜24a所处的区域以外的区域内形成抗蚀剂膜28。接着，以栅极电极9a为掩模向多晶硅膜24a内注入硼离子。以此，形成源/漏区6a、6b和沟道区7。
在这里，含有存储电容19的绝缘膜部分35的绝缘膜8，在图3所示的磷离子29的注入工序结束之后再形成。为此，该绝缘膜部分35就不会受到起因于图3所示的磷离子29的注入工序的损伤。因此，可以确实地防止该绝缘膜部分35的耐压降低或可靠性降低这种问题的发生。结果是可以提高存储电容9的耐久性和可靠性。
其次，在除去了图5所示的抗蚀剂膜28之后，如图6所示，在栅极电极9a、9b和公用电极10的上边形成保护膜11。作为该保护膜11，可以使用用TEOS PECVD法形成的硅氧化膜。接着，在形成了该保护膜11之后，在400℃的温度条件下，进行激活化退火。
其次，在保护膜11上边形成抗蚀剂膜。采用以该抗蚀剂膜为掩模，用各向异性刻蚀法除去保护膜11和绝缘膜8的一部分的办法，形成接触孔12a～12e(参看图7)。然后除去抗蚀剂膜。用溅射法形成铬膜(未画出来)，使得从接触孔12a～12e的内部一直延伸到保护膜11的上部表面上边。设该铬膜的膜厚约为100nm。接着，用溅射法在铬膜上边形成铝系的合金膜。该铝系的合金膜的膜厚设为400nm。在该铝系合金膜上边，形成抗蚀剂膜。采用以该抗蚀剂膜为掩模，借助于刻蚀部分地除去铝系合金膜和铬膜的办法，形成电极13a～13e(参看图7)。然后除去抗蚀剂膜。接着，采用用氢等离子体对沟道区5、7的氢化进行处理等办法，进行p型薄膜场效应晶体管17和n型薄膜场效应晶体管18特性的提高和稳定化。然后在电极13a～13e和保护膜11的上边形成绝缘膜14(未画出来)。作为该绝缘膜14例如可以使用硅氮化膜。借助于此，得到图7所示的构造。
经这样地处理后，在玻璃基板1的驱动电路区内形成p型薄膜场效应晶体管17，在显示象素区内形成n型薄膜场效应晶体管18和存储电容19。此外，还可以在驱动电路区内，在未进行图示的其它的区域内，形成n型薄膜场效应晶体管。然后，在驱动电路区内，采用使p型薄膜场效应晶体管与n型薄膜场效应晶体管进行组合的办法，构成驱动电路。此外，在显示象素区内，采用使n型薄膜场效应晶体管18与透明电极进行组合的办法，形成显示象素。
就是说，在图7所示的工序之后，在使绝缘膜14的上部表面平坦化之后，在位于电极13d上边的区域内，在绝缘膜14内形成接触孔15(参看图1)。接着，把ITO象素电极16(参看图1)形成为使得从接触孔15的内部一直延伸到绝缘膜14的上部表面上边。然后，在ITO象素电极16上边形成配向膜36a(参看图1)。再如图1所示，准备已形成了相向电极22和配向膜36b的上玻璃基板21，把该上玻璃基板21与玻璃基板1配置固定为使之相向。接着，把液晶注入到该玻璃基板1与上玻璃基板21之间(配向膜36a、36b之间)，借助于进行密封，就可以得到图1所示的那种液晶显示装置。
实施例2
本发明的液晶显示装置的实施例2，具备与图1所示的液晶显示装置同样的构造。参看图8～图10说明液晶显示装置的制造方法。
首先，一直到在玻璃基板1上边形成基底膜2和作为半导体膜的多晶硅膜24a～24c的工序为止，与本发明的实施例1是同样的。接着，在本发明的实施例2中，在多晶硅膜24a～24c上边，形成作为保护膜的绝缘膜32(参看图8)。该绝缘膜32例如可以使用用等离子体CVD法形成的硅氧化膜。此外，作为绝缘膜32也可以使用作为氮化膜的硅氮化膜。该绝缘膜32的膜厚为10nm。然后，在绝缘膜32上边如图8所示形成膜厚T4的抗蚀剂膜25。然后，以该抗蚀剂膜25为掩模，向多晶硅膜24c内注入磷离子29。该磷离子的注入能量为1.60×10-15J(10keV)。借助于该磷离子的注入形成下部电极3。接着，伴随着该磷离子29的注入，含有抗蚀剂膜25的上部表面的部分，将借助于该离子注入而变成为变质的变质层26。设变质层26的膜厚为T5。此外，设不变质层27的膜厚为T6。
在这里，既可以用等离子体CVD法之类的化学汽相淀积法形成绝缘膜32，也可以使用溅射法形成绝缘膜32。如上所述，倘使用化学汽相淀积法或溅射法，则可以以良好的精度把绝缘膜32形成为任意的膜厚。此外，还可以把绝缘膜32形成得充分厚。此外，还可以采用向多晶硅膜24a～24c照射紫外线使多晶硅膜24a～24c的表面氧化的办法形成绝缘膜32。
该绝缘膜32也可以在为形成多晶硅膜24a～24c而淀积的非晶硅膜上边连续地形成。在这种情况下，该绝缘膜32，也可以采用用氮等离子体或氧等离子体使非晶硅膜的表面氮化或氧化的办法形成氮化膜或氧化膜。这样的话，由于与非晶硅膜的形成连续起来形成绝缘膜32，故可以简化制造工序。
此外，如上所述，也可以用CVD法等在非晶硅膜上边形成绝缘膜32。在这种情况下，由于也可以与非晶硅膜的形成连续起来形成绝缘膜32，故也可以得到与上述同样的效果。
其次，如图9所示，用氧等离子体33借助于等离子体处理除去变质层26。这时，为了防止除不尽变质层26，把工艺条件设定为使得会确实地除去膜厚T5的变质层26。这时，由于已形成了作为保护膜的绝缘膜32，故可以确实地防止在进行等离子体灰化时残存于抗蚀剂膜25中的磷离子等向多晶硅膜24a～24c中的再注入。此外，由于该绝缘膜32的膜厚可以设定为大约10nm和8nm以上充分的厚度，故可以确实地防止磷离子等向多晶硅膜24a、24b中的再注入。
在用这样的等离子体灰化处理除去了变质层26之后，用例如有机胺系等的抗蚀剂剥离液除去剩下的不变质层27。
在这里，作为氧等离子体灰化的条件，使用把气氛压力设定为200Pa、把氧气流量设定为0.6升/分(600sccm)、把等离子体的功率设定为1kW的条件。另外，抗蚀剂膜的除去速率随装置等的条件不同而变化。为此，与作为除去对象的抗蚀剂的除去膜厚对应地进行处理时间的微调整。此外，在除去速率大，难于进行微调整的情况下，理想的是，采用减小等离子体的功率、气氛压力和氧气流量之内的至少一者的办法来减小除去速率。这样的话，就可以容易地进行除去速率的微调整。
此外，作为上边所说的抗蚀剂剥离液的处理条件，作为要使用的液体，使用二甲亚砜(dimethyl sulphoxide)30％与单乙醇胺(monoethanol amine)70％的剥离液。该剥离液的温度为80℃。在使用这种条件的剥离液的情况下的处理时间约为180秒左右。此外，由于可以在一台剥离装置的剥离槽中同时处理多个基板，故处理间歇时间为1分以下。
如上所述，由于用氧等离子体33除去变质层26，故可以确实地除去变质层26。为此，采用部分地剩下变质层26的办法，就可以防止在薄膜场效应晶体管的构造中发生缺陷这种问题的发生。
其次，在除去了抗蚀剂膜25之后，用氟系的刻蚀液除去绝缘膜32。经这样地进行处理后，得到图10所示的那种构造。
此后，采用实施与本发明的实施例1的液晶显示装置的制造方法的图6到图7所示的工序同样工序的办法，就可以得到液晶显示装置。
在这里，由于在向下部电极3注入磷离子29之后，才形成位于下部电极3上边的将成为绝缘膜部分35的绝缘膜8，故该绝缘膜部分35(参看图1)不会因磷离子29的注入工序(参看图8)而受到损伤。为此，可以防止绝缘膜部分35的膜质劣化。即，可以得到与本发明的实施例1的效果同样的效果。
此外，也可以在存在着作为保护膜的绝缘膜32的状态下，实施与本发明的实施例1同样的工序。就是说，也可以在已形成了绝缘膜32的状态下，不用图9所示的工序，而代之以用图4所示的紫外线照射或湿法处理来除去抗蚀剂膜25。
实施例3
参看图11和图12说明液晶显示装置的制造方法。
首先，采用进行与本发明的实施例1的图2所示的工序同样的工序的办法，形成多晶硅膜24a～24c(参看图2)。然后，采用向该多晶硅膜24a～24c的表面照射紫外线，使多晶硅膜24a～24c的表面氧化的办法，形成由硅氧化膜构成的绝缘膜34a～34c(参看图11)。另外，作为绝缘膜34a～34c，也可以使用作为氮化膜的硅氮化膜。该绝缘膜34a～34c的膜厚约3nm。接着，如图11所示，在应当形成存储电容19的区域以外的区域内形成抗蚀剂膜25。该抗蚀剂膜25的膜厚T7设为约1.8微米左右。接着，用与本发明的实施例1的磷离子注入条件同样的条件，向多晶硅膜24c内注入磷离子29。经这样地处理后形成下部电极3。借助于该磷离子29的注入，含有抗蚀剂膜25的上部表面的层将变成为具有膜厚T8的变质层26。膜厚T9的不变质层27位于变质层26的下边。
在这里，由于采用紫外线照射法形成绝缘膜34a～34c，故可以用简单且短时间的工艺处理来形成该绝缘膜34a～34c。另外，绝缘膜34a～34c也可以采用具有过氧化氢等的氧化能力的药液对多晶硅膜24a～24c的表面进行氧化处理的办法来形成。此外，也可以在用来形成多晶硅膜24a～24c的非晶硅膜上连续地形成。在如上所述在非晶硅膜上连续地形成的情况下，如上所述，也可以采用用氮等离子体或氧等离子体使非晶硅膜的表面氮化或氧化的办法，形成氧化膜或氮化膜。在这样的情况下，与图11所示的图多少有些不同。即，象这样地在非晶硅膜上边连续地形成的绝缘膜，仅仅在多晶硅膜24a～24c的上部表面上边形成，不会在该多晶硅膜24a～24c的侧壁上边形成。
其次，如图12所示，用使用等离子体33的氧等离子体灰化法除去在图11所示的工序中形成的变质层26。这时，被氧等离子体灰化法除去的抗蚀剂膜25的膜厚被设定为使得会完全除去变质层26。例如，若设除去膜厚约1.5微米，则可以完全地除去变质层26。因此，不变质层27的一部分，在氧等离子体灰化的处理之后也会剩下约0.3微米左右。接着，用例如有机胺系等的抗蚀剂剥离液除去该剩下来的不变质层27。在这里，氧等离子体处理和使用抗蚀剂剥离液的工艺条件，与在本发明的实施例2中的氧等离子体灰化法和使用抗蚀剂剥离液的处理的工艺条件是同样的。因此，用抗蚀剂剥离液就可以毫无问题地除去该不变质层27。然后，用氟系的刻蚀液除去绝缘膜34a～34c。其结果是，得到与图10所示的构造同样的构造。然后，采用实施与图5到图7所示的工序同样工序的办法，就可以得到液晶显示装置。在本实施例3中，也可以得到与本发明的实施例1和实施例2同样的效果。
在这里，在图11所示的工序之前，如果抗蚀剂膜25的膜厚T7相对地厚到2.0微米以上，则如图12所示，即便是用氧等离子体灰化法除去含有抗蚀剂膜25的表面的变质层26，也可以剩下0.5微米以上的不变质层27。这样的话，在不形成绝缘膜34a～34c的情况下，由于存在着具有这样的相对厚的膜厚的抗蚀剂膜的不变质层27，所以可以减轻氧等离子体灰化处理中的杂质向多晶硅膜24a～24c的再注入的程度。借助于此，就可以使沟道区5、7中的导电性杂质的浓度变成为1016原子/cm3以下。这样的话，由于也可以不形成绝缘膜34a～34c，故可以削减工序数。其结果是可以降低液晶显示装置的造价。
另外，在形成用来形成布线的图形化等中使用的抗蚀剂膜的情况下，由于象这样地把抗蚀剂膜形成得厚的情况下，图形的位置精度将会恶化，故不能象这样地把抗蚀剂膜形成得厚。但是，在把形成图3、8、11所示那样的存储电容的区域和除此之外的区域分离开来的情况下，就不要求形成上述布线时的那样严格的尺寸精度。为此，即便是象上述那样地把抗蚀剂膜形成得厚，在半导体装置的特性等方面也不会发生问题。再有，抗蚀剂膜，一般地说用旋转涂敷法进行涂敷。因此，该抗蚀剂膜25的膜厚，通过调整该抗蚀剂涂敷时旋转次数的办法，就可以容易地进行变更。因此，采用把这样的抗蚀剂膜25的膜厚形成得厚的办法，可以得到与本发明的实施例1到3同样的效果。
Claims (15)
1．一种具备薄膜场效应晶体管和导电层的半导体装置，具备：衬底：
含有在上述衬底上边形成的薄膜场效应晶体管的沟道区的半导体膜；
在上述衬底上边形成且与半导体膜用同一层构成的上述导电层；
在上述导电层上边形成的电介质膜，
上述沟道区内的导电性杂质浓度在1016原子/cm3以下，
上述电介质膜中的导电性杂质浓度在1017原子/cm3以下。
2．权利要求1所述的半导体装置，
上述薄膜场效应晶体管具有第1导电类型的源区和漏区，上述导电性杂质是作为与上述第1导电类型相反的导电类型的第2导电类型的导电性杂质。
3．权利要求1所述的半导体装置，上述薄膜场效应晶体管具有第1导电类型的源区和漏区，上述导电性杂质是第1导电类型的导电性杂质。
4．一种液晶显示装置，具备权利要求1所述的半导体装置。
5．一种具备薄膜场效应晶体管和导电层的半导体装置的制造方法，具备下述工序：
在衬底上边形成半导体膜的工序；
在上述半导体膜上边形成第1抗蚀剂膜的工序；
采用以上述第1抗蚀剂膜为掩模，刻蚀上述半导体膜的办法，形成应当成为上述薄膜场效应晶体管的沟道区的第1半导体膜和第2半导体膜的工序；
除去上述第1抗蚀剂膜的工序；
在形成了上述第2半导体膜的区域以外的区域内，至少在上述第1半导体膜上边形成第2抗蚀剂膜的工序；
采用以上述第2抗蚀剂膜为掩模，向上述第2半导体膜内注入导电性杂质的办法，形成上述导电层的工序；
用紫外线照射法或湿法刻蚀法除去上述第2抗蚀剂膜的工序；
在形成了上述导电层的工序之后，在上述导电层上边形成电介质膜的工序。
6．权利要求5所述的半导体装置的制造方法，
上述第2抗蚀剂膜含有下层部分和位于该下层部分上边的上层部分，
上述除去第2抗蚀剂膜的工序，具备：
用紫外线照射法除去上述上层部分的工序；
和用湿法刻蚀法除去上述下层部分的工序。
7．权利要求5所述的半导体装置的制造方法，具备：
在形成上述第2抗蚀剂膜的工序之前，在上述第1半导体膜上边形成保护膜的工序；在除去了上述第2抗蚀剂膜的工序之后除去上述保护膜的工序，
除去上述第2抗蚀剂膜的工序，在残存有上述保护膜的状态下实施。
8．一种液晶显示装置的制造方法，使用权利要求5所述的半导体装置的制造方法。
9．一种具备薄膜场效应晶体管和导电层的半导体装置的制造方法，具备下述工序：
在衬底上边形成半导体膜的工序；
在上述半导体膜上边形成第1抗蚀剂膜的工序；
以上述第1抗蚀剂膜为掩模，采用刻蚀上述半导体膜的办法，形成应当成为上述薄膜场效应晶体管的沟道区的第1半导体膜和第2半导体膜的工序；
在上述第1半导体膜上边形成保护膜的工序；
在已形成了上述第2半导体膜的区域以外的区域内，至少在上述保护膜上边形成第2抗蚀剂膜的工序；
采用以上述第2抗蚀剂膜为掩模，向上述第2半导体膜内注入导电性杂质的办法形成上述导电层的工序；
在形成上述导电层的工序之后，残存上述保护膜并除去上述第2抗蚀剂膜的工序；
除去上述保护膜的工序；
在除去了上述保护膜之后，在上述导电层上边形成电介质膜的工序。
10．权利要求9所述的半导体装置的制造方法，
除去上述第2抗蚀剂膜的工序，具备下述工序：
用等离子体灰化法除去包括上述第2抗蚀剂膜的上部表面在内的上层部分的工序，
用湿法刻蚀除去位于上述上层部分的下边的上述第2抗蚀剂膜的下层部分的工序。
11．权利要求10所述的半导体装置的制造方法，上述第2抗蚀剂膜的上层部分是已注入了上述导电性杂质的变质层。
12．权利要求9所述的半导体装置的制造方法，上述保护膜是氧化膜或氮化膜。
13．权利要求9所述的半导体装置的制造方法，用化学汽相淀积法或溅射法形成上述保护膜。
14．权利要求9所述的半导体装置的制造方法，用紫外线照射法形成上述保护膜。
15．一种液晶显示装置的制造方法，使用权利要求9所述的半导体装置的制造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35289599A JP4132508B2 (ja) | 1999-12-13 | 1999-12-13 | 半導体装置の製造方法 |
| JP352895/1999 | 1999-12-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1299983A true CN1299983A (zh) | 2001-06-20 |
| CN1144088C CN1144088C (zh) | 2004-03-31 |
Family
ID=18427195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001355694A Expired - Fee Related CN1144088C (zh) | 1999-12-13 | 2000-12-13 | 具有导电层的半导体装置和液晶显示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6396077B1 (zh) |
| JP (1) | JP4132508B2 (zh) |
| KR (1) | KR100398838B1 (zh) |
| CN (1) | CN1144088C (zh) |
| TW (1) | TWI241448B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100345170C (zh) * | 2002-01-30 | 2007-10-24 | 联华电子股份有限公司 | 硅基液晶显示背板的结构与制作方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4197404B2 (ja) * | 2001-10-02 | 2008-12-17 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| US6778229B2 (en) * | 2001-10-02 | 2004-08-17 | Fujitsu Display Technologies Corporation | Liquid crystal display device and method of fabricating the same |
| JP4736313B2 (ja) * | 2002-09-10 | 2011-07-27 | 日本電気株式会社 | 薄膜半導体装置 |
| TW575926B (en) * | 2002-11-28 | 2004-02-11 | Au Optronics Corp | Method of forming polysilicon layer and manufacturing method of polysilicon thin film transistor using the same |
| KR101080356B1 (ko) | 2003-10-13 | 2011-11-04 | 삼성전자주식회사 | 박막 트랜지스터, 박막 트랜지스터 표시판 및 표시 장치 |
| JP5230899B2 (ja) * | 2005-07-12 | 2013-07-10 | 日本電気株式会社 | 半導体装置の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074664A (ja) * | 1983-09-30 | 1985-04-26 | Toshiba Corp | 相補型ｍｏｓ半導体装置の製造方法 |
| JPS62178296A (ja) * | 1986-01-31 | 1987-08-05 | セイコーエプソン株式会社 | アクテイブマトリクスパネル |
| JPH11223836A (ja) * | 1988-05-17 | 1999-08-17 | Seiko Epson Corp | 投写型表示装置の製造方法 |
| JPH05251706A (ja) * | 1992-03-06 | 1993-09-28 | Sony Corp | 薄膜トランジスタ |
| JP3439493B2 (ja) * | 1992-12-01 | 2003-08-25 | 沖電気工業株式会社 | 半導体記憶装置の製造方法 |
| JPH0794738A (ja) * | 1993-09-24 | 1995-04-07 | Toshiba Corp | 半導体装置 |
| JPH07104312A (ja) * | 1993-09-30 | 1995-04-21 | Sanyo Electric Co Ltd | 液晶表示装置の製造方法 |
| JPH08222701A (ja) * | 1995-02-17 | 1996-08-30 | Asahi Chem Ind Co Ltd | キャパシタを有する半導体装置およびその製造方法 |
| JP3490216B2 (ja) | 1996-04-24 | 2004-01-26 | シャープ株式会社 | スイッチング素子基板の製造方法 |
| US5917563A (en) * | 1995-10-16 | 1999-06-29 | Sharp Kabushiki Kaisha | Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line |
| JP3840697B2 (ja) * | 1996-07-11 | 2006-11-01 | セイコーエプソン株式会社 | 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法 |
-
1999
- 1999-12-13 JP JP35289599A patent/JP4132508B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-20 TW TW089124583A patent/TWI241448B/zh not_active IP Right Cessation
- 2000-11-20 US US09/715,023 patent/US6396077B1/en not_active Expired - Lifetime
- 2000-12-08 KR KR10-2000-0074552A patent/KR100398838B1/ko not_active IP Right Cessation
- 2000-12-13 CN CNB001355694A patent/CN1144088C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100345170C (zh) * | 2002-01-30 | 2007-10-24 | 联华电子股份有限公司 | 硅基液晶显示背板的结构与制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4132508B2 (ja) | 2008-08-13 |
| JP2001166335A (ja) | 2001-06-22 |
| CN1144088C (zh) | 2004-03-31 |
| US6396077B1 (en) | 2002-05-28 |
| KR20010062260A (ko) | 2001-07-07 |
| TWI241448B (en) | 2005-10-11 |
| KR100398838B1 (ko) | 2003-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1051882C (zh) | 绝缘栅薄膜晶体管 | |
| CN1156015C (zh) | Mis半导体器件及其制造方法 | |
| JP5442224B2 (ja) | Ｓｏｉ基板の製造方法 | |
| KR101651206B1 (ko) | Ｓｏｉ 기판의 제작 방법 | |
| KR101494627B1 (ko) | 반도체 기판 및 반도체 장치의 제작 방법 | |
| CN1691340A (zh) | 电子装置及制造该电子装置的方法 | |
| KR20090045128A (ko) | 반도체 기판 및 그 제작 방법, 및 반도체 장치의 제작 방법 | |
| CN103985637A (zh) | 低温多晶硅薄膜晶体管及其制作方法和显示装置 | |
| CN1471136A (zh) | 半导体器件的制造方法 | |
| CN1700430A (zh) | 半导体装置的制造方法 | |
| CN1677613A (zh) | 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备 | |
| CN101068030A (zh) | 半导体器件和制造半导体器件的方法 | |
| CN1144088C (zh) | 具有导电层的半导体装置和液晶显示装置 | |
| CN1842919A (zh) | 薄膜晶体管及其制造方法 | |
| CN1925168A (zh) | 半导体装置及其制造方法 | |
| US8415673B2 (en) | Thin film transistor and semiconductor layer | |
| JP2010109356A (ja) | Ｓｏｉ基板の作製方法 | |
| CN1892996A (zh) | 薄膜晶体管的制造方法与修补多晶硅膜层之缺陷的方法 | |
| JP4907063B2 (ja) | 半導体装置の作製方法 | |
| CN1285107C (zh) | 低温多晶硅薄膜晶体管的制造方法 | |
| CN1259693C (zh) | 低温多晶硅薄膜的制造方法及低温多晶硅薄膜晶体管 | |
| KR100570974B1 (ko) | 박막 트랜지스터 | |
| CN1241816A (zh) | Mis半导体器件及其制造方法 | |
| CN1395315A (zh) | 半导体装置及其制造方法 | |
| CN1841704A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP03 | Change of name, title or address |
Address after: Tokyo, Japan Co-patentee after: Seiko Epson Corp. Patentee after: Missubishi Electric Co., Ltd. Address before: Tokyo, Japan Co-patentee before: Seiko Epson Corp. Patentee before: Missubishi Electric Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Free format text: FORMER OWNER: SEIKO EPSON CORP. Owner name: SEIKO EPSON CORP. Free format text: FORMER OWNER: MISSUBISHI ELECTRIC CORP. Effective date: 20110119 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20110119 Address after: Tokyo, Japan, Japan Patentee after: Seiko Epson Corp. Address before: Tokyo, Japan Co-patentee before: Seiko Epson Corp. Patentee before: Missubishi Electric Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040331 Termination date: 20171213 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |