JP2008527731A - オプトエレクトロニクス用基板の作製方法 - Google Patents

オプトエレクトロニクス用基板の作製方法 Download PDF

Info

Publication number
JP2008527731A
JP2008527731A JP2007550755A JP2007550755A JP2008527731A JP 2008527731 A JP2008527731 A JP 2008527731A JP 2007550755 A JP2007550755 A JP 2007550755A JP 2007550755 A JP2007550755 A JP 2007550755A JP 2008527731 A JP2008527731 A JP 2008527731A
Authority
JP
Japan
Prior art keywords
substrate
layer
auxiliary
carrier
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007550755A
Other languages
English (en)
Other versions
JP2008527731A5 (ja
JP5312797B2 (ja
Inventor
レテルトル ファブリス
フォーレ ブルース
Original Assignee
エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ filed Critical エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ
Publication of JP2008527731A publication Critical patent/JP2008527731A/ja
Publication of JP2008527731A5 publication Critical patent/JP2008527731A5/ja
Application granted granted Critical
Publication of JP5312797B2 publication Critical patent/JP5312797B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は、最終キャリア上に少なくとも1層の活性窒化物層と、その間に金属中間層とを有するオプトエレクトロニクス用基板の作製方法であって、1層の半導体窒化物層を、補助キャリア上に配置した補助基板を提供するステップと、補助基板を窒化物層の側で金属化するステップと、金属化されたキャリア基板を最終キャリアと接合するステップと、接合ステップ後に補助キャリアを除去するステップとを含む方法に関する。1層または複数層の活性窒化物層の結晶品質を向上させることができる、こうしたタイプの方法を提供することが本発明の目的である。この目的は、補助基板を提供するステップが、半導体窒化物基板の厚板から一部分を切り離すステップと、前記一部分を補助キャリア上に移転して、補助キャリア上に半導体窒化物層を形成するステップとを含む、上述のタイプの方法によって解決される。

Description

本発明は、最終キャリア上に少なくとも1層の活性窒化物層と、それらの間に金属中間層とを有する、オプトエレクトロニクス用基板を作製する方法であって、1層の半導体窒化物層を補助キャリア上に配置した補助基板を提供するステップと、該補助基板を窒化物層の側で金属化するステップと、金属化されたキャリア基板を最終キャリアと接合するステップと、接合ステップ後に該補助キャリアを除去するステップとを含む方法に関する。
光学上の応用分野では、近年、発光ダイオード(LED)およびレーザダイオードを含むGaNベースの発光デバイスが、大きな注目を集めた。というのも、これらのデバイスは、高密度記憶、高速データ処理、固体照明、フラットパネルカラーディスプレイ、量子コンピューティングなど、多くの実用的な用途があり得るUV領域および青色領域の短波長発光を生じさせることができるためである。しかし、GaNをベースとする層が実現されたのは、GaAsをベースとする層に比べて比較的最近のことである。したがって、GaNをベースとする層の技術は依然として開発段階にあり、これらの用途の実現までには多くの技術的な問題が対処・解決されずに残っている。
最新技術について考えると、青色LEDの大量生産用に、サファイア上のGaNテンプレートを作製することが知られている。従来手法の第1のステップでは、サファイア基板上にGaN核形成層を成長させる。第2のステップでは、該核形成層上に2から4ミクロン厚さのGaNバッファ層を成長させる。この成長ステップは、非常に時間のかかるものであり、一般に2から4時間かかる。最後のステップでは、該GaNバッファ層上に、クラッド層、複数の量子バルブ(quantum valve)、およびp型層を含み、その全体の厚さが約1μmのInGaN/AlGaN/GaN−LED構造を成長させる。
この周知の技術で、デバイスの高歩留まりを実現することができるにも関わらず、得られる構造にはいくつかの欠点がある。サファイア基板は高価でなく、高コストのGaN基板よりも一般的な選択肢であるが、非導電性であり、したがって各チップの面上に2本のワイヤ・ボンドを必要とする。この2つの接点間を電流が横方向に移動するため、実装効率が大きく低減される。サファイアは透明であり、したがってより多くの光がチップから逃れるのを可能にするが、残念なことに、熱を閉じ込める熱絶縁体として働き、高動作電流効率を劇的に低減させ、最終的に利用可能な用途が限定される。
さらに、サファイアとGaNの間の格子不整合および温度膨張係数差のため、サファイア基板上に成長させたGaNデバイス構造は、デバイス性能に影響を及ぼす傾向がある多くの欠陥を有することが知られている。サファイア材料の絶縁特性や非へき開性など、他の要因が、従来技術でのGaN発光デバイスの製造を困難にしている。
サファイア基板の代わりに、SiC基板を使用して、その上にGaN層を成長させることができる。しかし、SiCは導電性であるが、放出されている光のうちかなりの部分を閉じ込める。というのも、大量の吸収がUV範囲でのみ起こるためである。
したがって、垂直GaN−LEDを作製する別の周知の手法では、サファイア基板およびSiC基板の上述の利点および欠点を考慮して、サファイア基板が初期のGaN成長基板として使用され、続いてGaNの面上に、熱的および電気的に伝導性の金属層が接合される。次いで、適切なリフト・オフ技法を使用して、サファイア基板をGaNから剥がしとって(lifted off)、残ったGaN及び反射ベース(reflective base)を、垂直デバイスの作製にそのまま用いることができる。
垂直デバイスが、低熱抵抗性および高電気伝導性を呈する反射金属層に接合されている結果、従来のダイ・マウント技法との適性を保つのに十分なほど堅牢なままでありながら、より薄いLED実装に適した効率的なデバイスがもたらされる。輝度が高いため、この手法は、ダイが薄い方が貴重なスペースが節約される携帯電話などのバックライト用途、ならびに固体白色照明などの高電力/超高輝度(super bright)用途に特に有利である。
とは言え、この手法でさえ、サファイア基板とその上に成長させたGaN層の材料特性の違いから生ずる欠点を回避することができない。具体的には、そうした基板の1層または複数層の活性窒化物層の転位密度(通常108/cm2程度)により、そうした基板で製作された光デバイスの効率が強く制限される。
したがって、本発明の目的は、1層または複数層の活性窒化物層の結晶品質を向上させることができる上述のタイプの方法を提供することである。
この目的は、補助基板を準備するステップが、分厚い半導体窒化物基板から一部分を切り離すステップと、前記一部分を補助キャリア上に移して、補助キャリア上に半導体窒化物層を形成するステップとを含む、上述のタイプの方法によって解決される。
本発明の方法で、結晶欠陥密度が低い1層または複数層の活性層を有するオプトエレクトロニクス用基板を作製することができる。具体的には、1層または複数層の活性層を、厚みを小さくして作製することができるが、その転位密度を108/cm2未満に至らせることができる。これには、こうした基板を使用して作製されたオプトエレクトロニクスデバイスが、小さな寸法および重量で高効率および高寿命を実現することができるという効果がある。
さらに、中間金属層が、1層または複数層の活性窒化物層とキャリア基板との間に良好な電気伝導を確保することができ、1層または複数層の活性層とキャリア基板との間で熱抜き(thermal drain)としての目的も追加的に果たすことができる。このようにして、最終基板を適切に電気的に接触させることができ、動作中の熱応力を低い値に維持することができる。
本発明の有益な一実施形態によれば、半導体窒化物基板が、GaN基板またはAlN基板である。GaNおよびAlNは、これらの材料の成長およびその特性が比較的良く知られており、したがって、これらの材料に高い結晶品質を備えることができるという利点を有する。
本発明の有利な一例では、半導体窒化物基板の厚板(massive semi−conducting nitride substrate)が、106/cm2未満の転位密度で作製される。半導体窒化物基板(そこから半導体窒化物層が切り離される)の転位密度が非常に低いので、補助キャリア上に形成される窒化物層も、非常に低い転位密度を有し、その結果、移転後の半導体窒化物層上に後に成長させた1層または複数層の転位密度も低くなる。この方法で、得られる基板の活性部が、最終キャリアの特性から独立して、非常に良好な結晶性を有する。
本発明の有利な一例では、切り離し/移転ステップが、半導体窒化物基板上に誘電体層を堆積させるステップと、誘電体層を介して窒化物基板のある深さに化学種(species)を注入して、所定の分割領域をその中に形成するステップと、注入された側で窒化物基板を補助キャリアと接合するステップと、窒化物基板に熱的および/または機械的な処理を施して、前記基板を所定の分割領域に沿って分割するステップとを含む。これらのステップは、周知のSmart Cut(商標)技術から採られたものであり、定義された厚さが補助キャリア上にある高品質の窒化物層を円滑で非常に正確に移す。
本発明の有利な一実施形態では、補助キャリアが、シリコン、GaAsおよびZnOを含む材料の群から選択された基板である。これらの基板は、補助キャリアが比較的高い機械的応力下にある切り離し/移転ステップ中に、明白に有利な高い機械的強度をもたらすことができる。さらに、GaAsおよびZnOの熱膨張係数が、GaNまたはAlNなどの典型的な半導体窒化物層の熱膨張係数よりもわずかに高く、それにより、最終基板の活性層の圧縮はほんのわずかであり、そのため、活性層内の亀裂作用(cracking effect)の発生が防止される。
本発明の別の有益な変形形態によれば、補助基板が、切離し/移転ステップ後にアニール(anneal)される。このアニールステップは、移転後の窒化物層と補助キャリアの間の境界面での接続を強化する。
本発明の別の一例では、アニールステップ前に、保護層が移転後の窒化物層上にもたらされ、その後除去される。このようにして、移転後の窒化物層を、普通なら窒化物層との1つまたは複数の化学反応、あるいは窒化物層の結晶性または純度の意図しないその他の変化を招く恐れのある、アニール環境内での化学的な影響から保護することができる。
本発明の別の好ましい実施形態では、移転後の窒化物層の表面が、切り離し/移転ステップ後、またはアニールステップ後に、平滑化される。移転後の窒化物層表面の粗さをある程度除去することは、移転後の窒化物層表面を後続の層の基礎として利用するのに有利であり、後続の層を、平滑な内層面(subsurface)上により適切に堆積させることができる。この平滑化ステップは、アニールステップの前または後に実施することができる。
補助基板の移転後の窒化物層上に、NドープGaN、InGaN、AlGaN、非ドープGaN、およびPドープGaNを含む群の材料からなる少なくとも1層のエピタキシャル窒化物層を堆積させることが、さらに有利である。追加の1層または複数層のエピタキシャル層は、オプトエレクトロニクス構造体の1層または複数層の活性層を形成するのに適切である。
本発明の別の有利な一実施形態では、少なくとも1層のエピタキシャル窒化物層上に金属中間層が堆積される。このようにして、金属中間層が、少なくとも1層のエピタキシャル窒化物層用の抵抗接点(Ohmic contact)を形成することができる。中間層を形成するために選択された金属種によっては、窒化物材料と使用される金属の間に合金を形成するために、アニールステップを施すことが有用となり得る。こうして、ショットキー接点(Schottky contact)の動作から抵抗接点の動作にシフトすることが可能になる。
本発明の別の例では、該方法がさらに、最終キャリアを提供するステップと、前記最終キャリアを補助基板の金属化された側に接合するステップとを含む。最終キャリアは、移転後の窒化物層および堆積後の少なくとも1層のエピタキシャル層に、補助キャリアとは反対の側から機械的に良好に補助する。
本発明の有益な一変形形態では、最終キャリアの材料が、シリコン、シリコンカーバイド、および銅を含む群から選択される。これらの材料は、作製された基板の後のオプトエレクトロニクスへの利用に特に関連する、良好な電気的および熱的な伝導性をもたらし、その場合、電気伝導性を使用して、最終キャリア上に抵抗接点を形成することができ、熱伝導性が、最終キャリアを備えたオプトエレクトロニクスデバイスに良好な熱の排出をもたらす働きをする。
本発明の別の有利な一実施形態では、最終キャリアを補助基板と接合するステップの前に、最終キャリア上に少なくとも1層の反射層が堆積される。該反射層は、1層または複数の活性層と最終キャリアとの間でミラーとして働き、したがって1層または複数層の活性層から放出された光が、最終キャリアによっては吸収されない。
本発明の別の好都合な実施形態によれば、接合ステップ後に、補助キャリアが機械的および/または化学的に除去され、この場合、窒化物層が、除去ステップ用の停止層として使用される。このステップでは、最終基板の1層または複数層の活性層に穴をくり抜くことができる。
本発明の別の有利な例では、補助キャリアの除去ステップ後に、移転後の窒化物層が基板から除去される。移転後の窒化物層など、1層または複数層の不要な層を除去すると、構造全体の効率が改善する。というのも、1層または複数層の無益な層が、1層または複数層の活性層から放出された光子の望ましくない吸収を生ずるためである。
本発明のさらに有利な目的は、以下の詳細な説明を添付の図面を参照して理解すれば、より明らかになるであろう。
図中に示す寸法は、原寸に忠実に比例しないことに留意されたい。
本発明を、以下の詳細な記載および添付の図面中で例示する実施形態に即して説明するが、以下の詳細な記載および添付の図面は、本発明を、開示した特定の例示的な実施形態に限定するものではなく、添付の特許請求の範囲によってその範囲が定義される本発明のさまざまな態様を単に示すにすぎない例示的な実施形態を説明するものであることを理解されたい。
本発明によれば、オプトエレクトロニクス用途の基板を作製する効率的な方法が提供され、それを例えば、LED構造またはレーザダイオードなどのオプトエレクトロニクスデバイスを作製するのに使用することができる。
図1から16は、本発明の一実施形態の例示的なプロセスの流れを示す。
図1を参照すると、半導体窒化物基板の厚板を提供するステップが示してある。図示の実施形態では、半導体窒化物基板の厚板が、窒素面18を上面上に、ガリウム面19をその底面上に有するGaN基板8である。GaN基板の厚板は、転位密度が106/cm2未満の六方晶構造を有する。基板8の平面性は、20μmの範囲である。窒化物基板8は、約150から750μmの厚さを有する。窒化物基板8の窒素面18は研磨され、約1×1μm2の視野全体にわたって原子間力顕微鏡(AFM)で測定される表面粗さが0.3nm RMS未満である。
上述の技術を、立方晶構造を備えたGaNからなる半導体窒化物基板で実現することも、六方晶GaN基板8の代わりに、立方晶または六方晶単結晶AlN基板で実現することもできる。これらの場合全てにおいて、基板8の転位密度は、105から106/cm2の間に、またはさらに低くあるべきである。
図2は、半導体窒化物基板8の厚板上に誘電体層9を堆積させるステップを概略的に示す。この堆積ステップは、窒化物基板8の窒素面18上に実施される。誘電体層9は、二酸化シリコン、窒化シリコン、それらの材料の組合せ、またはGaN基板8の窒素面18に対して良好な接着性を有する他の誘電体材料を含む群から選択された材料とすることができる。1層または複数層の誘電体層9は、化学気相成長によって堆積されるのが好ましい。絶対に必要というわけではないが、図2に示す構造を熱的にアニールして、1層または複数層の誘電体層9を緻密化することができる。
図3に示すように、注入ステップ中に、図2に示す構造に化学種10が注入される。化学種10は、水素でも、ヘリウムでも、他の元素を単独でも組み合わせたものでもよい。図示の実施形態では、化学種10が、20〜200keVのエネルギーにおいて、1015〜1018at/cm2の量で注入される。化学種10は、窒化物基板8のある深さd内に注入されて、そこで所定の分割領域11を、注入深さdのところおよびその周辺に形成する。
図4によれば、図3の注入後の構造が、その注入された側で補助キャリア6と接合される。補助キャリア6は、好ましくは、シリコン基板、GaAs基板、またはZnO基板であるが、比較的高い機械的安定性を有する別の材料でもよい。というのも、窒化物基板8が分割される後続のSmart Cut(商標)プロセス中に、その材料に高度に応力が加えられるためである。補助基板6としてGaAsまたはZnOである場合、補助キャリア6の熱膨張係数が、GaNの熱膨張係数よりもわずかに高いように選択または適合され、その結果、わずかに圧縮したGaN層を有する構造体が得られて、その層内で亀裂が出現するのが防止される。
図5に示すように、図4の構造体が、熱的および/または機械的な処理で2つの部分に分割される。その処理により加えられる応力が、図4の構造を、所定の分割領域11に沿って分割させる。この分割ステップにより、元の半導体窒化物基板8の残りの部分と、補助キャリア6、誘電体層9、および元の半導体窒化物基板8の一部分である半導体窒化物層2からなる補助基板5との、2つの構造体がもたらされる。分割ステップ後、分割されたこれらの構造体の分割面14および22の粗さが増す。
図6を参照すると、補助基板5が、窒化物層2の分割面14上に施される研磨ステップ中に平坦化される。この研磨ステップの後、GaN層2の表面粗さは、AFMで測定するとわずか数オングストロームの原子レベルとなる。
図7に示す次のステップで、GaN層2の表面14上に保護層13が堆積される。保護層13は、好ましくは誘電体層である。
図8に示すように、図7の構造体が、アニール装置20内で熱的にアニールされる。該構造体は、GaN層2の結晶品質の維持を可能にするガス雰囲気中で、500〜1100℃の温度域において熱的に処理される。図8に示すアニールステップは、図6に示す研磨ステップの前に施すこともでき、アニールステップの前に保護層13を堆積させずに補助基板5上に直接施すこともできる。熱アニールステップは、補助キャリア6と誘電体層9の間の境界面での接合力を強化する。
図9に示すように、図8に示すアニールステップの前に堆積させることができる保護層13が、除去ステップ中に除去される。本発明の有利な一例では、保護層13を、化学処理(例えばHFを用いた処理)で除去することができる。除去ステップの結果、GaN層2の上面上に平滑で清浄なガリウム面14を有する補助基板5がもたらされる。GaN層2は、図1に示す半導体窒化物基板8の厚板の結晶品質に等しい結晶品質を有する単結晶である。GaN層2の表面には、ほぼ粒子がない。GaN層2の厚さは、本発明の有利な一例では、約200nmである。
図10を参照すると、次のステップ中に、GaN層2のガリウム面14上にエピタキシャル層15が堆積される。エピタキシャル層15を、MOCVD、MBEまたはHVPEのような、周知のエピタキシー法で堆積させることができる。エピタキシャル堆積ステップ中に加えられる温度は、700〜1100℃の範囲である。
例えば、図10に示すステップ中に堆積される1層または複数層のエピタキシャル層は、Siでドープしたn型GaNで約0.2μmの厚さを有するもの、InGaN、AlGaN、および/またはMgでドープしたp型GaNとすることができる。1層または複数層のエピタキシャル層15の合計の厚さは、本発明の有利な一例では、約0.5μmである。1層または複数層のエピタキシャル層の組成は、得られる基板で作製されるオプトエレクトロニクス構造体の効率および波長によって変わる。1層または複数層のエピタキシャル層15の転位密度は、元のGaN基板8の転位密度にほぼ等しく、それは106/cm2未満であることを意味する。得られる構造体の1層または複数層の活性層内で電流の伝播を促進するために、厚さの増した1層または複数層のエピタキシャル層を有することが一般に有利である。
図11に示す次のステップ中に、1層または複数層のエピタキシャル層15上に金属層4が堆積される。金属層4は後に、得られる構造体を電気的に接触させるための抵抗接点として働く。金属層4は、Ni/Au、Pt、ロジウム、または他の導電性材料とすることができる。
図12を参照すると、反射層17がその上に堆積された最終キャリア7が提供される。最終キャリア7は、電気的に伝導性であり、低い電気固有抵抗および良好な熱伝導率を有する支持基板として働く。最終キャリア7は、シリコン、SiC、銅、あるいは他の導電性または半導体材料からなることができる。反射層17は、良好な反射率を有する材料、例えば金、アルミニウム、または銀からなることができる。反射層17は後に、最終キャリア7と1層または複数層のエピタキシャル層15との間に配置されたミラー層として働く。前記ミラーは、得られる構造体の1つまたは複数の放出波長に応じて選択される。
図13に示すように、図11の構造体と12の構造体とが、接合ステップ中に金属層4および反射層17上で接続される。接合ステップでは、機械的応力およびある一定の温度を使用することによって、図11の構造体と12の構造体との間に分子付着をもたらして、それらの間に接触させる。
図14に示すように、次のステップでは、補助キャリア6および誘電体層9が、除去ステップ中に接合後の構造体から除去される。除去ステップは、機械的ラッピングおよび/または研磨、ならびに窒化ガリウム層2をエッチング停止層として使用する化学的侵食を含むことができる。最終キャリア7がシリコンである場合、除去を、機械的処理に続いてTMAHまたはHF/HNO3溶液に基づく化学処理を使用して実現することができる。前記化学的侵食は、前記溶液の浴槽内に構造体を浸漬させることによって実現することができ、該浸漬は、該構造体を回転可能に保持することができ補助キャリアを化学溶液中にさらすことができる装置を使用する。補助キャリアの除去を、化学処理のみを使用して実現することもできる。
図15に示す次のステップでは、図14に示す構造体から窒化ガリウム層2が除去される。非ドープのGaN層2などの無益な層は、光子の不適当な吸収を招くにすぎないので、そうした層を除去すると、得られる構造体の効率を高めることができる。GaNは、例えばUV放射を吸収する。
図16を参照すると、1層または複数層のエピタキシャル層15上に電気接点21が設けられる。
得られる構造体は、最終キャリア7、反射層17、金属層4、1層または複数層のエピタキシャル層15、および電気接点21からなる。金属層4と反射層17とが一緒になって、キャリア基板7と1層または複数層のエピタキシャル層15との間で、金属接合部または金属中間層を形成する。金属中間層は、反射層17を含んでも、含まなくてもよい。
図示されない以下の諸ステップでは、図16に示す構造体が、チップ作製用のリトグラフ・ステップおよびエッチング・ステップ、構造体を保護するために誘電体層を堆積させるステップ、ならびに構造体の両側に接点を実現するために金属層を堆積させるステップを使用してさらに処理される。最後のステップとして、作製後の構造体がチップに分割されて、それらは最後に実装される。
本発明の方法で、非常に良好な結晶品質の活性層を備え、無益な層が除去された基板を、オプトエレクトロニクス用に実現することができる。良好な結晶品質は、構造体、特にレーザダイオードのLED構造体の、高い効率および長い寿命にとって非常に重要である。さらに、本発明の方法においてGaNの無益な層を除去することで、1層または複数層の活性層内で光子の吸収が最小限に抑えられ、高効率の光放射をもたらすことが可能になる。
本発明の技術は、前記基板の一部分を最終基板に直接移転する際に、窒化物基板の厚板の非常に良好な結晶性を利用するものである。このようにして、1層または複数層の最終の活性エピタキシャル層を、高品質の移転された部分上に、同じ良好な結晶性で直接成長させて、高品質の最終構造体をもたらすことができる。
本発明の一実施形態による、半導体窒化物基板の厚板を提供するステップを示す概略図である。 図1の基板上に誘電体層を堆積させるステップを示す概略図である。 図2の構造体内に注入するステップを示す概略図である。 図3の構造体を、補助キャリアと接合するステップを示す概略図である。 図4の構造体を分割するステップを示す概略図である。 図5の分割後の構造体を研磨するステップを示す概略図である。 図6の構造体上に保護層を堆積させるステップを示す概略図である。 図7の構造体にアニールするステップを示す概略図である。 図8のアニールステップ後に、図7の構造体の保護層を除去するステップを示す概略図である。 図9の構造体上にエピタキシァル層を成長させるステップを示す概略図である。 図10の構造体上に金属層を堆積させるステップを示す概略図である。 反射層を備えた最終キャリアを示す概略図である。 図11の構造体と図12の構造体との間を接合するステップを示す概略図である。 補助キャリアおよび誘電体層の除去ステップ後の、図13の構造を示す概略図である。 半導体窒化物層を除去した後の、図14の構造を示す概略図である。 図15の構造体上に電気接点を準備する様子を示す概略図である。

Claims (15)

  1. 最終キャリア(7)上に少なくとも1層の活性窒化物層(2、15)と、その間に金属中間層(4)とを有する、オプトエレクトロニクス用基板(1)の作製方法であって、
    1層の半導体窒化物層(2)を補助キャリア(6)上に配置した補助基板(5)を提供するステップと、
    前記補助基板(5)を、前記窒化物層(2)の側で金属化するステップと、
    前記金属化された補助基板(5)を、前記最終キャリア(7)と接合するステップと、
    前記接合ステップの後に、前記補助キャリア(6)を除去するステップと
    を含み、
    前記補助基板(5)を提供する前記ステップが、
    前記補助キャリア(6)を、窒素面(18)を有する半導体窒化物基板(8)の厚板と、前記窒化物基板(8)の前記窒素面(18)の側で接合するステップと、
    前記半導体基板(8)の厚板から一部分を切り離して、前記補助キャリア(6)上にある前記半導体窒化物層(2)を形成するステップと
    を含むことを特徴とする方法。
  2. 前記半導体窒化物基板(8)が、GaN基板またはAlN基板であることを特徴とする請求項1に記載の方法。
  3. 前記半導体窒化物基板の厚板(8)が、106/cm2未満の転位密度を有して作製されることを特徴とする請求項1または2のいずれか一項に記載の方法。
  4. 前記請求項のいずれか一項に記載の方法であって、
    前記切り離し/移転ステップが、
    前記半導体窒化物基板(8)上に誘電体層(9)を堆積させるステップと、
    前記誘電体層(9)を介して前記窒化物基板(8)のある深さ(d)に化学種(10)を注入して、所定の分割領域(11)をその中に形成するステップと、
    前記窒化物基板(8)を、注入された側(12)で前記補助キャリア(6)と接合するステップと、
    前記窒化物基板(8)に熱的および/または機械的な処理を施して、前記基板(8)を、前記所定の分割領域(11)に沿って分割するステップと
    を含むことを特徴とする方法。
  5. 前記補助キャリア(6)は、シリコン、GaAs、およびZnOを含む材料の群から選択された基板であることを特徴とする前記請求項のいずれか一項に記載の方法。
  6. 前記補助基板(5)は、前記切り離し/移転ステップの後にアニールされることを特徴とする前記請求項のいずれか一項に記載の方法。
  7. 保護層(13)が、前記アニールステップの前に前記移転窒化物層(2)上に堆積され、前記アニールステップの後に除去されることを特徴とする請求項6に記載の方法。
  8. 前記移転窒化物層(2)の表面(14)が、前記切り離し/移転ステップの後または前記アニールステップの後に平滑化されることを特徴とする前記請求項のいずれか一項に記載の方法。
  9. n型GaN、InGaN、AlGaN、非ドープGaN、およびp型GaNを含む群の材料からなる少なくとも1層のエピタキシャル窒化物層(15)が、前記補助基板(5)の前記移転窒化物層(2)上に堆積されることを特徴とする前記請求項のいずれか一項に記載の方法。
  10. 前記金属中間層(4)は、前記少なくとも1層のエピタキシャル窒化物層(15)上に堆積されることを特徴とする請求項9に記載の方法。
  11. 前記最終キャリア(7)を提供するステップと、前記最終キャリア(7)を、前記補助基板(5)の金属化された側(16)に接合するステップとをさらに含むことを特徴とする請求項10に記載の方法。
  12. 前記最終キャリア(7)の材料が、シリコン、シリコンカーバイド、および銅を含む群から選択されることを特徴とする請求項11に記載の方法。
  13. 少なくとも1層の反射層(17)が、前記最終キャリア(7)を前記補助基板(5)と接合する前記ステップの前に、前記最終キャリア(7)上に堆積されることを特徴とする請求項11または12のいずれか一項に記載の方法。
  14. 前記補助キャリア(6)は、前記接合ステップの後に、機械的および/または化学的に除去され、前記窒化物層(2)は、前記除去ステップ用の停止層として使用されることを特徴とする請求項11から13のいずれかに記載の方法。
  15. 前記移転窒化物層(2)は、前記補助キャリア(6)を除去する前記ステップの後に、前記基板(1)から除去されることを特徴とする請求項14に記載の方法。
JP2007550755A 2005-01-13 2006-01-12 オプトエレクトロニクス用基板の作製方法 Active JP5312797B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP05290082.6 2005-01-13
EP05290082A EP1681712A1 (en) 2005-01-13 2005-01-13 Method of producing substrates for optoelectronic applications
PCT/EP2006/000230 WO2006074933A1 (en) 2005-01-13 2006-01-12 Method of producing a substrate for an optoelectronic application

Publications (3)

Publication Number Publication Date
JP2008527731A true JP2008527731A (ja) 2008-07-24
JP2008527731A5 JP2008527731A5 (ja) 2012-01-19
JP5312797B2 JP5312797B2 (ja) 2013-10-09

Family

ID=34941890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007550755A Active JP5312797B2 (ja) 2005-01-13 2006-01-12 オプトエレクトロニクス用基板の作製方法

Country Status (6)

Country Link
US (3) US7537949B2 (ja)
EP (1) EP1681712A1 (ja)
JP (1) JP5312797B2 (ja)
KR (1) KR100905977B1 (ja)
CN (1) CN100580880C (ja)
WO (1) WO2006074933A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093233A (ja) * 2008-10-07 2010-04-22 Soi Tec Silicon On Insulator Technologies 補剛材の適用によるひずみ材料層の緩和
US9312339B2 (en) 2010-12-23 2016-04-12 Soitec Strain relaxation using metal materials and related structures
WO2016075927A1 (ja) * 2014-11-11 2016-05-19 出光興産株式会社 新規な積層体
US9368344B2 (en) 2008-10-30 2016-06-14 Soitec Semiconductor structures, devices and engineered substrates including layers of semiconductor material having reduced lattice strain

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
WO2006116030A2 (en) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
TWI267946B (en) * 2005-08-22 2006-12-01 Univ Nat Chiao Tung Interconnection of group III-V semiconductor device and fabrication method for making the same
CN100474642C (zh) * 2005-10-27 2009-04-01 晶能光电(江西)有限公司 含有金属铬基板的铟镓铝氮半导体发光元件及其制造方法
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
FR2914494A1 (fr) * 2007-03-28 2008-10-03 Soitec Silicon On Insulator Procede de report d'une couche mince de materiau
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20080303033A1 (en) * 2007-06-05 2008-12-11 Cree, Inc. Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
EP2171748A1 (en) * 2007-07-26 2010-04-07 S.O.I.Tec Silicon on Insulator Technologies Epitaxial methods and templates grown by the methods
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US7732306B2 (en) * 2007-07-26 2010-06-08 S.O.I.Tec Silicon On Insulator Technologies Methods for producing improved epitaxial materials
EP2105972A3 (en) * 2008-03-28 2015-06-10 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and method for manufacturing the same
US7781780B2 (en) * 2008-03-31 2010-08-24 Bridgelux, Inc. Light emitting diodes with smooth surface for reflective electrode
US20100295088A1 (en) * 2008-10-02 2010-11-25 Soraa, Inc. Textured-surface light emitting diode and method of manufacture
US8247886B1 (en) 2009-03-09 2012-08-21 Soraa, Inc. Polarization direction of optical devices using selected spatial configurations
US8791499B1 (en) 2009-05-27 2014-07-29 Soraa, Inc. GaN containing optical devices and method with ESD stability
US8409366B2 (en) * 2009-06-23 2013-04-02 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
US9000466B1 (en) 2010-08-23 2015-04-07 Soraa, Inc. Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening
US9293644B2 (en) 2009-09-18 2016-03-22 Soraa, Inc. Power light emitting diode and method with uniform current density operation
US8933644B2 (en) 2009-09-18 2015-01-13 Soraa, Inc. LED lamps with improved quality of light
WO2011035265A1 (en) 2009-09-18 2011-03-24 Soraa, Inc. Power light emitting diode and method with current density operation
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
US8648387B2 (en) * 2009-12-30 2014-02-11 Industrial Technology Research Institute Nitride semiconductor template and method of manufacturing the same
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US8740413B1 (en) 2010-02-03 2014-06-03 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US8905588B2 (en) 2010-02-03 2014-12-09 Sorra, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US9450143B2 (en) 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
KR101254716B1 (ko) * 2011-11-07 2013-04-15 삼성코닝정밀소재 주식회사 패턴을 갖는 전이기판 제조방법
US8912025B2 (en) 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process
JP5879964B2 (ja) * 2011-11-25 2016-03-08 住友電気工業株式会社 複合基板の製造方法および半導体デバイスの製造方法
EP2823515A4 (en) 2012-03-06 2015-08-19 Soraa Inc LIGHT-EMITTING DIODES WITH MATERIAL LAYERS WITH LOW BREAKING INDEX TO REDUCE LIGHT PIPE EFFECTS
JP2013247362A (ja) * 2012-05-29 2013-12-09 Samsung Corning Precision Materials Co Ltd 半導体素子用薄膜貼り合わせ基板の製造方法
US8971368B1 (en) 2012-08-16 2015-03-03 Soraa Laser Diode, Inc. Laser devices having a gallium and nitrogen containing semipolar surface orientation
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
US8802471B1 (en) 2012-12-21 2014-08-12 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US8994033B2 (en) 2013-07-09 2015-03-31 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
US9548247B2 (en) * 2013-07-22 2017-01-17 Infineon Technologies Austria Ag Methods for producing semiconductor devices
US9419189B1 (en) 2013-11-04 2016-08-16 Soraa, Inc. Small LED source with high brightness and high efficiency

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183189A (ja) * 1991-11-08 1993-07-23 Nichia Chem Ind Ltd p型窒化ガリウム系化合物半導体の製造方法。
JPH0864866A (ja) * 1994-08-22 1996-03-08 Rohm Co Ltd 半導体発光素子の製法
JP2000228537A (ja) * 1999-02-05 2000-08-15 Agilent Technol Inc InXAlYGaZN発光素子及びその製造方法
WO2003049189A1 (fr) * 2001-12-04 2003-06-12 Shin-Etsu Handotai Co.,Ltd. Plaquette collee et procede permettant de produire cette plaquette collee
US20030232487A1 (en) * 2002-06-11 2003-12-18 Fabrice Letertre Fabrication of substrates with a useful layer of monocrystalline semiconductor material

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024994B2 (ja) * 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP2002284600A (ja) 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US6936357B2 (en) * 2001-07-06 2005-08-30 Technologies And Devices International, Inc. Bulk GaN and ALGaN single crystals
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
FR2835095B1 (fr) 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
TW577178B (en) 2002-03-04 2004-02-21 United Epitaxy Co Ltd High efficient reflective metal layer of light emitting diode
US6791120B2 (en) 2002-03-26 2004-09-14 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
JP5142523B2 (ja) * 2003-06-04 2013-02-13 チェオル ユー,ミュング 縦型構造複合半導体装置
TWI240434B (en) 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
US7118813B2 (en) * 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
US20060124956A1 (en) * 2004-12-13 2006-06-15 Hui Peng Quasi group III-nitride substrates and methods of mass production of the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183189A (ja) * 1991-11-08 1993-07-23 Nichia Chem Ind Ltd p型窒化ガリウム系化合物半導体の製造方法。
JPH0864866A (ja) * 1994-08-22 1996-03-08 Rohm Co Ltd 半導体発光素子の製法
JP2000228537A (ja) * 1999-02-05 2000-08-15 Agilent Technol Inc InXAlYGaZN発光素子及びその製造方法
WO2003049189A1 (fr) * 2001-12-04 2003-06-12 Shin-Etsu Handotai Co.,Ltd. Plaquette collee et procede permettant de produire cette plaquette collee
US20030232487A1 (en) * 2002-06-11 2003-12-18 Fabrice Letertre Fabrication of substrates with a useful layer of monocrystalline semiconductor material

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093233A (ja) * 2008-10-07 2010-04-22 Soi Tec Silicon On Insulator Technologies 補剛材の適用によるひずみ材料層の緩和
US9368344B2 (en) 2008-10-30 2016-06-14 Soitec Semiconductor structures, devices and engineered substrates including layers of semiconductor material having reduced lattice strain
US9312339B2 (en) 2010-12-23 2016-04-12 Soitec Strain relaxation using metal materials and related structures
WO2016075927A1 (ja) * 2014-11-11 2016-05-19 出光興産株式会社 新規な積層体
JPWO2016075927A1 (ja) * 2014-11-11 2017-08-24 出光興産株式会社 新規な積層体

Also Published As

Publication number Publication date
CN100580880C (zh) 2010-01-13
WO2006074933A1 (en) 2006-07-20
CN101091234A (zh) 2007-12-19
KR20070089821A (ko) 2007-09-03
US20090200569A1 (en) 2009-08-13
US8541290B2 (en) 2013-09-24
US7537949B2 (en) 2009-05-26
US20060166390A1 (en) 2006-07-27
JP5312797B2 (ja) 2013-10-09
KR100905977B1 (ko) 2009-07-06
EP1681712A1 (en) 2006-07-19
US20110237008A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
JP5312797B2 (ja) オプトエレクトロニクス用基板の作製方法
EP1730790B1 (en) Fabrication of semiconductor devices
JP6484076B2 (ja) 光デバイス
KR101674228B1 (ko) 복합 기판 상에 성장되는 반도체 발광 장치
US6611004B2 (en) Gallium nitride based light emitting element
KR101652153B1 (ko) 선택된 열팽창 및/또는 표면 특성들을 갖는 고체조명장치, 및 관련 방법
US8309377B2 (en) Fabrication of reflective layer on semiconductor light emitting devices
JP2013102240A (ja) 二重ヘテロ構造の発光領域を有するiii族窒化物発光デバイス
JP2006521984A (ja) Iii族の窒化物装置を製作する方法およびそのように製作された装置
KR20100008123A (ko) 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
KR20050013989A (ko) 금속 지지막을 사용한 수직 디바이스 제조방법
US20020070125A1 (en) Method for lift-off of epitaxially grown semiconductors by electrochemical anodic etching
KR20090018451A (ko) 수직구조 갈륨계 led 소자의 제조방법
KR101428066B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR101480551B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
JP4508021B2 (ja) 半導体発光素子の製造方法
KR101231118B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
KR101154321B1 (ko) 발광다이오드 및 그 제조방법
KR20090079123A (ko) 발광다이오드 및 그 제조방법
KR20090076064A (ko) 발광다이오드 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110722

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111024

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111031

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20111121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110331

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20120412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130703

R150 Certificate of patent or registration of utility model

Ref document number: 5312797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250