JP3325713B2 - 半導体発光素子の製法 - Google Patents
半導体発光素子の製法Info
- Publication number
- JP3325713B2 JP3325713B2 JP19685194A JP19685194A JP3325713B2 JP 3325713 B2 JP3325713 B2 JP 3325713B2 JP 19685194 A JP19685194 A JP 19685194A JP 19685194 A JP19685194 A JP 19685194A JP 3325713 B2 JP3325713 B2 JP 3325713B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gallium nitride
- compound semiconductor
- protective film
- based compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体発光素子の製法に
関する。さらに詳しくは、青色発光に好適なチッ化ガリ
ウム系化合物半導体を用いた半導体発光素子の製法に関
する。
関する。さらに詳しくは、青色発光に好適なチッ化ガリ
ウム系化合物半導体を用いた半導体発光素子の製法に関
する。
【０００２】ここにチッ化ガリウム系化合物半導体と
は、III 族元素のＧａとＶ族元素のＮとの化合物または
III 族元素のＧａの一部がＡｌ、Ｉｎなど他のIII 族元
素と置換したものおよび／またはＶ族元素のＮの一部が
Ｐ、Ａｓなど他のＶ族元素と置換した化合物からなる半
導体をいう。
は、III 族元素のＧａとＶ族元素のＮとの化合物または
III 族元素のＧａの一部がＡｌ、Ｉｎなど他のIII 族元
素と置換したものおよび／またはＶ族元素のＮの一部が
Ｐ、Ａｓなど他のＶ族元素と置換した化合物からなる半
導体をいう。
【０００３】また、半導体発光素子とは、ｐｎ接合また
はｐｉｎなどダブルヘテロ接合を有する発光ダイオード
（以下、ＬＥＤという）、スーパルミネッセントダイオ
ード（ＳＬＤ）または半導体レーザダイオード（ＬＤ）
などの光を発生する半導体素子をいう。
はｐｉｎなどダブルヘテロ接合を有する発光ダイオード
（以下、ＬＥＤという）、スーパルミネッセントダイオ
ード（ＳＬＤ）または半導体レーザダイオード（ＬＤ）
などの光を発生する半導体素子をいう。
【０００４】
【従来の技術】従来青色のＬＥＤは赤色や緑色に比べて
輝度が小さく実用化に難点があったが、近年チッ化ガリ
ウム系化合物半導体を用い、Ｍｇをドーパントした低抵
抗のｐ型半導体層がえられたことにより、輝度が向上し
脚光をあびている。
輝度が小さく実用化に難点があったが、近年チッ化ガリ
ウム系化合物半導体を用い、Ｍｇをドーパントした低抵
抗のｐ型半導体層がえられたことにより、輝度が向上し
脚光をあびている。
【０００５】従来のチッ化ガリウム系化合物半導体のＬ
ＥＤの製法はつぎに示されるような工程で行われ、その
完成したチッ化ガリウム系化合物半導体ＬＥＤの斜視図
を図２に示す。
ＥＤの製法はつぎに示されるような工程で行われ、その
完成したチッ化ガリウム系化合物半導体ＬＥＤの斜視図
を図２に示す。
【０００６】まず、サファイア（Ａｌ2 Ｏ3 単結晶）な
どからなる基板２１に４００〜７００℃の低温で有機金
属化合物気相成長法（以下、ＭＯＣＶＤ法という）によ
りキャリアガスＨ2 とともに有機金属化合物ガスである
トリメチルガリウム（以下、ＴＭＧという）、アンモニ
ア（ＮＨ3 ）およびドーパントとしてのＳｉＨ4 などを
供給し、ｎ型のＧａＮ層からなる低温バッファ層２２を
０．０１〜０．２μｍ程度形成し、ついで７００〜１２
００℃の高温で同じガスを供給し同じ組成のｎ型のＧａ
Ｎからなる高温バッファ層２３を２〜５μｍ程度形成す
る。
どからなる基板２１に４００〜７００℃の低温で有機金
属化合物気相成長法（以下、ＭＯＣＶＤ法という）によ
りキャリアガスＨ2 とともに有機金属化合物ガスである
トリメチルガリウム（以下、ＴＭＧという）、アンモニ
ア（ＮＨ3 ）およびドーパントとしてのＳｉＨ4 などを
供給し、ｎ型のＧａＮ層からなる低温バッファ層２２を
０．０１〜０．２μｍ程度形成し、ついで７００〜１２
００℃の高温で同じガスを供給し同じ組成のｎ型のＧａ
Ｎからなる高温バッファ層２３を２〜５μｍ程度形成す
る。
【０００７】ついで前述のガスにさらにトリメチルアル
ミニウム（以下、ＴＭＡという）の原料ガスを加え、ｎ
型ドーパントのＳｉを含有したｎ型Ａｌx Ｇａ1-x Ｎ
（０＜ｘ＜１）層を成膜し、ダブルヘテロ接合形成のた
めのｎ型クラッド層２４を０．１〜０．３μｍ程度形成
する。
ミニウム（以下、ＴＭＡという）の原料ガスを加え、ｎ
型ドーパントのＳｉを含有したｎ型Ａｌx Ｇａ1-x Ｎ
（０＜ｘ＜１）層を成膜し、ダブルヘテロ接合形成のた
めのｎ型クラッド層２４を０．１〜０．３μｍ程度形成
する。
【０００８】つぎに、バンドギャップエネルギーがクラ
ッド層のそれより小さくなる材料、たとえば前述の原料
ガスのＴＭＡに代えてトリメチルインジウム（以下、Ｔ
ＭＩという）を導入し、Ｇａy Ｉｎ1-y Ｎ（０＜ｙ≦
１）からなる活性層２５を０．０５〜０．１μｍ程度形
成する。
ッド層のそれより小さくなる材料、たとえば前述の原料
ガスのＴＭＡに代えてトリメチルインジウム（以下、Ｔ
ＭＩという）を導入し、Ｇａy Ｉｎ1-y Ｎ（０＜ｙ≦
１）からなる活性層２５を０．０５〜０．１μｍ程度形
成する。
【０００９】さらに、ｎ型クラッド層２４の形成に用い
たガスと同じ原料のガスで不純物原料ガスをＳｉＨ4 に
代えてｐ型不純物としてのＭｇまたはＺｎのためのシク
ロペンタジエニルマグネシウム（以下、Ｃｐ2 Ｍｇとい
う）またはジメチル亜鉛（以下、ＤＭＺｎという）を加
えて反応管に導入し、ｐ型クラッド層２６であるｐ型Ａ
ｌx Ｇａ1-x Ｎ層を気相成長させる。これによりｎ型ク
ラッド層２４と活性層２５とｐ型クラッド層２６とによ
りダブルヘテロ接合が形成される。
たガスと同じ原料のガスで不純物原料ガスをＳｉＨ4 に
代えてｐ型不純物としてのＭｇまたはＺｎのためのシク
ロペンタジエニルマグネシウム（以下、Ｃｐ2 Ｍｇとい
う）またはジメチル亜鉛（以下、ＤＭＺｎという）を加
えて反応管に導入し、ｐ型クラッド層２６であるｐ型Ａ
ｌx Ｇａ1-x Ｎ層を気相成長させる。これによりｎ型ク
ラッド層２４と活性層２５とｐ型クラッド層２６とによ
りダブルヘテロ接合が形成される。
【００１０】ついでキャップ層２７形成のため、前述の
バッファ層２３と同様のガスで不純物原料ガスとしてＣ
ｐ2 ＭｇまたはＤＭＺｎを供給してｐ型のＧａＮ層を
０．１〜２μｍ程度成長させる。
バッファ層２３と同様のガスで不純物原料ガスとしてＣ
ｐ2 ＭｇまたはＤＭＺｎを供給してｐ型のＧａＮ層を
０．１〜２μｍ程度成長させる。
【００１１】そののちＳｉＯ2 やＳｉ3 Ｎ4 などの保護
膜を半導体層の成長層表面全面に設け、４００〜８００
℃、２０〜６０分間程度のアニールを行い、ｐ型クラッ
ド層２６およびキャップ層２７の活性化を図る。このア
ニールが行われるのはつぎの理由による。すなわち、チ
ッ化ガリウム系化合物半導体のｐ型層はドーパントとし
てＭｇなどがドーピングされているが、Ｍｇなどはドー
ピングの際、キャリアガスのＨ2 や反応ガスのＮＨ3 の
Ｈと化合し、ドーパントの働きをせず高抵抗になる。そ
こでＭｇとＨを切り離しＨを放出して低抵抗化するた
め、アニール工程が設けられている。
膜を半導体層の成長層表面全面に設け、４００〜８００
℃、２０〜６０分間程度のアニールを行い、ｐ型クラッ
ド層２６およびキャップ層２７の活性化を図る。このア
ニールが行われるのはつぎの理由による。すなわち、チ
ッ化ガリウム系化合物半導体のｐ型層はドーパントとし
てＭｇなどがドーピングされているが、Ｍｇなどはドー
ピングの際、キャリアガスのＨ2 や反応ガスのＮＨ3 の
Ｈと化合し、ドーパントの働きをせず高抵抗になる。そ
こでＭｇとＨを切り離しＨを放出して低抵抗化するた
め、アニール工程が設けられている。
【００１２】ついで、保護膜を除去したのち、ｎ側の電
極を形成するため、レジストを塗布してパターニングを
行い、成長した各半導体層の一部をドライエッチングに
より除去してｎ型ＧａＮ層であるバッファ層２３を露出
させる。ついで、Ａｕ、Ａｌなどの金属膜をスパッタリ
ングなどにより形成してｐ側およびｎ側の両電極２９、
３０を形成し、ダイシングすることによりＬＥＤチップ
を形成している。
極を形成するため、レジストを塗布してパターニングを
行い、成長した各半導体層の一部をドライエッチングに
より除去してｎ型ＧａＮ層であるバッファ層２３を露出
させる。ついで、Ａｕ、Ａｌなどの金属膜をスパッタリ
ングなどにより形成してｐ側およびｎ側の両電極２９、
３０を形成し、ダイシングすることによりＬＥＤチップ
を形成している。
【００１３】つぎに、電極金属のＡｌなどとチッ化ガリ
ウム系化合物半導体とのあいだをオーミック接触にする
ため、Ｈ2 雰囲気中で３００℃程度の熱処理をして合金
化する。
ウム系化合物半導体とのあいだをオーミック接触にする
ため、Ｈ2 雰囲気中で３００℃程度の熱処理をして合金
化する。
【００１４】
【発明が解決しようとする課題】従来のチッ化ガリウム
系化合物半導体を用いた半導体発光素子の製法では、前
述のように、ＳｉＯ2 などの保護膜を半導体層の表面に
設けたのちにアニールを行うが、ＳｉＯ2 などの保護膜
形成はＭＯＣＶＤ装置とは異なるＣＶＤ装置により行わ
れるため、ＭＯＣＶＤを行った後に一旦温度を室温まで
下げてからＣＶＤ装置に入れ替え、再度３００℃程度ま
で昇温しなければならない。しかもサファイア基板とチ
ッ化ガリウム系化合物半導体結晶とでは、格子定数や熱
膨張係数の差がともに大きく、高温にして室温に戻す温
度衝撃を繰り返すと、膨張と縮小が繰り返され、サファ
イア基板と接するバッファ層にクラックなどの結晶欠陥
や転位などが発生し、その結晶欠陥や転位が発光層側に
進展し発光効率が低下するとともに、寿命も低下すると
いう問題がある。
系化合物半導体を用いた半導体発光素子の製法では、前
述のように、ＳｉＯ2 などの保護膜を半導体層の表面に
設けたのちにアニールを行うが、ＳｉＯ2 などの保護膜
形成はＭＯＣＶＤ装置とは異なるＣＶＤ装置により行わ
れるため、ＭＯＣＶＤを行った後に一旦温度を室温まで
下げてからＣＶＤ装置に入れ替え、再度３００℃程度ま
で昇温しなければならない。しかもサファイア基板とチ
ッ化ガリウム系化合物半導体結晶とでは、格子定数や熱
膨張係数の差がともに大きく、高温にして室温に戻す温
度衝撃を繰り返すと、膨張と縮小が繰り返され、サファ
イア基板と接するバッファ層にクラックなどの結晶欠陥
や転位などが発生し、その結晶欠陥や転位が発光層側に
進展し発光効率が低下するとともに、寿命も低下すると
いう問題がある。
【００１５】本発明はこのような問題を解決し、格子定
数の不整合および熱膨張係数の差に基づく結晶欠陥や転
位の発生を抑制するとともに、製造工程を短縮すること
ができる半導体発光素子の製法を提供することを目的と
する。
数の不整合および熱膨張係数の差に基づく結晶欠陥や転
位の発生を抑制するとともに、製造工程を短縮すること
ができる半導体発光素子の製法を提供することを目的と
する。
【００１６】
【課題を解決するための手段】本発明の半導体発光素子
の製法は、（ａ）基板上に少なくともｎ型層とｐ型層を
有し、発光部を形成するチッ化ガリウム系化合物半導体
層を有機金属化合物気相成長法により積層し、（ｂ）該
チッ化ガリウム系化合物半導体層を積層後チッ素ガス雰
囲気にするとともに周囲温度を、ＧａＡｓ化合物を気相
成長することができ、かつ、前記チッ化ガリウム系化合
物半導体のｐ型層をアニールすることができる温度まで
下げ、（ｃ）前記チッ化ガリウム系化合物半導体層の表
面にＭｇがそれぞれドーピングされたＧａＡｓ、Ｇａ
Ｐ、ＩｎＡｓ、ＩｎＰおよびこれらのIII 族元素の一部
がＡｌと置換したものよりなる群から選ばれた少なくと
も１種を前記チッ素雰囲気中で保護膜として成膜し、
（ｄ）前記保護膜の成膜とともに前記チッ化ガリウム系
化合物半導体層のｐ型層をアニールし、アニール完了後
室温まで下げて前記保護膜をエッチング除去することを
特徴とする。
の製法は、（ａ）基板上に少なくともｎ型層とｐ型層を
有し、発光部を形成するチッ化ガリウム系化合物半導体
層を有機金属化合物気相成長法により積層し、（ｂ）該
チッ化ガリウム系化合物半導体層を積層後チッ素ガス雰
囲気にするとともに周囲温度を、ＧａＡｓ化合物を気相
成長することができ、かつ、前記チッ化ガリウム系化合
物半導体のｐ型層をアニールすることができる温度まで
下げ、（ｃ）前記チッ化ガリウム系化合物半導体層の表
面にＭｇがそれぞれドーピングされたＧａＡｓ、Ｇａ
Ｐ、ＩｎＡｓ、ＩｎＰおよびこれらのIII 族元素の一部
がＡｌと置換したものよりなる群から選ばれた少なくと
も１種を前記チッ素雰囲気中で保護膜として成膜し、
（ｄ）前記保護膜の成膜とともに前記チッ化ガリウム系
化合物半導体層のｐ型層をアニールし、アニール完了後
室温まで下げて前記保護膜をエッチング除去することを
特徴とする。
【００１７】ここに発光部とは、ダブルヘテロ接合の活
性層や、ｐｎ接合の電子と正孔が結合して光を発生する
部分を意味する。
性層や、ｐｎ接合の電子と正孔が結合して光を発生する
部分を意味する。
【００１８】前記保護膜の成膜の時間をアニール時間と
合わせて０．１〜２μｍの厚さに成膜されるように原料
ガスを導入することが、アニールをしているあいだ中雰
囲気ガスにＮ2 のみならず、ＧａなどIII 族やＶ族の原
料がガスとして存在し、チッ化ガリウム系化合物半導体
からのＧａやＮの蒸発を抑制できるので好ましい。
合わせて０．１〜２μｍの厚さに成膜されるように原料
ガスを導入することが、アニールをしているあいだ中雰
囲気ガスにＮ2 のみならず、ＧａなどIII 族やＶ族の原
料がガスとして存在し、チッ化ガリウム系化合物半導体
からのＧａやＮの蒸発を抑制できるので好ましい。
【００１９】
【作用】本発明の半導体発光素子の製法によれば、ＭＯ
ＣＶＤ工程でチッ化ガリウム系化合物半導体層を積層し
たのちに、ただちにチッ素ガス雰囲気にして７００℃程
度まで温度を下げ、Ｍｇをドーピングしたヒ化ガリウム
系の化合物半導体層を保護膜として成膜しながらアニー
ルを行うため、チッ化ガリウム系化合物半導体層の表面
にＧａやＡｓなどのIII 族およびＶ族の元素の化合物が
被膜され、しかもＮ2 のほかIII 族やＶ族の元素が有機
化合物として雰囲気に存在するため、有効なマスクとし
て働き、チッ化ガリウム系化合物半導体層からＧａやＮ
などを逃がすことなくアニールを行うことができる。そ
のため、ＭＯＣＶＤ後保護膜を成膜するＣＶＤ工程を必
要とせず、熱処理工程がＭＯＣＶＤのみの１回ですむ。
その結果、温度変化の繰返しがなく、熱衝撃が加わらな
いため、結晶欠陥や転位が発生しにくく、発光効率が向
上するとともに信頼性も向上する。
ＣＶＤ工程でチッ化ガリウム系化合物半導体層を積層し
たのちに、ただちにチッ素ガス雰囲気にして７００℃程
度まで温度を下げ、Ｍｇをドーピングしたヒ化ガリウム
系の化合物半導体層を保護膜として成膜しながらアニー
ルを行うため、チッ化ガリウム系化合物半導体層の表面
にＧａやＡｓなどのIII 族およびＶ族の元素の化合物が
被膜され、しかもＮ2 のほかIII 族やＶ族の元素が有機
化合物として雰囲気に存在するため、有効なマスクとし
て働き、チッ化ガリウム系化合物半導体層からＧａやＮ
などを逃がすことなくアニールを行うことができる。そ
のため、ＭＯＣＶＤ後保護膜を成膜するＣＶＤ工程を必
要とせず、熱処理工程がＭＯＣＶＤのみの１回ですむ。
その結果、温度変化の繰返しがなく、熱衝撃が加わらな
いため、結晶欠陥や転位が発生しにくく、発光効率が向
上するとともに信頼性も向上する。
【００２０】
【実施例】つぎに添付図面を参照しながら本発明の半導
体発光素子の製法を説明する。
体発光素子の製法を説明する。
【００２１】図１〜図２は本発明の半導体発光素子の製
法の一実施例の工程断面説明図である。
法の一実施例の工程断面説明図である。
【００２２】まず、図１（ａ）に示されるように、サフ
ァイアなどからなる基板１に、ＭＯＣＶＤ法によりたと
えばｎ型ＧａＮなどのチッ化ガリウム系化合物半導体層
からなる低温バッファ層２を４００〜７００℃で、高温
バッファ層３を７００〜１２００℃でそれぞれ０．０１
〜０．２μｍ、２〜５μｍ程度づつ成長する。そのの
ち、ｎ型クラッド層４、ノンドープまたはｎ型もしくは
ｐ型の活性層５、ｐ型クラッド層６、キャップ層７を順
次積層する。クラッド層４、６は通常０．１〜０．３μ
ｍ程度、活性層５は０．０５〜０．１μｍ程度の厚さに
それぞれ形成する。これらのチッ化ガリウム系化合物半
導体層の成膜は従来技術で説明したのと同様の原料ガス
を導入し、反応させて成長する。
ァイアなどからなる基板１に、ＭＯＣＶＤ法によりたと
えばｎ型ＧａＮなどのチッ化ガリウム系化合物半導体層
からなる低温バッファ層２を４００〜７００℃で、高温
バッファ層３を７００〜１２００℃でそれぞれ０．０１
〜０．２μｍ、２〜５μｍ程度づつ成長する。そのの
ち、ｎ型クラッド層４、ノンドープまたはｎ型もしくは
ｐ型の活性層５、ｐ型クラッド層６、キャップ層７を順
次積層する。クラッド層４、６は通常０．１〜０．３μ
ｍ程度、活性層５は０．０５〜０．１μｍ程度の厚さに
それぞれ形成する。これらのチッ化ガリウム系化合物半
導体層の成膜は従来技術で説明したのと同様の原料ガス
を導入し、反応させて成長する。
【００２３】前述のクラッド層４をｎ型に形成するため
には、Ｓｉ、Ｇｅ、ＳｎをＳｉＨ4、ＧｅＨ4 、ＳｎＨ
4 などのガスとして反応ガス内に混入し、クラッド層６
をｐ型に形成するためにはＭｇやＺｎをＣｐ2 ＭｇやＤ
ＭＺｎの有機金属ガスとして原料ガスに混入する。キャ
ップ層７は電極金属とのオーミック接触のためのもの
で、ｐ型ＧａＮなどからなり、０．２μｍ以上の厚さに
成膜される。
には、Ｓｉ、Ｇｅ、ＳｎをＳｉＨ4、ＧｅＨ4 、ＳｎＨ
4 などのガスとして反応ガス内に混入し、クラッド層６
をｐ型に形成するためにはＭｇやＺｎをＣｐ2 ＭｇやＤ
ＭＺｎの有機金属ガスとして原料ガスに混入する。キャ
ップ層７は電極金属とのオーミック接触のためのもの
で、ｐ型ＧａＮなどからなり、０．２μｍ以上の厚さに
成膜される。
【００２４】チッ化ガリウム系化合物半導体層を積層
後、チッ素ガス雰囲気中にするとともに、周囲温度をＧ
ａＡｓ化合物を気相成長することができ、かつ、前記チ
ッ化ガリウム系化合物半導体層のｐ型層をアニールする
ことができる温度、５５０〜８００℃程度まで下げる。
ここでチッ素ガス雰囲気にするのは、ＧａＮ層中のＮを
外に逃げにくくするためである。また、Ｇａも逃げる可
能性があるために、たとえばＧａＡｓ、ＧａＰ、ＩｎＡ
ｓ、ＩｎＰまたはこれらの化合物のIII 族元素の一部も
しくは全部がＡｌと置換したものなどからなる保護膜１
０をＭＯＣＶＤ法により０．１〜２μｍ程度成膜する
（図１（ｂ）参照）。保護膜１０の成膜とともに前記チ
ッ化ガリウム系化合物半導体層のｐ型層をアニールし、
ドーパントのＭｇと化合しているＨを切り離して外部に
放出し、ｐ型層を低抵抗化する。保護膜１０の成膜後さ
らにＮ2 雰囲気下の同温度でアニールを続けてもよい
が、保護膜１０の成膜時間とアニール時間が同じ３０〜
６０分程度で０．１〜２μｍ程度の保護膜が成膜するよ
うに反応ガスの流量を調整すれば、アニールをしている
あいだに、雰囲気ガスにIII 族およびＶ族の元素の有機
ガスが存在することになり、チッ化ガリウム系化合物半
導体層からいずれの組成の元素も逃げにくくなるため好
ましい。
後、チッ素ガス雰囲気中にするとともに、周囲温度をＧ
ａＡｓ化合物を気相成長することができ、かつ、前記チ
ッ化ガリウム系化合物半導体層のｐ型層をアニールする
ことができる温度、５５０〜８００℃程度まで下げる。
ここでチッ素ガス雰囲気にするのは、ＧａＮ層中のＮを
外に逃げにくくするためである。また、Ｇａも逃げる可
能性があるために、たとえばＧａＡｓ、ＧａＰ、ＩｎＡ
ｓ、ＩｎＰまたはこれらの化合物のIII 族元素の一部も
しくは全部がＡｌと置換したものなどからなる保護膜１
０をＭＯＣＶＤ法により０．１〜２μｍ程度成膜する
（図１（ｂ）参照）。保護膜１０の成膜とともに前記チ
ッ化ガリウム系化合物半導体層のｐ型層をアニールし、
ドーパントのＭｇと化合しているＨを切り離して外部に
放出し、ｐ型層を低抵抗化する。保護膜１０の成膜後さ
らにＮ2 雰囲気下の同温度でアニールを続けてもよい
が、保護膜１０の成膜時間とアニール時間が同じ３０〜
６０分程度で０．１〜２μｍ程度の保護膜が成膜するよ
うに反応ガスの流量を調整すれば、アニールをしている
あいだに、雰囲気ガスにIII 族およびＶ族の元素の有機
ガスが存在することになり、チッ化ガリウム系化合物半
導体層からいずれの組成の元素も逃げにくくなるため好
ましい。
【００２５】そののちアニールが完了すると、温度を室
温まで下げて、保護膜１０をウエットエッチングするこ
とにより除去する。エッチングの条件は、保護膜の材料
により異なり、たとえばＧａＡｓ、ＧａＰ層であればエ
ッチング液は硫酸と過酸化水素水との混合液、硝酸と塩
酸との混合液などで、エッチングの際の温度は１０〜５
０℃、１〜１０分間程度である。ＩｎＡｓ、ＩｎＰ層の
ばあいはエッチング液が硫酸と過酸化水素水との混合
液、塩酸と過酸化水素水との混合液などで、エッチング
の際の温度は１０〜５０℃、１〜１０分間である。
温まで下げて、保護膜１０をウエットエッチングするこ
とにより除去する。エッチングの条件は、保護膜の材料
により異なり、たとえばＧａＡｓ、ＧａＰ層であればエ
ッチング液は硫酸と過酸化水素水との混合液、硝酸と塩
酸との混合液などで、エッチングの際の温度は１０〜５
０℃、１〜１０分間程度である。ＩｎＡｓ、ＩｎＰ層の
ばあいはエッチング液が硫酸と過酸化水素水との混合
液、塩酸と過酸化水素水との混合液などで、エッチング
の際の温度は１０〜５０℃、１〜１０分間である。
【００２６】その結果、ｐ型層のドーパントであるＭｇ
とＨとの接合が切られて活性化が達成され、ｐ型層の低
抵抗化が図られた少なくともｎ型層とｐ型層を含むチッ
化ガリウム系化合物半導体の積層膜がえられる。
とＨとの接合が切られて活性化が達成され、ｐ型層の低
抵抗化が図られた少なくともｎ型層とｐ型層を含むチッ
化ガリウム系化合物半導体の積層膜がえられる。
【００２７】ついで、ｎ側の電極を形成するため、レジ
ストを塗布してパターニングを行い、図１（ｃ）に示さ
れるようにレジスト膜１１の開口された部分からチッ化
ガリウム系化合物半導体層の一部をドライエッチングに
より除去し、ｎ型ＧａＮ層である高温バッファ層３を露
出させる。ついでＡｕ、Ａｌなどの金属膜をスパッタリ
ングなどにより形成し、積層された化合物半導体層の表
面でｐ型層に電気的に接続されるｐ側電極８、露出した
高温バッファ層３の表面でｎ型層に電気的に接続される
ｎ側電極９を形成する（図１（ｄ）参照）。つぎに、各
チップにダイシングして、ＬＥＤチップが形成される。
ストを塗布してパターニングを行い、図１（ｃ）に示さ
れるようにレジスト膜１１の開口された部分からチッ化
ガリウム系化合物半導体層の一部をドライエッチングに
より除去し、ｎ型ＧａＮ層である高温バッファ層３を露
出させる。ついでＡｕ、Ａｌなどの金属膜をスパッタリ
ングなどにより形成し、積層された化合物半導体層の表
面でｐ型層に電気的に接続されるｐ側電極８、露出した
高温バッファ層３の表面でｎ型層に電気的に接続される
ｎ側電極９を形成する（図１（ｄ）参照）。つぎに、各
チップにダイシングして、ＬＥＤチップが形成される。
【００２８】前記実施例はダブルヘテロ結合のＬＥＤで
あったが、通常のｐｎ接合のＬＥＤや種々の構造のレー
ザダイオードなどでもチッ化ガリウム系化合物半導体を
用いるものについては、本発明を同様に適用できる。さ
らに、チッ化ガリウム系化合物半導体についても、前述
の組成の材料に限定されず、一般にＡｌp Ｇａq Ｉｎ
1-p-q Ｎ（０＜ｐ≦１、０＜ｑ≦１、０＜ｐ＋ｑ≦１）
からなり、たとえば活性層のバンドギャップエネルギー
がクラッド層のバンドギャップエネルギーより小さくな
るように各組成の比率が選定されるように、ｐ、ｑの選
定により組成を変化させたものでもよい。また前記Ａｌ
p Ｇａq Ｉｎ1-p-q ＮのＮの一部または全部をＡｓおよ
び／またはＰなどで置換した材料でも同様に本発明を適
用できる。
あったが、通常のｐｎ接合のＬＥＤや種々の構造のレー
ザダイオードなどでもチッ化ガリウム系化合物半導体を
用いるものについては、本発明を同様に適用できる。さ
らに、チッ化ガリウム系化合物半導体についても、前述
の組成の材料に限定されず、一般にＡｌp Ｇａq Ｉｎ
1-p-q Ｎ（０＜ｐ≦１、０＜ｑ≦１、０＜ｐ＋ｑ≦１）
からなり、たとえば活性層のバンドギャップエネルギー
がクラッド層のバンドギャップエネルギーより小さくな
るように各組成の比率が選定されるように、ｐ、ｑの選
定により組成を変化させたものでもよい。また前記Ａｌ
p Ｇａq Ｉｎ1-p-q ＮのＮの一部または全部をＡｓおよ
び／またはＰなどで置換した材料でも同様に本発明を適
用できる。
【００２９】
【発明の効果】本発明の半導体発光素子の製法によれ
ば、ｐ型化合物半導体層のアニール工程と、積層された
チッ化ガリウム系化合物半導体の積層膜の表面への保護
膜形成工程とを同時に行うので、アニール中にチッ化ガ
リウム系化合物半導体の元素の逃げがなくなるととも
に、ＭＯＣＶＤによる成膜後一旦室温に戻して保護膜を
形成する必要がないため、工数削減とともに工期の短縮
を図ることができるうえ、温度変化の繰返しにより発生
する結晶欠陥や転位を防ぐことができる。その結果発光
特性がよく、信頼性の高い、しかも安価な半導体発光素
子がえられる。
ば、ｐ型化合物半導体層のアニール工程と、積層された
チッ化ガリウム系化合物半導体の積層膜の表面への保護
膜形成工程とを同時に行うので、アニール中にチッ化ガ
リウム系化合物半導体の元素の逃げがなくなるととも
に、ＭＯＣＶＤによる成膜後一旦室温に戻して保護膜を
形成する必要がないため、工数削減とともに工期の短縮
を図ることができるうえ、温度変化の繰返しにより発生
する結晶欠陥や転位を防ぐことができる。その結果発光
特性がよく、信頼性の高い、しかも安価な半導体発光素
子がえられる。
【図１】本発明の半導体発光素子の製法の一実施例を示
す工程断面図である。
す工程断面図である。
【図２】従来の半導体発光素子の一例を示す斜視図であ
る。
る。
１ 基板 ２ 低温バッファ層 ３ 高温バッファ層 ４ ｎ型クラッド層 ５ 活性層 ６ ｐ型クラッド層 ７ キャップ層 １０ 保護膜
Claims (2)
- 【請求項１】 （ａ）基板上に少なくともｎ型層とｐ型
層を有し、発光部を形成するチッ化ガリウム系化合物半
導体層を有機金属化合物気相成長法により積層し、
（ｂ）該チッ化ガリウム系化合物半導体層を積層後チッ
素ガス雰囲気にするとともに周囲温度を、ＧａＡｓ化合
物を気相成長することができ、かつ、前記チッ化ガリウ
ム系化合物半導体層のｐ型層をアニールすることができ
る温度まで下げ、（ｃ）前記チッ化ガリウム系化合物半
導体層の表面にｐ型ドーパントがそれぞれドーピングさ
れたＧａＡｓ、ＧａＰ、ＩｎＡｓ、ＩｎＰおよびこれら
のIII 族元素の一部がＡｌと置換したものよりなる群か
ら選ばれた少なくとも１種を前記チッ素雰囲気中で保護
膜として成膜し、（ｄ）前記保護膜の成膜とともに前記
チッ化ガリウム系化合物半導体層のｐ型層をアニール
し、アニール完了後室温まで下げて前記保護膜をエッチ
ング除去することを特徴とする半導体発光素子の製法。 - 【請求項２】 前記保護膜の成膜の時間をアニール時間
と合わせて０．１〜２μｍの厚さに成膜されるように原
料ガスを導入する請求項１記載の半導体発光素子の製
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19685194A JP3325713B2 (ja) | 1994-08-22 | 1994-08-22 | 半導体発光素子の製法 |
| US08/509,231 US5814533A (en) | 1994-08-09 | 1995-07-31 | Semiconductor light emitting element and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19685194A JP3325713B2 (ja) | 1994-08-22 | 1994-08-22 | 半導体発光素子の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0864866A JPH0864866A (ja) | 1996-03-08 |
| JP3325713B2 true JP3325713B2 (ja) | 2002-09-17 |
Family
ID=16364719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19685194A Expired - Fee Related JP3325713B2 (ja) | 1994-08-09 | 1994-08-22 | 半導体発光素子の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3325713B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100326101B1 (ko) * | 1995-08-31 | 2002-10-09 | 가부시끼가이샤 도시바 | 반도체장치의제조방법및질화갈륨계반도체의성장방법 |
| TW389939B (en) * | 1996-05-31 | 2000-05-11 | Sumitomo Electric Industries | Light emitting device, wafer for light emitting device, and manufacturing |
| JP3787195B2 (ja) | 1996-09-06 | 2006-06-21 | シャープ株式会社 | 窒化ガリウム系化合物半導体発光素子の製造方法 |
| US5926726A (en) * | 1997-09-12 | 1999-07-20 | Sdl, Inc. | In-situ acceptor activation in group III-v nitride compound semiconductors |
| WO2001069659A2 (en) * | 2000-03-14 | 2001-09-20 | Cree Lighting Company | Fabrication of semiconductor materials and devices with controlled electrical conductivity |
| JP3622200B2 (ja) * | 2001-07-02 | 2005-02-23 | ソニー株式会社 | 窒化物半導体の製造方法および半導体素子の製造方法 |
| US6977132B2 (en) | 2001-12-07 | 2005-12-20 | Fuji Photo Film Co., Ltd. | Planographic printing plate precursor |
| EP1681712A1 (en) | 2005-01-13 | 2006-07-19 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Method of producing substrates for optoelectronic applications |
| JP6248359B2 (ja) * | 2013-12-20 | 2017-12-20 | 住友電工デバイス・イノベーション株式会社 | 半導体層の表面処理方法 |
| CN104925793B (zh) * | 2015-06-11 | 2017-03-01 | 湘能华磊光电股份有限公司 | 一种去除石墨表面氮化镓基化合物的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2540791B2 (ja) * | 1991-11-08 | 1996-10-09 | 日亜化学工業株式会社 | ｐ型窒化ガリウム系化合物半導体の製造方法。 |
-
1994
- 1994-08-22 JP JP19685194A patent/JP3325713B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0864866A (ja) | 1996-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3974667B2 (ja) | 半導体発光素子の製法 | |
| JP3761935B2 (ja) | 化合物半導体装置 | |
| JPH0897468A (ja) | 半導体発光素子 | |
| JP2013141025A (ja) | 発光素子の製造方法 | |
| JP3602856B2 (ja) | 半導体発光素子およびその製法 | |
| JP3325713B2 (ja) | 半導体発光素子の製法 | |
| JP3571401B2 (ja) | 半導体発光素子の製法 | |
| JP2713094B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP3458007B2 (ja) | 半導体発光素子 | |
| JP3504976B2 (ja) | 半導体発光素子 | |
| JPH0851235A (ja) | 半導体発光素子の製法 | |
| JPH0864912A (ja) | 半導体発光素子およびその製法 | |
| JP3722426B2 (ja) | 化合物半導体装置 | |
| JP3209233B2 (ja) | 青色発光ダイオードおよびその製造方法 | |
| JPH0864913A (ja) | 半導体発光素子およびその製法 | |
| JP3010412B2 (ja) | 半導体発光素子 | |
| JP3642199B2 (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
| JPH05243613A (ja) | 発光素子およびその製造方法 | |
| JP3857715B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH08213653A (ja) | コンタクト抵抗低減層を有する半導体装置 | |
| JPH0897469A (ja) | 半導体発光素子 | |
| JPH08116092A (ja) | 半導体発光素子およびその製法 | |
| JP2950316B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JPH0883928A (ja) | 半導体発光素子およびその製法 | |
| JPH05198841A (ja) | 窒化ガリウム系化合物半導体のｐ型化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |