JP3571401B2 - 半導体発光素子の製法 - Google Patents
半導体発光素子の製法 Download PDFInfo
- Publication number
- JP3571401B2 JP3571401B2 JP5768995A JP5768995A JP3571401B2 JP 3571401 B2 JP3571401 B2 JP 3571401B2 JP 5768995 A JP5768995 A JP 5768995A JP 5768995 A JP5768995 A JP 5768995A JP 3571401 B2 JP3571401 B2 JP 3571401B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- mask
- gallium nitride
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【産業上の利用分野】
本発明は半導体発光素子の製法に関する。さらに詳しくは、青色発光に好適なチッ化ガリウム系化合物半導体を用いた半導体発光素子の製法に関する。
【０００２】
ここにチッ化ガリウム系化合物半導体とは、ＩＩＩ 族元素のＧａとＶ族元素のＮとの化合物またはＩＩＩ 族元素のＧａの一部がＡｌ、Ｉｎなど他のＩＩＩ 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなど他のＶ族元素と置換した化合物からなる半導体をいう。
【０００３】
また、半導体発光素子とは、ｐｎ接合またはダブルヘテロ接合を有する発光ダイオード（以下、ＬＥＤという）、スーパルミネッセントダイオード（ＳＬＤ）または半導体レーザダイオード（以下、ＬＤという）などの光を発生する半導体素子をいう。
【０００４】
【従来の技術】
従来青色のＬＥＤは赤色や緑色に比べて輝度が小さく実用化に難点があったが、近年チッ化ガリウム系化合物半導体を用い、Ｍｇをドーパントした低抵抗のｐ型半導体層がえられたことにより、輝度が向上し脚光をあびている。
【０００５】
ところで、チッ化ガリウム系のＬＥＤの製法はつぎに示されるような工程で行われ、その完成したチッ化ガリウム系化合物半導体の斜視図を図３に示す。
【０００６】
まず、サファイア（Ａｌ２ Ｏ３ 単結晶）などからなる基板２１に４００〜７００℃の低温で有機金属化合物気相成長法（以下、ＭＯＣＶＤ法という）によりキャリアガスＨ２ とともに有機金属化合物ガスであるトリメチルガリウム（以下、ＴＭＧという）、ＮＨ３ およびドーパントとしてのＳｉＨ４ などを供給し、ｎ型のＧａＮ層からなる低温バッファ層２２を０．０１〜０．２μｍ程度形成し、ついで９００〜１２００℃の高温で同じガスを供給し同じ組成のｎ型のＧａＮからなる高温バッファ層２３を２〜５μｍ程度形成する。
【０００７】
ついで前述のガスにさらにトリメチルアルミニウム（以下、ＴＭＡという）の原料ガスを加え、ｎ型ドーパントのＳｉを含有したｎ型Ａｌｘ Ｇａ１−ｘ Ｎ（０＜ｘ＜１）層を成膜し、ダブルヘテロ接合形成のためのｎ型クラッド層２４を０．１〜０．３μｍ程度形成する。
【０００８】
つぎに、バンドギャップエネルギーがクラッド層のそれより小さくなる材料、たとえば前述の原料ガスのＴＭＡに代えてトリメチルインジウム（以下、ＴＭＩという）を導入し、Ｇａｙ Ｉｎ１−ｙ Ｎ（０＜ｙ≦１）からなる活性層２５を０．０５〜０．１μｍ程度形成する。
【０００９】
さらに、ｎ型クラッド層２４の形成に用いたガスと同じ原料のガスで不純物原料ガスをＳｉＨ４ に代えてｐ型不純物としてＭｇまたはＺｎをビスシクロペンタジエニルマグネシウム（Ｍｇ（Ｃ５Ｈ５）２）（以下、Ｃｐ２ Ｍｇという）またはジメチル亜鉛（以下、ＤＭＺｎという）として加えて反応管に導入し、ｐ型クラッド層２６であるｐ型Ａｌｘ Ｇａ１−ｘ Ｎ層を気相成長させる。これらのｎ型クラッド層２４と活性層２５とｐ型クラッド層２６とによりダブルヘテロ接合が形成される。
【００１０】
ついでキャップ層２７形成のため、前述のバッファ層２３と同様のガスで不純物原料ガスとしてＣｐ２ ＭｇまたはＤＭＺｎを供給してｐ型のＧａＮ層を０．３〜１μｍ程度成長させる。
【００１１】
そののちＳｉＯ２ やＳｉ３ Ｎ４ などの保護膜を半導体層の成長層表面全面に設け、４００〜８００℃、１５〜６０分間程度アニールを行い、ｐ型クラッド層２６およびキャップ層２７の活性化を図る。
【００１２】
ついで、保護膜を除去したのち、ｎ側の電極を形成するため、レジストを塗布してパターニングを行い、成長した各半導体層の一部をエッチング除去してｎ型層であるクラッド層２４またはバッファ層２３を露出させる。エッチングは硝酸とリン酸の混合液によるウエットエッチングかまたはＣｌ２ とＢＣｌ３ の混合ガスなどを導入した塩素系プラズマによる反応性イオンエッチングであるドライエッチングにより行われる。
【００１３】
ついで、Ａｕ、Ａｌなどの金属膜をたとえば蒸着、スパッタリングなどにより形成してｐ側およびｎ側の両電極２９、３０を形成し、ダイシングすることによりＬＥＤチップを形成している。
【００１４】
前述のチッ化ガリウム系化合物半導体を用いた半導体発光素子の製法では、前述のように、基板としてサファイア基板を用いているため、裏面から電極をとることができず、積層された半導体層の一部をエッチングしてｎ型半導体層であるクラッド層２４またはバッファ層２３を露出させ、その露出面にｎ側電極３０を設けている。このエッチングはウエットエッチングにより行うと２５０℃以上の高温で、１０〜３０分間の長時間行わなければならず、またエッチング面の垂直性がえられないという理由からドライエッチングが一般に用いられている。
【００１５】
【発明が解決しようとする課題】
しかし、前述のチッ化ガリウム系化合物半導体をドライエッチングによりエッチングすると、イオン衝撃による半導体層の表面がダメージを受けること、半導体層の組成にＡｌが存在するとＣｌとＡｌとが化合して塩化アルミニウムが生成され、エッチングにより露出した面に付着してコンタミネーションとなる。塩化アルミニウムがエッチングにより露出した表面で電極が設けられる場所に付着すると電極との接触抵抗が増大したり、側壁に付着すると発生する光の出力を低下させたり、散乱させたりするという問題がある。
【００１６】
さらに、Ｃｌ２ ガスは一般に有毒で、取扱いが難しいという問題がある。
【００１７】
本発明はこのような問題を解決し、ドライエッチングによるダメージやコンタミネーションの付着を防止し、電気特性および発光効率の向上した半導体発光素子の製法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明の半導体発光素子の製法は、（ａ）基板上にチッ化ガリウム系化合物半導体により形成される一方の導電型層を多結晶膜で成膜し、
（ｂ）該一方の導電型層の一部をマスクで覆い、
（ｃ）前記一方の導電型層の多結晶膜を高温にして単結晶化し、
（ｄ）該単結晶化して前記マスクで覆われない前記一方の導電型層上に少なくとも他の導電型層を含むチッ化ガリウム系化合物半導体層をエピタキシャル成長し、
（ｅ）前記マスクを除去し、該マスクの除去により露出する前記単結晶化した一方の導電型層および前記他の導電型層にそれぞれｎ側およびｐ側の電極を設ける
ことを特徴とする。
【００１９】
この方法を用いることにより、高温のエピタキシャル成長中にマスク形成工程を入れなくてもよいため好ましい。
【００２０】
前記一方の導電型層がチッ化ガリウム系化合物半導体により形成されるｎ型バッファ層で、前記一方の導電型層上に積層されるチッ化ガリウム系化合物半導体により形成されるエピタキシャル成長層が少なくともｎ型クラッド層、活性層、ｐ型クラッド層を含む層であることが、発光効率の高い半導体発光素子がえられるため好ましい。前記一方の導電型層がチッ化ガリウム系化合物半導体により形成されるｎ型バッファ層で、前記一方の導電型層上に積層されるチッ化ガリウム系化合物半導体により形成されるエピタキシャル成長層が少なくともｎ型層とｐ型層とのｐｎ接合を有する層を含むものであることが、簡単な構成で半導体発光素子がえられるため好ましい。
【００２１】
【作用】
本発明の半導体発光素子の製法によれば、バッファ層の一部をＳｉＯ２ 膜などのマスクにより覆ってマスクされていない部分にのみｎ型層およびｐ型層をエピタキシャル成長させるので、ＳｉＯ２ 膜などの非晶質体には半導体のエピタキシャル成長はされず付着しない。その結果、マスクのない部分のみに半導体層が成長し、そののちマスクを除去することにより、ｎ側電極を形成することができ、チッ化ガリウム系化合物半導体層を反応性イオンエッチングなどのエッチングを行わなくてすみ、半導体層の組成にかかわらず、コンタミネーションの問題がなく低抵抗の電極形成ができる。
【００２２】
【実施例】
つぎに添付図面を参照しながら本発明の半導体発光素子の製法を説明する。
【００２３】
図１は本発明の半導体発光素子の製法の一実施例の工程断面説明図、図２は本発明の半導体発光素子の製法の他の実施例の工程断面説明図である。
【００２４】
実施例１
まず、図１（ａ）に示されるように、サファイアなどからなる基板１に、ＭＯＣＶＤ法により、たとえばキャリアガスのＨ２ にＴＭＧとＮＨ３ の反応ガスを導入し、４００〜７００℃で反応させてｎ型ＧａＮなどのチッ化ガリウム系半導体層からなる低温バッファ層２を０．０１〜０．２μｍ程度成膜する。
【００２５】
つぎに、ＭＯＣＶＤ装置から基板を取り出し、ＣＶＤ法により、半導体層の表面全面にＳｉＯ２ 膜またはＳｉ３ Ｎ４ 膜などからなるマスク１０を成膜する。マスク１０の成膜は０．１〜０．５μｍ程度設ければよい。つぎに通常のフォトリソグラフィ工程により積層された半導体層をエッチングする部分のみにマスク１０を残し、その他の部分をエッチングにより除去する（図１（ｂ）参照）。
【００２６】
つぎに、９００〜１２００℃程度の高温にし、５〜３０分間保持することにより低温バッファ層２を単結晶化させる。そののち９００〜１２００℃の高温に維持したまま低温バッファ層２の形成と同じ原料ガスを導入して反応させると、図１（ｃ）に示されるように、エッチングによりマスク１０が除去された部分にｎ型ＧａＮの単結晶が成長し、高温バッファ層３を２〜４μｍ程度設ける。この際、反応ガスの反応による成膜は、本来全面で行われるが、ＳｉＯ２ やＳｉ３ Ｎ４ などからなるマスク１０は表面が単結晶になっておらず結晶成長が起らない。そのためマスク１０上にはチッ化ガリウム系化合物半導体層は成長せず、マスク１０が除去されて低温バッファ層２が露出した部分のみに成長する。
【００２７】
つぎに前述のガスにさらにＴＭＡを追加してｎ型Ａｌｘ Ｇａ１−ｘ Ｎ（０＜ｘ＜１）からなるｎ型クラッド層４を０．１〜０．３μｍ程度形成し、さらに不純物原料ガスを止め、かつ、ＴＭＡに代えてＴＭＩを導入し、ノンドープまたはｎ型もしくはｐ型の活性層５を０．０５〜０．１μｍ程度形成する。
【００２８】
さらに、ｎ型クラッド層４の形成に用いたガスと同じ原料ガスで不純物原料ガスをＳｉＨ４ などに代えてＣｐ２ ＭｇまたはＤＭＺｎを供給してｐ型Ａｌｘ Ｇａ１−ｘ Ｎからなるｐ型クラッド層６を０．１〜０．３μｍ程度、同様にｐ型ＧａＮからなるキャップ層７を０．３〜１μｍ程度成長させる。
【００２９】
これらのチッ化ガリウム系化合物半導体層は全て前述の高温バッファ層３上に単結晶として成長するため、マスク１０よりも上層でマスクがなくなった部分に成膜されるばあいでもマスク１０上には成膜されないで、マスクのない部分のみに真っ直ぐ上方に成膜される。
【００３０】
そののちＳｉＯ２ やＳｉ３ Ｎ４ などの保護膜を半導体層の成長層表面全面に設け、４００〜８００℃、２０〜６０分間程度のアニールを行い、ｐ型クラッド層６およびキャップ層７の活性化を図る。
【００３１】
アニールが完了すると、温度を室温まで下げて、保護膜およびマスク１０をフッ酸またはフッ酸とフッ化アンモニウム混合溶液（バッファードフッ酸）によるウエットエッチングにより除去する。
【００３２】
ついで図１（ｄ）に示されるように、Ａｕ、Ａｌなどの金属膜をスパッタリングなどにより設け、積層された化合物半導体層の表面でｐ型層に電気的に接続されるｐ側電極８、露出した低温バッファ層２の表面でｎ型層に電気的に接続されるｎ側電極９を形成する。つぎに、各チップにダイシングして、ＬＥＤチップが形成される。
【００３３】
実施例２
実施例１ではダブルヘテロ接合のＬＥＤであったが、図２に示されるように、ｐｎ接合のばあいも同様に製造することができる。
【００３４】
すなわち、実施例１と同様にＭＯＣＶＤ法により成膜されたｎ型ＧａＮからなる低温バッファ層２（図２（ａ）参照）の表面にＣＶＤ法によりＳｉＯ２ などからなるマスク１０を０．１〜０．５μｍ程度成膜し、ｎ側電極の形成に必要な部分のみを残し、その他の部分をエッチング除去する（図２（ｂ）参照）。そののち、ＭＯＣＶＤ法により、たとえばｎ型Ａｌｕ Ｇａ１−ｕ Ｎ（０＜ｕ＜１）からなるｎ型層１４を２〜４μｍ程度およびたとえばｐ型Ｇａｖ Ｉｎ１−ｖ Ｎ（０＜ｖ≦１）からなるｐ型層１６を０．５〜２μｍ程度、前述と同様のガスにより成長する（図２（ｃ）参照）。
【００３５】
ついで、マスク１０をフッ酸またはフッ酸とフッ化アンモニウム混合溶液によるウエットエッチングにより除去し、Ａｕ、Ａｌなどからなる金属膜をスパッタリングなどにより形成し、ｐ側電極１８、ｎ側電極１９を形成し（図２（ｄ）参照）、各チップにダイシングして、ｐｎ接合型のＬＥＤチップが形成される。
【００３６】
前記各実施例では低温バッファ層２を設けた状態でマスク１０を設けているが、この工程でマスク１０を設けることにより、マスク１０を設けるためにＭＯＣＶＤ装置から取り出す際の温度変化が、４００〜７００℃の低温から室温への変化であるため好ましい。しかし低温バッファ層３は薄く抵抗が大きくなること、基板との不整により結晶欠陥や転位が生じ易く電流が流れにくくなること、などのため電極間抵抗が増加し易い。そこで、ｎ側電極９に接続されるｎ型層の抵抗を充分小さくするため低温バッファ層２上にさらに９００〜１２００℃の高温で単結晶層からなる高温バッファ層３の一部または全部を設けたのち一旦室温まで下げてＭＯＣＶＤ装置から取り出し、マスク１０を設けてもよい。
【００３７】
さらに、前記各実施例ではダブルヘテロ接合とヘテロｐｎ接合のＬＥＤであったが、ホモｐｎ接合ＬＥＤや種々の構造のレーザダイオードなどのチッ化ガリウム系化合物半導体からなる発光素子についても同様である。またチッ化ガリウム系半導体も前述の組成の材料に限定されず、一般にＡｌｐ Ｇａｑ Ｉｎ１−ｐ−ｑ Ｎ（０≦ｐ＜１、０＜ｑ≦１、０＜ｐ＋ｑ≦１）からなり、たとえば活性層のバンドギャップエネルギーがクラッド層のバンドギャップエネルギーより小さくなるように各組成の比率を選定し、ｐ、ｑの選定により組成を変化させたものでもよい。また、前記Ａｌｐ Ｇａｑ Ｉｎ１−ｐ−ｑ ＮのＮの一部または全部をＡｓおよび／またはＰなどで置換した材料でも同様に本発明を適用できる。
【００３８】
【発明の効果】
本発明の半導体発光素子の製法によれば、作業が難しいエッチング工程が不要となり、工程を大幅に削減できる。さらにドライエッチングによるコンタミネーションの付着を避けることができるため発光効率がよく、安定した発光量で信頼性のある半導体発光素子をうることができる。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の製法の一実施例を示す工程断面説明図である。
【図２】本発明の半導体発光素子の製法の他の実施例を示す工程断面説明図である。
【図３】従来の半導体発光素子の一例を示す斜視図である。
【符号の説明】
１ 基板
４ ｎ型クラッド層
５ 活性層
６ ｐ型クラッド層
７ キャップ層
１０ マスク
１４ ｎ型層
１６ ｐ型層
【産業上の利用分野】
本発明は半導体発光素子の製法に関する。さらに詳しくは、青色発光に好適なチッ化ガリウム系化合物半導体を用いた半導体発光素子の製法に関する。
【０００２】
ここにチッ化ガリウム系化合物半導体とは、ＩＩＩ 族元素のＧａとＶ族元素のＮとの化合物またはＩＩＩ 族元素のＧａの一部がＡｌ、Ｉｎなど他のＩＩＩ 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなど他のＶ族元素と置換した化合物からなる半導体をいう。
【０００３】
また、半導体発光素子とは、ｐｎ接合またはダブルヘテロ接合を有する発光ダイオード（以下、ＬＥＤという）、スーパルミネッセントダイオード（ＳＬＤ）または半導体レーザダイオード（以下、ＬＤという）などの光を発生する半導体素子をいう。
【０００４】
【従来の技術】
従来青色のＬＥＤは赤色や緑色に比べて輝度が小さく実用化に難点があったが、近年チッ化ガリウム系化合物半導体を用い、Ｍｇをドーパントした低抵抗のｐ型半導体層がえられたことにより、輝度が向上し脚光をあびている。
【０００５】
ところで、チッ化ガリウム系のＬＥＤの製法はつぎに示されるような工程で行われ、その完成したチッ化ガリウム系化合物半導体の斜視図を図３に示す。
【０００６】
まず、サファイア（Ａｌ２ Ｏ３ 単結晶）などからなる基板２１に４００〜７００℃の低温で有機金属化合物気相成長法（以下、ＭＯＣＶＤ法という）によりキャリアガスＨ２ とともに有機金属化合物ガスであるトリメチルガリウム（以下、ＴＭＧという）、ＮＨ３ およびドーパントとしてのＳｉＨ４ などを供給し、ｎ型のＧａＮ層からなる低温バッファ層２２を０．０１〜０．２μｍ程度形成し、ついで９００〜１２００℃の高温で同じガスを供給し同じ組成のｎ型のＧａＮからなる高温バッファ層２３を２〜５μｍ程度形成する。
【０００７】
ついで前述のガスにさらにトリメチルアルミニウム（以下、ＴＭＡという）の原料ガスを加え、ｎ型ドーパントのＳｉを含有したｎ型Ａｌｘ Ｇａ１−ｘ Ｎ（０＜ｘ＜１）層を成膜し、ダブルヘテロ接合形成のためのｎ型クラッド層２４を０．１〜０．３μｍ程度形成する。
【０００８】
つぎに、バンドギャップエネルギーがクラッド層のそれより小さくなる材料、たとえば前述の原料ガスのＴＭＡに代えてトリメチルインジウム（以下、ＴＭＩという）を導入し、Ｇａｙ Ｉｎ１−ｙ Ｎ（０＜ｙ≦１）からなる活性層２５を０．０５〜０．１μｍ程度形成する。
【０００９】
さらに、ｎ型クラッド層２４の形成に用いたガスと同じ原料のガスで不純物原料ガスをＳｉＨ４ に代えてｐ型不純物としてＭｇまたはＺｎをビスシクロペンタジエニルマグネシウム（Ｍｇ（Ｃ５Ｈ５）２）（以下、Ｃｐ２ Ｍｇという）またはジメチル亜鉛（以下、ＤＭＺｎという）として加えて反応管に導入し、ｐ型クラッド層２６であるｐ型Ａｌｘ Ｇａ１−ｘ Ｎ層を気相成長させる。これらのｎ型クラッド層２４と活性層２５とｐ型クラッド層２６とによりダブルヘテロ接合が形成される。
【００１０】
ついでキャップ層２７形成のため、前述のバッファ層２３と同様のガスで不純物原料ガスとしてＣｐ２ ＭｇまたはＤＭＺｎを供給してｐ型のＧａＮ層を０．３〜１μｍ程度成長させる。
【００１１】
そののちＳｉＯ２ やＳｉ３ Ｎ４ などの保護膜を半導体層の成長層表面全面に設け、４００〜８００℃、１５〜６０分間程度アニールを行い、ｐ型クラッド層２６およびキャップ層２７の活性化を図る。
【００１２】
ついで、保護膜を除去したのち、ｎ側の電極を形成するため、レジストを塗布してパターニングを行い、成長した各半導体層の一部をエッチング除去してｎ型層であるクラッド層２４またはバッファ層２３を露出させる。エッチングは硝酸とリン酸の混合液によるウエットエッチングかまたはＣｌ２ とＢＣｌ３ の混合ガスなどを導入した塩素系プラズマによる反応性イオンエッチングであるドライエッチングにより行われる。
【００１３】
ついで、Ａｕ、Ａｌなどの金属膜をたとえば蒸着、スパッタリングなどにより形成してｐ側およびｎ側の両電極２９、３０を形成し、ダイシングすることによりＬＥＤチップを形成している。
【００１４】
前述のチッ化ガリウム系化合物半導体を用いた半導体発光素子の製法では、前述のように、基板としてサファイア基板を用いているため、裏面から電極をとることができず、積層された半導体層の一部をエッチングしてｎ型半導体層であるクラッド層２４またはバッファ層２３を露出させ、その露出面にｎ側電極３０を設けている。このエッチングはウエットエッチングにより行うと２５０℃以上の高温で、１０〜３０分間の長時間行わなければならず、またエッチング面の垂直性がえられないという理由からドライエッチングが一般に用いられている。
【００１５】
【発明が解決しようとする課題】
しかし、前述のチッ化ガリウム系化合物半導体をドライエッチングによりエッチングすると、イオン衝撃による半導体層の表面がダメージを受けること、半導体層の組成にＡｌが存在するとＣｌとＡｌとが化合して塩化アルミニウムが生成され、エッチングにより露出した面に付着してコンタミネーションとなる。塩化アルミニウムがエッチングにより露出した表面で電極が設けられる場所に付着すると電極との接触抵抗が増大したり、側壁に付着すると発生する光の出力を低下させたり、散乱させたりするという問題がある。
【００１６】
さらに、Ｃｌ２ ガスは一般に有毒で、取扱いが難しいという問題がある。
【００１７】
本発明はこのような問題を解決し、ドライエッチングによるダメージやコンタミネーションの付着を防止し、電気特性および発光効率の向上した半導体発光素子の製法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明の半導体発光素子の製法は、（ａ）基板上にチッ化ガリウム系化合物半導体により形成される一方の導電型層を多結晶膜で成膜し、
（ｂ）該一方の導電型層の一部をマスクで覆い、
（ｃ）前記一方の導電型層の多結晶膜を高温にして単結晶化し、
（ｄ）該単結晶化して前記マスクで覆われない前記一方の導電型層上に少なくとも他の導電型層を含むチッ化ガリウム系化合物半導体層をエピタキシャル成長し、
（ｅ）前記マスクを除去し、該マスクの除去により露出する前記単結晶化した一方の導電型層および前記他の導電型層にそれぞれｎ側およびｐ側の電極を設ける
ことを特徴とする。
【００１９】
この方法を用いることにより、高温のエピタキシャル成長中にマスク形成工程を入れなくてもよいため好ましい。
【００２０】
前記一方の導電型層がチッ化ガリウム系化合物半導体により形成されるｎ型バッファ層で、前記一方の導電型層上に積層されるチッ化ガリウム系化合物半導体により形成されるエピタキシャル成長層が少なくともｎ型クラッド層、活性層、ｐ型クラッド層を含む層であることが、発光効率の高い半導体発光素子がえられるため好ましい。前記一方の導電型層がチッ化ガリウム系化合物半導体により形成されるｎ型バッファ層で、前記一方の導電型層上に積層されるチッ化ガリウム系化合物半導体により形成されるエピタキシャル成長層が少なくともｎ型層とｐ型層とのｐｎ接合を有する層を含むものであることが、簡単な構成で半導体発光素子がえられるため好ましい。
【００２１】
【作用】
本発明の半導体発光素子の製法によれば、バッファ層の一部をＳｉＯ２ 膜などのマスクにより覆ってマスクされていない部分にのみｎ型層およびｐ型層をエピタキシャル成長させるので、ＳｉＯ２ 膜などの非晶質体には半導体のエピタキシャル成長はされず付着しない。その結果、マスクのない部分のみに半導体層が成長し、そののちマスクを除去することにより、ｎ側電極を形成することができ、チッ化ガリウム系化合物半導体層を反応性イオンエッチングなどのエッチングを行わなくてすみ、半導体層の組成にかかわらず、コンタミネーションの問題がなく低抵抗の電極形成ができる。
【００２２】
【実施例】
つぎに添付図面を参照しながら本発明の半導体発光素子の製法を説明する。
【００２３】
図１は本発明の半導体発光素子の製法の一実施例の工程断面説明図、図２は本発明の半導体発光素子の製法の他の実施例の工程断面説明図である。
【００２４】
実施例１
まず、図１（ａ）に示されるように、サファイアなどからなる基板１に、ＭＯＣＶＤ法により、たとえばキャリアガスのＨ２ にＴＭＧとＮＨ３ の反応ガスを導入し、４００〜７００℃で反応させてｎ型ＧａＮなどのチッ化ガリウム系半導体層からなる低温バッファ層２を０．０１〜０．２μｍ程度成膜する。
【００２５】
つぎに、ＭＯＣＶＤ装置から基板を取り出し、ＣＶＤ法により、半導体層の表面全面にＳｉＯ２ 膜またはＳｉ３ Ｎ４ 膜などからなるマスク１０を成膜する。マスク１０の成膜は０．１〜０．５μｍ程度設ければよい。つぎに通常のフォトリソグラフィ工程により積層された半導体層をエッチングする部分のみにマスク１０を残し、その他の部分をエッチングにより除去する（図１（ｂ）参照）。
【００２６】
つぎに、９００〜１２００℃程度の高温にし、５〜３０分間保持することにより低温バッファ層２を単結晶化させる。そののち９００〜１２００℃の高温に維持したまま低温バッファ層２の形成と同じ原料ガスを導入して反応させると、図１（ｃ）に示されるように、エッチングによりマスク１０が除去された部分にｎ型ＧａＮの単結晶が成長し、高温バッファ層３を２〜４μｍ程度設ける。この際、反応ガスの反応による成膜は、本来全面で行われるが、ＳｉＯ２ やＳｉ３ Ｎ４ などからなるマスク１０は表面が単結晶になっておらず結晶成長が起らない。そのためマスク１０上にはチッ化ガリウム系化合物半導体層は成長せず、マスク１０が除去されて低温バッファ層２が露出した部分のみに成長する。
【００２７】
つぎに前述のガスにさらにＴＭＡを追加してｎ型Ａｌｘ Ｇａ１−ｘ Ｎ（０＜ｘ＜１）からなるｎ型クラッド層４を０．１〜０．３μｍ程度形成し、さらに不純物原料ガスを止め、かつ、ＴＭＡに代えてＴＭＩを導入し、ノンドープまたはｎ型もしくはｐ型の活性層５を０．０５〜０．１μｍ程度形成する。
【００２８】
さらに、ｎ型クラッド層４の形成に用いたガスと同じ原料ガスで不純物原料ガスをＳｉＨ４ などに代えてＣｐ２ ＭｇまたはＤＭＺｎを供給してｐ型Ａｌｘ Ｇａ１−ｘ Ｎからなるｐ型クラッド層６を０．１〜０．３μｍ程度、同様にｐ型ＧａＮからなるキャップ層７を０．３〜１μｍ程度成長させる。
【００２９】
これらのチッ化ガリウム系化合物半導体層は全て前述の高温バッファ層３上に単結晶として成長するため、マスク１０よりも上層でマスクがなくなった部分に成膜されるばあいでもマスク１０上には成膜されないで、マスクのない部分のみに真っ直ぐ上方に成膜される。
【００３０】
そののちＳｉＯ２ やＳｉ３ Ｎ４ などの保護膜を半導体層の成長層表面全面に設け、４００〜８００℃、２０〜６０分間程度のアニールを行い、ｐ型クラッド層６およびキャップ層７の活性化を図る。
【００３１】
アニールが完了すると、温度を室温まで下げて、保護膜およびマスク１０をフッ酸またはフッ酸とフッ化アンモニウム混合溶液（バッファードフッ酸）によるウエットエッチングにより除去する。
【００３２】
ついで図１（ｄ）に示されるように、Ａｕ、Ａｌなどの金属膜をスパッタリングなどにより設け、積層された化合物半導体層の表面でｐ型層に電気的に接続されるｐ側電極８、露出した低温バッファ層２の表面でｎ型層に電気的に接続されるｎ側電極９を形成する。つぎに、各チップにダイシングして、ＬＥＤチップが形成される。
【００３３】
実施例２
実施例１ではダブルヘテロ接合のＬＥＤであったが、図２に示されるように、ｐｎ接合のばあいも同様に製造することができる。
【００３４】
すなわち、実施例１と同様にＭＯＣＶＤ法により成膜されたｎ型ＧａＮからなる低温バッファ層２（図２（ａ）参照）の表面にＣＶＤ法によりＳｉＯ２ などからなるマスク１０を０．１〜０．５μｍ程度成膜し、ｎ側電極の形成に必要な部分のみを残し、その他の部分をエッチング除去する（図２（ｂ）参照）。そののち、ＭＯＣＶＤ法により、たとえばｎ型Ａｌｕ Ｇａ１−ｕ Ｎ（０＜ｕ＜１）からなるｎ型層１４を２〜４μｍ程度およびたとえばｐ型Ｇａｖ Ｉｎ１−ｖ Ｎ（０＜ｖ≦１）からなるｐ型層１６を０．５〜２μｍ程度、前述と同様のガスにより成長する（図２（ｃ）参照）。
【００３５】
ついで、マスク１０をフッ酸またはフッ酸とフッ化アンモニウム混合溶液によるウエットエッチングにより除去し、Ａｕ、Ａｌなどからなる金属膜をスパッタリングなどにより形成し、ｐ側電極１８、ｎ側電極１９を形成し（図２（ｄ）参照）、各チップにダイシングして、ｐｎ接合型のＬＥＤチップが形成される。
【００３６】
前記各実施例では低温バッファ層２を設けた状態でマスク１０を設けているが、この工程でマスク１０を設けることにより、マスク１０を設けるためにＭＯＣＶＤ装置から取り出す際の温度変化が、４００〜７００℃の低温から室温への変化であるため好ましい。しかし低温バッファ層３は薄く抵抗が大きくなること、基板との不整により結晶欠陥や転位が生じ易く電流が流れにくくなること、などのため電極間抵抗が増加し易い。そこで、ｎ側電極９に接続されるｎ型層の抵抗を充分小さくするため低温バッファ層２上にさらに９００〜１２００℃の高温で単結晶層からなる高温バッファ層３の一部または全部を設けたのち一旦室温まで下げてＭＯＣＶＤ装置から取り出し、マスク１０を設けてもよい。
【００３７】
さらに、前記各実施例ではダブルヘテロ接合とヘテロｐｎ接合のＬＥＤであったが、ホモｐｎ接合ＬＥＤや種々の構造のレーザダイオードなどのチッ化ガリウム系化合物半導体からなる発光素子についても同様である。またチッ化ガリウム系半導体も前述の組成の材料に限定されず、一般にＡｌｐ Ｇａｑ Ｉｎ１−ｐ−ｑ Ｎ（０≦ｐ＜１、０＜ｑ≦１、０＜ｐ＋ｑ≦１）からなり、たとえば活性層のバンドギャップエネルギーがクラッド層のバンドギャップエネルギーより小さくなるように各組成の比率を選定し、ｐ、ｑの選定により組成を変化させたものでもよい。また、前記Ａｌｐ Ｇａｑ Ｉｎ１−ｐ−ｑ ＮのＮの一部または全部をＡｓおよび／またはＰなどで置換した材料でも同様に本発明を適用できる。
【００３８】
【発明の効果】
本発明の半導体発光素子の製法によれば、作業が難しいエッチング工程が不要となり、工程を大幅に削減できる。さらにドライエッチングによるコンタミネーションの付着を避けることができるため発光効率がよく、安定した発光量で信頼性のある半導体発光素子をうることができる。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の製法の一実施例を示す工程断面説明図である。
【図２】本発明の半導体発光素子の製法の他の実施例を示す工程断面説明図である。
【図３】従来の半導体発光素子の一例を示す斜視図である。
【符号の説明】
１ 基板
４ ｎ型クラッド層
５ 活性層
６ ｐ型クラッド層
７ キャップ層
１０ マスク
１４ ｎ型層
１６ ｐ型層
Claims (3)
- （ａ）基板上にチッ化ガリウム系化合物半導体により形成される一方の導電型層を多結晶膜で成膜し、
（ｂ）該一方の導電型層の一部をマスクで覆い、
（ｃ）前記一方の導電型層の多結晶膜を高温にして単結晶化し、
（ｄ）該単結晶化して前記マスクで覆われない前記一方の導電型層上に少なくとも他の導電型層を含むチッ化ガリウム系化合物半導体層をエピタキシャル成長し、
（ｅ）前記マスクを除去し、該マスクの除去により露出する前記単結晶化した一方の導電型層および前記他の導電型層にそれぞれｎ側およびｐ側の電極を設ける
ことにより発光素子のチップを形成する半導体発光素子の製法。 - 前記一方の導電型層がチッ化ガリウム系化合物半導体により形成されるｎ型バッファ層で、前記一方の導電型層上に積層されるチッ化ガリウム系化合物半導体により形成されるエピタキシャル成長層が少なくともｎ型クラッド層、活性層、ｐ型クラッド層を含む層である請求項１記載の半導体発光素子の製法。
- 前記一方の導電型層がチッ化ガリウム系化合物半導体により形成されるｎ型バッファ層で、前記一方の導電型層上に積層されるチッ化ガリウム系化合物半導体により形成されるエピタキシャル成長層が少なくともｎ型層とｐ型層とのｐｎ接合を有する層を含むものである請求項１または２記載の半導体発光素子の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5768995A JP3571401B2 (ja) | 1995-03-16 | 1995-03-16 | 半導体発光素子の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5768995A JP3571401B2 (ja) | 1995-03-16 | 1995-03-16 | 半導体発光素子の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08255929A JPH08255929A (ja) | 1996-10-01 |
| JP3571401B2 true JP3571401B2 (ja) | 2004-09-29 |
Family
ID=13062921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5768995A Expired - Lifetime JP3571401B2 (ja) | 1995-03-16 | 1995-03-16 | 半導体発光素子の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3571401B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3882539B2 (ja) | 2000-07-18 | 2007-02-21 | ソニー株式会社 | 半導体発光素子およびその製造方法、並びに画像表示装置 |
| JP4595198B2 (ja) | 2000-12-15 | 2010-12-08 | ソニー株式会社 | 半導体発光素子及び半導体発光素子の製造方法 |
| JP5283293B2 (ja) | 2001-02-21 | 2013-09-04 | ソニー株式会社 | 半導体発光素子 |
| JP2002261327A (ja) | 2001-03-06 | 2002-09-13 | Sony Corp | 半導体発光素子及び半導体発光素子の製造方法 |
| KR20020080012A (ko) * | 2001-04-10 | 2002-10-23 | 주식회사 에이티씨 | 질화갈륨계 화합물 반도체소자의 제조방법 |
| JP2004288799A (ja) | 2003-03-20 | 2004-10-14 | Sony Corp | 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法 |
| JP2006294698A (ja) * | 2005-04-06 | 2006-10-26 | Sumitomo Electric Ind Ltd | 発光素子、発光素子の製造方法、およびＧａＮ基板 |
| JP2010287637A (ja) * | 2009-06-10 | 2010-12-24 | Sony Corp | 半導体発光装置の製造方法 |
| US8445890B2 (en) | 2010-03-09 | 2013-05-21 | Micron Technology, Inc. | Solid state lighting devices grown on semi-polar facets and associated methods of manufacturing |
| JP6186380B2 (ja) * | 2012-02-23 | 2017-08-23 | センサー エレクトロニック テクノロジー インコーポレイテッド | 半導体層に対するオーミックコンタクトを含むデバイスヘテロ構造を形成することを含む方法および半導体層に対するオーミックコンタクトを含むデバイスヘテロ構造を含むデバイス |
-
1995
- 1995-03-16 JP JP5768995A patent/JP3571401B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08255929A (ja) | 1996-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3974667B2 (ja) | 半導体発光素子の製法 | |
| JPH1012923A (ja) | 発光素子およびその製造方法 | |
| US5700713A (en) | Light emitting semiconductor device using group III nitride compound and method of producing the same | |
| JPH0897471A (ja) | ３族窒化物半導体発光素子 | |
| JP2003252700A (ja) | Ｉｉｉ族窒化物系化合物半導体 | |
| JP5647289B2 (ja) | 発光素子の製造方法 | |
| JP2001168385A (ja) | Ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体発光素子 | |
| JPH1051030A (ja) | ３族窒化物半導体発光素子 | |
| JP2000091234A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法 | |
| JPH08255926A (ja) | 半導体発光素子およびその製法 | |
| JP3571401B2 (ja) | 半導体発光素子の製法 | |
| CN101292328A (zh) | 氮化物半导体元件及其制造方法 | |
| JP3325713B2 (ja) | 半導体発光素子の製法 | |
| JP2713094B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP3504976B2 (ja) | 半導体発光素子 | |
| JPH0864912A (ja) | 半導体発光素子およびその製法 | |
| JPH09283799A (ja) | 半導体発光素子 | |
| JPH0851235A (ja) | 半導体発光素子の製法 | |
| JPH0864913A (ja) | 半導体発光素子およびその製法 | |
| JP2995186B1 (ja) | 半導体発光素子 | |
| JPH0883956A (ja) | 半導体発光素子 | |
| JPH10173220A (ja) | 半導体発光素子の製法 | |
| JPH0897469A (ja) | 半導体発光素子 | |
| JP3727091B2 (ja) | ３族窒化物半導体素子 | |
| JP3681540B2 (ja) | 半導体の製造方法、半導体装置の製造方法及び半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040624 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |