JPH10173220A - 半導体発光素子の製法 - Google Patents
半導体発光素子の製法Info
- Publication number
- JPH10173220A JPH10173220A JP32633196A JP32633196A JPH10173220A JP H10173220 A JPH10173220 A JP H10173220A JP 32633196 A JP32633196 A JP 32633196A JP 32633196 A JP32633196 A JP 32633196A JP H10173220 A JPH10173220 A JP H10173220A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- low
- temperature
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 積層する半導体層と格子定数の異なる基板上
でも半導体結晶を平坦に積層し、発光特性の優れた半導
体発光素子の製法を提供する。 【解決手段】 （ａ）基板１上に単結晶成長がされない
低温で半導体層を成膜して第１の低温バッファ層２ａを
形成し、（ｂ）該第１の低温バッファ層上に単結晶成長
が可能な温度で半導体層を成膜して高温バッファ層３ａ
を形成し、（ｃ）該高温バッファ層上に前記低温でさら
に半導体層を成膜して第２の低温バッファ層２ｂを形成
し、（ｄ）半導体層３〜５を順次積層して発光層を形成
することを特徴とする。
でも半導体結晶を平坦に積層し、発光特性の優れた半導
体発光素子の製法を提供する。 【解決手段】 （ａ）基板１上に単結晶成長がされない
低温で半導体層を成膜して第１の低温バッファ層２ａを
形成し、（ｂ）該第１の低温バッファ層上に単結晶成長
が可能な温度で半導体層を成膜して高温バッファ層３ａ
を形成し、（ｃ）該高温バッファ層上に前記低温でさら
に半導体層を成膜して第２の低温バッファ層２ｂを形成
し、（ｄ）半導体層３〜５を順次積層して発光層を形成
することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は基板上に、その基板
の格子定数と異なる格子定数の半導体層を積層する半導
体発光素子の製法に関する。さらに詳しくは、サファイ
ア基板上にチッ化ガリウム系化合物半導体層を積層する
青色系発光素子にとくに適した半導体発光素子の製法に
関する。
の格子定数と異なる格子定数の半導体層を積層する半導
体発光素子の製法に関する。さらに詳しくは、サファイ
ア基板上にチッ化ガリウム系化合物半導体層を積層する
青色系発光素子にとくに適した半導体発光素子の製法に
関する。
【０００２】
【従来の技術】従来、たとえば青色系の光を発光する半
導体発光素子は、図２に示されるような構造になってい
る。すなわち、サファイア基板２１上にたとえばＧａＮ
からなる低温バッファ層２２と、高温でｎ形のＧａＮが
エピタキシャル成長されたｎ形層（クラッド層）２３
と、バンドギャップエネルギーがクラッド層のそれより
も小さくなる材料、たとえばＩｎx Ｇａ1-x Ｎ（０≦ｘ
≦０.５）からなる活性層２４と、ｐ形のＧａＮからな
るｐ形層（クラッド層）２５とからなり、その表面にｐ
側（上部）電極２８が設けられ、積層された半導体層の
一部がエッチングされて露出したｎ形層２３の表面にｎ
側（下部）電極２９が設けられることにより形成されて
いる。
導体発光素子は、図２に示されるような構造になってい
る。すなわち、サファイア基板２１上にたとえばＧａＮ
からなる低温バッファ層２２と、高温でｎ形のＧａＮが
エピタキシャル成長されたｎ形層（クラッド層）２３
と、バンドギャップエネルギーがクラッド層のそれより
も小さくなる材料、たとえばＩｎx Ｇａ1-x Ｎ（０≦ｘ
≦０.５）からなる活性層２４と、ｐ形のＧａＮからな
るｐ形層（クラッド層）２５とからなり、その表面にｐ
側（上部）電極２８が設けられ、積層された半導体層の
一部がエッチングされて露出したｎ形層２３の表面にｎ
側（下部）電極２９が設けられることにより形成されて
いる。
【０００３】この構造で、サファイア基板２１はその格
子定数が４.７６Å程度で、ＧａＮ半導体はその格子定
数が３.１９Å程度とかなり異なっているため、両者間
に歪みが生じやすい。これを緩和するため、サファイア
基板２１の表面に堆積する半導体層は直接エピタキシャ
ル成長をしないで、４００〜６００℃程度の低温でまず
多結晶層の低温バッファ層を形成し、ついで高温で結晶
成長をさせることにより、その高温度での成長時に低温
バッファ層も結晶化させる方法が用いられている。
子定数が４.７６Å程度で、ＧａＮ半導体はその格子定
数が３.１９Å程度とかなり異なっているため、両者間
に歪みが生じやすい。これを緩和するため、サファイア
基板２１の表面に堆積する半導体層は直接エピタキシャ
ル成長をしないで、４００〜６００℃程度の低温でまず
多結晶層の低温バッファ層を形成し、ついで高温で結晶
成長をさせることにより、その高温度での成長時に低温
バッファ層も結晶化させる方法が用いられている。
【０００４】
【発明が解決しようとする課題】前述のように、サファ
イア基板上にチッ化ガリウム系化合物半導体層を積層す
る場合に、まずＧａＮからなる低温バッファ層を堆積し
てから高温による半導体結晶層を積層しているが、低温
バッファ層上に高温でＧａＮの結晶を堆積する場合、そ
の結晶化が均一になされず、その境界面に大きい場合は
高さで１μｍ程度の凸凹が生じる場合がある。その結
果、その上に積層されるチッ化ガリウム系化合物半導体
層も凸凹面状に形成されるため、０.１μｍ程度の薄い
活性層などは段切れが生じて活性層を挟むｎ形層とｐ形
層との間でリーク電流が生じることがある。また、段切
れが生じないまでも積層された半導体層に凸凹が生じて
いると、半導体層にクラックが入りやすいと共に、電流
が不均一となり、発光も不均一で発光効率が低下すると
いう問題がある。
イア基板上にチッ化ガリウム系化合物半導体層を積層す
る場合に、まずＧａＮからなる低温バッファ層を堆積し
てから高温による半導体結晶層を積層しているが、低温
バッファ層上に高温でＧａＮの結晶を堆積する場合、そ
の結晶化が均一になされず、その境界面に大きい場合は
高さで１μｍ程度の凸凹が生じる場合がある。その結
果、その上に積層されるチッ化ガリウム系化合物半導体
層も凸凹面状に形成されるため、０.１μｍ程度の薄い
活性層などは段切れが生じて活性層を挟むｎ形層とｐ形
層との間でリーク電流が生じることがある。また、段切
れが生じないまでも積層された半導体層に凸凹が生じて
いると、半導体層にクラックが入りやすいと共に、電流
が不均一となり、発光も不均一で発光効率が低下すると
いう問題がある。
【０００５】本発明はこのような問題を解決するために
なされたもので、積層する半導体層と格子定数の異なる
基板上でも半導体結晶を平坦に積層し、発光特性の優れ
た半導体発光素子の製法を提供することを目的とする。
なされたもので、積層する半導体層と格子定数の異なる
基板上でも半導体結晶を平坦に積層し、発光特性の優れ
た半導体発光素子の製法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明による半導体発光
素子の製法は、（ａ）基板上に単結晶成長がなされない
低温で半導体層を成膜して第１の低温バッファ層を形成
し、（ｂ）該第１の低温バッファ層上に結晶成長が可能
な温度で半導体層を成膜して高温バッファ層を形成し、
（ｃ）該高温バッファ層上に前記低温でさらに半導体層
を成膜して第２の低温バッファ層を形成し、（ｄ）半導
体層を順次積層して発光層を形成することを特徴とす
る。
素子の製法は、（ａ）基板上に単結晶成長がなされない
低温で半導体層を成膜して第１の低温バッファ層を形成
し、（ｂ）該第１の低温バッファ層上に結晶成長が可能
な温度で半導体層を成膜して高温バッファ層を形成し、
（ｃ）該高温バッファ層上に前記低温でさらに半導体層
を成膜して第２の低温バッファ層を形成し、（ｄ）半導
体層を順次積層して発光層を形成することを特徴とす
る。
【０００７】前記基板がサファイア基板で、前記半導体
層がチッ化ガリウム系化合物半導体層であれば、青色系
の半導体発光素子の発光効率を向上させることができ
る。
層がチッ化ガリウム系化合物半導体層であれば、青色系
の半導体発光素子の発光効率を向上させることができ
る。
【０００８】ここにチッ化ガリウム系化合物半導体と
は、III 族元素のＧａとＶ族元素のＮとの化合物または
III 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族
元素と置換したものおよび／またはＶ族元素のＮの一部
がＰ、Ａｓなどの他のＶ族元素と置換した化合物からな
る半導体をいう。
は、III 族元素のＧａとＶ族元素のＮとの化合物または
III 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族
元素と置換したものおよび／またはＶ族元素のＮの一部
がＰ、Ａｓなどの他のＶ族元素と置換した化合物からな
る半導体をいう。
【０００９】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体発光素子の製法について説明をする。図１に
は本発明の製法により、たとえば青色系の発光に適した
チッ化ガリウム系化合物半導体層がサファイア基板上に
積層されて形成される半導体発光素子の断面説明図が示
されている。
明の半導体発光素子の製法について説明をする。図１に
は本発明の製法により、たとえば青色系の発光に適した
チッ化ガリウム系化合物半導体層がサファイア基板上に
積層されて形成される半導体発光素子の断面説明図が示
されている。
【００１０】本発明の半導体発光素子の製法は、図１に
示されるように、たとえばサファイア（Ａｌ2 Ｏ3 単結
晶）などからなる基板１の表面に低温バッファ層２ａお
よび高温バッファ層３ａを、たとえば４００〜６００℃
程度の単結晶成長しない低温と、たとえば６００〜１２
００℃程度の結晶成長をする高温でそれぞれ積層した後
に、再度低温バッファ層２ｂを単結晶成長しない前述の
低温で成膜する。そして、その上にｎ形層３、活性層
４、ＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得る
ことを意味する、以下同じ）化合物半導体層５ａおよび
ＧａＮ層５ｂからなるｐ形層５を順次積層して発光層部
を形成していることに特徴がある。積層された半導体層
の表面には、拡散メタル層７を介して上部電極（ｐ側電
極）８を形成している。また、積層された半導体層の一
部を除去して露出したｎ形層３に下部電極（ｎ側電極）
９を形成することにより、本発明の製法により得られる
半導体発光素子となる。以下に、本発明の半導体素子の
製法について、具体例によりさらに詳細に説明をする。
示されるように、たとえばサファイア（Ａｌ2 Ｏ3 単結
晶）などからなる基板１の表面に低温バッファ層２ａお
よび高温バッファ層３ａを、たとえば４００〜６００℃
程度の単結晶成長しない低温と、たとえば６００〜１２
００℃程度の結晶成長をする高温でそれぞれ積層した後
に、再度低温バッファ層２ｂを単結晶成長しない前述の
低温で成膜する。そして、その上にｎ形層３、活性層
４、ＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得る
ことを意味する、以下同じ）化合物半導体層５ａおよび
ＧａＮ層５ｂからなるｐ形層５を順次積層して発光層部
を形成していることに特徴がある。積層された半導体層
の表面には、拡散メタル層７を介して上部電極（ｐ側電
極）８を形成している。また、積層された半導体層の一
部を除去して露出したｎ形層３に下部電極（ｎ側電極）
９を形成することにより、本発明の製法により得られる
半導体発光素子となる。以下に、本発明の半導体素子の
製法について、具体例によりさらに詳細に説明をする。
【００１１】まず、たとえばサファイアからなる絶縁基
板１上に、有機金属化学気相成長法（ＭＯＣＶＤ法）に
より、キャリアガスのＨ2 と共にトリメチリガリウム
（以下、ＴＭＧという）、トリメチルインジウム（以
下、ＴＭＩｎという）、およびアンモニア（以下、ＮＨ
3 という）などの反応ガスを供給して、４００〜６００
℃程度の単結晶化しない低温で、ｎ形のＩｎy Ｇａ1-y
Ｎ（０≦ｙ≦０.５）からなる第１の低温バッファ層２
ａを０.０２〜０.１５μｍ程度成膜する。ついで、反応
ガスのＴＭＩｎを止めて６００〜１２００℃程度の高温
で、たとえばＧａＮからなる高温バッファ層３ａを０.
３〜１μｍ程度の厚さだけエピタキシャル成長する。こ
の際、第１の低温バッファ層２ａも結晶化されるが、高
温バッファ層３ａの成長初期には完全な結晶化には至っ
ていないため、最初の結晶化が面内で均一には行われ
ず、凸凹が生じることがある。その後、反応温度を再度
４００〜６００℃程度の低温に下げて第１の低温バッフ
ァ層と同じ条件で第２の低温バッファ層２ｂを０.０２
〜０.１５μｍ程度成膜する。この第２の低温バッファ
層２ｂは結晶成長ではないため、充分に結晶成長してい
ない高温バッファ層３ａの凹部にも成膜されて高温バッ
ファ層３ａの成長初期に生じた凸凹の表面が平坦化され
る。この低温バッファ層２ｂの表面粗さは、高温バッフ
ァ層３ａの粗さより１／１０程度細かくなる。
板１上に、有機金属化学気相成長法（ＭＯＣＶＤ法）に
より、キャリアガスのＨ2 と共にトリメチリガリウム
（以下、ＴＭＧという）、トリメチルインジウム（以
下、ＴＭＩｎという）、およびアンモニア（以下、ＮＨ
3 という）などの反応ガスを供給して、４００〜６００
℃程度の単結晶化しない低温で、ｎ形のＩｎy Ｇａ1-y
Ｎ（０≦ｙ≦０.５）からなる第１の低温バッファ層２
ａを０.０２〜０.１５μｍ程度成膜する。ついで、反応
ガスのＴＭＩｎを止めて６００〜１２００℃程度の高温
で、たとえばＧａＮからなる高温バッファ層３ａを０.
３〜１μｍ程度の厚さだけエピタキシャル成長する。こ
の際、第１の低温バッファ層２ａも結晶化されるが、高
温バッファ層３ａの成長初期には完全な結晶化には至っ
ていないため、最初の結晶化が面内で均一には行われ
ず、凸凹が生じることがある。その後、反応温度を再度
４００〜６００℃程度の低温に下げて第１の低温バッフ
ァ層と同じ条件で第２の低温バッファ層２ｂを０.０２
〜０.１５μｍ程度成膜する。この第２の低温バッファ
層２ｂは結晶成長ではないため、充分に結晶成長してい
ない高温バッファ層３ａの凹部にも成膜されて高温バッ
ファ層３ａの成長初期に生じた凸凹の表面が平坦化され
る。この低温バッファ層２ｂの表面粗さは、高温バッフ
ァ層３ａの粗さより１／１０程度細かくなる。
【００１２】この第２の低温バッファ層２ｂ上に、従来
と同様にｎ形のＧａＮからなるｎ形層（クラッド層）３
を１〜５μｍ程度堆積し、さらに、バンドギャップエネ
ルギーがクラッド層のそれよりも小さくなる材料、たと
えばＺｎがドープされたＩｎ x Ｇａ1-x Ｎ（０≦ｘ≦
０.５、たとえばｘ＝０.２）からなる活性層４を０.０
５〜０.３μｍ程度、ｐ形のＡｌＧａＮ系化合物半導体
層５ａが０.１〜０.５μｍ程度およびｐ形のＧａＮ層５
ｂが０.１〜０.５μｍ程度からなるｐ形層（クラッド
層）５を０.２〜１μｍ程度をそれぞれ順次積層する。
なお、ＧａＮを堆積するときは、反応ガスとしてＮＨ3
およびＴＭＧを、Ｉｎx Ｇａ1-x Ｎを堆積するときは、
反応ガスとしてさらにＴＭＩｎを加え、ＡｌＧａＮ系化
合物半導体を堆積するときは、反応ガスとしてＴＭＩｎ
に代えてトリメチルアルミニウム（ＴＭＡ）を使用す
る。また、ｎ形にするときはＳｉＨ4 などをｎ形ドーパ
ントガスとして使用することができ、ｐ形ドーパントガ
スとしてはシクロペンタジエニルマグネシウム（Ｃｐ2
Ｍｇ）またはジメチル亜鉛（ＤＭＺｎ）を使用すること
ができる。
と同様にｎ形のＧａＮからなるｎ形層（クラッド層）３
を１〜５μｍ程度堆積し、さらに、バンドギャップエネ
ルギーがクラッド層のそれよりも小さくなる材料、たと
えばＺｎがドープされたＩｎ x Ｇａ1-x Ｎ（０≦ｘ≦
０.５、たとえばｘ＝０.２）からなる活性層４を０.０
５〜０.３μｍ程度、ｐ形のＡｌＧａＮ系化合物半導体
層５ａが０.１〜０.５μｍ程度およびｐ形のＧａＮ層５
ｂが０.１〜０.５μｍ程度からなるｐ形層（クラッド
層）５を０.２〜１μｍ程度をそれぞれ順次積層する。
なお、ＧａＮを堆積するときは、反応ガスとしてＮＨ3
およびＴＭＧを、Ｉｎx Ｇａ1-x Ｎを堆積するときは、
反応ガスとしてさらにＴＭＩｎを加え、ＡｌＧａＮ系化
合物半導体を堆積するときは、反応ガスとしてＴＭＩｎ
に代えてトリメチルアルミニウム（ＴＭＡ）を使用す
る。また、ｎ形にするときはＳｉＨ4 などをｎ形ドーパ
ントガスとして使用することができ、ｐ形ドーパントガ
スとしてはシクロペンタジエニルマグネシウム（Ｃｐ2
Ｍｇ）またはジメチル亜鉛（ＤＭＺｎ）を使用すること
ができる。
【００１３】その後、たとえばＮｉおよびＡｕを蒸着し
てシンターすることにより拡散メタル層７を２〜１００
ｎｍ程度形成する。ついで、下部電極を形成するためｎ
形層３が露出するように、積層された半導体層の一部を
塩素ガスなどによる反応性イオンエッチングによりエッ
チングをし、電極金属を蒸着することにより、上部電極
８および下部電極９を形成することにより、図１に示さ
れる半導体発光素子が得られる。
てシンターすることにより拡散メタル層７を２〜１００
ｎｍ程度形成する。ついで、下部電極を形成するためｎ
形層３が露出するように、積層された半導体層の一部を
塩素ガスなどによる反応性イオンエッチングによりエッ
チングをし、電極金属を蒸着することにより、上部電極
８および下部電極９を形成することにより、図１に示さ
れる半導体発光素子が得られる。
【００１４】本発明によれば、高温バッファ層３ａが堆
積された後に、再度第２の低温バッファ層２ｂを形成し
ている。そのため、第１の低温バッファ層２ａ上にチッ
化ガリウム系化合物半導体層をエピタキシャル成長する
場合に、成膜初期の結晶化の不均一に伴う凸凹が生じて
も、低温で成膜される第２のバッファ層は単結晶成長で
はないため、凹部に埋って成膜され、表面の凸凹が平坦
化される。この第２の低温バッファ層２ｂは、高温バッ
ファ層３ａの結晶層の上に成膜されており、つぎのｎ形
層３をエピタキシャル成長するために高温にするときに
結晶化される。そのため、その上にエピタキシャル成長
されるチッ化ガリウム系化合物半導体層（ｎ形層３）
は、その結晶化した半導体層上に形成するため、結晶化
の不均一性は生じ難く、第２のバッファ層２ｂで平坦化
された面の状態を維持しながら積層される。そのため、
ｎ形層３の成膜が平坦化され、その上に積層される活性
層４、ｐ形層５も平坦化され、均一な半導体層が成膜さ
れて発光特性が向上する。
積された後に、再度第２の低温バッファ層２ｂを形成し
ている。そのため、第１の低温バッファ層２ａ上にチッ
化ガリウム系化合物半導体層をエピタキシャル成長する
場合に、成膜初期の結晶化の不均一に伴う凸凹が生じて
も、低温で成膜される第２のバッファ層は単結晶成長で
はないため、凹部に埋って成膜され、表面の凸凹が平坦
化される。この第２の低温バッファ層２ｂは、高温バッ
ファ層３ａの結晶層の上に成膜されており、つぎのｎ形
層３をエピタキシャル成長するために高温にするときに
結晶化される。そのため、その上にエピタキシャル成長
されるチッ化ガリウム系化合物半導体層（ｎ形層３）
は、その結晶化した半導体層上に形成するため、結晶化
の不均一性は生じ難く、第２のバッファ層２ｂで平坦化
された面の状態を維持しながら積層される。そのため、
ｎ形層３の成膜が平坦化され、その上に積層される活性
層４、ｐ形層５も平坦化され、均一な半導体層が成膜さ
れて発光特性が向上する。
【００１５】なお、前述の例では、第１および第２の低
温バッファ層２ａ、２ｂとしてＩｎ y Ｇａ1-y Ｎを用い
たが、ＧａＮでもよく、また他のチッ化ガリウム系化合
物半導体でもよいことは言うまでもない。さらに、ｎ形
層３およびｐ形層５も前述の例に限定されるものではな
く、ＧａＮとＡｌＧａＮ系化合物半導体との複層、また
はＧａＮもしくはＡｌＧａＮ系化合物半導体のみ、もし
くは他のチッ化ガリウム系化合物半導体層で形成するこ
ともできる。
温バッファ層２ａ、２ｂとしてＩｎ y Ｇａ1-y Ｎを用い
たが、ＧａＮでもよく、また他のチッ化ガリウム系化合
物半導体でもよいことは言うまでもない。さらに、ｎ形
層３およびｐ形層５も前述の例に限定されるものではな
く、ＧａＮとＡｌＧａＮ系化合物半導体との複層、また
はＧａＮもしくはＡｌＧａＮ系化合物半導体のみ、もし
くは他のチッ化ガリウム系化合物半導体層で形成するこ
ともできる。
【００１６】また、前述の例では、ｎ形層とｐ形層とで
活性層が挟持されたダブルヘテロ接合構造であるが、ｎ
形層とｐ形層とが直接接合するｐｎ接合構造のものでも
よい。さらに、前述の例では、チッ化ガリウム系化合物
半導体を用いた青色系の発光素子であったが、他の色の
発光素子でも、積層する半導体層と基板との格子定数が
異なる場合には、本発明を適用することができる。
活性層が挟持されたダブルヘテロ接合構造であるが、ｎ
形層とｐ形層とが直接接合するｐｎ接合構造のものでも
よい。さらに、前述の例では、チッ化ガリウム系化合物
半導体を用いた青色系の発光素子であったが、他の色の
発光素子でも、積層する半導体層と基板との格子定数が
異なる場合には、本発明を適用することができる。
【００１７】
【発明の効果】本発明によれば、積層する半導体層と基
板との格子定数が異なっていても、その間に低温バッフ
ァ層と高温バッファ層とさらに低温バッファ層とを介在
させているため、基板上に結晶性の優れた平坦なエピタ
キシャル成長層を形成することができる。その結果、結
晶層にクラックが生じたり、リーク電流が生じたりする
ことがなく、発光特性の優れた高輝度の半導体発光素子
が得られる。
板との格子定数が異なっていても、その間に低温バッフ
ァ層と高温バッファ層とさらに低温バッファ層とを介在
させているため、基板上に結晶性の優れた平坦なエピタ
キシャル成長層を形成することができる。その結果、結
晶層にクラックが生じたり、リーク電流が生じたりする
ことがなく、発光特性の優れた高輝度の半導体発光素子
が得られる。
【図１】本発明の方法により製造される半導体発光素子
の断面説明図である。
の断面説明図である。
【図２】従来の方法により製造した半導体発光素子の一
例の斜視説明図である。
例の斜視説明図である。
１ 基板 ２ａ 第１のバッファ層 ２ｂ 第２のバッファ層 ３ ｎ形層 ３ａ 高温バッファ層 ４ 活性層（発光層） ５ ｐ形層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 筒井 毅 京都市右京区西院溝崎町21番地 ローム株 式会社内 (72)発明者 伊藤 範和 京都市右京区西院溝崎町21番地 ローム株 式会社内
Claims (2)
- 【請求項１】 （ａ）基板上に単結晶成長がなされない
低温で半導体層を成膜して第１の低温バッファ層を形成
し、（ｂ）該第１の低温バッファ層上に結晶成長が可能
な温度で半導体層を成膜して高温バッファ層を形成し、
（ｃ）該高温バッファ層上に前記低温でさらに半導体層
を成膜して第２の低温バッファ層を形成し、（ｄ）半導
体層を順次積層して発光層を形成することを特徴とする
半導体発光素子の製法。 - 【請求項２】 前記基板がサファイア基板で、前記半導
体層がチッ化ガリウム系化合物半導体層である請求項１
記載の半導体発光素子の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32633196A JPH10173220A (ja) | 1996-12-06 | 1996-12-06 | 半導体発光素子の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32633196A JPH10173220A (ja) | 1996-12-06 | 1996-12-06 | 半導体発光素子の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10173220A true JPH10173220A (ja) | 1998-06-26 |
Family
ID=18186589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32633196A Pending JPH10173220A (ja) | 1996-12-06 | 1996-12-06 | 半導体発光素子の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10173220A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004017432A1 (en) * | 2002-08-19 | 2004-02-26 | Lg Innotek Co., Ltd | Nitride semiconductor and fabrication method thereof |
| WO2004017431A1 (en) * | 2002-08-19 | 2004-02-26 | Lg Innotek Co., Ltd | Nitride semiconductor led and fabrication method thereof |
| WO2006068374A1 (en) * | 2004-12-23 | 2006-06-29 | Lg Innotek Co., Ltd | Nitride semiconductor light emitting device and fabrication method thereof |
| JP2008211246A (ja) * | 2008-04-25 | 2008-09-11 | Ngk Insulators Ltd | エピタキシャル基板及び半導体積層構造 |
| JP2010514193A (ja) * | 2006-12-22 | 2010-04-30 | フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー | 歪み低減のためにテンプレート上で成長させたｉｉｉ−窒化物発光デバイス |
| JP2013080942A (ja) * | 2006-12-22 | 2013-05-02 | Philips Lumileds Lightng Co Llc | 歪みを減少させるためのテンプレート上に成長させたｉｉｉ族窒化物光放出デバイス |
-
1996
- 1996-12-06 JP JP32633196A patent/JPH10173220A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004017432A1 (en) * | 2002-08-19 | 2004-02-26 | Lg Innotek Co., Ltd | Nitride semiconductor and fabrication method thereof |
| WO2004017431A1 (en) * | 2002-08-19 | 2004-02-26 | Lg Innotek Co., Ltd | Nitride semiconductor led and fabrication method thereof |
| KR100583163B1 (ko) * | 2002-08-19 | 2006-05-23 | 엘지이노텍 주식회사 | 질화물 반도체 및 그 제조방법 |
| US8492779B2 (en) | 2002-08-19 | 2013-07-23 | Lg Innotek Co., Ltd. | Nitride semiconductor LED and fabrication method thereof |
| US7615772B2 (en) | 2002-08-19 | 2009-11-10 | Lg Innotek Co., Ltd. | Nitride semiconductor LED and fabrication method thereof |
| CN100350639C (zh) * | 2002-08-19 | 2007-11-21 | Lg伊诺特有限公司 | 氮化物半导体led和其制造方法 |
| CN100350638C (zh) * | 2002-08-19 | 2007-11-21 | Lg伊诺特有限公司 | 氮化物半导体及其制备方法 |
| US7368309B2 (en) | 2002-08-19 | 2008-05-06 | Lg Innotek Co., Ltd. | Nitride semiconductor and fabrication method thereof |
| JP2008526012A (ja) * | 2004-12-23 | 2008-07-17 | エルジー イノテック カンパニー リミテッド | 窒化物半導体発光素子及びその製造方法 |
| EP1829122A1 (en) * | 2004-12-23 | 2007-09-05 | LG Innotek Co., Ltd. | Nitride semiconductor light emitting device and fabrication method thereof |
| EP1829122A4 (en) * | 2004-12-23 | 2010-08-25 | Lg Innotek Co Ltd | NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME |
| US8030639B2 (en) | 2004-12-23 | 2011-10-04 | Lg Innotek Co., Ltd. | Nitride semiconductor light emitting device and fabrication method thereof |
| WO2006068374A1 (en) * | 2004-12-23 | 2006-06-29 | Lg Innotek Co., Ltd | Nitride semiconductor light emitting device and fabrication method thereof |
| US9343622B2 (en) | 2004-12-23 | 2016-05-17 | Lg Innotek Co., Ltd. | Nitride semiconductor light emitting device and fabrication method thereof |
| JP2010514193A (ja) * | 2006-12-22 | 2010-04-30 | フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー | 歪み低減のためにテンプレート上で成長させたｉｉｉ−窒化物発光デバイス |
| JP2013080942A (ja) * | 2006-12-22 | 2013-05-02 | Philips Lumileds Lightng Co Llc | 歪みを減少させるためのテンプレート上に成長させたｉｉｉ族窒化物光放出デバイス |
| JP2008211246A (ja) * | 2008-04-25 | 2008-09-11 | Ngk Insulators Ltd | エピタキシャル基板及び半導体積層構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4903189B2 (ja) | 半極性窒化物単結晶薄膜の成長方法及びこれを用いた窒化物半導体発光素子の製造方法 | |
| JP2003152220A (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
| KR100615122B1 (ko) | 반도체 발광소자 | |
| WO2003072856A1 (fr) | Procede de production de semi-conducteur a base d'un compose nitrure du groupe iii | |
| JPH1126883A (ja) | 窒化ガリウム系半導体発光素子およびその製造方法 | |
| JP2002368269A (ja) | 窒化物半導体素子及びその製造方法 | |
| JP2003142728A (ja) | 半導体発光素子の製造方法 | |
| JPH07263748A (ja) | ３族窒化物半導体発光素子及びその製造方法 | |
| CN116190511B (zh) | 一种高光效led外延片、制备方法及led芯片 | |
| JP3725382B2 (ja) | 半導体素子の製造方法および半導体発光素子の製造方法 | |
| JP3713118B2 (ja) | 半導体発光素子の製法 | |
| JPH11274082A (ja) | Ｉｉｉ 族窒化物半導体およびその製造方法、およびｉｉｉ 族窒化物半導体装置 | |
| JP3571401B2 (ja) | 半導体発光素子の製法 | |
| JPH10173220A (ja) | 半導体発光素子の製法 | |
| JPH09283799A (ja) | 半導体発光素子 | |
| JP2000174335A (ja) | ＧａＮ系化合物半導体発光素子の製造方法 | |
| JP2008028385A (ja) | 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法 | |
| JP3219231B2 (ja) | 化合物半導体発光素子およびその製造方法 | |
| JPH0794784A (ja) | 青色発光素子 | |
| JP3615386B2 (ja) | 半導体素子及びその製造方法 | |
| JP2005251922A (ja) | 半導体発光素子 | |
| JPH11214750A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
| JP3681540B2 (ja) | 半導体の製造方法、半導体装置の製造方法及び半導体基板の製造方法 | |
| JP2001077480A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| WO2021138872A1 (zh) | 半导体结构及其衬底、半导体结构及其衬底的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050926 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051007 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051202 |