JP3615386B2

JP3615386B2 - 半導体素子及びその製造方法

Info

Publication number: JP3615386B2
Application number: JP4356398A
Authority: JP
Inventors: 保彦松下
Original assignee: Tottori Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1998-02-25
Filing date: 1998-02-25
Publication date: 2005-02-02
Anticipated expiration: 2018-02-25
Also published as: JPH11243228A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体素子とその製造方法に関する。
【０００２】
【従来の技術】
ＧａＮ系、ＳｉＣ系の材料は、青色発光に適した材料として注目され、現在様々な技術が提案されている。
【０００３】
例えば特開平８−６４９１０号公報では、図３（Ａ）に示すように、ｎ型ＳｉＣ基板１０上にｎ型ＳｉＣクラッド層１１、ＩｎＧａＮ活性層１２、ｐ型ＳｉＣクラッド層１３が順に積層され、このｐ型ＳｉＣクラッド層１３上部中央にＡｌ電極１４が、ｎ型ＳｉＣ基板１０下部中央にＮｉ電極１５が形成された青色発光が可能な半導体素子（以下、従来構造Ａ）が提案されている。
【０００４】
また、同公報には、その従来技術として、図３（Ｂ）に示すように、サファイヤ基板２０上に、ＡｌＧａＮバッファ層２１、ｎ型ＧａＮ層２２、ｎ型ＡｌＧａＮクラッド層２３、ＩｎＧａＮ活性層２４、ｐ型ＡｌＧａＮクラッド層２５、ｐ型ＧａＮ層２６、ｐ型透明電極２７が順に積層され、更にこのｐ型透明電極２７の上にｐ型電極２８が、ｎ型ＧａＮ層２２の一部にｎ型電極２９が形成された青色発光が可能な半導体素子（以下、従来構造Ｂ）も開示されている。
【０００５】
【発明が解決しようとする課題】
従来構造Ａにおいては、低温成長（約８００℃）のＩｎＧａＮ活性層１２の上部に高温成長（１４００〜１５００℃）のｐ型ＳｉＣクラッド層１３を成長させるため、ｐ型ＳｉＣクラッド層１３の成長中にＩｎＧａＮ活性層１２中のＮが離脱して格子欠陥を生じやすく、良好な結晶が得られない、素子特性が低下するなどの課題がある。
【０００６】
また、従来構造Ｂにおいては、ｐ型ＧａＮ層２６及びｐ型ＡｌＧａＮクラッド層２５を形成する際、アクセプタ添加層を成長後にアニール処理、電子線照射処理などの後処理が必要であるため、製造工程が複雑化するという課題がある。そしてまた、このような後処理によってｐ型層は得られるが、その比抵抗値が数オーム・ｃｍと高く、十分低抵抗なｐ型層が得られないため、電流の広がりを図るための透明電極２７を別途設ける必要があり、製造工程が複雑化するという課題がある。この透明電極２７は一般に、遮光性の金属材料を光を透過できる程度に薄く成膜して形成する必要があるので、透明電極２７を作成するための工程に高い制御性が必要になるという課題がある。
【０００７】
【課題を解決するための手段】
本発明は前記課題に鑑みてなされたもので、基本的な特徴は、ｐ型ＳｉＣからなる第１の層、Ｉｎ_(1-X)Ｇａ_XＮ（０≦Ｘ＜１）からなる第２の層、ｎ型Ａｌ _(1-Y) Ｇａ _Y Ｎ（０≦Ｙ≦１）化合物半導体からなる第３の層を順に積層し、前記第３の層の上に直接もしくはキャップ層を介してｎ型電極を形成した半導体素子であって、前記第２の層は、Ｉｎ組成の小さい複数の第１のＩｎＧａＮ層とＩｎ組成が第１のＩｎＧａＮ層よりも大きい１以上の第２のＩｎＧａＮ層を交互に積層した多層膜で構成したことにある。
【０００８】
これにより、成膜工程において、Ｉｎ_{（１−Ｘ）}Ｇａ_ＸＮ（０≦Ｘ＜１）からなる第２の層の上部に、ＳｉＣ層（成長温度：１４００〜１５００℃）に比べて低温成長可能なｎ型ＧａＮ系の第３層（成長温度：１１００℃）を成長させるため、Ｉｎ_{（１−Ｘ）}Ｇａ_ＸＮからなる第２の層の熱分解による格子欠陥の発生を防止することができる。
【０００９】
また、ｐ型ＳｉＣからなる第１の層とｎ型ＧａＮ系化合物半導体からなる第３の層との間に、Ｉｎ組成の小さい複数の第１のＩｎＧａＮ層とＩｎ組成が第１のＩｎＧａＮ層よりも大きい１以上の第２のＩｎＧａＮ層を交互に積層した多層膜からなる第２の層を設けたので、この第２の層がバッファ層として機能し、第１の層と第２の層の間、並びに第２の層と第３の層の間に生じる格子定数差に起因する結晶転位やクラックの発生を解消して、結晶品位を高めることができる。
【００１０】
【発明の実施の形態】
以下本発明の実施例を、図１に示す青色発光に適した半導体素子（発光ダイオード）を例にとって説明する。
【００１１】
この半導体素子は、ｐ型ＳｉＣ単結晶基板１上にｐ型ＳｉＣ単結晶からなるｐ型クラッド層２、Ｉｎ_{（１−Ｘ）}Ｇａ_ＸＮ（０≦Ｘ＜１）からなる活性層３、ｎ型Ａｌ_{（１−Ｙ）}Ｇａ_ＹＮ（０≦Ｙ≦１）単結晶からなるｎ型クラッド層４を順に積層した構造となっている。
【００１２】
前記活性層３は、少なくともクラッド層２、４と接するように配置したＩｎ_{（１−Ｘ１）}Ｇａ_Ｘ１Ｎ（０＜Ｘ１＜１）単結晶からなる複数の第１のＩｎＧａＮ層３ａと、第１のＩｎＧａＮ層３ａに挟まれるように配置した少なくとも１以上のＩｎ_{（１−Ｘ２）}Ｇａ_Ｘ２Ｎ（０≦Ｘ２＜Ｘ１＜１）単結晶からなる第２のＩｎＧａＮ層３ｂを交互に積層した多層膜からなる多層膜活性層（多重量子井戸構造層）構造としている。この活性層３は、図１中に拡大して示すように、例えば、Ｉｎ_０。１Ｇａ_０。９Ｎからなる３つの第１のＩｎＧａＮ層３ａとＩｎ_０。３Ｇａ_０。７Ｎからなる２つの第２のＩｎＧａＮ層３ｂを交互に積層して構成している。第１、第２のＩｎＧａＮ層３ａ、３ｂは、量子効果が得られるように３００オングストローム以下の膜厚に設定され、この例では、各第１のＩｎＧａＮ層３ａの膜厚を１００オングストロームに、各第２のＩｎＧａＮ層３ｂの膜厚を８０オングストロームに設定している。
【００１３】
このように、第１、第２のＩｎＧａＮ層３ａ，３ｂが結晶格子の弾性変形が可能な範囲内である１００オングストローム前後の膜厚に設定され、それらを複数積層して活性層３を構成しているので、活性層３が格子定数差に伴う結晶格子の歪みを吸収するバッファ層として機能し、前記ｐ型クラッド層２と活性層３の間、並びに活性層３と前記ｎ型クラッド層４間の格子定数差に起因する結晶転位やクラックの発生を有効に防止して結晶品位を高めることができる。
【００１４】
すなわち、Ｉｎ組成（１−Ｘ）の小さい第１のＩｎＧａＮ層３ａは、ＳｉＣ，ＧａＮ系化合物半導体に近い格子定数を有する。したがって、第１のＩｎＧａＮ層３ａにより、ｐ型ＳｉＣクラッド層２、ｎ型ＡｌＧａＮクラッド層４との格子整合がとられるため、結晶転位やクラックの発生を防止することができる。
【００１５】
また、Ｉｎ組成（１−Ｘ）の大きい第２のＩｎＧａＮ層３ｂは、ＳｉＣ，ＧａＮ系化合物半導体に比べて小さいバンドギャップを有し、しかも、Ｉｎ組成（１−Ｘ）の小さい第１のＩｎＧａＮ層３ａよりも小さいバンドギャップを有する。したがって、第２のＩｎＧａＮ層３ｂは、ｐ型クラッド層２、並びにｎ型クラッド層４とのバンドギャップ差を大きくすることができる。
【００１６】
以上のことにより、結晶転位やクラックの発生を防止しつつ活性層３の膜厚を厚くできるため、キャリアを効果的に活性層３に閉じ込めることが可能となり、素子の発光効率を高めることができる。
【００１７】
ｎ型クラッド層４上には、ＴｉとＡｌとＡｕからなるｎ型電極５が形成され、基板１裏面にはＳｉとＡｌとＡｕからなるｐ型電極６が形成されている。
【００１８】
図２に前記各層を構成する各種材料の物性定数を示す。本実施例で使用するＳｉＣ材料には、６Ｈ−ＳｉＣ，４Ｈ−ＳｉＣ，２Ｈ−ＳｉＣなど、各種多形が存在し、それぞれで物性定数が異なる。またＩｎ_{（１−Ｘ）}Ｇａ_ＸＮ，Ａｌ_{（１−Ｙ）}Ｇａ_ＹＮの３元混晶材料の物性定数は、それぞれの２元材料の間の値になる。また、本実施例のダブルヘテロ構造では、活性層３のバンドギャップエネルギより、ｐ型クラッド層２及びｎ型クラッド層４のバンドギャップエネルギを高くする必要がある。
【００１９】
この実施例の半導体素子において、例えば青色発光させる場合には、活性層３のＧａ比率を０．６〜０．９程度とし、かつ膜厚を５００オングストローム前後とすることが好適である。また、このような活性層３において、効率よく発光を行わせるためには、活性層３と各クラッド層２，４間のバンドギャップ差を大とすることが好ましい。従って、ｐ型クラッド層２は０．５μｍ以上の厚みの２Ｈ−ＳｉＣで構成し、一方、ｎ型クラッド層４はＧａ比率が０．８〜０．９程度で、かつ、層厚０．５μｍ以上のｎ型Ａｌ_{（１−Ｙ）}Ｇａ_ＹＮ（０≦Ｙ≦１）で構成することが好ましい。
【００２０】
次に上記半導体素子の製造方法を以下に説明する。
【００２１】
まず第１の工程として、ｐ型ＳｉＣ単結晶基板１上にｐ型ＳｉＣ単結晶からなるｐ型クラッド層２をＣＶＤ（化学気相成長）法を用いて成長させる。具体的には、ＳｉＨ_４を流量０．５ＣＣ／分、Ｃ_３Ｈ_８を流量０．３ＣＣ／分の割合で注入し、基板温度を１５００℃に加熱する。また、Ａｌをドープする為にド−パントガスとしてＴＭＡ［トリメチルアルミニウム：（ＣＨ_３）_３Ａｌ］を流量０．０６ＣＣ／分の割合で注入する。また、本実施例ではｐ形ＳｉＣ基板１の成長面として（０００１）面を用いている。
【００２２】
次に第２の工程として、ＩｎＧａＮ多層膜活性層３をＭＯＣＶＤ（有機金属化学気相成長）法を用いて成長させる。具体的には、ＴＭＩ［トリメチルインジウム：（ＣＨ_３）_３Ｉｎ］を流量５μｍｏｌ／分、ＴＥＧ［トリエチルガリウム：（Ｃ_２Ｈ_５）_３Ｇａ］を流量０．７μｍｏｌ／分、ＮＨ_３を流量２．０ｌ／分の割合で注入し、基板温度を８００℃に加熱して第１のＩｎＧａＮ層３ａを成長させ、続いて、ＴＭＩ［トリメチルインジウム：（ＣＨ_３）_３Ｉｎ］を流量１５μｍｏｌ／分、ＴＥＧ［トリエチルガリウム：（Ｃ_２Ｈ_５）_３Ｇａ］を流量０．７μｍｏｌ／分、ＮＨ_３を流量２．０ｌ／分の割合で注入し、基板温度を８００℃に加熱して第２のＩｎＧａＮ層３ｂを成長させ、これを繰り返して行う。
【００２３】
最後に第３の工程としてｎ型Ａｌ_０．１Ｇａ_０．９Ｎクラッド層４をＭＯＣＶＤ成長法を用いて成長させる。具体的には、ＴＭＡを流量４．０μｍｏｌ／分、ＴＭＧを流量２７μｍｏｌ／分、ＮＨ３を流量２．０ｌ／分の割合で注入し、基板温度を１１００℃に加熱する。また、Ｓｉを添加する為にドーパントガスとしてＳｉＨ_４を流量１．５ｎｍｏｌ／分の割合で注入する。
【００２４】
このように、ＩｎＧａＮ活性層３の上部には、ＳｉＣに比べて低温成長可能なＡｌ_０．１Ｇａ_０．９Ｎクラッド層４を成長させるので、Ａｌ_０．１Ｇａ_０．９Ｎクラッド層４の成長中に、ＩｎＧａＮ活性層３が格子欠陥を生じる危険性を低減することができる。
【００２５】
上記実施例の構造によれば、ＧａＮ系化合物クラッド層４はｎ型であるため、従来構造ＢのようにＧａＮ系の層をｐ型にする場合に比べて、比抵抗値を小さくすることができ、従来構造Ｂの場合のようなｐ型化するためのアニール処理や電子線照射処理等の後処理を不要として製造工数の削減を図ることができる。
【００２６】
また、ＧａＮ系化合物クラッド層４はｎ型であり、ｐ型である場合に比べて比抵抗値が小さいため、従来構造Ｂのような透明電極の形成も不要となり、透明電極形成のための工程を不要として、構成部材の削減と製造工数の削減を図ることができる。
【００２７】
尚、上記実施例ではｐ型ＳｉＣ基板の成長面として、（０００１）面を用いたが、結晶の低指数面から１０°以下に傾いた、所謂オフアングル面を用いても良い。
【００２８】
また、ｎ型ＡｌＧａＮクラッド層４の上部に必要に応じてｎ型ＧａＮ層をキャップ層として積層し、その上部にｎ型電極を形成することもでき、このようにすれば、ｎ型電極とのオーミック特性を良好（電極の接触抵抗が小さい）にして素子の駆動電圧を低下させることができる。
【００２９】
さらに、上記実施例ではｐ型ＳｉＣ基板にｐ型ＳｉＣクラッド層、活性層、ｎ型Ａｌ_{（１−Ｙ）}Ｇａ_ＹＮ（０≦Ｙ≦１）クラッド層を順に積層してなる構成について説明したが、ｎ型ＳｉＣ基板上にｎ型ＳｉＣクラッド層、活性層、ｐ型ＧａＮ系化合物半導体層（クラッド層）を順に積層させた場合も上述の実施例と同様の効果は得られる。しかし、ｐ型ＧａＮ系化合物半導体層はｎ型ＧａＮ系に比べて高抵抗であるため、透明電極の形成など接合面での均一な電流分布を得るための構造が別途必要となる。
【００３０】
また、ｎ型またはｉ形（高抵抗）ＳｉＣ基板上にｐ型ＳｉＣクラッド層、活性層、ｎ型ＧａＮ系化合物半導体層（クラッド層）を順に積層させた場合も上述の実施例と同様の効果は得られる。しかし、ＳｉＣ基板にｐ型電極を設けることができないので、従来構造Ｂと同様な電極構造が別途必要となる。但し、この場合は、透明電極の形成は不要である（ｎ型ＧａＮ系クラッド層が低抵抗であるため）。
【００３１】
尚、上記実施例は発光ダイオードを例に取り説明したが、本発明は受光素子、半導体レーザ等の他の半導体素子にも適応することができる。
【００３２】
【発明の効果】
本発明の半導体素子は、Ｉｎ_{（１−Ｘ）}Ｇａ_ＸＮ（０≦Ｘ＜１）からなる第２の層（活性層）の上部にＳｉＣに比べて低温成長可能なＧａＮ系化合物半導体からなる第３の層（Ａｌ_{（１−Ｙ）}Ｇａ_ＹＮ（０≦Ｙ≦１）からなるクラッド層）を成長させるので、第３の層の成長中の第２の層の熱分解による格子欠陥の発生を回避することができる。
【００３３】
また、ｐ型ＳｉＣからなる第１の層とｎ型ＧａＮ系化合物半導体からなる第３の層との間に、Ｉｎ組成の小さい複数の第１のＩｎＧａＮ層とＩｎ組成が第１のＩｎＧａＮ層よりも大きい１以上の第２のＩｎＧａＮ層を交互に積層した多層膜からなる第２の層を設けたので、この第２の層がバッファ層として機能し、第１の層と第２の層の間、並びに第２の層と第３の層の間に生じる格子定数差に起因する結晶転位やクラックの発生を解消して、結晶品位を高めることができる。
【００３４】
以上のことから、本発明によれば、発光効率が高く高品質な半導体素子を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例における半導体素子の構造を示した図である。
【図２】本発明の実施例における半導体素子に使用する各種材料の物性定数を示した図である。
【図３】（Ａ）（Ｂ）は、従来技術による半導体素子の構造を示した図である。
【符号の説明】
１ｐ型ＳｉＣ基板
２ｐ型ＳｉＣクラッド層
３ＩｎＧａＮ多層膜活性層
４ｎ型Ａｌ_０．１Ｇａ_０．９Ｎクラッド層
５ｎ型電極
６ｐ型電極

Claims

ｐ型ＳｉＣからなる第１の層、Ｉｎ_(1-X)Ｇａ_XＮ（０≦Ｘ＜１）からなる第２の層、ｎ型Ａｌ _(1-Y) Ｇａ _Y Ｎ（０≦Ｙ≦１）化合物半導体からなる第３の層を順に積層し、前記第３の層の上に直接もしくはキャップ層を介してｎ型電極を形成した半導体素子であって、前記第２の層は、Ｉｎ組成の小さい複数の第１のＩｎＧａＮ層とＩｎ組成が第１のＩｎＧａＮ層よりも大きい１以上の第２のＩｎＧａＮ層を交互に積層した多層膜で構成していることを特徴とする半導体素子。
ＳｉＣ基板上にｐ型ＳｉＣからなる第１のクラッド層、Ｉｎ_(1-X)Ｇａ_XＮ（０≦Ｘ＜１）からなる活性層、ｎ型Ａｌ_(1-Y)Ｇａ_YＮ（０≦Ｙ≦１）からなる第２のクラッド層を順に積層し、前記第２のクラッド層の上に直接もしくはキャップ層を介してｎ型電極を形成した半導体素子であって、前記活性層は、Ｉｎ組成の小さい複数の第１のＩｎＧａＮ層とＩｎ組成が第１のＩｎＧａＮ層よりも大きい１以上の第２のＩｎＧａＮ層を交互に積層した多層膜で構成していることを特徴とする半導体素子。
ＳｉＣ基板上にＣＶＤ成長法によりｐ型ＳｉＣからなるクラッド層を成膜する第１の工程と、前記クラッド層上にＩｎ組成の小さい複数の第１のＩｎＧａＮ層とＩｎ組成が第１のＩｎＧａＮ層よりも大きい１以上の第２のＩｎＧａＮ層を交互に積層した多層膜からなる活性層をＭＯＣＶＤ成長法により成膜する第２の工程と、前記活性層上にｎ型Ａｌ_(1-Y)Ｇａ_YＮ（０≦Ｙ≦１）からなるクラッド層をＭＯＣＶＤ成長法により成膜する第３の工程とを有し、前記ｎ型Ａｌ_(1-Y)Ｇａ_YＮからなるクラッド層の上に直接もしくはキャップ層を介してｎ型電極を形成することを特徴とする半導体素子の製造方法。
前記第１のＩｎＧａＮ層と第２のＩｎＧａＮ層は、それぞれの膜厚が３００オングストローム以下であることを特徴とする請求項１あるいは２記載の半導体素子。」