JPH11243228A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法Info
- Publication number
- JPH11243228A JPH11243228A JP4356398A JP4356398A JPH11243228A JP H11243228 A JPH11243228 A JP H11243228A JP 4356398 A JP4356398 A JP 4356398A JP 4356398 A JP4356398 A JP 4356398A JP H11243228 A JPH11243228 A JP H11243228A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- ingan
- active layer
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 半導体素子の製造工程中に活性層の熱分解に
よる格子欠陥の発生を防止することにある。 【解決手段】 ＳｉＣ基板１上にｐ型ＳｉＣからなる第
１のクラッド層２、Ｉｎ(1-X)ＧａXＮ（０≦Ｘ＜１）か
らなる活性層３、ｎ型Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦１）
からなる第２のクラッド層４を順に積層した半導体素子
であって、活性層３は、Ｉｎ組成の小さい複数の第１の
ＩｎＧａＮ層３ａとＩｎ組成が第１のＩｎＧａＮ層３ａ
よりも大きい１以上の第２のＩｎＧａＮ層３ｂを交互に
積層した多層膜で構成した。この構造により、活性層３
の上部に低温成長可能なｎ型クラッド層４を成長させる
ことにより、クラッド層４の成長中における活性層３の
熱分解による格子欠陥の発生を防止できる。また、多層
膜の活性層がバッファ層として機能し、クラッド層２と
活性層３の間、並びに活性層３とクラッド層４の層の間
に生じる格子定数差に起因する結晶転位やクラックの発
生を解消して、結晶品位を高めることができる。
よる格子欠陥の発生を防止することにある。 【解決手段】 ＳｉＣ基板１上にｐ型ＳｉＣからなる第
１のクラッド層２、Ｉｎ(1-X)ＧａXＮ（０≦Ｘ＜１）か
らなる活性層３、ｎ型Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦１）
からなる第２のクラッド層４を順に積層した半導体素子
であって、活性層３は、Ｉｎ組成の小さい複数の第１の
ＩｎＧａＮ層３ａとＩｎ組成が第１のＩｎＧａＮ層３ａ
よりも大きい１以上の第２のＩｎＧａＮ層３ｂを交互に
積層した多層膜で構成した。この構造により、活性層３
の上部に低温成長可能なｎ型クラッド層４を成長させる
ことにより、クラッド層４の成長中における活性層３の
熱分解による格子欠陥の発生を防止できる。また、多層
膜の活性層がバッファ層として機能し、クラッド層２と
活性層３の間、並びに活性層３とクラッド層４の層の間
に生じる格子定数差に起因する結晶転位やクラックの発
生を解消して、結晶品位を高めることができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子とその製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】ＧａＮ系、ＳｉＣ系の材料は、青色発光
に適した材料として注目され、現在様々な技術が提案さ
れている。
に適した材料として注目され、現在様々な技術が提案さ
れている。
【０００３】例えば特開平８−６４９１０号公報では、
図３（Ａ）に示すように、ｎ型ＳｉＣ基板１０上にｎ型
ＳｉＣクラッド層１１、ＩｎＧａＮ活性層１２、ｐ型Ｓ
ｉＣクラッド層１３が順に積層され、このｐ型ＳｉＣク
ラッド層１３上部中央にＡｌ電極１４が、ｎ型ＳｉＣ基
板１０下部中央にＮｉ電極１５が形成された青色発光が
可能な半導体素子（以下、従来構造Ａ）が提案されてい
る。
図３（Ａ）に示すように、ｎ型ＳｉＣ基板１０上にｎ型
ＳｉＣクラッド層１１、ＩｎＧａＮ活性層１２、ｐ型Ｓ
ｉＣクラッド層１３が順に積層され、このｐ型ＳｉＣク
ラッド層１３上部中央にＡｌ電極１４が、ｎ型ＳｉＣ基
板１０下部中央にＮｉ電極１５が形成された青色発光が
可能な半導体素子（以下、従来構造Ａ）が提案されてい
る。
【０００４】また、同公報には、その従来技術として、
図３（Ｂ）に示すように、サファイヤ基板２０上に、Ａ
ｌＧａＮバッファ層２１、ｎ型ＧａＮ層２２、ｎ型Ａｌ
ＧａＮクラッド層２３、ＩｎＧａＮ活性層２４、ｐ型Ａ
ｌＧａＮクラッド層２５、ｐ型ＧａＮ層２６、ｐ型透明
電極２７が順に積層され、更にこのｐ型透明電極２７の
上にｐ型電極２８が、ｎ型ＧａＮ層２２の一部にｎ型電
極２９が形成された青色発光が可能な半導体素子（以
下、従来構造Ｂ）も開示されている。
図３（Ｂ）に示すように、サファイヤ基板２０上に、Ａ
ｌＧａＮバッファ層２１、ｎ型ＧａＮ層２２、ｎ型Ａｌ
ＧａＮクラッド層２３、ＩｎＧａＮ活性層２４、ｐ型Ａ
ｌＧａＮクラッド層２５、ｐ型ＧａＮ層２６、ｐ型透明
電極２７が順に積層され、更にこのｐ型透明電極２７の
上にｐ型電極２８が、ｎ型ＧａＮ層２２の一部にｎ型電
極２９が形成された青色発光が可能な半導体素子（以
下、従来構造Ｂ）も開示されている。
【０００５】
【発明が解決しようとする課題】従来構造Ａにおいて
は、低温成長（約８００℃）のＩｎＧａＮ活性層１２の
上部に高温成長（１４００〜１５００℃）のｐ型ＳｉＣ
クラッド層１３を成長させるため、ｐ型ＳｉＣクラッド
層１３の成長中にＩｎＧａＮ活性層１２中のＮが離脱し
て格子欠陥を生じやすく、良好な結晶が得られない、素
子特性が低下するなどの課題がある。
は、低温成長（約８００℃）のＩｎＧａＮ活性層１２の
上部に高温成長（１４００〜１５００℃）のｐ型ＳｉＣ
クラッド層１３を成長させるため、ｐ型ＳｉＣクラッド
層１３の成長中にＩｎＧａＮ活性層１２中のＮが離脱し
て格子欠陥を生じやすく、良好な結晶が得られない、素
子特性が低下するなどの課題がある。
【０００６】また、従来構造Ｂにおいては、ｐ型ＧａＮ
層２６及びｐ型ＡｌＧａＮクラッド層２５を形成する
際、アクセプタ添加層を成長後にアニール処理、電子線
照射処理などの後処理が必要であるため、製造工程が複
雑化するという課題がある。そしてまた、このような後
処理によってｐ型層は得られるが、その比抵抗値が数オ
ーム・ｃｍと高く、十分低抵抗なｐ型層が得られないた
め、電流の広がりを図るための透明電極２７を別途設け
る必要があり、製造工程が複雑化するという課題があ
る。この透明電極２７は一般に、遮光性の金属材料を光
を透過できる程度に薄く成膜して形成する必要があるの
で、透明電極２７を作成するための工程に高い制御性が
必要になるという課題がある。
層２６及びｐ型ＡｌＧａＮクラッド層２５を形成する
際、アクセプタ添加層を成長後にアニール処理、電子線
照射処理などの後処理が必要であるため、製造工程が複
雑化するという課題がある。そしてまた、このような後
処理によってｐ型層は得られるが、その比抵抗値が数オ
ーム・ｃｍと高く、十分低抵抗なｐ型層が得られないた
め、電流の広がりを図るための透明電極２７を別途設け
る必要があり、製造工程が複雑化するという課題があ
る。この透明電極２７は一般に、遮光性の金属材料を光
を透過できる程度に薄く成膜して形成する必要があるの
で、透明電極２７を作成するための工程に高い制御性が
必要になるという課題がある。
【０００７】
【課題を解決するための手段】本発明は前記課題に鑑み
てなされたもので、基本的な特徴は、ｐ型ＳｉＣからな
る第１の層、Ｉｎ(1-X)ＧａXＮ（０≦Ｘ＜１）からなる
第２の層、ｎ型ＧａＮ系化合物半導体からなる第３の層
を順に積層し、前記第２の層は、Ｉｎ組成の小さい複数
の第１のＩｎＧａＮ層とＩｎ組成が第１のＩｎＧａＮ層
よりも大きい１以上の第２のＩｎＧａＮ層を交互に積層
した多層膜で構成したことにある。
てなされたもので、基本的な特徴は、ｐ型ＳｉＣからな
る第１の層、Ｉｎ(1-X)ＧａXＮ（０≦Ｘ＜１）からなる
第２の層、ｎ型ＧａＮ系化合物半導体からなる第３の層
を順に積層し、前記第２の層は、Ｉｎ組成の小さい複数
の第１のＩｎＧａＮ層とＩｎ組成が第１のＩｎＧａＮ層
よりも大きい１以上の第２のＩｎＧａＮ層を交互に積層
した多層膜で構成したことにある。
【０００８】これにより、成膜工程において、Ｉｎ
(1-X)ＧａXＮ（０≦Ｘ＜１）からなる第２の層の上部
に、ＳｉＣ層（成長温度：１４００〜１５００℃）に比
べて低温成長可能なｎ型ＧａＮ系の第３層（成長温度：
１１００℃）を成長させるため、Ｉｎ(1-X)ＧａXＮから
なる第２の層の熱分解による格子欠陥の発生を防止する
ことができる。
(1-X)ＧａXＮ（０≦Ｘ＜１）からなる第２の層の上部
に、ＳｉＣ層（成長温度：１４００〜１５００℃）に比
べて低温成長可能なｎ型ＧａＮ系の第３層（成長温度：
１１００℃）を成長させるため、Ｉｎ(1-X)ＧａXＮから
なる第２の層の熱分解による格子欠陥の発生を防止する
ことができる。
【０００９】また、ｐ型ＳｉＣからなる第１の層とｎ型
ＧａＮ系化合物半導体からなる第３の層との間に、Ｉｎ
組成の小さい複数の第１のＩｎＧａＮ層とＩｎ組成が第
１のＩｎＧａＮ層よりも大きい１以上の第２のＩｎＧａ
Ｎ層を交互に積層した多層膜からなる第２の層を設けた
ので、この第２の層がバッファ層として機能し、第１の
層と第２の層の間、並びに第２の層と第３の層の間に生
じる格子定数差に起因する結晶転位やクラックの発生を
解消して、結晶品位を高めることができる。
ＧａＮ系化合物半導体からなる第３の層との間に、Ｉｎ
組成の小さい複数の第１のＩｎＧａＮ層とＩｎ組成が第
１のＩｎＧａＮ層よりも大きい１以上の第２のＩｎＧａ
Ｎ層を交互に積層した多層膜からなる第２の層を設けた
ので、この第２の層がバッファ層として機能し、第１の
層と第２の層の間、並びに第２の層と第３の層の間に生
じる格子定数差に起因する結晶転位やクラックの発生を
解消して、結晶品位を高めることができる。
【００１０】
【発明の実施の形態】以下本発明の実施例を、図１に示
す青色発光に適した半導体素子（発光ダイオード）を例
にとって説明する。
す青色発光に適した半導体素子（発光ダイオード）を例
にとって説明する。
【００１１】この半導体素子は、ｐ型ＳｉＣ単結晶基板
１上にｐ型ＳｉＣ単結晶からなるｐ型クラッド層２、Ｉ
ｎ(1-X)ＧａXＮ（０≦Ｘ＜１）からなる活性層３、ｎ型
Ａｌ (1-Y)ＧａYＮ（０≦Ｙ≦１）単結晶からなるｎ型ク
ラッド層４を順に積層した構造となっている。
１上にｐ型ＳｉＣ単結晶からなるｐ型クラッド層２、Ｉ
ｎ(1-X)ＧａXＮ（０≦Ｘ＜１）からなる活性層３、ｎ型
Ａｌ (1-Y)ＧａYＮ（０≦Ｙ≦１）単結晶からなるｎ型ク
ラッド層４を順に積層した構造となっている。
【００１２】前記活性層３は、少なくともクラッド層
２、４と接するように配置したＩｎ(1 -X1)ＧａX1Ｎ（０
＜Ｘ１＜１）単結晶からなる複数の第１のＩｎＧａＮ層
３ａと、第１のＩｎＧａＮ層３ａに挟まれるように配置
した少なくとも１以上のＩｎ(1 -X2)ＧａX2Ｎ（０≦Ｘ２
＜Ｘ１＜１）単結晶からなる第２のＩｎＧａＮ層３ｂを
交互に積層した多層膜からなる多層膜活性層（多重量子
井戸構造層）構造としている。この活性層３は、図１中
に拡大して示すように、例えば、Ｉｎ0。1Ｇａ0。9Ｎから
なる３つの第１のＩｎＧａＮ層３ａとＩｎ0。3Ｇａ0。7Ｎ
からなる２つの第２のＩｎＧａＮ層３ｂを交互に積層し
て構成している。第１、第２のＩｎＧａＮ層３ａ、３ｂ
は、量子効果が得られるように３００オングストローム
以下の膜厚に設定され、この例では、各第１のＩｎＧａ
Ｎ層３ａの膜厚を１００オングストロームに、各第２の
ＩｎＧａＮ層３ｂの膜厚を８０オングストロームに設定
している。
２、４と接するように配置したＩｎ(1 -X1)ＧａX1Ｎ（０
＜Ｘ１＜１）単結晶からなる複数の第１のＩｎＧａＮ層
３ａと、第１のＩｎＧａＮ層３ａに挟まれるように配置
した少なくとも１以上のＩｎ(1 -X2)ＧａX2Ｎ（０≦Ｘ２
＜Ｘ１＜１）単結晶からなる第２のＩｎＧａＮ層３ｂを
交互に積層した多層膜からなる多層膜活性層（多重量子
井戸構造層）構造としている。この活性層３は、図１中
に拡大して示すように、例えば、Ｉｎ0。1Ｇａ0。9Ｎから
なる３つの第１のＩｎＧａＮ層３ａとＩｎ0。3Ｇａ0。7Ｎ
からなる２つの第２のＩｎＧａＮ層３ｂを交互に積層し
て構成している。第１、第２のＩｎＧａＮ層３ａ、３ｂ
は、量子効果が得られるように３００オングストローム
以下の膜厚に設定され、この例では、各第１のＩｎＧａ
Ｎ層３ａの膜厚を１００オングストロームに、各第２の
ＩｎＧａＮ層３ｂの膜厚を８０オングストロームに設定
している。
【００１３】このように、第１、第２のＩｎＧａＮ層３
ａ，３ｂが結晶格子の弾性変形が可能な範囲内である１
００オングストローム前後の膜厚に設定され、それらを
複数積層して活性層３を構成しているので、活性層３が
格子定数差に伴う結晶格子の歪みを吸収するバッファ層
として機能し、前記ｐ型クラッド層２と活性層３の間、
並びに活性層３と前記ｎ型クラッド層４間の格子定数差
に起因する結晶転位やクラックの発生を有効に防止して
結晶品位を高めることができる。
ａ，３ｂが結晶格子の弾性変形が可能な範囲内である１
００オングストローム前後の膜厚に設定され、それらを
複数積層して活性層３を構成しているので、活性層３が
格子定数差に伴う結晶格子の歪みを吸収するバッファ層
として機能し、前記ｐ型クラッド層２と活性層３の間、
並びに活性層３と前記ｎ型クラッド層４間の格子定数差
に起因する結晶転位やクラックの発生を有効に防止して
結晶品位を高めることができる。
【００１４】すなわち、Ｉｎ組成（１−Ｘ）の小さい第
１のＩｎＧａＮ層３ａは、ＳｉＣ，ＧａＮ系化合物半導
体に近い格子定数を有する。したがって、第１のＩｎＧ
ａＮ層３ａにより、ｐ型ＳｉＣクラッド層２、ｎ型Ａｌ
ＧａＮクラッド層４との格子整合がとられるため、結晶
転位やクラックの発生を防止することができる。
１のＩｎＧａＮ層３ａは、ＳｉＣ，ＧａＮ系化合物半導
体に近い格子定数を有する。したがって、第１のＩｎＧ
ａＮ層３ａにより、ｐ型ＳｉＣクラッド層２、ｎ型Ａｌ
ＧａＮクラッド層４との格子整合がとられるため、結晶
転位やクラックの発生を防止することができる。
【００１５】また、Ｉｎ組成（１−Ｘ）の大きい第２の
ＩｎＧａＮ層３ｂは、ＳｉＣ，ＧａＮ系化合物半導体に
比べて小さいバンドギャップを有し、しかも、Ｉｎ組成
（１−Ｘ）の小さい第１のＩｎＧａＮ層３ａよりも小さ
いバンドギャップを有する。したがって、第２のＩｎＧ
ａＮ層３ｂは、ｐ型クラッド層２、並びにｎ型クラッド
層４とのバンドギャップ差を大きくすることができる。
ＩｎＧａＮ層３ｂは、ＳｉＣ，ＧａＮ系化合物半導体に
比べて小さいバンドギャップを有し、しかも、Ｉｎ組成
（１−Ｘ）の小さい第１のＩｎＧａＮ層３ａよりも小さ
いバンドギャップを有する。したがって、第２のＩｎＧ
ａＮ層３ｂは、ｐ型クラッド層２、並びにｎ型クラッド
層４とのバンドギャップ差を大きくすることができる。
【００１６】以上のことにより、結晶転位やクラックの
発生を防止しつつ活性層３の膜厚を厚くできるため、キ
ャリアを効果的に活性層３に閉じ込めることが可能とな
り、素子の発光効率を高めることができる。
発生を防止しつつ活性層３の膜厚を厚くできるため、キ
ャリアを効果的に活性層３に閉じ込めることが可能とな
り、素子の発光効率を高めることができる。
【００１７】ｎ型クラッド層４上には、ＴｉとＡｌとＡ
ｕからなるｎ型電極５が形成され、基板１裏面にはＳｉ
とＡｌとＡｕからなるｐ型電極６が形成されている。
ｕからなるｎ型電極５が形成され、基板１裏面にはＳｉ
とＡｌとＡｕからなるｐ型電極６が形成されている。
【００１８】図２に前記各層を構成する各種材料の物性
定数を示す。本実施例で使用するＳｉＣ材料には、６Ｈ
−ＳｉＣ，４Ｈ−ＳｉＣ，２Ｈ−ＳｉＣなど、各種多形
が存在し、それぞれで物性定数が異なる。またＩｎ
(1-X)ＧａXＮ，Ａｌ(1-Y)ＧａYＮの３元混晶材料の物性
定数は、それぞれの２元材料の間の値になる。また、本
実施例のダブルヘテロ構造では、活性層３のバンドギャ
ップエネルギより、ｐ型クラッド層２及びｎ型クラッド
層４のバンドギャップエネルギを高くする必要がある。
定数を示す。本実施例で使用するＳｉＣ材料には、６Ｈ
−ＳｉＣ，４Ｈ−ＳｉＣ，２Ｈ−ＳｉＣなど、各種多形
が存在し、それぞれで物性定数が異なる。またＩｎ
(1-X)ＧａXＮ，Ａｌ(1-Y)ＧａYＮの３元混晶材料の物性
定数は、それぞれの２元材料の間の値になる。また、本
実施例のダブルヘテロ構造では、活性層３のバンドギャ
ップエネルギより、ｐ型クラッド層２及びｎ型クラッド
層４のバンドギャップエネルギを高くする必要がある。
【００１９】この実施例の半導体素子において、例えば
青色発光させる場合には、活性層３のＧａ比率を０．６
〜０．９程度とし、かつ膜厚を５００オングストローム
前後とすることが好適である。また、このような活性層
３において、効率よく発光を行わせるためには、活性層
３と各クラッド層２，４間のバンドギャップ差を大とす
ることが好ましい。従って、ｐ型クラッド層２は０．５
μｍ以上の厚みの２Ｈ−ＳｉＣで構成し、一方、ｎ型ク
ラッド層４はＧａ比率が０．８〜０．９程度で、かつ、
層厚０．５μｍ以上のｎ型Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦
１）で構成することが好ましい。
青色発光させる場合には、活性層３のＧａ比率を０．６
〜０．９程度とし、かつ膜厚を５００オングストローム
前後とすることが好適である。また、このような活性層
３において、効率よく発光を行わせるためには、活性層
３と各クラッド層２，４間のバンドギャップ差を大とす
ることが好ましい。従って、ｐ型クラッド層２は０．５
μｍ以上の厚みの２Ｈ−ＳｉＣで構成し、一方、ｎ型ク
ラッド層４はＧａ比率が０．８〜０．９程度で、かつ、
層厚０．５μｍ以上のｎ型Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦
１）で構成することが好ましい。
【００２０】次に上記半導体素子の製造方法を以下に説
明する。
明する。
【００２１】まず第１の工程として、ｐ型ＳｉＣ単結晶
基板１上にｐ型ＳｉＣ単結晶からなるｐ型クラッド層２
をＣＶＤ（化学気相成長）法を用いて成長させる。具体
的には、ＳｉＨ4を流量０．５ＣＣ／分、Ｃ3 Ｈ8 を流
量０．３ＣＣ／分の割合で注入し、基板温度を１５００
℃に加熱する。また、Ａｌをドープする為にド−パント
ガスとしてＴＭＡ［トリメチルアルミニウム：（Ｃ
Ｈ3）3Ａｌ］を流量０．０６ＣＣ／分の割合で注入す
る。また、本実施例ではｐ形ＳｉＣ基板１の成長面とし
て（０００１）面を用いている。
基板１上にｐ型ＳｉＣ単結晶からなるｐ型クラッド層２
をＣＶＤ（化学気相成長）法を用いて成長させる。具体
的には、ＳｉＨ4を流量０．５ＣＣ／分、Ｃ3 Ｈ8 を流
量０．３ＣＣ／分の割合で注入し、基板温度を１５００
℃に加熱する。また、Ａｌをドープする為にド−パント
ガスとしてＴＭＡ［トリメチルアルミニウム：（Ｃ
Ｈ3）3Ａｌ］を流量０．０６ＣＣ／分の割合で注入す
る。また、本実施例ではｐ形ＳｉＣ基板１の成長面とし
て（０００１）面を用いている。
【００２２】次に第２の工程として、ＩｎＧａＮ多層膜
活性層３をＭＯＣＶＤ（有機金属化学気相成長）法を用
いて成長させる。具体的には、ＴＭＩ［トリメチルイン
ジウム：（ＣＨ3）3Ｉｎ］を流量５μｍｏｌ／分、ＴＥ
Ｇ［トリエチルガリウム：（Ｃ2Ｈ5）3Ｇａ］を流量
０．７μｍｏｌ／分、ＮＨ3を流量２．０ｌ／分の割合
で注入し、基板温度を８００℃に加熱して第１のＩｎＧ
ａＮ層３ａを成長させ、続いて、ＴＭＩ［トリメチルイ
ンジウム：（ＣＨ3）3Ｉｎ］を流量１５μｍｏｌ／分、
ＴＥＧ［トリエチルガリウム：（Ｃ2Ｈ5）3Ｇａ］を流
量０．７μｍｏｌ／分、ＮＨ3を流量２．０ｌ／分の割
合で注入し、基板温度を８００℃に加熱して第２のＩｎ
ＧａＮ層３ｂを成長させ、これを繰り返して行う。
活性層３をＭＯＣＶＤ（有機金属化学気相成長）法を用
いて成長させる。具体的には、ＴＭＩ［トリメチルイン
ジウム：（ＣＨ3）3Ｉｎ］を流量５μｍｏｌ／分、ＴＥ
Ｇ［トリエチルガリウム：（Ｃ2Ｈ5）3Ｇａ］を流量
０．７μｍｏｌ／分、ＮＨ3を流量２．０ｌ／分の割合
で注入し、基板温度を８００℃に加熱して第１のＩｎＧ
ａＮ層３ａを成長させ、続いて、ＴＭＩ［トリメチルイ
ンジウム：（ＣＨ3）3Ｉｎ］を流量１５μｍｏｌ／分、
ＴＥＧ［トリエチルガリウム：（Ｃ2Ｈ5）3Ｇａ］を流
量０．７μｍｏｌ／分、ＮＨ3を流量２．０ｌ／分の割
合で注入し、基板温度を８００℃に加熱して第２のＩｎ
ＧａＮ層３ｂを成長させ、これを繰り返して行う。
【００２３】最後に第３の工程としてｎ型Ａｌ0.1Ｇａ
0.9Ｎクラッド層４をＭＯＣＶＤ成長法を用いて成長さ
せる。具体的には、ＴＭＡを流量４．０μｍｏｌ／分、
ＴＭＧを流量２７μｍｏｌ／分、ＮＨ３を流量２．０ｌ
／分の割合で注入し、基板温度を１１００℃に加熱す
る。また、Ｓｉを添加する為にドーパントガスとしてＳ
ｉＨ4を流量１．５ｎｍｏｌ／分の割合で注入する。
0.9Ｎクラッド層４をＭＯＣＶＤ成長法を用いて成長さ
せる。具体的には、ＴＭＡを流量４．０μｍｏｌ／分、
ＴＭＧを流量２７μｍｏｌ／分、ＮＨ３を流量２．０ｌ
／分の割合で注入し、基板温度を１１００℃に加熱す
る。また、Ｓｉを添加する為にドーパントガスとしてＳ
ｉＨ4を流量１．５ｎｍｏｌ／分の割合で注入する。
【００２４】このように、ＩｎＧａＮ活性層３の上部に
は、ＳｉＣに比べて低温成長可能なＡｌ0.1Ｇａ0.9Ｎク
ラッド層４を成長させるので、Ａｌ0.1Ｇａ0.9Ｎクラッ
ド層４の成長中に、ＩｎＧａＮ活性層３が格子欠陥を生
じる危険性を低減することができる。
は、ＳｉＣに比べて低温成長可能なＡｌ0.1Ｇａ0.9Ｎク
ラッド層４を成長させるので、Ａｌ0.1Ｇａ0.9Ｎクラッ
ド層４の成長中に、ＩｎＧａＮ活性層３が格子欠陥を生
じる危険性を低減することができる。
【００２５】上記実施例の構造によれば、ＧａＮ系化合
物クラッド層４はｎ型であるため、従来構造Ｂのように
ＧａＮ系の層をｐ型にする場合に比べて、比抵抗値を小
さくすることができ、従来構造Ｂの場合のようなｐ型化
するためのアニール処理や電子線照射処理等の後処理を
不要として製造工数の削減を図ることができる。
物クラッド層４はｎ型であるため、従来構造Ｂのように
ＧａＮ系の層をｐ型にする場合に比べて、比抵抗値を小
さくすることができ、従来構造Ｂの場合のようなｐ型化
するためのアニール処理や電子線照射処理等の後処理を
不要として製造工数の削減を図ることができる。
【００２６】また、ＧａＮ系化合物クラッド層４はｎ型
であり、ｐ型である場合に比べて比抵抗値が小さいた
め、従来構造Ｂのような透明電極の形成も不要となり、
透明電極形成のための工程を不要として、構成部材の削
減と製造工数の削減を図ることができる。
であり、ｐ型である場合に比べて比抵抗値が小さいた
め、従来構造Ｂのような透明電極の形成も不要となり、
透明電極形成のための工程を不要として、構成部材の削
減と製造工数の削減を図ることができる。
【００２７】尚、上記実施例ではｐ型ＳｉＣ基板の成長
面として、（０００１）面を用いたが、結晶の低指数面
から１０°以下に傾いた、所謂オフアングル面を用いて
も良い。
面として、（０００１）面を用いたが、結晶の低指数面
から１０°以下に傾いた、所謂オフアングル面を用いて
も良い。
【００２８】また、ｎ型ＡｌＧａＮクラッド層４の上部
に必要に応じてｎ型ＧａＮ層をキャップ層として積層
し、その上部にｎ型電極を形成することもでき、このよ
うにすれば、ｎ型電極とのオーミック特性を良好（電極
の接触抵抗が小さい）にして素子の駆動電圧を低下させ
ることができる。
に必要に応じてｎ型ＧａＮ層をキャップ層として積層
し、その上部にｎ型電極を形成することもでき、このよ
うにすれば、ｎ型電極とのオーミック特性を良好（電極
の接触抵抗が小さい）にして素子の駆動電圧を低下させ
ることができる。
【００２９】さらに、上記実施例ではｐ型ＳｉＣ基板に
ｐ型ＳｉＣクラッド層、活性層、ｎ型Ａｌ(1-Y)ＧａYＮ
（０≦Ｙ≦１）クラッド層を順に積層してなる構成につ
いて説明したが、ｎ型ＳｉＣ基板上にｎ型ＳｉＣクラッ
ド層、活性層、ｐ型ＧａＮ系化合物半導体層（クラッド
層）を順に積層させた場合も上述の実施例と同様の効果
は得られる。しかし、ｐ型ＧａＮ系化合物半導体層はｎ
型ＧａＮ系に比べて高抵抗であるため、透明電極の形成
など接合面での均一な電流分布を得るための構造が別途
必要となる。
ｐ型ＳｉＣクラッド層、活性層、ｎ型Ａｌ(1-Y)ＧａYＮ
（０≦Ｙ≦１）クラッド層を順に積層してなる構成につ
いて説明したが、ｎ型ＳｉＣ基板上にｎ型ＳｉＣクラッ
ド層、活性層、ｐ型ＧａＮ系化合物半導体層（クラッド
層）を順に積層させた場合も上述の実施例と同様の効果
は得られる。しかし、ｐ型ＧａＮ系化合物半導体層はｎ
型ＧａＮ系に比べて高抵抗であるため、透明電極の形成
など接合面での均一な電流分布を得るための構造が別途
必要となる。
【００３０】また、ｎ型またはｉ形（高抵抗）ＳｉＣ基
板上にｐ型ＳｉＣクラッド層、活性層、ｎ型ＧａＮ系化
合物半導体層（クラッド層）を順に積層させた場合も上
述の実施例と同様の効果は得られる。しかし、ＳｉＣ基
板にｐ型電極を設けることができないので、従来構造Ｂ
と同様な電極構造が別途必要となる。但し、この場合
は、透明電極の形成は不要である（ｎ型ＧａＮ系クラッ
ド層が低抵抗であるため）。
板上にｐ型ＳｉＣクラッド層、活性層、ｎ型ＧａＮ系化
合物半導体層（クラッド層）を順に積層させた場合も上
述の実施例と同様の効果は得られる。しかし、ＳｉＣ基
板にｐ型電極を設けることができないので、従来構造Ｂ
と同様な電極構造が別途必要となる。但し、この場合
は、透明電極の形成は不要である（ｎ型ＧａＮ系クラッ
ド層が低抵抗であるため）。
【００３１】尚、上記実施例は発光ダイオードを例に取
り説明したが、本発明は受光素子、半導体レーザ等の他
の半導体素子にも適応することができる。
り説明したが、本発明は受光素子、半導体レーザ等の他
の半導体素子にも適応することができる。
【００３２】
【発明の効果】本発明の半導体素子は、Ｉｎ(1-X)ＧａX
Ｎ（０≦Ｘ＜１）からなる第２の層（活性層）の上部に
ＳｉＣに比べて低温成長可能なＧａＮ系化合物半導体か
らなる第３の層（Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦１）から
なるクラッド層）を成長させるので、第３の層の成長中
の第２の層の熱分解による格子欠陥の発生を回避するこ
とができる。
Ｎ（０≦Ｘ＜１）からなる第２の層（活性層）の上部に
ＳｉＣに比べて低温成長可能なＧａＮ系化合物半導体か
らなる第３の層（Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦１）から
なるクラッド層）を成長させるので、第３の層の成長中
の第２の層の熱分解による格子欠陥の発生を回避するこ
とができる。
【００３３】また、ｐ型ＳｉＣからなる第１の層とｎ型
ＧａＮ系化合物半導体からなる第３の層との間に、Ｉｎ
組成の小さい複数の第１のＩｎＧａＮ層とＩｎ組成が第
１のＩｎＧａＮ層よりも大きい１以上の第２のＩｎＧａ
Ｎ層を交互に積層した多層膜からなる第２の層を設けた
ので、この第２の層がバッファ層として機能し、第１の
層と第２の層の間、並びに第２の層と第３の層の間に生
じる格子定数差に起因する結晶転位やクラックの発生を
解消して、結晶品位を高めることができる。
ＧａＮ系化合物半導体からなる第３の層との間に、Ｉｎ
組成の小さい複数の第１のＩｎＧａＮ層とＩｎ組成が第
１のＩｎＧａＮ層よりも大きい１以上の第２のＩｎＧａ
Ｎ層を交互に積層した多層膜からなる第２の層を設けた
ので、この第２の層がバッファ層として機能し、第１の
層と第２の層の間、並びに第２の層と第３の層の間に生
じる格子定数差に起因する結晶転位やクラックの発生を
解消して、結晶品位を高めることができる。
【００３４】以上のことから、本発明によれば、発光効
率が高く高品質な半導体素子を実現することができる。
率が高く高品質な半導体素子を実現することができる。
【図１】本発明の一実施例における半導体素子の構造を
示した図である。
示した図である。
【図２】本発明の実施例における半導体素子に使用する
各種材料の物性定数を示した図である。
各種材料の物性定数を示した図である。
【図３】（Ａ）（Ｂ）は、従来技術による半導体素子の
構造を示した図である。
構造を示した図である。
１ ｐ型ＳｉＣ基板 ２ ｐ型ＳｉＣクラッド層 ３ ＩｎＧａＮ多層膜活性層 ４ ｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層 ５ ｎ型電極 ６ ｐ型電極
Claims (4)
- 【請求項１】 ｐ型ＳｉＣからなる第１の層、Ｉｎ
(1-X)ＧａXＮ（０≦Ｘ＜１）からなる第２の層、ｎ型Ｇ
ａＮ系化合物半導体からなる第３の層を順に積層した半
導体素子であって、前記第２の層は、Ｉｎ組成の小さい
複数の第１のＩｎＧａＮ層とＩｎ組成が第１のＩｎＧａ
Ｎ層よりも大きい１以上の第２のＩｎＧａＮ層を交互に
積層した多層膜で構成していることを特徴とする半導体
素子。 - 【請求項２】 ＳｉＣ基板上にｐ型ＳｉＣからなる第１
のクラッド層、Ｉｎ(1 -X)ＧａXＮ（０≦Ｘ＜１）からな
る活性層、ｎ型Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦１）からな
る第２のクラッド層を順に積層した半導体素子であっ
て、前記活性層は、Ｉｎ組成の小さい複数の第１のＩｎ
ＧａＮ層とＩｎ組成が第１のＩｎＧａＮ層よりも大きい
１以上の第２のＩｎＧａＮ層を交互に積層した多層膜で
構成していることを特徴とする半導体素子。 - 【請求項３】 ＳｉＣ基板上にＣＶＤ成長法によりｐ型
ＳｉＣからなるクラッド層を成膜する第１の工程と、前
記クラッド層上にＩｎ組成の小さい複数の第１のＩｎＧ
ａＮ層とＩｎ組成が第１のＩｎＧａＮ層よりも大きい１
以上の第２のＩｎＧａＮ層を交互に積層した多層膜から
なる活性層をＭＯＣＶＤ成長法により成膜する第２の工
程と、前記活性層上にｎ型Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦
１）からなるクラッド層をＭＯＣＶＤ成長法により成膜
する第３の工程とを有することを特徴とする半導体素子
の製造方法。 - 【請求項４】 前記第１のＩｎＧａＮ層と第２のＩｎＧ
ａＮ層は、それぞれの膜厚が３００オングストローム以
下であることを特徴とする請求項１あるいは２記載の半
導体素子あるいは請求項３記載の半導体素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4356398A JP3615386B2 (ja) | 1998-02-25 | 1998-02-25 | 半導体素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4356398A JP3615386B2 (ja) | 1998-02-25 | 1998-02-25 | 半導体素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11243228A true JPH11243228A (ja) | 1999-09-07 |
| JP3615386B2 JP3615386B2 (ja) | 2005-02-02 |
Family
ID=12667224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4356398A Expired - Fee Related JP3615386B2 (ja) | 1998-02-25 | 1998-02-25 | 半導体素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3615386B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6632694B2 (en) * | 2001-10-17 | 2003-10-14 | Astralux, Inc. | Double heterojunction light emitting diodes and laser diodes having quantum dot silicon light emitters |
| US6927422B2 (en) | 2002-10-17 | 2005-08-09 | Astralux, Inc. | Double heterojunction light emitting diodes and laser diodes having quantum dot silicon light emitters |
| KR100774198B1 (ko) | 2006-03-16 | 2007-11-08 | 엘지전자 주식회사 | 수직형 발광 소자 |
| US7696523B2 (en) | 2006-03-14 | 2010-04-13 | Lg Electronics Inc. | Light emitting device having vertical structure and method for manufacturing the same |
| US8076694B2 (en) | 2005-05-02 | 2011-12-13 | Nichia Corporation | Nitride semiconductor element having a silicon substrate and a current passing region |
-
1998
- 1998-02-25 JP JP4356398A patent/JP3615386B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6632694B2 (en) * | 2001-10-17 | 2003-10-14 | Astralux, Inc. | Double heterojunction light emitting diodes and laser diodes having quantum dot silicon light emitters |
| US6927422B2 (en) | 2002-10-17 | 2005-08-09 | Astralux, Inc. | Double heterojunction light emitting diodes and laser diodes having quantum dot silicon light emitters |
| US8076694B2 (en) | 2005-05-02 | 2011-12-13 | Nichia Corporation | Nitride semiconductor element having a silicon substrate and a current passing region |
| US7696523B2 (en) | 2006-03-14 | 2010-04-13 | Lg Electronics Inc. | Light emitting device having vertical structure and method for manufacturing the same |
| US8203162B2 (en) | 2006-03-14 | 2012-06-19 | Lg Electronics Inc. | Light emitting device having vertical structrue and method for manufacturing the same |
| KR100774198B1 (ko) | 2006-03-16 | 2007-11-08 | 엘지전자 주식회사 | 수직형 발광 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3615386B2 (ja) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7459326B2 (en) | Method for producing and epitaxial substrate for compound semiconductor light-emitting device | |
| JP2006108585A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子 | |
| JP2000232238A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| US7955881B2 (en) | Method of fabricating quantum well structure | |
| JPH1154794A (ja) | 化合物半導体素子及びその製造方法 | |
| JP2006332258A (ja) | 窒化物半導体装置及びその製造方法 | |
| KR20020012630A (ko) | 질화물 반도체 계층 구조 및 그러한 구조 부분을 포함하는질화물 반도체 레이저 | |
| JP3561536B2 (ja) | 半導体発光素子 | |
| JPH11274082A (ja) | Ｉｉｉ 族窒化物半導体およびその製造方法、およびｉｉｉ 族窒化物半導体装置 | |
| JP4037554B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
| JP3713118B2 (ja) | 半導体発光素子の製法 | |
| JP4131618B2 (ja) | フォトニックデバイス用基板の製造方法 | |
| US7053418B2 (en) | Nitride based semiconductor device | |
| JP3615386B2 (ja) | 半導体素子及びその製造方法 | |
| JP2004014587A (ja) | 窒化物系化合物半導体エピタキシャルウエハ及び発光素子 | |
| JP2976951B2 (ja) | 窒化物半導体発光ダイオードを備えた表示装置 | |
| JP3763701B2 (ja) | 窒化ガリウム系半導体発光素子 | |
| JPH05243613A (ja) | 発光素子およびその製造方法 | |
| JPH10284802A (ja) | 窒化物系化合物半導体発光素子 | |
| JPH10173220A (ja) | 半導体発光素子の製法 | |
| JPH11243227A (ja) | 窒化物半導体発光素子の製造方法 | |
| JP2005277342A (ja) | カーボンドープ半導体膜、半導体素子、及びこれらの製造方法 | |
| KR20010008570A (ko) | 양자 우물 구조의 질화물 반도체소자 | |
| JP2001077480A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JPH08116092A (ja) | 半導体発光素子およびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041029 |
|
| LAPS | Cancellation because of no payment of annual fees |