JP3713118B2 - 半導体発光素子の製法 - Google Patents
半導体発光素子の製法 Download PDFInfo
- Publication number
- JP3713118B2 JP3713118B2 JP4885497A JP4885497A JP3713118B2 JP 3713118 B2 JP3713118 B2 JP 3713118B2 JP 4885497 A JP4885497 A JP 4885497A JP 4885497 A JP4885497 A JP 4885497A JP 3713118 B2 JP3713118 B2 JP 3713118B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor layer
- conductivity type
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 164
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000203 mixture Substances 0.000 claims description 39
- 229910002601 GaN Inorganic materials 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 23
- 150000001875 compounds Chemical class 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 10
- -1 gallium nitride compound Chemical class 0.000 claims description 7
- 239000012495 reaction gas Substances 0.000 claims description 7
- 238000013459 approach Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 description 17
- 229910002704 AlGaN Inorganic materials 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 229910052594 sapphire Inorganic materials 0.000 description 10
- 239000010980 sapphire Substances 0.000 description 10
- 239000007789 gas Substances 0.000 description 6
- 238000005253 cladding Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- MHYQBXJRURFKIN-UHFFFAOYSA-N C1(C=CC=C1)[Mg] Chemical compound C1(C=CC=C1)[Mg] MHYQBXJRURFKIN-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/0251—Graded layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
- H01L21/02507—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は基板上に、格子定数が異なる半導体層が多層に積層されて発光層を形成する半導体発光素子の製法に関する。さらに詳しくは、積層される半導体層の結晶格子のズレの影響を小さくし、発光特性を向上させる半導体発光素子の製法に関する。
【０００２】
【従来の技術】
従来、たとえば青色系（紫外線から黄色）の光を発光するチッ化ガリウム系化合物半導体を用いた半導体発光素子は、図４に示されるような構造になっている。すなわち、サファイア基板２１上にたとえばＧａＮからなる低温バッファ層２２と、高温でｎ形のＧａＮがエピタキシャル成長されるｎ形層（クラッド層）２３と、バンドギャップエネルギーがクラッド層のそれよりも小さく発光波長を定める材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体からなる活性層（発光層）２４と、ｐ形のＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体層２５ａおよびＧａＮ層２５ｂからなるｐ形層（クラッド層）２５とからなり、その表面にｐ側（上部）電極２８が設けられ、積層される半導体層の一部がエッチングされて露出するｎ形層２３の表面にｎ側（下部）電極２９が設けられることにより形成されている。なお、ｎ形層２３もｐ形層２５と同様に、キャリアの閉じ込め効果を向上させるため、活性層２３側にＡｌＧａＮ系化合物半導体層が用いられることもある。
【０００３】
【発明が解決しようとする課題】
前述のように、従来のチッ化ガリウム系化合物半導体を用いた青色系の半導体発光素子は、サファイア基板上にＧａＮ、ＡｌＧａＮ系化合物半導体、およびＩｎＧａＮ系化合物半導体がそれぞれ積み重なって積層されている。しかし、サファイアの格子定数は、４.７６Åで、ＧａＮは３.１８Åで、たとえばＡｌ0.1 Ｇａ0.9 Ｎは３.１２Åで、たとえばＩｎ0.05Ｇａ0.95Ｎは３.１９８Åであり、これらの間の格子定数は一致していない。これらの格子定数の異なる半導体層が順次積層されると、それぞれの半導体層において、結晶格子のズレが生じやすく、電流が流れ難くなったり、結晶間に生じるクラックが発光層（活性層）にも延びて、発光効率が低下するという問題がある。とくにｎ形層は２〜５μｍ程度と厚く形成され、しかも格子定数の差が大きいサファイア基板上に薄い低温バッファ層を介して設けられているため、結晶歪みが蓄積されやすく、一層結晶格子のズレが生じやすい。
【０００４】
本発明はこのような問題を解決するためになされたもので、基板上に格子定数の異なる半導体層が順次積層される半導体発光素子において、結晶格子のズレを小さくし、キャリアの移動度を向上させて、発光効率の優れた半導体発光素子の製法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明による半導体発光素子の製法は、基板上に該基板と接して、この上に積層する半導体層を成長する温度より低い温度で形成する低温バッファ層を設け、該低温バッファ層上に第１導電形半導体層および第２導電形の半導体層を含む半導体層を成長して積層する半導体発光素子の製法であって、前記低温バッファ層、ならびに前記第１導電形半導体層および第２導電形半導体層を含む半導体層をチッ化ガリウム系化合物半導体により形成し、６００〜１０００℃で半導体を堆積することにより起伏部を形成し、引き続き４００〜６００℃で半導体を堆積することにより前記低温バッファ層を形成することを特徴とする。
【０００７】
また、前記低温バッファ層上に設けられる半導体層を、該半導体層を構成する半導体材料により、まず８００〜１０００℃で成長し始めることにより起伏部を形成し、その後成長温度を６００〜８００℃に下げて前記半導体層を成長することができる。
【０００８】
ここにチッ化ガリウム系化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体をいう。
【０００９】
本発明による半導体発光素子の製法の他の形態は、基板上に、この上に積層する半導体層を成長する温度より低い温度で形成する低温バッファ層を設け、該低温バッファ層上に第１導電形半導体層を成長し、該第１導電形の半導体層上に第２導電形の半導体層を含む半導体層を積層する半導体発光素子の製法であって、前記第１導電形半導体層を、該第１導電形半導体層を構成する半導体材料により高さが４０〜５０ｎｍ、ピッチが７０〜８０ｎｍの起伏部を形成してから半導体層を成長することにより形成するものである。
【００１０】
前記積層される半導体層の下層と上層との境界部に、該下層の組成から順次上層の組成に近づくように上層の組成の反応ガスの流量を連続的に、または段階的に多くしながら前記下層の組成から上層の組成に近い組成となる勾配層を形成することが好ましく、また、前記上層の組成の反応ガスの流量を順次多くすると共に、または該流量を変化させないで、反応温度を変化させることもできる。Ｉｎの場合、流量より温度の変化の方が敏感であるため、温度変化の方がコントロールをしやすい。
【００１１】
本発明による半導体発光素子の製法のさらに他の形態は、基板上に該基板と接して、この上に積層する半導体層を成長する温度より低い温度で形成する低温バッファ層を設け、該低温バッファ層上に第１導電形半導体層および第２導電形の半導体層を含む半導体層を成長して積層する半導体発光素子の製法であって、前記低温バッファ層を、該低温バッファ層を構成する半導体材料により、高さが４０〜５０ｎｍ、ピッチが７０〜８０ｎｍの起伏部を形成してから半導体層を堆積することにより形成するものである。
【００１２】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子の製法について説明をする。図１には、たとえば青色系の発光に適したチッ化ガリウム系化合物半導体層がサファイア基板上に勾配層を介して半導体層が積層される半導体発光素子の断面説明図が示されている。
【００１３】
この半導体発光素子は、図１に示されるように、たとえばサファイア（Ａｌ2 Ｏ3 単結晶）などからなる基板１の表面に発光領域を形成する半導体層２〜５が積層されると共に、組成の異なる各半導体層の間にその組成が徐々に上層の組成に近づくように変化する勾配層１３、１４、１５ａがそれぞれ設けられている。そして、積層される半導体層の表面に拡散メタル層７を介してｐ側電極（上部電極）８が形成されると共に、積層される半導体層３〜５、１３〜１５ｂの一部が除去されて露出するｎ形層３にｎ側電極（下部電極）９が形成されている。
【００１４】
基板１上に積層される半導体層は、たとえばＧａＮからなる低温バッファ層２が０.０１〜０.２μｍ程度堆積され、ついでｎ形のＧａＮからなるｎ形層（クラッド層）３が１〜５μｍ程度堆積されている。このｎ形層３の表面に徐々にＩｎの混晶比率が増えてつぎの活性層の組成に近くなるように変化させた勾配層１３が１〜７００ｎｍ程度設けられている。この組成を徐々に変化させる勾配層１３の成長法については、後で詳述する。
【００１５】
勾配層１３上に、バンドギャップエネルギーがクラッド層のそれよりも小さくなり、所望の発光波長により定まる材料、たとえばＩｎx Ｇａ1-x Ｎ（０≦ｘ＜１、たとえばｘ＝０.０５）からなる活性層４が０.００５〜０.３μｍ程度形成されている。さらにその表面に、その組成のＩｎの混晶比率が減ってＡｌの混晶比率が徐々に増加し、ｐ形層として使用されるＡｌＧａＮ系化合物半導体の組成に近くなる組成に変化させた勾配層１４が１〜７００ｎｍ程度形成されている。
【００１６】
勾配層１４上に、ＡｌＧａＮ系化合物半導体層５ａが０.１〜０.５μｍ程度設けられ、その上に、Ａｌの混晶比率が徐々に減ってＧａＮとなる勾配層１５ａが１〜７００ｎｍ程度と、ＧａＮ層５ｂが０.１〜０.５μｍ程度とが、それぞれ順次積層されている。なお、前述の各勾配層の厚さは薄い方が好ましく、１〜３００ｎｍ程度、さらに好ましくは１〜１００ｎｍ程度がよい。
【００１７】
なお、ｐ形層５はＧａＮ層５ｂとＡｌＧａＮ系化合物半導体層５ａとの複層になっているが、キャリアの閉じ込め効果の点からＡｌを含む層が活性層４側に設けられることが好ましいためで、ＧａＮ層だけでもよい。また、ｎ形層３にもＡｌＧａＮ系化合物半導体層を設けて複層にしてもよく、またこれらを他のチッ化ガリウム系化合物半導体層で形成することもできる。また、活性層４としてＩｎx Ｇａ1-x Ｎを用いたが、活性層４も所望の発光波長に応じて一般にＩｎp Ａｌq Ｇａ1-p-q Ｎ（０≦ｐ＜１、０≦ｑ＜１、０≦ｐ＋ｑ＜１）で表されるチッ化ガリウム系化合物半導体を用いることができる。
【００１８】
この半導体発光素子では、以上のように、組成の異なる半導体層が積層されるヘテロ接合構造の接合部に、両者の組成間で順次組成が連続的に変化する勾配層が設けられていることに特徴がある。そのため、格子定数が大きく異なる半導体層が直接接触することがなく、格子定数が徐々に変化する層が重なる。その結果、急激な格子定数の変化を伴う半導体層の積層がなくなり、結晶格子のズレが生じ難く、結晶性の優れた半導体層が得られる。一方、たとえば活性層４とｎ形層３との間には、その中間のバンドギャップエネルギーを有する勾配層１３が介在されることになるが、この層は１〜７００ｎｍ程度と薄く、キャリアの閉じ込め効果に影響を及ぼすものではない。他の半導体層の間に設けられる勾配層についても同様であり、結晶格子の急激な変化を生ずる半導体層の積層はなく、結晶性の優れた半導体層が順次積層される。しかも、これらの勾配層は前述のように、光学特性的には何等の支障もなく、輝度が向上する半導体発光素子が得られる。
【００１９】
図１に示される例では、勾配層１３、１４、１５ａが、その組成が下層の組成から上層の組成に連続的に変化する層であったが、隣接する層間の組成変化がそれ程大きくなければ結晶格子のズレは生じ難いため、図２に勾配層１３の変形例が示されるように、その組成が段階的に変化する薄層の積層体により構成することもできる。この例では、ＧａＮからなるｎ形層３からＩｎ0.05Ｇａ0.95Ｎへの変化をＩｎの組成が０.００５づつ増加する薄層１３ａ、１３ｂ・・・、１３ｉをそれぞれ１０ｎｍ程度づつ９層程度積層された積層体からなっている。なお、ｎ形層３がＡｌＧａＮ系化合物半導体である場合は、前述のＩｎの量を徐々に増やすと共に、Ａｌの量を徐々に減らすことにより組成を順次変更する。活性層４とＡｌＧａＮ系化合物半導体層５ａとの間の勾配層１４についても前述の逆の組成変化にすればよく、他の勾配層についてもも同様である。
【００２０】
また、図１に示される例では、各ヘテロ接合の半導体層間に勾配層が設けられたが、すべてのヘテロ接合部に前述の勾配層が設けられる必要はなく、とくに格子定数の差が大きい半導体層間や、結晶特性がとくに問題となる活性層近傍の半導体層間に用いれば効果的である。
【００２１】
つぎに、図１に示される半導体発光素子の製法について説明をする。
【００２２】
有機金属化学気相成長法（ＭＯＣＶＤ法）により、キャリアガスのＨ2 と共にトリメチリガリウム（ＴＭＧ）、アンモニア（ＮＨ3 ）などの反応ガスおよびｎ形にする場合のドーパントガスとしてのＳｉＨ4 などを供給して、まず、たとえばサファイアからなる基板１上に、たとえば４００〜６００℃程度の低温で、ＧａＮ層からなる低温バッファ層２を０.０１〜０.２μｍ程度程度成膜する。
【００２３】
ついで、たとえば６００〜１２００℃程度の高温で前述の反応ガスにより、ｎ形層３を１〜５μｍ程度成長する。ついで、トリメチルインジウム（以下、ＴＭＩｎという）の流量を徐々に増やしてＩｎの組成が徐々に活性層４の組成に近づくような勾配層１３を１〜３００ｎｍ程度成長する。この場合、ＴＭＩｎの流量が一定でも反応温度が下がるとＩｎの混晶比率が増加するため、流量を一定にしておいて、または流量の変化と共に反応温度を下げてＩｎの組成を徐々に増加させてもよい。その後、ドーパントガスを止めてＩｎx Ｇａ1-x Ｎからなる活性層４を０.０５〜０.３μｍ程度形成する。ついで、ＴＭＩｎの流量を徐々に減らし（またはＴＭＩｎの流量はそのままで、反応温度を徐々に上昇させて）、トリメチルアルミニウム（以下、ＴＭＡという）の流量を増やしながらｐ形層５のＡｌＧａＮ系化合物半導体の組成に近づくようにＴＭＡの流量を増やして勾配層１４を１〜３００ｎｍ程度成長する。
【００２４】
その後、ドーパントガスをシクロペンタジエニルマグネシウム（Ｃｐ2 Ｍｇ）またはジメチル亜鉛（ＤＭＺｎ）にして、ＡｌＧａＮ系化合物半導体層５ａを０.１〜０.５μｍ程度成長し、ついでＴＭＡの流量を徐々に減らして最終的にＴＭＡの流量を０にして勾配層１５ａを１〜３００ｎｍ程度成長する。反応ガスをそのままにして成長を続け、ＧａＮを０.１〜０.５μｍ程度成長し、ｐ形層５を全体として０.２〜１μｍ程度形成する。
【００２５】
その後、たとえばＮｉおよびＡｕを蒸着してシンターすることにより拡散メタル層７を５ｎｍ程度形成する。ついで、ｎ側電極を形成するためｎ形層３が露出するように、積層された半導体層の一部をアルゴンガスなどの不活性ガスに塩素ガスなどの反応性ガスを混ぜて反応性イオンエッチングによりエッチングをし、電極金属を蒸着することにより、ｐ側電極８およびｎ側電極９を形成する。その結果、図１に示される半導体発光素子が得られる。
【００２６】
なお、前述の製法において、勾配層１３、１４、１５ａをそれぞれ薄層で形成する場合には、反応ガスの流量または反応温度を連続的に変化させないで、階段的に変化させることにより、組成が少しづつ変化する薄層の積層体を得ることができる。
【００２７】
図３は本発明の半導体発光素子の製法により得られる半導体発光素子を示す断面説明図である。この例は、異なる半導体層を積層する新たな半導体層の成長初期に、表面状態の粗い起伏部を形成し、その上に半導体層を成長するものである。そうすることにより、その起伏部により結晶格子のズレが吸収されて、歪みが生じ難くなることが本発明者らにより見出された。この起伏部を設ける方法は、サファイア基板１と低温バッファ層２のように半導体層によりサファイア基板１の格子定数に合せることができない場合や、低温バッファ層２とｎ形層３のように、同じ組成の半導体層間でも成長温度が相当異なることによる結晶格子のズレが生じるような場合などに、とくに効果がある。しかし、他の半導体層間においても同様である。
【００２８】
図３に示される例では低温バッファ層２またはｎ形層３を成長し始めるときに、まず表面粗さが大きい起伏部２ａ、３ａを形成する。この起伏部２ａ、３ａは、たとえばその高さＨが４０〜５０ｎｍで、ピッチＰが７０〜８０μｍ程度に形成される。このような起伏部２ａ、３ａを形成するには、その半導体層の通常の成長温度より高い温度で成長し始めることにより、前述のような起伏部２ａ、３ａを形成することができる。たとえばサファイア基板１の表面に低温バッファ層２を形成する場合、通常４００〜６００℃程度で成長するが、その成長の最初にまず６００〜１０００℃程度で成膜することにより、前述の起伏部２ａが形成される。その後、ＭＯＣＶＤ装置内の温度を４００〜６００℃程度に下げることにより、起伏部２ａの窪んだ部分にも成膜され、その表面が平坦化される。また、ｎ形層３の成長の始めに起伏部３ａを形成するには、８００〜１０００℃程度で成長し始めることにより、前述の起伏部３ａが形成される。この後、成長温度を６００〜８００℃程度に下げるか、再度低温バッファ層の成長温度で低温バッファ層を成膜することにより、窪んだ部分にも成膜され、平坦な膜が成膜される。これらの起伏部２ａ、３ａは、この後の通常のｎ形層３を積層する際に結晶化し、その起伏も解消されてくるが、結晶格子のズレの防止に寄与する。
【００２９】
【発明の効果】
本発明によれば、格子定数がそれぞれ異なる半導体層が積層される半導体発光素子においても、その間に組成が順次変化する勾配層が設けられたり、起伏部が設けられることにより、各半導体層に格子歪みが生じなくて、キャリア移動度を向上させることができる。その結果、発光効率が向上し高特性の半導体発光素子が得られる。
【図面の簡単な説明】
【図１】 勾配層を介して半導体層を積層した半導体発光素子の断面説明図である。
【図２】 図１の勾配層部分の変形例を示す図である。
【図３】 本発明の半導体発光素子の製法を説明する図である。
【図４】 従来の半導体発光素子の一例の斜視説明図である。
【発明の属する技術分野】
本発明は基板上に、格子定数が異なる半導体層が多層に積層されて発光層を形成する半導体発光素子の製法に関する。さらに詳しくは、積層される半導体層の結晶格子のズレの影響を小さくし、発光特性を向上させる半導体発光素子の製法に関する。
【０００２】
【従来の技術】
従来、たとえば青色系（紫外線から黄色）の光を発光するチッ化ガリウム系化合物半導体を用いた半導体発光素子は、図４に示されるような構造になっている。すなわち、サファイア基板２１上にたとえばＧａＮからなる低温バッファ層２２と、高温でｎ形のＧａＮがエピタキシャル成長されるｎ形層（クラッド層）２３と、バンドギャップエネルギーがクラッド層のそれよりも小さく発光波長を定める材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体からなる活性層（発光層）２４と、ｐ形のＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体層２５ａおよびＧａＮ層２５ｂからなるｐ形層（クラッド層）２５とからなり、その表面にｐ側（上部）電極２８が設けられ、積層される半導体層の一部がエッチングされて露出するｎ形層２３の表面にｎ側（下部）電極２９が設けられることにより形成されている。なお、ｎ形層２３もｐ形層２５と同様に、キャリアの閉じ込め効果を向上させるため、活性層２３側にＡｌＧａＮ系化合物半導体層が用いられることもある。
【０００３】
【発明が解決しようとする課題】
前述のように、従来のチッ化ガリウム系化合物半導体を用いた青色系の半導体発光素子は、サファイア基板上にＧａＮ、ＡｌＧａＮ系化合物半導体、およびＩｎＧａＮ系化合物半導体がそれぞれ積み重なって積層されている。しかし、サファイアの格子定数は、４.７６Åで、ＧａＮは３.１８Åで、たとえばＡｌ0.1 Ｇａ0.9 Ｎは３.１２Åで、たとえばＩｎ0.05Ｇａ0.95Ｎは３.１９８Åであり、これらの間の格子定数は一致していない。これらの格子定数の異なる半導体層が順次積層されると、それぞれの半導体層において、結晶格子のズレが生じやすく、電流が流れ難くなったり、結晶間に生じるクラックが発光層（活性層）にも延びて、発光効率が低下するという問題がある。とくにｎ形層は２〜５μｍ程度と厚く形成され、しかも格子定数の差が大きいサファイア基板上に薄い低温バッファ層を介して設けられているため、結晶歪みが蓄積されやすく、一層結晶格子のズレが生じやすい。
【０００４】
本発明はこのような問題を解決するためになされたもので、基板上に格子定数の異なる半導体層が順次積層される半導体発光素子において、結晶格子のズレを小さくし、キャリアの移動度を向上させて、発光効率の優れた半導体発光素子の製法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明による半導体発光素子の製法は、基板上に該基板と接して、この上に積層する半導体層を成長する温度より低い温度で形成する低温バッファ層を設け、該低温バッファ層上に第１導電形半導体層および第２導電形の半導体層を含む半導体層を成長して積層する半導体発光素子の製法であって、前記低温バッファ層、ならびに前記第１導電形半導体層および第２導電形半導体層を含む半導体層をチッ化ガリウム系化合物半導体により形成し、６００〜１０００℃で半導体を堆積することにより起伏部を形成し、引き続き４００〜６００℃で半導体を堆積することにより前記低温バッファ層を形成することを特徴とする。
【０００７】
また、前記低温バッファ層上に設けられる半導体層を、該半導体層を構成する半導体材料により、まず８００〜１０００℃で成長し始めることにより起伏部を形成し、その後成長温度を６００〜８００℃に下げて前記半導体層を成長することができる。
【０００８】
ここにチッ化ガリウム系化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体をいう。
【０００９】
本発明による半導体発光素子の製法の他の形態は、基板上に、この上に積層する半導体層を成長する温度より低い温度で形成する低温バッファ層を設け、該低温バッファ層上に第１導電形半導体層を成長し、該第１導電形の半導体層上に第２導電形の半導体層を含む半導体層を積層する半導体発光素子の製法であって、前記第１導電形半導体層を、該第１導電形半導体層を構成する半導体材料により高さが４０〜５０ｎｍ、ピッチが７０〜８０ｎｍの起伏部を形成してから半導体層を成長することにより形成するものである。
【００１０】
前記積層される半導体層の下層と上層との境界部に、該下層の組成から順次上層の組成に近づくように上層の組成の反応ガスの流量を連続的に、または段階的に多くしながら前記下層の組成から上層の組成に近い組成となる勾配層を形成することが好ましく、また、前記上層の組成の反応ガスの流量を順次多くすると共に、または該流量を変化させないで、反応温度を変化させることもできる。Ｉｎの場合、流量より温度の変化の方が敏感であるため、温度変化の方がコントロールをしやすい。
【００１１】
本発明による半導体発光素子の製法のさらに他の形態は、基板上に該基板と接して、この上に積層する半導体層を成長する温度より低い温度で形成する低温バッファ層を設け、該低温バッファ層上に第１導電形半導体層および第２導電形の半導体層を含む半導体層を成長して積層する半導体発光素子の製法であって、前記低温バッファ層を、該低温バッファ層を構成する半導体材料により、高さが４０〜５０ｎｍ、ピッチが７０〜８０ｎｍの起伏部を形成してから半導体層を堆積することにより形成するものである。
【００１２】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子の製法について説明をする。図１には、たとえば青色系の発光に適したチッ化ガリウム系化合物半導体層がサファイア基板上に勾配層を介して半導体層が積層される半導体発光素子の断面説明図が示されている。
【００１３】
この半導体発光素子は、図１に示されるように、たとえばサファイア（Ａｌ2 Ｏ3 単結晶）などからなる基板１の表面に発光領域を形成する半導体層２〜５が積層されると共に、組成の異なる各半導体層の間にその組成が徐々に上層の組成に近づくように変化する勾配層１３、１４、１５ａがそれぞれ設けられている。そして、積層される半導体層の表面に拡散メタル層７を介してｐ側電極（上部電極）８が形成されると共に、積層される半導体層３〜５、１３〜１５ｂの一部が除去されて露出するｎ形層３にｎ側電極（下部電極）９が形成されている。
【００１４】
基板１上に積層される半導体層は、たとえばＧａＮからなる低温バッファ層２が０.０１〜０.２μｍ程度堆積され、ついでｎ形のＧａＮからなるｎ形層（クラッド層）３が１〜５μｍ程度堆積されている。このｎ形層３の表面に徐々にＩｎの混晶比率が増えてつぎの活性層の組成に近くなるように変化させた勾配層１３が１〜７００ｎｍ程度設けられている。この組成を徐々に変化させる勾配層１３の成長法については、後で詳述する。
【００１５】
勾配層１３上に、バンドギャップエネルギーがクラッド層のそれよりも小さくなり、所望の発光波長により定まる材料、たとえばＩｎx Ｇａ1-x Ｎ（０≦ｘ＜１、たとえばｘ＝０.０５）からなる活性層４が０.００５〜０.３μｍ程度形成されている。さらにその表面に、その組成のＩｎの混晶比率が減ってＡｌの混晶比率が徐々に増加し、ｐ形層として使用されるＡｌＧａＮ系化合物半導体の組成に近くなる組成に変化させた勾配層１４が１〜７００ｎｍ程度形成されている。
【００１６】
勾配層１４上に、ＡｌＧａＮ系化合物半導体層５ａが０.１〜０.５μｍ程度設けられ、その上に、Ａｌの混晶比率が徐々に減ってＧａＮとなる勾配層１５ａが１〜７００ｎｍ程度と、ＧａＮ層５ｂが０.１〜０.５μｍ程度とが、それぞれ順次積層されている。なお、前述の各勾配層の厚さは薄い方が好ましく、１〜３００ｎｍ程度、さらに好ましくは１〜１００ｎｍ程度がよい。
【００１７】
なお、ｐ形層５はＧａＮ層５ｂとＡｌＧａＮ系化合物半導体層５ａとの複層になっているが、キャリアの閉じ込め効果の点からＡｌを含む層が活性層４側に設けられることが好ましいためで、ＧａＮ層だけでもよい。また、ｎ形層３にもＡｌＧａＮ系化合物半導体層を設けて複層にしてもよく、またこれらを他のチッ化ガリウム系化合物半導体層で形成することもできる。また、活性層４としてＩｎx Ｇａ1-x Ｎを用いたが、活性層４も所望の発光波長に応じて一般にＩｎp Ａｌq Ｇａ1-p-q Ｎ（０≦ｐ＜１、０≦ｑ＜１、０≦ｐ＋ｑ＜１）で表されるチッ化ガリウム系化合物半導体を用いることができる。
【００１８】
この半導体発光素子では、以上のように、組成の異なる半導体層が積層されるヘテロ接合構造の接合部に、両者の組成間で順次組成が連続的に変化する勾配層が設けられていることに特徴がある。そのため、格子定数が大きく異なる半導体層が直接接触することがなく、格子定数が徐々に変化する層が重なる。その結果、急激な格子定数の変化を伴う半導体層の積層がなくなり、結晶格子のズレが生じ難く、結晶性の優れた半導体層が得られる。一方、たとえば活性層４とｎ形層３との間には、その中間のバンドギャップエネルギーを有する勾配層１３が介在されることになるが、この層は１〜７００ｎｍ程度と薄く、キャリアの閉じ込め効果に影響を及ぼすものではない。他の半導体層の間に設けられる勾配層についても同様であり、結晶格子の急激な変化を生ずる半導体層の積層はなく、結晶性の優れた半導体層が順次積層される。しかも、これらの勾配層は前述のように、光学特性的には何等の支障もなく、輝度が向上する半導体発光素子が得られる。
【００１９】
図１に示される例では、勾配層１３、１４、１５ａが、その組成が下層の組成から上層の組成に連続的に変化する層であったが、隣接する層間の組成変化がそれ程大きくなければ結晶格子のズレは生じ難いため、図２に勾配層１３の変形例が示されるように、その組成が段階的に変化する薄層の積層体により構成することもできる。この例では、ＧａＮからなるｎ形層３からＩｎ0.05Ｇａ0.95Ｎへの変化をＩｎの組成が０.００５づつ増加する薄層１３ａ、１３ｂ・・・、１３ｉをそれぞれ１０ｎｍ程度づつ９層程度積層された積層体からなっている。なお、ｎ形層３がＡｌＧａＮ系化合物半導体である場合は、前述のＩｎの量を徐々に増やすと共に、Ａｌの量を徐々に減らすことにより組成を順次変更する。活性層４とＡｌＧａＮ系化合物半導体層５ａとの間の勾配層１４についても前述の逆の組成変化にすればよく、他の勾配層についてもも同様である。
【００２０】
また、図１に示される例では、各ヘテロ接合の半導体層間に勾配層が設けられたが、すべてのヘテロ接合部に前述の勾配層が設けられる必要はなく、とくに格子定数の差が大きい半導体層間や、結晶特性がとくに問題となる活性層近傍の半導体層間に用いれば効果的である。
【００２１】
つぎに、図１に示される半導体発光素子の製法について説明をする。
【００２２】
有機金属化学気相成長法（ＭＯＣＶＤ法）により、キャリアガスのＨ2 と共にトリメチリガリウム（ＴＭＧ）、アンモニア（ＮＨ3 ）などの反応ガスおよびｎ形にする場合のドーパントガスとしてのＳｉＨ4 などを供給して、まず、たとえばサファイアからなる基板１上に、たとえば４００〜６００℃程度の低温で、ＧａＮ層からなる低温バッファ層２を０.０１〜０.２μｍ程度程度成膜する。
【００２３】
ついで、たとえば６００〜１２００℃程度の高温で前述の反応ガスにより、ｎ形層３を１〜５μｍ程度成長する。ついで、トリメチルインジウム（以下、ＴＭＩｎという）の流量を徐々に増やしてＩｎの組成が徐々に活性層４の組成に近づくような勾配層１３を１〜３００ｎｍ程度成長する。この場合、ＴＭＩｎの流量が一定でも反応温度が下がるとＩｎの混晶比率が増加するため、流量を一定にしておいて、または流量の変化と共に反応温度を下げてＩｎの組成を徐々に増加させてもよい。その後、ドーパントガスを止めてＩｎx Ｇａ1-x Ｎからなる活性層４を０.０５〜０.３μｍ程度形成する。ついで、ＴＭＩｎの流量を徐々に減らし（またはＴＭＩｎの流量はそのままで、反応温度を徐々に上昇させて）、トリメチルアルミニウム（以下、ＴＭＡという）の流量を増やしながらｐ形層５のＡｌＧａＮ系化合物半導体の組成に近づくようにＴＭＡの流量を増やして勾配層１４を１〜３００ｎｍ程度成長する。
【００２４】
その後、ドーパントガスをシクロペンタジエニルマグネシウム（Ｃｐ2 Ｍｇ）またはジメチル亜鉛（ＤＭＺｎ）にして、ＡｌＧａＮ系化合物半導体層５ａを０.１〜０.５μｍ程度成長し、ついでＴＭＡの流量を徐々に減らして最終的にＴＭＡの流量を０にして勾配層１５ａを１〜３００ｎｍ程度成長する。反応ガスをそのままにして成長を続け、ＧａＮを０.１〜０.５μｍ程度成長し、ｐ形層５を全体として０.２〜１μｍ程度形成する。
【００２５】
その後、たとえばＮｉおよびＡｕを蒸着してシンターすることにより拡散メタル層７を５ｎｍ程度形成する。ついで、ｎ側電極を形成するためｎ形層３が露出するように、積層された半導体層の一部をアルゴンガスなどの不活性ガスに塩素ガスなどの反応性ガスを混ぜて反応性イオンエッチングによりエッチングをし、電極金属を蒸着することにより、ｐ側電極８およびｎ側電極９を形成する。その結果、図１に示される半導体発光素子が得られる。
【００２６】
なお、前述の製法において、勾配層１３、１４、１５ａをそれぞれ薄層で形成する場合には、反応ガスの流量または反応温度を連続的に変化させないで、階段的に変化させることにより、組成が少しづつ変化する薄層の積層体を得ることができる。
【００２７】
図３は本発明の半導体発光素子の製法により得られる半導体発光素子を示す断面説明図である。この例は、異なる半導体層を積層する新たな半導体層の成長初期に、表面状態の粗い起伏部を形成し、その上に半導体層を成長するものである。そうすることにより、その起伏部により結晶格子のズレが吸収されて、歪みが生じ難くなることが本発明者らにより見出された。この起伏部を設ける方法は、サファイア基板１と低温バッファ層２のように半導体層によりサファイア基板１の格子定数に合せることができない場合や、低温バッファ層２とｎ形層３のように、同じ組成の半導体層間でも成長温度が相当異なることによる結晶格子のズレが生じるような場合などに、とくに効果がある。しかし、他の半導体層間においても同様である。
【００２８】
図３に示される例では低温バッファ層２またはｎ形層３を成長し始めるときに、まず表面粗さが大きい起伏部２ａ、３ａを形成する。この起伏部２ａ、３ａは、たとえばその高さＨが４０〜５０ｎｍで、ピッチＰが７０〜８０μｍ程度に形成される。このような起伏部２ａ、３ａを形成するには、その半導体層の通常の成長温度より高い温度で成長し始めることにより、前述のような起伏部２ａ、３ａを形成することができる。たとえばサファイア基板１の表面に低温バッファ層２を形成する場合、通常４００〜６００℃程度で成長するが、その成長の最初にまず６００〜１０００℃程度で成膜することにより、前述の起伏部２ａが形成される。その後、ＭＯＣＶＤ装置内の温度を４００〜６００℃程度に下げることにより、起伏部２ａの窪んだ部分にも成膜され、その表面が平坦化される。また、ｎ形層３の成長の始めに起伏部３ａを形成するには、８００〜１０００℃程度で成長し始めることにより、前述の起伏部３ａが形成される。この後、成長温度を６００〜８００℃程度に下げるか、再度低温バッファ層の成長温度で低温バッファ層を成膜することにより、窪んだ部分にも成膜され、平坦な膜が成膜される。これらの起伏部２ａ、３ａは、この後の通常のｎ形層３を積層する際に結晶化し、その起伏も解消されてくるが、結晶格子のズレの防止に寄与する。
【００２９】
【発明の効果】
本発明によれば、格子定数がそれぞれ異なる半導体層が積層される半導体発光素子においても、その間に組成が順次変化する勾配層が設けられたり、起伏部が設けられることにより、各半導体層に格子歪みが生じなくて、キャリア移動度を向上させることができる。その結果、発光効率が向上し高特性の半導体発光素子が得られる。
【図面の簡単な説明】
【図１】 勾配層を介して半導体層を積層した半導体発光素子の断面説明図である。
【図２】 図１の勾配層部分の変形例を示す図である。
【図３】 本発明の半導体発光素子の製法を説明する図である。
【図４】 従来の半導体発光素子の一例の斜視説明図である。
Claims (7)
- 基板上に該基板と接して、この上に積層する半導体層を成長する温度より低い温度で形成する低温バッファ層を設け、該低温バッファ層上に第１導電形半導体層および第２導電形の半導体層を含む半導体層を成長して積層する半導体発光素子の製法であって、前記低温バッファ層、ならびに前記第１導電形半導体層および第２導電形半導体層を含む半導体層をチッ化ガリウム系化合物半導体により形成し、６００〜１０００℃で半導体を堆積することにより起伏部を形成し、引き続き４００〜６００℃で半導体を堆積することにより前記低温バッファ層を形成する半導体発光素子の製法。
- 前記低温バッファ層上に設けられる半導体層を、該半導体層を構成する半導体材料により、まず８００〜１０００℃で成長し始めることにより起伏部を形成し、その後成長温度を６００〜８００℃に下げて前記半導体層を成長する請求項１記載の半導体発光素子の製法。
- 基板上に、この上に積層する半導体層を成長する温度より低い温度で形成する低温バッファ層を設け、該低温バッファ層上に第１導電形半導体層を成長し、該第１導電形の半導体層上に第２導電形の半導体層を含む半導体層を積層する半導体発光素子の製法であって、前記低温バッファ層、ならびに前記第１導電形半導体層および第２導電形半導体層を含む半導体層をチッ化ガリウム系化合物半導体により形成し、前記第１導電形半導体層を、該第１導電形半導体層を構成する半導体材料により、まず８００〜１０００℃で成長し始めることにより起伏部を形成し、その後成長温度を６００〜８００℃に下げて前記半導体層を成長することにより形成する半導体発光素子の製法。
- 基板上に、この上に積層する半導体層を成長する温度より低い温度で形成する低温バッファ層を設け、該低温バッファ層上に第１導電形半導体層を成長し、該第１導電形の半導体層上に第２導電形の半導体層を含む半導体層を積層する半導体発光素子の製法であって、前記第１導電形半導体層を、該第１導電形半導体層を構成する半導体材料により高さが４０〜５０ｎｍ、ピッチが７０〜８０ｎｍの起伏部を形成してから半導体層を成長することにより形成する半導体発光素子の製法。
- 前記積層される半導体層の下層と上層との境界部に、該下層の組成から順次上層の組成に近づくように上層の組成の反応ガスの流量を連続的にまたは段階的に多くしながら前記下層の組成から上層の組成に近い組成となる勾配層を形成する請求項１ないし４のいずれか１項記載の半導体発光素子の製法。
- 前記上層の組成の反応ガスの流量を順次多くすると共に、または該流量を変化させないで、反応温度を変化させることにより前記勾配層を形成する請求項４記載の半導体発光素子の製法。
- 基板上に該基板と接して、この上に積層する半導体層を成長する温度より低い温度で形成する低温バッファ層を設け、該低温バッファ層上に第１導電形半導体層および第２導電形の半導体層を含む半導体層を成長して積層する半導体発光素子の製法であって、前記低温バッファ層を、該低温バッファ層を構成する半導体材料により、高さが４０〜５０ｎｍ、ピッチが７０〜８０ｎｍの起伏部を形成してから半導体層を堆積することにより形成する半導体発光素子の製法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4885497A JP3713118B2 (ja) | 1997-03-04 | 1997-03-04 | 半導体発光素子の製法 |
| US09/059,388 US6194241B1 (en) | 1997-03-04 | 1998-04-14 | Semiconductor light emitting device and method of manufacturing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4885497A JP3713118B2 (ja) | 1997-03-04 | 1997-03-04 | 半導体発光素子の製法 |
| US09/059,388 US6194241B1 (en) | 1997-03-04 | 1998-04-14 | Semiconductor light emitting device and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10247744A JPH10247744A (ja) | 1998-09-14 |
| JP3713118B2 true JP3713118B2 (ja) | 2005-11-02 |
Family
ID=26389190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4885497A Expired - Lifetime JP3713118B2 (ja) | 1997-03-04 | 1997-03-04 | 半導体発光素子の製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6194241B1 (ja) |
| JP (1) | JP3713118B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000244069A (ja) * | 1999-02-18 | 2000-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体ヘテロ構造 |
| JP3719047B2 (ja) * | 1999-06-07 | 2005-11-24 | 日亜化学工業株式会社 | 窒化物半導体素子 |
| US6515313B1 (en) * | 1999-12-02 | 2003-02-04 | Cree Lighting Company | High efficiency light emitters with reduced polarization-induced charges |
| US7030428B2 (en) * | 2001-12-03 | 2006-04-18 | Cree, Inc. | Strain balanced nitride heterojunction transistors |
| US6724013B2 (en) * | 2001-12-21 | 2004-04-20 | Xerox Corporation | Edge-emitting nitride-based laser diode with p-n tunnel junction current injection |
| US6841001B2 (en) * | 2002-07-19 | 2005-01-11 | Cree, Inc. | Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures |
| KR101034055B1 (ko) | 2003-07-18 | 2011-05-12 | 엘지이노텍 주식회사 | 발광 다이오드 및 그 제조방법 |
| US8659005B2 (en) * | 2006-12-24 | 2014-02-25 | Lehigh University | Staggered composition quantum well method and device |
| KR20110052131A (ko) * | 2009-11-12 | 2011-05-18 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| KR101039968B1 (ko) * | 2010-05-20 | 2011-06-09 | 엘지이노텍 주식회사 | 발광 다이오드 및 그 제조방법 |
| US9000414B2 (en) * | 2012-11-16 | 2015-04-07 | Korea Photonics Technology Institute | Light emitting diode having heterogeneous protrusion structures |
| FR3004005B1 (fr) * | 2013-03-28 | 2016-11-25 | Commissariat Energie Atomique | Diode electroluminescente a multiples puits quantiques et jonction p-n asymetrique |
| CN103236477B (zh) * | 2013-04-19 | 2015-08-12 | 安徽三安光电有限公司 | 一种led外延结构及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5693963A (en) * | 1994-09-19 | 1997-12-02 | Kabushiki Kaisha Toshiba | Compound semiconductor device with nitride |
| US5670798A (en) * | 1995-03-29 | 1997-09-23 | North Carolina State University | Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same |
-
1997
- 1997-03-04 JP JP4885497A patent/JP3713118B2/ja not_active Expired - Lifetime
-
1998
- 1998-04-14 US US09/059,388 patent/US6194241B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6194241B1 (en) | 2001-02-27 |
| JPH10247744A (ja) | 1998-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7629619B2 (en) | Group III nitride-based compound semiconductor light-emitting device and method for producing the same | |
| EP2164115A1 (en) | Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor | |
| US20020014632A1 (en) | Group III nitride compound semiconductor light-emitting device | |
| KR100615122B1 (ko) | 반도체 발광소자 | |
| JP2000232238A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP2002368269A (ja) | 窒化物半導体素子及びその製造方法 | |
| JP2003152220A (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
| JP3713118B2 (ja) | 半導体発光素子の製法 | |
| JP2006332258A (ja) | 窒化物半導体装置及びその製造方法 | |
| CN115458649A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| JPH11274082A (ja) | Ｉｉｉ 族窒化物半導体およびその製造方法、およびｉｉｉ 族窒化物半導体装置 | |
| JP3080155B2 (ja) | 窒化ガリウム半導体層を有する半導体装置及びその製造方法 | |
| KR100728132B1 (ko) | 전류 확산층을 이용한 발광 다이오드 | |
| JP3753369B2 (ja) | 窒化物系半導体発光素子 | |
| JPH10173220A (ja) | 半導体発光素子の製法 | |
| JP2012129554A (ja) | ＧａＮ基板及びその製造方法、並びに窒化物半導体素子及びその製造方法 | |
| JP3615386B2 (ja) | 半導体素子及びその製造方法 | |
| JP3219231B2 (ja) | 化合物半導体発光素子およびその製造方法 | |
| US6258619B1 (en) | Fabrication of semiconductor light emitting device | |
| JPH10178201A (ja) | 半導体発光素子の製造方法 | |
| JP2001077480A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JP3635613B2 (ja) | 半導体積層構造および半導体発光素子 | |
| JPH11214750A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
| JP2004193498A (ja) | 半導体発光素子及びその製造方法 | |
| KR20070109695A (ko) | Ｌｅｏ를 이용한 발광다이오드 제조방법과, 이에 의해제조되는 발광다이오드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20030414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050819 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080826 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120826 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130826 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |