KR101039968B1 - 발광 다이오드 및 그 제조방법 - Google Patents

Abstract

본 발명은 발광 다이오드의 활성층과 격자 상수가 유사한 In 조성이 낮은 In GaN층을 형성함으로써 광도를 향상시킬 수 있는 발광 다이오드 및 그 제조방법을 개시한다. 개시된 본 발명은 사파이어 기판 상에 배치되어 있는 버퍼층; 상기 버퍼층 상에 배치되어 있는 질화갈륨층; 상기 질화갈륨층 상에 배치되어 있는 도핑된 질화갈륨층; 상기 질화 갈륨층 상에 배치되어 있는 인듐(In) 조성을 갖는 질화갈륨층; 상기 인듐(In) 조성을 갖는 질화갈륨층 상에 배치되어 있는 활성층; 및 상기 활성층 상에 배치되어 있는 p형 질화갈륨층;을 포함하는 것을 특징으로 한다.
여기서, 상기 인듐(In) 조성을 갖는 질화갈륨층의 조성식은 In(x)Ga(1-x)N이고, x의 범위는 0＜x＜0.2 이고, 상기 인듐(In) 조성을 갖는 질화갈륨층의 두께는 50~200Å인 것을 특징으로 한다.

Description

발광 다이오드 및 그 제조방법{LIGHT EMITTING DIODE AND METHOD FOR MANUFACTURING LIGHT EMITTING DIODE}

본 발명은 발광 다이오드 및 그 제조방법에 관한 것으로, 보다 구체적으로는 발광 다이오드에 형성되는 활성층과 격자상수를 비슷한 인듐(In)을 포함한 층을 형성함으로써 광효율을 향상시킬 수 있는 발광 다이오드 및 그 제조방법에 관한 것이다.

일반적으로, 발광다이오드(Light Emitting Diode: 이하 LED라고 함)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜 신호를 보내고 받는데, 사용되는 반도체의 일종으로 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용된다.

상기 LED의 동작원리는 특정 원소의 반도체에 순방향 전압을 가하면 양극과 음극(Positive-negative)의 접합(junction) 부분을 통해 전자와 정공이 이동하면서 서로 재결합하는데, 전자와 정공의 결합에 의하여 에너지 준위가 떨어져 빛이 방출되는 것이다.

또한, LED는 보편적으로 0.25㎟로 매우 작으며 크기로 제작되며, 에폭시 몰드와 리드 프레임 및 PCB에 실장된 구조를 하고 있다. 현재 가장 보편적으로 사용하는 LED는 5㎜(T 1 3/4) 플라스틱 패키지(Package)나 특정 응용 분야에 따라 새로운 형태의 패키지를 개발하고 있다. LED에서 방출하는 빛의 색깔은 반도체 칩 구성원소의 배합에 따라 파장을 만들며 이러한 파장이 빛의 색깔을 결정 짓는다.

특히, LED는 정보 통신 기기의 소형화, 슬림화(slim) 추세에 따라 기기의 각종 부품인 저항, 콘덴서, 노이즈 필터 등은 더욱 소형화되고 있으며 PCB(Printed Circuit Board: 이하 PCB라고 함) 기판에 직접 장착하기 위하여 표면실장소자(Surface MoUndopedt Device)형으로 만들어지고 있다.

이에 따라 표시소자로 사용되고 있는 LED 램프도 SMD 형으로 개발되고 있다. 이러한 SMD는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.

그리고, 최근 들어 반도체 소자에 대한 고밀도 집적화 기술이 발전되고 수요자들이 보다 컴팩트한 전자제품을 선호함에 따라 표면실장기술(SMT)이 널리 사용되고, 반도체 소자의 패키징 기술도 BGA(Ball Grid Arrary), 와이어 본딩, 플립칩 본딩 등 설치 공간을 최소화하는 기술이 채택되고 있다.

도 1은 종래 기술에 따른 발광 다이오드 제조 공정을 설명하기 위한 도면이다.

도 1에 도시된 바와 같이, Al₂O₃으로되어 있는 사파이어 기판(100) 상에 GaN 버퍼층(101)을 형성한다. 그런 다음, 상기 GaN 버퍼층(GaN buffer layer: 101) 상에 불순물이 도핑되지 않은(이하 Undoped 라함) GaN 층(103)을 형성한다.

상기에서와 같이 사파이어 기판(100) 상에 3족 계열의 원소를 박막 성장하기 위하여는 일반적으로 금속화학기상증착법(Metal Organic Chemical Vapor Deposition: MOCVD)을 사용하고, 성장압력을 일정하게 유지하면서, 레이어를 형성한다.

상기 Undoped GaN층(103) 상에는 n형 GaN 층(105)을 형성하는 데, 이를 형성하기 위해서는 사수소화 실리콘(SiH₄) 또는 이수소화 실리콘(Si₂H₆)가스를 이용한 실리콘이 사용되어 진다.

상기 N형 질화갈륨층(GaN:105)이 성장되면, 상기 N형 질화갈륨층(105) 상에 활성층(109)을 성장시킨다. 상기 활성층(109)을 발광 영역으로서 질화인듐갈륨(InGaN)으로된 발광체 물질을 첨가한 반도체 층이다. 상기 활성층(109)이 성장되면, 계속해서 P형 질화갈륨층(110)을 형성한다.

상기 P형 질화갈륨층(110)은 상기 N형 질화갈륨층(103)과 대조되는 것으로 상기 N형 질화갈륨층(103)은 외부에 인가되는 전압에 의하여 전자들이 이동하고, 상대적으로 상기 P형 질화갈륨층(110)은 외부에 인가되는 전압에 의하여 정공(hole)들이 이동하여 상기 활성층(109)에서 정공과 전자가 서로 결합하여 발광하게 된다.

상기 P형 질화갈륨층(110) 상에 투명한 ITO 금속계열의 TM층(TM:Transparent Metal)을 형성하여 상기 활성층(109)에서 발생하는 광을 투과시켜 외부로 발광하게 된다.

상기 TM(TM: Transparent Metal) 층을 형성한 다음, P 전극을 형성하여 발광 다이오드를 완성하게 된다.

그러나, 상기와 같은 구조를 갖는 발광 다이오드는 활성층의 InGaN 층과 하부의 GaN층 간의 격자 상수 불일치로 인하여 스트레인(strain)을 상승시켜 활성층에서 발생되는 광량을 감소시키는 문제가 있다.

아울러, 이와 같은 격장상수 불일치는 전체 발광다이오드의 제품 신뢰를 떨어트리는 원인이 된다.

또한, 상기 활성층과 인접한 하부의 n형 GaN 층 위에 활성층의 성장은 2차원 평면 형태를 취하고, 3차원 성장 형태에 비해 광의 광도가 상대적으로 낮은 문제점이 있다.

본 발명은, 발광 다이오드의 활성층과 n 형 GaN 층 사이에 In 조성이 낮은 GaN 층을 형성함으로써, 활성층과의 격자 상수 불일치 정도를 줄여 광효율 증가와 제품의 신뢰성을 향상시킬 수 있는 발광 다이오드 및 그 제조방법을 제공함에 그 목적이 있다.

상기한 목적을 달성하기 위한, 본 발명에 따른 발광 다이오드는,

사파이어 기판 상에 배치되어 있는 버퍼층;

상기 버퍼층 상에 배치되어 있는 질화갈륨층;

상기 질화갈륨층 상에 배치되어 있는 n 형 질화갈륨층;

상기 n 형 질화 갈륨층 상에 배치되어 있는 인듐(In) 조성을 갖는 질화갈륨층;

상기 인듐(In) 조성을 갖는 질화갈륨층 상에 배치되어 있는 활성층; 및

상기 활성층 상에 배치되어 있는 p형 질화갈륨층;을 포함하는 것을 특징으로 한다.

여기서, 상기 인듐(In) 조성을 갖는 질화갈륨층의 조성식은 In_xGa_{1 - x}N이고, x의 범위는 0＜x＜0.2 이고, 상기 인듐(In) 조성을 갖는 질화갈륨층의 두께는 50~200Å인 것을 특징으로 한다.

또한, 본 발명에 따른 발광 다이오드 제조방법은,

사파이어 기판 상에 버퍼층을 형성하는 단계;

상기 버퍼층 상에 질화갈륨층을 형성하는 단계;

상기 질화갈륨층 상에 n 형 질화갈륨층을 형성하는 단계;

상기 n 형 질화갈륨층 상에 인듐 조성을 갖는 질화 갈륨층을 형성하는 단계;

상기 인듐 조성을 갖는 질화 갈륨층 상에 활성층을 형성하는 단계; 및

상기 활성층 상에 p형 질화갈륨층을 형성하는 단계;를 포함하는 것을 특징으로 한다.

여기서, 상기 인듐 조성을 갖는 질화 갈륨층의 구조는 In_xGa_{1 - x}N이고, x의 범위는 0＜x＜0.2 이고, 상기 인듐 조성을 갖는 층의 두께는 50~200Å이고, 상기 인듐 조성을 갖는 질화 갈륨층의 성장 온도는 600~800℃인 것을 특징으로 한다.

본 발명에 의하면, 사파이어 기판 상에 형성되는 n 형 GaN층과 활성층 사이에 인듐(In) 조성이 낮은 In GaN층을 형성함으로써 상기 활성층과의 격자상수 불일치에 의한 광효율 저하를 막아 광효율을 향상시킬 수 있는 이점이 있다.

아울러, 인듐 조성이 낮은 In GaN 층은 성장시 표면이 입체적 구조를 갖는데, 이와 같은 표면이 3차원 성장 형태를 갖는 경우 광효율을 더욱 향상시킬 수 있다.

도 1은 종래 기술에 따른 발광 다이오드 제조 공정을 설명하기 위한 도면.
도 2a 내지 도 2d는 본 발명에 따른 발광 다이오드 제조 공정을 설명하기 위한 도면.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.

도 2a 내지 도 2d는 본 발명에 따른 발광 다이오드 제조 공정을 설명하기 위한 도면이다.

도 2a 내지 도 2d에 도시된 바와 같이, 사파이어(Al₂O₃) 기판(200) 상에 온도 500~600℃ 상태에서 In_xGa_{1 - x}N 조성을 갖는 버퍼 층(GaN buffer layer: 201)을 형성하고, 상기 GaN 버퍼층(201) 상에 불순물을 첨가하지 않은 GaN 층을 온도 1000~1100℃ 상태에서 1~3㎛의 두께로 성장시킨다.(도 2a)

상기 In_xGa_{1 - x}N에서 x의 범위는 0＜x＜1 조성을 만든다.

상기 도핑되지 않은 GaN층(203) 상에 n 형 GaN 층(205)을 1~3㎛ 두께로 1000~1100℃ 온도에서 성장시킨다.(도 2b)

상기 n 형 GaN 층(205)이 형성되면, 활성층(209)을 형성하기 전에 In 조성이 낮은 GaN층(207)을 온도 600~800℃ 상태에서 성장시킨다.(도 2c)

상기 InGaN 층(207)에서 In 조성비는 In_xGa_{1 -x}N(0＜x＜0.2) 로써, 상기 사파이어 기판(200) 상에 형성되는 버퍼층(201)의 InGaN층보다 In 조성이 낮도록 한다.

상기 In_xGa_{1 -x}N(0＜x＜0.2) 층의 두께는 50~200Å 정도로 성장시킨다.

상기 In_xGa_{1 -x}N(0＜x＜0.2)층이 형성되면, 계속해서 GaN 층을 10~30Å 정도의 두께로 성장하여, 전자가 양자 우물층 터널링을 하게 하여, 홀들이 상기 In_xGa_{1 -x}N(0＜x＜0.2)층으로 침투되는 것을 막도록 하였다.

다중양자 우물구조를 갖는 InGaN/GaN의 구조를 갖는 활성층(209)은 600~800℃ 온도 상태에서 1주기에서 7주기 정도로 성장시킨다.

상기 활성층(209)이 형성되면 980~1020℃ 온도 상태에서 Mg 성분의 불순물로 도핑된 P 형 GaN층(210)을 두께 750~1500Å로 성장시킨다.

상기에서와 같이 본 발명에 다중 양자 우물 구조를 갖도록 활성층(209)을 성장시키고, n 형 GaN 층(205) 상에 In 조성비가 낮은 GaN층(207)을 저온에서 얇게 성장시킴으로써 상기 활성층(209)과의 격자상수 불일치를 감소시켜 광효율을 향상시킬 수 있다.

또한 상기 활성층(209)의 InGaN층이 3차원적인 성장을 하면서 형성되므로, 활성층(209)에서 발생하는 광의 광도가 상승하는 이점이 있다.

이상에서 자세히 설명된 바와 같이, 본 발명은 사파이어 기판 상에 형성되는 n 형 GaN층과 활성층 사이에 조성이 낮은 In GaN층을 형성함으로써 상기 활성층과의 격자상수 불일치를 감소시켜 광효율을 향상시킬 수 있는 효과가 있다.

아울러, 조성이 낮은 In GaN 층은 성장시 표면이 입체적 구조를 갖는데, 이와 같은 표면이 3차원 구조를 갖는 경우 광효율을 더욱 향상시킬 수 있다.

본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

200: 사파이어 기판 201: 버퍼층(buffer layer)
203: Undoped 질화갈륨층 205: n형 질화갈륨층
207: InGaN 층 209: 활성층
210: P형 GaN층

Claims (10)

1. 삭제
2. n형의 반도체층;
   상기 n형의 반도체층 상에 적어도 하나의 인듐을 포함하는 GaN층;
   상기 인듐을 포함하는 GaN층 상에 활성층; 및
   상기 활성층 상에 p형의 반도체층을 포함하고,
   상기 인듐을 포함하는 GaN층은 In_xGa_1-xN층(0＜x＜0.2)이고,
   상기 인듐을 포함하는 GaN층의 전체 두께는 상기 p형의 반도체층의 두께보다 작고, 상기 인듐을 포함하는 GaN층의 전체 두께는 200Å 보다 작은 발광 다이오드.
3. 제 2항에 있어서,
   상기 활성층은 InGaN/GaN의 구조를 갖는 다중양자 우물구조를 포함하는 발광 다이오드.
4. 제 3항에 있어서,
   상기 InGaN/GaN의 구조는 1~7주기로 형성되는 발광 다이오드.
5. 제 2항에 있어서,
   상기 n형의 반도체층의 두께는 1~3㎛인 발광 다이오드.
6. 제 2항에 있어서,
   상기 인듐을 포함하는 GaN층의 두께는 50~200Å인 발광 다이오드.
7. 삭제
8. 제 2항에 있어서,
   상기 n형의 반도체층 아래에 버퍼층을 포함하고, 상기 버퍼층은 GaN 기반 물질을 포함하는 발광 다이오드.
9. 제 2항에 있어서,
   상기 인듐을 포함하는 GaN층과 상기 활성층 사이에 GaN층을 포함하는 발광 다이오드.
10. 제 9항에 있어서,
    상기 GaN층의 두께는 10~30Å인 발광 다이오드.

Images