KR100326101B1 - 반도체장치의제조방법및질화갈륨계반도체의성장방법 - Google Patents

반도체장치의제조방법및질화갈륨계반도체의성장방법 Download PDF

Info

Publication number
KR100326101B1
KR100326101B1 KR1019970702866A KR19970702866A KR100326101B1 KR 100326101 B1 KR100326101 B1 KR 100326101B1 KR 1019970702866 A KR1019970702866 A KR 1019970702866A KR 19970702866 A KR19970702866 A KR 19970702866A KR 100326101 B1 KR100326101 B1 KR 100326101B1
Authority
KR
South Korea
Prior art keywords
gas
gallium nitride
layer
inert gas
flow rate
Prior art date
Application number
KR1019970702866A
Other languages
English (en)
Other versions
KR970707594A (ko
Inventor
꼬이찌 니타
히데토시 후지모또
마사유끼 이시가와
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR970707594A publication Critical patent/KR970707594A/ko
Application granted granted Critical
Publication of KR100326101B1 publication Critical patent/KR100326101B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/93—Ternary or quaternary semiconductor comprised of elements from three different groups, e.g. I-III-V

Abstract

본 발명은 적은 공정수로 제조가능한 갈륨-질소계 청색발광소자 및 그 제조방법에 관한 것이다. 제1 도전형의 불순물을 함유하는 제1 갈륨-질소계 반도체층, 실질상 진성인 갈륨-질소계 반도체 활성층 및 제1 도전형에 대해 반대인 제2 도전형의 불순물을 함유하는 제2 갈륨-질소계 반도체층을 써멀 CVD법에 의해 형성하고, 자연적으로 불활성 가스내에 방치한다.

Description

반도체장치의 제조방법 및 질화갈륨계 반도체의 성장방법
GaN, InGaN, GaAlN 등의 질화갈륨계 화합물 반도체가 청색발광 다이오드(LED) 및 청색 레이저 다이오드(LD)용 재료로서 주의를 끌고 있다. 이러한 종류의 화합물 반도체는 지금까지는 거의 실현할 수 없었던 충분한 강도의 청색광을 방사할 수 있다.
질화갈륨계 화합물 반도체를 사용하는 청색발광소자는 예컨대 일본 특허 공개공보 4-32128O호에 개시되어 있다. 도7은 종래 기술에 따른 청색발광소자(2)의 기본 구조를 나타낸다. 사파이어(sapphire) 기판(200)상에 버퍼층(201)이 형성되어 있다. 버퍼층(201)상에 n형 GaN 반도체층(202)과 p형 GaN 반도체층(203)이 형성되어 있다. 상기 층(202,203)간에는 캐리어(carrier)가 주입되어 빛을 방사하는 공핍층이 있다.
청색발광소자는 CVD법에 따라 사파이어 기판상에 결정(crystal)을 성장시키거나, 또는 기판상에 질화갈륨 반도체층을 형성함으로써 제조한다. 이 기판을 적절히 칩(chip)으로 절단한다. 각 칩은 배선 프레임(frame)에 연결되고, 배선을 하여 디바이스(device)를 완성한다.
불활성 가스 내에서의 자연냉각공정은 일본 특허공개공보 8-125222호에 개시되어 있다. 상기 명세서에서는 실온에서의 대기 가스를 불활성 가스로 교체하기 위해서, 고온하에서 반응관을 진공으로 한다. 이 고온이 기판을 성장시킨다. 반응관을 진공으로 할 경우, 성장된 결정이 증발할수 있다. 그 결과 성장된 결정이 남지 않게 되거나 또는 결정화된 막이 얇게 될 수 있다.
종래 기술의 질화갈륨계 청색발광소자에 있어서 반도체층내에서의 불순물은 충분히 활성화되지 않는다. 따라서 종래 기술은 어닐링(annealing)으로 후처리하는 것을 필요로 한다.
이 어닐링으로 인해 공정수와 공정시간이 증가한다. 질화갈륨 반도체가 600℃ 이상의 고온에 장시간 노출되기 때문에, 질소가 결정으로부터 새어 나가 표면 동종성(homology)을 악화시킨다. 이 때문에 반도체 특성이 변화되고, 청색발광 효율과 제품수율이 악화된다.
본 발명은 질화갈륨계 화합물 반도체를 사용하는 청색발광소자 등의 반도체장치의 제조방법, 및 그 제조방법에 사용되는 질화갈륨계 반도체의 성장방법에 관한 것이다.
도1은 본 발명에 따른 질화갈륨계 화합물 반도체 청색발광 다이오드 칩의 구조를 나타내는 단면도.
도2는 본 발명에 따른 질화갈륨계 화합물 반도체 청색발광 다이오드 칩을 형성하는 CVD 장치를 나타내는 개략도.
도3은 본 발명에 따른 질화갈륨계 화합물 반도체 청색발광 다이오드를 제조할 경우의 온도 변화를 나타내는 그래프.
도4는 본 발명의 다른 실시예에 따른 질화갈륨계 화합물 반도체 청색발광 다이오드.
도5는 본 발명에 따른 반도체 레이저를 사용한 질화갈륨계 화합물 반도체 청색발광 다이오드.
도6은 본 발명에 따른 반도체 레이저를 사용한 다른 질화갈륨계 반도체 청색발광 다이오드.
도7은 종래 기술에 따른 질화갈륨계 화합물 반도체 청색발광 다이오드 칩의 구조를 나타내는 단면도.
[실시예]
본 발명에 따른 질화갈륨계 화합물 반도체 청색발광 다이오드의 제조방법을 도1을 참조하여 설명한다.
질화갈륨계 화합물 반도체 청색발광 다이오드(1)는 사파이어 기판(100)을 구비한다. 상기 기판(100)상에는 질화갈륨계 반도체 버퍼층(101)과 질화갈륨계 n형 반도체 접촉층(102)이 형성되어 있다. 상기 층(102)상에는 질화갈륨계 n형 반도체 클래드층(103), 질화갈륨계 반도체 활성층(104), 질화갈륨계 p형 반도체 클래드층(105) 및 질화갈륨계 p형 반도체 접촉층(106)이 형성되어 있다. 전극(108)은 상기 층(102)과 접촉하여 형성되어 있다. 전극(107)은 상기 층(105)과 접촉하여 형성되어 있다.
본 발명은 질화갈륨계 반도체로서 InAlGaN 화합물 반도체를 사용한다. 이 반도체는 그 조성을 조정함으로써 광범위의 청색광을 방사할 수 있다. InAlGaN 화합물 반도체는 In(x)Al(y)Ga(l-x-y)N으로 표시되고, 여기서 0≤x≤1, 0≤y≤1, x+y≤1이다.
질화갈륨계 n형 반도체 버퍼층(101)은 질화갈륨계 반도체 접촉층(102)과 사파이어 기판(100) 사이의 격자 부정합(lattice unconformity)을 완화시킨다. In(x)Al(y)Ga(1-x-y)N의 변수의 값은 예컨대 0≤x≤1, 0≤y≤1, 바람직하게는 0 ≤x≤0.5, 0≤y≤0.5이다.
질화갈륨계 n형 반도체 접촉층(102)은 전극(108)용 접촉면을 제공한다. 상기 층(102)에 대한 In(x)Al(y)Ga(1-x-y)N의 변수의 값은 예컨대 0≤x≤1, 0≤y≤1, 바람직하게는 0≤x≤0.3, 0≤y≤0.3이다. n형의 층을 만들기 위해서는 규소, 셀레늄 등의 불순물을 6 ×1018cm-3의 불순물 농도로 첨가한다.
질화갈륨계 n형 반도체 클래드층(103)은 발광영역을 형성하는 핀 접합(pin junction)의 n측을 형성한다. 요구되는 빛의 파장에 따라 In(x)Al(y) Ga(1-x-y)N의 변수의 값을 적절하게 조절하는 바, 예컨데 0≤x≤1, 0≤y≤1, 바람직하게는 0≤x≤0.3, 0≤y≤1이다. n형의 층을 만들기 위해서는 규소, 셀레늄 등의 불순물을 3 ×1018cm-3의 불순물 농도로 첨가한다.
질화갈륨계 반도체 활성층(104)은 발광영역의 주부(主部)를 형성하는 실질상 진성 반도체이다. 요구되는 빛의 파장에 따라 In(x)Al(y)Ga(1-x-y)N의 변수의 값을 적절하게 조절하는 바, 예컨대 0≤x≤1, 0≤y≤1, 바람직하게는 0≤x≤0.6, 0≤y≤0.5이다.
질화갈륨계 p형 반도체 클래드층(105)은 발광영역을 형성하는 핀 접합의 p측을 형성한다. 요구되는 빛의 파장, 질화갈륨계 n형 반도체 클래드층(103) 및 질화갈륨계 반도체 활성층(104)에 따라 In(x)Al(y)Ga(1-x-y)N의 변수의 값을 적절하게 조절하는 바, 예컨대 0≤x≤1, 0≤y≤1, 바람직하게는 0≤x≤0.3, 0.1≤y≤1.0이다. p형의 층을 만들기 위해서는 마그네슘, 베릴륨, 아연 등의 불순물을 3×1018cm-3의 불순물 농도로 첨가한다.
질화갈륨계 p형 반도체 접촉층(106)은 전극(107)용 접촉면을 제공한다. In(x)Al(y)Ga(1-x-y)N의 변수의 값은 예컨대 0≤x≤1, 0≤y≤1 바람직하게는 0≤x≤O.3, 0≤y≤0.3이다. p형의 층을 만들기 위해서는 마그네슘, 베릴륨, 아연등의 불순물을 6 ×1018cm-3의 불순물 농도로 첨가한다.
질화갈륨계 반도체 활성층(107)은 질화갈륨계 반도체 활성층(104)에 비해 투명한 전극이다. 보다 구체적으로 이 전극은 ITO(indium tin oxide; 인듐 주석 산화물) 등의 금속 및 산소의 화합물이거나, Al, Ni 등의 금속 박막이어도 좋다.
다른 전극(108)은 반드시 투명할 필요는 없다. 즉 Ti, Al, Ni 등의 금속으로 되어도 좋다.
In(x)Al(y)Ga(1-x-y)N의 변수에 대한 상술한 값은 질화갈륨계 n형 반도체 클래드층(103)과 질화갈륨계 p형 반도체 클래드층(105)의 각각의 밴드 갭(band gap)이 질화갈륨계 반도체 활성층(104)의 밴드 갭보다 크도록 설정한다. 이 때문에 상기 층(104)으로 주입된 캐리어의 양이 증가하여 방사된 빛의 광도를 더 증가시키게 된다.
이 질화갈륨계 반도체층은 예컨대 써멀 CVD법에 따라 사파이어 기판상에 형성한다. 도2는 CVD 장치를 나타낸다. 이 장치는 진공실(20), 진공실 내에 배치된 기판 지지부(21), 반응 가스 도입 파이프(22), 배출 파이프(23) 및 상기 지지부(21)상에 놓여진 기판을 가열하는 고주파수 코일(도시하지 않음)을 구비한다.
먼저 사파이어 기판(100)은 기판 지지부(21)상에 놓여진다. 진공실(20)은 76OTorr에서 1Torr로 배기된다. 그 후 고주파수 가열이 개시되고, 유기 금속을 함유하는 반응 가스를 도입한다. 반응 가스는 Ga(CH3)3, In(CH3)3, Al(CH3)3, NH3를 함유하여도 좋고, 수소 및 질소를 함유하는 캐리어 가스와 함께 도입한다. 반응 압력은 약 76OTorr이다.
이러한 방법으로 질화갈륨계 반도체를 형성한다. 반응 가스의 조성을 적절히 변화시켜 각 층의 조성을 조절하여 형성한다. SiH4, CP2Mg를 적절히 도입하여 불순물을 첨가한다.
도3은 질화갈륨계 반도체를 형성할 경우 진공실(20) 내에서의 온도 변화를나타낸다. 기판의 온도는 1000∼1400℃, 예컨대 1200℃로 증가시켜 질화갈륨계 반도체 버퍼층을 형성한다. 온도를 20∼200℃만큼 떨어뜨려 800∼1200℃로 한다. 예컨대 온도를 1200℃로부터 1100℃로 낮추고 적절한 불순물을 첨가하여 n형 접촉층 및 n형 클래드층을 형성한다. 활성층을 형성하기 위해서는 온도를 300∼600℃만큼 떨어뜨린다. 예컨데 온도를 1100℃로부터 900∼600℃ 정도로 떨어뜨린다. 마지막으로 기판의 온도를 처음의 온도, 예컨대 1100℃로 증가시켜 p형 클래드층 및 p형 접촉층을 형성함으로써 소자를 완성한다.
본 발명은 진공실(20) 내의 반응 가스를 불활성 가스로 완전히 대체한다. 불활성 가스로는 질소가 좋고, He 또는 Ar라도 좋다.
진공실(20)을 불활성 가스로 충전한 다음, 진공실의 압력을 600∼9OOTorr, 예컨대 76OTorr로 설정한다. 그 후 기판의 온도를 실온, 예컨대 25℃로 떨어뜨린다. 사파이어 기판을 진공실(20)로부터 제거한다.
진공실(20)로부터 제거된 사파이어 기판을 다이아몬드 절단기로 다수의 칩으로 적절히 절단함으로써, 각 칩은 충분한 광도를 갖는 빛을 방사하는 청색발광소자를 형성한다. 따라서 어닐링 등의 후처리공정은 필요없다.
진공실(20)로부터 떼어낸 사파이어 기판상에 어닐링의 후처리공정을 행할 필요가 없기 때문에, 본 발명은 제조공정을 단순화하고 또한 제조시간을 단축시킨다. 제조한 소자로부터 방사된 빛의 광도는 종래 기술에 비해 더 크다.
그 이유를 설명한다. 종래 기술은 어닐링에 의해 불순물을 활성화시킨다. 그러나 종래 기술에 의한 실제의 그러한 조치는 단지 불순물의 1%만을 활성화시킨다는 것을 알 수 있다. 나머지 99%는 무용지물일 뿐만 아니라, 이들로 인해 격자 결점(lattice defect)이 캐리어 트랩(trap)으로 작용하게 되므로 장애가 된다. 즉 주입된 캐리어가 거의 트랩되어 빛을 방사하도록 작동하지 못하게 된다.
반면에 본 발명에 의한 실제의 조치는 주입된 불순물의 7% 이상, 통상 약 7%가 활성화된다는 것을 알 수 있다. 이러한 방법으로 본 발명은 다수의 캐리어를 활성화시키고 또한 저항을 감소시켜 전력소비를 낮춘다.
도4는 본 발명의 다른 실시예에 따른 발광 다이오드(500)의 구조를 나타내는 단면도이다. 발광 다이오드(500)의 제조방법을 도면을 참조하여 설명한다.
주면으로서의 하나의 평면을 갖는 사파이어 기판(501)을 유기 및 산 재질로 세정한다. 기판을 MOCVD 장치내에서 가열하기 위해 서셉터(susceptor)상에 놓는다. 저항성 또는 유도성 가열기로 가열을 행한다.
산소를 10L/min의 속도(유량)로 사파이어 기판(501)에 공급하고, 기판을 약 10분간 열처리하여 표면상의 산화물과 공정 손상(process damage)을 제거한다.
온도를 550℃로 낮추고, 수소를 15L/min의 속도(유량)로, 질소를 5L/min의 속도로, 암모니아를 10L/min의 속도로, TMG(trimethyl gallium; 트리메틸 갈륨)를 25cc/min의 속도로 4분간 공급하여 두께가 3Onm인 GaN 버퍼층(502)을 형성한다.
TMG의 공급을 중단하고 온도를 50℃/min 이하의 속도로 1100℃ 이상으로 증가시킨다. 만약 증가 속도가 50℃/min 이상일 경우, 버퍼층(5O2)의 표면이 거칠어져서 단결정층의 표면이 울퉁불퉁하게 된다.
온도를 1100℃로 유지시키고, 수소를 15L/min의 속도로, 질소를 5L/min의 속도로, 암모니아를 10L/min의 속도로, TMG(trimethyl gallium; 트리메틸 갈륨)를 1OOcc/min의 속도로 공급하여 두께가 1.84㎛인 질화갈륨계 단결정 반도체(GaN) 버퍼층(503)을 형성한다.
온도를 1100℃로 유지시키고, 실란 가스를 1Occ/min의 속도로 원료 가스에 13O분간 첨가하여 두께가 4㎛인 n형 GaN 접촉층(504)을 형성한다.
TMG, 실란 가스 및 수소의 공급을 중단하고, 온도를 780℃로 낮춘다.
온도를 78O℃로 유지시키고, 질소를 20L/min의 속도로, 수소를 100cc/min의 속도로, 암모니아를 10L/min의 속도로, TMG를 12cc/min의 속도로, TMI(trimethly indium; 트리메틸 인듐)를 150cc/min의 속도로, 실란 가스를 3cc/min의 속도로, DMZ(dimethyl zinc; 디메틸 아연)를 20cc/min의 속도로 6분간 공급하여 발광층으로 작용하는 두께가 0.2㎛인 InGaN 반도체 활성층(505)을 형성한다.
질소를 2OL/min의 속도로, 수소를 100cc/min의 속도로, 암모니아를 1OL/min의 속도로 공급하고, 온도를 1100℃로 높인다.
온도를 1100℃로 유지시키고, 질소를 2OL/min의 속도로, 수소를 150cc/min의 속도로, 암모니아를 10L/min의 속도로, TMG를 1OOcc/min의 속도로, Cp2Mg(cyclopentadienyl mangnesium; 시클로펜타디에닐 마그네슘)를 5Occ/min의 속도로 10분간 공급하여 두께가 0.3㎛인 p형 GaN 접촉주입층(506)을 형성한다.
이 실시예에 있어서 p형층은 단층이지만, 접촉층과 주입층을 개별적으로 형성할 수도 있다. 이 경우 접촉층은 GaN으로 되고, 주입층은 AlGaN으로 되어, 접촉층의 농도를 주입층의 농도보다 높게 할 수 있다.
공급 가스를 질소 가스로 3OL/min의 속도로 대체하고, 온도를 실온으로 낮춘다. 그 결과 p형 GaN층은 3 ×1019cm-3인 Mg 농도에 대해 8%의 활성화율을 나타낸다. Mg 농도에 따라 억셉터(acceptor) 농도를 규격화함으로써 활성화율을 얻었다. 만약 질소를 20L/min의 속도로, 암모니아를 10L/min의 속도로 공급하면서 온도를 400℃로 낮추고, 또한 단지 질소를 30L/min의 속도로 공급하면서 400℃에서 실온으로 낮출 경우, 활성화율은 7% 이상으로 보장된다.
통상 질화갈륨계 반도체에는 탈질소(denitrification)의 문제점이 있다. 이 문제점을 방지하기 위해서는 질소 자체 대신에 질소 이온을 생성하는 화합물이 효과적이다. 이 때문에 질소 이외에 암모니아를 사용한다. 만약 암모니아가 너무 많을 경우, 수소의 역작용이 강하게 될 것이다. 실험에 따르면 바람직한 질소 대 암모니아의 비는 2:1이다.
선택적으로, 이렇게 형성한 층 구조를 750℃에서 1분간 열처리하여 p형층(506)에서의 캐리어 농도를 증가시켜 2×1017cm-3의 p형 결정을 실현할 수 있다. 층 구조를 예컨대 SiO2를 사용하여 패턴화하고, Cl2, BCl3를 사용하여 반응성 이온 식각(RIE; reactive ion etching)에 의해 식각하여 n형 GaN 층(504)의 일부를 노출시킨다.
p형층(5O6)용 전극을 주지의 증착법 및 스퍼터링법(sputtering method)에 의해 Ni를 2Onm, 금을 4OOnm(510; 도4 참조) 증착하여 형성한다. n형층(504)용 전극을 Ti를 2Onm, 금을 4OOnm(511; 도4 참조) 증착하여 형성한다. p형층용 전극은Ni/Au의 적층 구조이어도 좋고, 또한 Pd, Ti, Pt 또는 In의 단층, 또는 이것과 Ni 및 Au의 적층 구조, 또는 그 합금이어도 좋다. n형층용 전극은 Ti 및 Au, Al 또는 In의 단층, Ti 및 Au를 포함한 적층 구조, 또는 그 합금으로 되어도 좋다.
p형 전극(510)상에는 SiO2의 보호막을 형성하여 소자를 완성한다.
본 실시예는 발광 다이오드에 관한 것이지만, 본 발명의 요점은 p형층의 제조방법에 있다. 따라서 본 발명은 GaN계 반도체를 사용하는 반도체 레이저에 적용가능하다.
도5는 이러한 반도체 레이저를 사용하는 청색발광소자의 구조를 나타낸다.
사파이어 기판(701)상에 질화갈륨계 반도체 버퍼층(702), 질화갈륨계 n형 반도체 접촉층(703), 질화갈륨계 n형 반도체층(704), 질화갈륨계 n형 반도체 클래드층(705), 질화갈륨계 반도체 활성층(706), 질화갈륨계 p형 반도체 클래드층(707), 질화갈륨계 p형 반도체층(708), 질화갈륨계 p형 반도체층(709) 및 질화갈륨계 p형 반도체 접촉층(710)이 형성된다.
도4의 실시예와 유사하게 상기 구조의 일부를 반응성 이온 식각법에 의해 식각하여 부분적으로 질화갈륨계 n형 반도체 접촉층(703)을 노출시킨다. 노출된 표면상에 Ti, Au Ti 및 Au를 순차로 적층하여 n형 전극을 형성한다. 이 두께는 각각 200㎛ 4000Å, 200㎛ 및 1㎛이다. p형 전극(711)은 Pd, Ti, Pt 및 Ti를 순차로 적층하여 형성하여도 좋다. 이 두께는 각각 200㎛, 4000Å, 200㎛ 및 1㎛이다.
질화갈륨계 반도체 활성층(706)은 양자 우물 구조(quantum well structure)를 갖는 In(x)Ga(1-x)N 화합물 반도체로 된다. 상기 층은 x=0.05, y=0.95이고 두께가 25Å인 막, x=0.20, y=0.80이고 두께가 25Å인 막을 약 20회 적층하여 된 것으로, 다중 양자 우물을 형성한다.
다른 질화갈륨계 반도체층은 기본적으로 GaN으로 된다. 두께의 예로는 사파이어 기판(701)이 7O㎛, 질화갈륨계 반도체 버퍼층(702)이 5OOÅ, 질화갈륨계 n형 반도체 접촉층(703)이 4㎛, 질화갈륨계 n형 반도체층(704)이 0.3㎛, 질화갈륨계 n형 반도체 클래드층(705)이 0.2㎛, 질화갈륨계 p형 반도체 클래드층(707)이 0.2㎛, 질화갈륨계 p형 반도체층(708)이 0.3㎛, 질화갈륨계 p형 반도체층(709)이 0.9㎛, 그리고 질화갈륨계 p형 반도체 접촉층(710)이 0.1㎛이다.
불순물 농도의 예로는 질화갈륨계 n형 반도체 접촉층(703)이 2×1018cm-3, 질화갈륨게 n형 반도체층(704)이 5 × 1017cm-3, 질화갈륨계 n형 반도체 클래드층(705)이 5×1017cm-3, 질화갈륨계 p형 반도체 클래드층(707)이 5×1017cm-3, 질화갈륨계 p형 반도체층(708)이 5×1017cm-3, 질화갈륨계 p형 반도체층(709)이 3×1018cm-3, 그리고 질화갈륨계 p형 반도체 접촉층(710)이 2×1019cm-3이다.
질화갈륨계 p형 반도체 접촉층을 형성한 후, 반응성 이온 식각법을 사용하여 질화갈륨계 n형 반도체 접촉층(703)까지 식각한다.
질화갈륨계 p형 반도체층(708)을 형성한 후 반응성 이온 식각법을 사용하여 질화갈륨계 n형 반도체 접촉층(703)까지 식각한다. 식각한 부분을 Zn과 함께 고저항의 GaN층으로 충전하여 공진부(resonance part)를 획정한다. 이러한 종류의 구조의 예를 도6에 나타냈다. 고저항 GaN층(8OO)은 Zn을 2×1018cm-3의 농도로 함유한다.
본 발명의 목적은 제조 공정수가 적은 질화갈륨계 반도체장치와 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 고수율의 질화갈륨계 반도체장치와 그 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 대량 생산에 적합한 질화갈륨계 반도체장치와 그제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 고광도 및 저전력소비를 실현할 수 있는 질화갈륨계 반도체장치와 그 제조방법을 제공하는 것이다.
본 발명의 목적을 달성하기 위해서, 본 발명은 제1 도전형의 불순물을 함유하는 제1 질화갈륨계 반도체층, 실질상 진성인 질화갈륨계 반도체 활성층 및 제1 도전형에 대해 반대인 제2 도전형의 불순물을 함유하는 제2 질화갈륨계 반도체층으로 된 청색발광소자 등의 반도체장치를 제공한다. 상기 제1 및 제2 질화갈륨계 반도체층 및 질화갈륨계 반도체 활성층을 써멀(thermal) CVD법에 의해 형성하고, 자연적으로 불활성 가스내에 방치함으로써 불순물의 7% 이상을 활성화시킨다.
본 발명은 또한 제1 도전형의 불순물을 함유하는 제1 질화갈륨계 반도체층, 실질상 진성인 질화갈륨계 반도체 활성층 및 제1 도전형에 대해 반대인 제2 도전형의 불순물을 함유하는 제2 질화갈륨계 반도체층을 진공실내에서 형성하는 단계와, 상기 충돌을 불활성 가스내에 방치함으로써 상기 층들을 자연적으로 냉각시키는 단계를 포함하는 반도체장치의 제조방법을 제공한다.
본 발명은 어닐링이 없는 간단한 공정으로 되어 수율을 높일 수 있다. 본 발명의 질화갈륨계 화합물 반도체 청색발광소자는 고광도 및 저전력소비를 실현할 수 있다.
상술한 바와 같이 본 발명은 고수율로 단순한 공정을 통해 제조한 질화갈륨계 화합물 반도체 청색발광소자 등의 반도체장치를 제공한다.
본 발명의 질화갈륨계 화합물 반도체 청색발광소자 등의 반도체장치는 저전력소비로 고광도의 빛을 제공한다.

Claims (20)

  1. 기판을 진공실내로 삽입하는 단계;
    상기 진공실내에 캐리어 가스로서 수소(H2)와 불활성 가스를 소정의 유량비로 도입하는 단계;
    상기 진공실내에 상기 캐리어 가스에 더하여, 암모니아(NH3), 3족 원소를 함유하는 가스 및 도펀트 가스를 순차 교환하여 도입함으로써, n형의 불순물 원소가 첨가된 제 1 질화갈륨계 반도체층 및 p형의 불순물 원소가 첨가된 제2 질화갈륨계 반도체층을 순차로 적층하는 단계;
    상기 제 2 질화갈륨계 반도체층의 적층을 완료한 직후에, 상기 수소, 3족 원소를 함유하는 가스 및 도펀트 가스의 도입을 정지시켜, 상기 불활성 가스의 유량을 증대시키는 단계; 및
    상기 불활성 가스의 유량을 증대시킨 상태에서, 상기 기판을 자연적으로 냉각시키는 단계를 적어도 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서, 상기 캐리어 가스를 상기 소정의 유량비로 도입하는 단계 전에, 상기 진공실내에 캐리어 가스로서 수소(H2)와 불활성 가스를, 수소의 유량을 불활성 가스의 유량보다 많게 하여 도입하고, 또한 상기 캐리어 가스에 더하여, 암모니아(NH3) 및 3족 원소를 함유하는 가스를 도입함으로써 버퍼층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 및 제 2 질화갈륨계 반도체층 중 적어도 하나는 In(x)Al(y)Ga(1-x-y)N 반도체층(x+y ≤ 1, 0 ≤ x ≤ 1, 0 ≤ y ≤ 1)인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 기판을 진공실내로 삽입하는 단계;
    기판 온도를 1000∼1400℃로 가열하여, 질화갈륨계 반도체 버퍼층을 형성하는 단계;
    상기 질화갈륨계 반도체 버퍼층의 형성이 완료된 후에, 상기 기판 온도를 50∼200℃만큼 감소시키고, 상기 진공실내에 캐리어 가스로서 수소(H2)와 불활성 가스를 소정의 유량비로 도입하는 단계;
    상기 진공실내에 상기 캐리어 가스에 더하여, 암모니아(NH3), 3족 원소를 함유하는 가스 및 n형의 도펀트 가스를 도입함으로써, 질화갈륨계 반도체로 된 n형 접촉층 및 n형 클래드층을 순차로 형성하는 단계;
    상기 n형의 도펀트 가스의 도입을 정지시키고, 상기 기판 온도를 300∼600℃만큼 더 감소시켜 질화갈륨계 반도체로 된 활성층을 형성하는 단계;
    기판 온도를 1000∼1400℃로 가열하고, 상기 진공실내에 상기 캐리어 가스, 암모니아(NH3), 3족 원소를 함유하는 가스에 더하여 p형의 도펀트 가스를 도입함으로써, 질화갈륨계 반도체로 된 p형 클래드층 및 p형 접촉층을 순차로 형성하는 단계;
    상기 p형 접촉층의 적층을 완료한 직후에, 상기 수소, 3족 원소를 함유하는 가스 및 p형의 도펀트 가스의 도입을 정지시켜, 상기 불활성 가스의 유량을 증대시키는 단계; 및
    상기 불활성 가스의 유량을 증대시킨 상태에서, 상기 기판을 자연적으로 냉각시키는 단계를 적어도 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 15 항에 있어서, 상기 버퍼층을 형성하는 단계는, 상기 진공실내에 캐리어 가스로서 수소(H2)와 불활성 가스를, 수소의 유량을 불활성 가스의 유량보다 많게 하여 도입하고, 또한 상기 캐리어 가스에 더하여, 암모니아(NH3) 및 3족 원소를 함유하는 가스를 도입함으로써 실행하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 4 항 또는 제 5 항에 있어서, 상기 n형 접촉층, n형 클래드층, 활성층, p형 클래드층 및 p형 접촉층 중 적어도 하나는 In(x)Al(y) Ga(1-x-y)N 반도체층(x+y ≤ 1, 0 ≤ x ≤ 1, 0 ≤ y ≤ 1)인 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 1 항 또는 제 4 항에 있어서, 상기 기판을 자연적으로 냉각시키는 단계는, 상기 불활성 가스의 유량을 증대시킨 상태에서, 상기 진공실의 내부 압력을 600∼900Torr로 조정하고, 상기 내부 압력을 유지하여 2∼3시간 방치하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제 1 항 또는 제 4 항에 있어서, 상기 불활성 가스의 유량을 증대시키는 단계는, 상기 불활성 가스 및 상기 암모니아(NH3)를 2:1의 유량비로 설정하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제 1 항 또는 제 4 항에 있어서, 상기 기판을 자연적으로 냉각시키는 단계는, 상기 기판의 온도가 350∼600℃의 소정 온도까지 냉각된 후, 상기 소정 온도에서 상기 암모니아(NH3)의 도입을 정지시키는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제 1 항 또는 제 4 항에 있어서, 상기 불활성 가스는 질소(N2), 헬륨(He) 및 아르곤(Ar) 중 어느 하나인 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제 1 항 또는 제 4 항에 있어서, 상기 버퍼층은 GaN으로 된 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제 1 항 또는 제 4 항에 있어서, 상기 버퍼층은 Al(a)Ga(1-a)N(0 ≤ a ≤ 1)으로 된 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제 1 항 또는 제 4 항에 있어서, 상기 3족 원소를 함유하는 가스는 유기금속 가스로 된 것을 특징으로 하는 반도체장치의 제조방법.
  14. 기판을 진공실내로 삽입하는 단계;
    상기 진공실내에 캐리어 가스로서 수소(H2)와 불활성 가스를, 상기 불활성 가스가 상기 수소보다 많도록 조정하여 도입하는 단계;
    상기 진공실내에 상기 캐리어 가스에 더하여, 암모니아(NH3), 3족 원소를 함유하는 가스 및 도펀트 가스를 도입함으로써, 질화갈륨계 반도체층을 적층하는 단계;
    상기 질화갈륨계 반도체층의 적층을 완료한 직후에, 상기 수소, 3족 원소를 함유하는 가스 및 도펀트 가스의 도입을 정지시켜, 상기 불활성 가스의 유량을 증대시키는 단계; 및
    상기 불활성 가스의 유량을 증대시킨 상태에서, 상기 기판을 자연적으로 냉각시키는 단계를 적어도 구비하는 것을 특징으로 하는 질화갈륨계 반도체의 성장방법.
  15. 제 14 항에 있어서, 상기 도펀트 가스는 p형의 도펀트 가스인 것을 특징으로 하는 질화갈륨계 반도체의 성장방법.
  16. 제 14 항 또는 제 15 항에 있어서, 상기 캐리어 가스를 도입하는 단계 전에, 상기 진공실내에 캐리어 가스로서 수소(H2)와 불활성 가스를, 수소의 유량을 불활성 가스의 유량보다 많게 하여 도입하고, 또한 상기 캐리어 가스에 더하여, 암모니아(NH3) 및 3족 원소를 함유하는 가스를 도입함으로써 버퍼층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 질화갈륨계 반도체의 성장방법.
  17. 제 14 항에 있어서, 상기 기판을 자연적으로 냉각시키는 단계는, 상기 불활성 가스의 유량을 증대시킨 상태에서, 상기 진공실의 내부 압력을 600∼900Torr로 조정하고, 상기 내부 압력을 유지하여 2∼3시간 방치하는 단계를 포함하는 것을 특징으로 하는 질화갈륨계 반도체의 성장방법.
  18. 제 14 항에 있어서, 상기 불활성 가스의 유량을 증대시키는 단계는, 상기 불활성 가스 및 상기 암모니아(NH3)를 2:1의 유량비로 설정하는 것을 특징으로 하는 질화갈륨계 반도체의 성장방법.
  19. 제 14 항에 있어서, 상기 기판을 자연적으로 냉각시키는 단계는, 상기 기판의 온도가 350∼600℃의 소정 온도까지 냉각된 후, 상기 소정 온도에서 상기 암모니아(NH3)의 도입을 정지시키는 단계를 포함하는 것을 특징으로 하는 질화갈륨계 반도체의 성장방법.
  20. 제 14 항에 있어서, 상기 불활성 가스는 질소(N2), 헬륨(He) 및 아르곤(Ar) 중 어느 하나인 것을 특징으로 하는 질화갈륨계 반도체의 성장방법.
KR1019970702866A 1995-08-31 1996-08-30 반도체장치의제조방법및질화갈륨계반도체의성장방법 KR100326101B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22399395 1995-08-31
JP95-223993 1995-08-31
PCT/JP1996/002434 WO1997008759A1 (fr) 1995-08-31 1996-08-30 Dispositif emetteur de lumiere bleue et son procede de fabrication

Publications (2)

Publication Number Publication Date
KR970707594A KR970707594A (ko) 1997-12-01
KR100326101B1 true KR100326101B1 (ko) 2002-10-09

Family

ID=16806911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970702866A KR100326101B1 (ko) 1995-08-31 1996-08-30 반도체장치의제조방법및질화갈륨계반도체의성장방법

Country Status (7)

Country Link
US (1) US6258617B1 (ko)
EP (1) EP0805500A4 (ko)
KR (1) KR100326101B1 (ko)
CN (1) CN1132253C (ko)
DE (1) DE19680872B4 (ko)
GB (1) GB2310083B (ko)
WO (1) WO1997008759A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495004B1 (ko) * 2002-07-09 2005-06-10 엘지이노텍 주식회사 발광다이오드 및 그 제조방법
KR20140137208A (ko) * 2013-05-22 2014-12-02 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100350641C (zh) 1995-11-06 2007-11-21 日亚化学工业株式会社 氮化物半导体器件
JP3090057B2 (ja) * 1996-08-07 2000-09-18 昭和電工株式会社 短波長発光素子
JP3548654B2 (ja) * 1996-09-08 2004-07-28 豊田合成株式会社 半導体発光素子
US6291840B1 (en) 1996-11-29 2001-09-18 Toyoda Gosei Co., Ltd. GaN related compound semiconductor light-emitting device
JPH10335700A (ja) * 1997-06-04 1998-12-18 Toshiba Corp 半導体発光素子およびその製造方法
AU747260B2 (en) * 1997-07-25 2002-05-09 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6825501B2 (en) * 1997-08-29 2004-11-30 Cree, Inc. Robust Group III light emitting diode for high reliability in standard packaging applications
US6541797B1 (en) 1997-12-04 2003-04-01 Showa Denko K. K. Group-III nitride semiconductor light-emitting device
US6147363A (en) 1997-12-25 2000-11-14 Showa Denko K.K. Nitride semiconductor light-emitting device and manufacturing method of the same
JP2000156544A (ja) * 1998-09-17 2000-06-06 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
US7212556B1 (en) * 1999-02-17 2007-05-01 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device optical disk apparatus and optical integrated unit
JP2000261035A (ja) * 1999-03-12 2000-09-22 Toyoda Gosei Co Ltd ＧａＮ系の半導体素子
DE60030279T2 (de) * 1999-03-17 2007-08-30 Mitsubishi Cable Industries, Ltd. Halbleiterbasis, ihre herstellungsmethode und halbleiterkristallherstellungsmethode
JP4103309B2 (ja) * 2000-07-13 2008-06-18 松下電器産業株式会社 ｐ型窒化物半導体の製造方法
US7056755B1 (en) 1999-10-15 2006-06-06 Matsushita Electric Industrial Co., Ltd. P-type nitride semiconductor and method of manufacturing the same
CN100430515C (zh) * 2001-02-01 2008-11-05 株式会社半导体能源研究所 沉积装置和沉积方法
US6649942B2 (en) 2001-05-23 2003-11-18 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
US7252712B2 (en) * 2001-06-06 2007-08-07 Ammono Sp. Z O.O. Process and apparatus for obtaining bulk monocrystalline gallium-containing nitride
US7057211B2 (en) 2001-10-26 2006-06-06 Ammono Sp. Zo.O Nitride semiconductor laser device and manufacturing method thereof
KR100883479B1 (ko) * 2002-02-26 2009-02-16 주식회사 엘지이아이 질화물 반도체 레이저 다이오드 및 그 제조방법
WO2003098757A1 (fr) * 2002-05-17 2003-11-27 Ammono Sp.Zo.O. Structure d'element electroluminescent comprenant une couche de monocristaux de nitrure en vrac
US20060138431A1 (en) * 2002-05-17 2006-06-29 Robert Dwilinski Light emitting device structure having nitride bulk single crystal layer
US6972516B2 (en) * 2002-06-14 2005-12-06 University Of Cincinnati Photopump-enhanced electroluminescent devices
DE60329713D1 (de) * 2002-12-11 2009-11-26 Ammono Sp Zoo Schabloneartiges substrat und verfahren zu seiner herstellung
EP1590509B1 (en) * 2002-12-11 2014-02-12 Ammono S.A. Process for obtaining bulk monocrystalline gallium-containing nitride
JP5014804B2 (ja) * 2004-06-11 2012-08-29 アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン バルク単結晶ガリウム含有窒化物およびその用途
PL371405A1 (pl) * 2004-11-26 2006-05-29 Ammono Sp.Z O.O. Sposób wytwarzania objętościowych monokryształów metodą wzrostu na zarodku
US7523783B2 (en) * 2004-12-10 2009-04-28 Production Control Services, Inc. Internal shock absorber plunger
TW200642101A (en) * 2005-05-18 2006-12-01 Univ Southern Taiwan Tech Photodetector
US8101961B2 (en) * 2006-01-25 2012-01-24 Cree, Inc. Transparent ohmic contacts on light emitting diodes with growth substrates
US9484499B2 (en) * 2007-04-20 2016-11-01 Cree, Inc. Transparent ohmic contacts on light emitting diodes with carrier substrates
US7862118B2 (en) * 2008-06-16 2011-01-04 Sims Jr Dewey M Infant seat rocker
CN102237455B (zh) * 2010-04-27 2013-03-13 国立中央大学 发光二极管结构
RU2569638C2 (ru) 2011-08-05 2015-11-27 Востек, Инк. Светоизлучающий диод с наноструктурированным слоем и способы изготовления и применения
WO2013109157A1 (en) 2012-01-18 2013-07-25 Wostec, Inc. Arrangements with pyramidal features having at least one nanostructured surface and methods of making and using
WO2014142700A1 (en) 2013-03-13 2014-09-18 Wostec Inc. Polarizer based on a nanowire grid
US20170194167A1 (en) 2014-06-26 2017-07-06 Wostec, Inc. Wavelike hard nanomask on a topographic feature and methods of making and using
WO2018093284A1 (en) 2016-11-18 2018-05-24 Wostec, Inc. Optical memory devices using a silicon wire grid polarizer and methods of making and using
WO2018156042A1 (en) 2017-02-27 2018-08-30 Wostec, Inc. Nanowire grid polarizer on a curved surface and methods of making and using
CN109216512B (zh) * 2017-07-05 2020-02-07 Tcl集团股份有限公司 一种qled器件及其制备方法、高压处理装置
DE102017121480B4 (de) * 2017-09-15 2024-04-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Lichtemittierendes Halbleiterbauteil

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60196755A (ja) * 1984-03-21 1985-10-05 Nec Corp レジストの現像液
JPS60232451A (ja) * 1984-04-27 1985-11-19 Sekisui Chem Co Ltd 貯湯式電気温水器の制御装置
EP0444630B1 (en) * 1990-02-28 1997-05-21 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using gallium nitride group compound
JP2791448B2 (ja) * 1991-04-19 1998-08-27 日亜化学工業 株式会社 発光ダイオード
US5306662A (en) * 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP3203282B2 (ja) * 1992-07-03 2001-08-27 日亜化学工業株式会社 発光デバイス用窒化インジウムガリウム半導体
US5578839A (en) * 1992-11-20 1996-11-26 Nichia Chemical Industries, Ltd. Light-emitting gallium nitride-based compound semiconductor device
JP2827794B2 (ja) * 1993-02-05 1998-11-25 日亜化学工業株式会社 ｐ型窒化ガリウムの成長方法
US5432808A (en) * 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
JP3325380B2 (ja) * 1994-03-09 2002-09-17 株式会社東芝 半導体発光素子およびその製造方法
US5656832A (en) * 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
EP0678945B1 (en) * 1994-04-20 1998-07-08 Toyoda Gosei Co., Ltd. Gallium nitride group compound semiconductor laser diode and method of manufacturing the same
JPH088460A (ja) * 1994-06-22 1996-01-12 Mitsubishi Cable Ind Ltd ｐ型ＡｌＧａＮ系半導体の製造方法
JP3341948B2 (ja) * 1994-07-14 2002-11-05 三菱電線工業株式会社 ｐ型ＧａＮ系半導体の製造方法
JP3121617B2 (ja) * 1994-07-21 2001-01-09 松下電器産業株式会社 半導体発光素子およびその製造方法
JP3325713B2 (ja) * 1994-08-22 2002-09-17 ローム株式会社 半導体発光素子の製法
JP2666237B2 (ja) * 1994-09-20 1997-10-22 豊田合成株式会社 ３族窒化物半導体発光素子
JP3254931B2 (ja) 1994-10-17 2002-02-12 松下電器産業株式会社 ｐ型窒化ガリウム系化合物半導体の製造方法
JPH08125222A (ja) 1994-10-25 1996-05-17 Toyoda Gosei Co Ltd ３族窒化物半導体の製造方法
US5804834A (en) * 1994-10-28 1998-09-08 Mitsubishi Chemical Corporation Semiconductor device having contact resistance reducing layer
JP3719613B2 (ja) * 1995-04-24 2005-11-24 シャープ株式会社 半導体発光素子
JPH08316582A (ja) * 1995-05-19 1996-11-29 Nec Corp 半導体レーザ
US5729029A (en) * 1996-09-06 1998-03-17 Hewlett-Packard Company Maximizing electrical doping while reducing material cracking in III-V nitride semiconductor devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495004B1 (ko) * 2002-07-09 2005-06-10 엘지이노텍 주식회사 발광다이오드 및 그 제조방법
KR20140137208A (ko) * 2013-05-22 2014-12-02 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
KR102160068B1 (ko) 2013-05-22 2020-09-25 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법

Also Published As

Publication number Publication date
GB9708875D0 (en) 1997-06-25
WO1997008759A1 (fr) 1997-03-06
DE19680872B4 (de) 2009-01-08
GB2310083A (en) 1997-08-13
EP0805500A4 (en) 2001-10-24
KR970707594A (ko) 1997-12-01
EP0805500A1 (en) 1997-11-05
DE19680872T1 (de) 1997-10-16
GB2310083B (en) 1999-07-28
US6258617B1 (en) 2001-07-10
CN1132253C (zh) 2003-12-24
CN1164934A (zh) 1997-11-12

Similar Documents

Publication Publication Date Title
KR100326101B1 (ko) 반도체장치의제조방법및질화갈륨계반도체의성장방법
US6020602A (en) GaN based optoelectronic device and method for manufacturing the same
US5432808A (en) Compound semicondutor light-emitting device
US5929466A (en) Semiconductor device and method of fabricating the same
US5998810A (en) Semiconductor light-emitting diode having a p-type semiconductor layer formed on a light-emitting layer
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
US8097482B2 (en) Method for manufacturing group III nitride semiconductor, method for manufacturing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp
EP2568512A1 (en) Nitrogen compound semiconductor light emitting element and manufacturing method thereof
US6346720B1 (en) Layered group III-V compound semiconductor, method of manufacturing the same, and light emitting element
JPH11150296A (ja) 窒化物系半導体素子及びその製造方法
US20080142810A1 (en) Self assembled controlled luminescent transparent conductive photonic crystals for light emitting devices
JP2002043618A (ja) 窒化物半導体の製造方法
JP3233139B2 (ja) 窒化物半導体発光素子及びその製造方法
JP2919788B2 (ja) 半導体装置、半導体装置の製造方法、及び窒化ガリウム系半導体の成長方法
KR100827993B1 (ko) 질화갈륨계 반도체 소자
KR100742986B1 (ko) 컴플라이언트 기판을 갖는 질화갈륨계 화합물 반도체 소자의 제조 방법
JP3361964B2 (ja) 半導体発光素子およびその製造方法
JP3322179B2 (ja) 窒化ガリウム系半導体発光素子
EP1869717B1 (en) Production method of group iii nitride semioconductor element
JP2002299686A (ja) 半導体発光素子およびその製造方法
JP3064891B2 (ja) ３−５族化合物半導体とその製造方法および発光素子
US7847314B2 (en) Gallium nitride-based compound semiconductor light-emitting device
JP5105738B2 (ja) 窒化ガリウム系化合物半導体積層物の製造方法
WO2005106982A1 (en) Group iii nitride semiconductor light-emitting device
JP3221359B2 (ja) ｐ形ＩＩＩ族窒化物半導体層及びその形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E801 Decision on dismissal of amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee