JP4401089B2 - 集積回路及びその製造方法 - Google Patents

集積回路及びその製造方法 Download PDF

Info

Publication number
JP4401089B2
JP4401089B2 JP2003060193A JP2003060193A JP4401089B2 JP 4401089 B2 JP4401089 B2 JP 4401089B2 JP 2003060193 A JP2003060193 A JP 2003060193A JP 2003060193 A JP2003060193 A JP 2003060193A JP 4401089 B2 JP4401089 B2 JP 4401089B2
Authority
JP
Japan
Prior art keywords
metal layer
layer
integrated circuit
redistribution
redistribution metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003060193A
Other languages
English (en)
Other versions
JP2004031912A (ja
Inventor
エイ． トーマス ダニエール
マイケル シーゲル ハリー
エイ． ドベント ビエイラ アントニオ
エム． チュウ アンソニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics lnc USA filed Critical STMicroelectronics lnc USA
Publication of JP2004031912A publication Critical patent/JP2004031912A/ja
Application granted granted Critical
Publication of JP4401089B2 publication Critical patent/JP4401089B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Description

【０００１】
【発明の属する技術分野】
本発明は、大略、集積回路及びその製造方法に関するものであって、更に詳細には、集積回路において再分布メタル層を与えるシステム及び方法に関するものである。
【０００２】
【従来の技術】
マイクロエレクトロニック装置は、しばしば、他のマイクロエレクトロニック装置への電気的接続を確立するために半田突起（バンプとも呼称される）を使用する。フリップチップ接続型集積回路においては、集積回路チップの入力／出力（Ｉ／Ｏ）パッド上、テストパッド上、電力パッド上、接地パッド上に半田バンプを形成する。入力／出力（Ｉ／Ｏ）パッド、テストパッド、電力パッド、接地パッドは集約的に「バンプパッド」と呼称される。次いで、半田バンプを具備するチップの面をプリント回路基板と接触させ、半田バンプをプリント回路基板上の対応する半田パッドと整合させる。熱を付与して半田バンプを溶融させ且つチップのバンプパッドとプリント回路基板の半田パッドとの間に電気的接続を形成する。
【０００３】
半田バンプを、対応する下側の回路の直上位置ではないチップ上の一部に配置させることが必要となることが多々ある。このことは（１）半田バンプと対応するメタルパッドとの間に電気的接続を与えるため、及び（２）半田バンプと対応するメタルパッドとの間の電気的接続を絶縁させるために付加的なパッシベーション層を与えるために、チップに付加的な層を付加することによって達成される。この処理は、通常、「再分布（ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ）」と呼称される。電気的接続は、通常、「再分布メタル層」と呼称されるメタル（金属）層を有している。
【０００４】
図１は典型的な従来の集積回路チップ１００の一部を示しており、「アンダーバンプメタラジィ（ｕｎｄｅｒ ｂｕｍｐ ｍｅｔａｌｌｕｒｇｙ）」（ＵＢＭ）即ちバンプ下側冶金層１３０へ取付けられており且つそれに電気的に接続されている半田バンプ１２０を示している。ＵＢＭ層１３０はバンプパッドを形成しており、その上に半田バンプ１２０が付着形成されている。ＵＢＭ層１３０は再分布メタル層１４０へ取付けられており且つそれに電気的に接続されている。再分布メタル層１４０はＵＢＭ層１３０からメタルパッド１５０へ延在している。メタルパッド１５０はある場合にはワイヤボンディングのために使用される。メタルパッド１５０は、又、アクティブ回路区域と半田バンプパッドとの間の中間接続パッドとして使用することも可能である。
【０００５】
再分布メタル層１４０がメタルパッド１５０へ取付けられており且つそれに電気的に接続されている。メタルパッド１５０はシリコン層１６０上に装着されている。アクティブ回路１７０もシリコン層１６０上に装着されている。一次パッシベーション層１８０がシリコン層１６０及びアクティブ回路１７０を被覆するために付与されている。二次パッシベーション層１９０が再分布メタル層１４０及び一次パッシベーション層１８０を被覆するために付与されている。
【０００６】
集積回路チップ１００が製造される場合に、シリコン層１６０が最初に形成される。次いで、アクティブ回路１７０が付加される。次に、メタルパッド１５０がシリコン層１６０上に配置される。次いで、一次パッシベーション層１８０が付与されてシリコン層１６０及びメタルパッド１５０及びアクティブ回路１７０を被覆する。次いで、一次パッシベーション層１８０をエッチングしてメタルパッド１５０の一部を露出させる。
【０００７】
この段階において、基本的な機能的チップの製造が完了する。次の段階は、再分布メタル層１４０、二次パッシベーション層１９０、ＵＢＭ層１３０を付加させることにより「再分布」構成を与えることである。集積回路チップ１００を２つの段階で製造することは一般的である。第一段階において、基本的な機能的チップを製造する。２番目の段階においては、「再分布」処理を実施する。
【０００８】
この「再分布」処理は、基本的な機能的チップを製造した施設において実施されるものではないことがある。この「再分布」処理は他の施設において実施されるべく下請けに出されることがある。ある場合には、下請業者の施設において実施されるこの「再分布」処理の品質が、信頼性の高い適用場面に対して基本的な機能的チップが適切なものであるものとするために充分に高いものではない場合がある。
【０００９】
従って、集積回路チップ用の高品質の「再分布」処理を与える改善したシステム及び方法を提供することが必要とされている。又、集積回路チップにおいて高品質の再分布メタル層を提供することも必要とされている。
【００１０】
【発明が解決しようとする課題】
本発明は、以上の点に鑑みなされたものであって、上述した如き従来技術の欠点を解消し、集積回路チップにおいて再分布メタル層を与える改善したシステム及び方法を提供することを主要な目的としている。
【００１１】
【課題を解決するための手段】
本発明は、概略、集積回路を製造する改善したシステム及び方法を提供している。
【００１２】
本発明の好適実施例においては、ベース基板上にアクティブ回路区域及び関連するメタルパッドを形成することによって集積回路を製造する。次いで、該アクティブ回路区域上及び該メタルパッド上にパッシベーション層を付着形成する。次いで、パッシベーション層を貫通しメタルパッドに到達してビアをエッチング形成する。次いで、パッシベーション層上にパターン形成したメタル層を付着形成する。これは再分布メタル層を形成する。該再分布メタル層を付着形成する場合に、ビアを同時的にメタル（金属）で充填する。該ビアは該再分布メタル層をメタルパッドへ電気的に接続させる。次いで、該再分布メタル層を研磨して半田バンプを受納するべく開放した適宜平坦な表面を与える。
【００１３】
本発明は、集積回路チップ用の高品質の「再分布」処理を与える改善したシステム及び方法を提供することを目的とする。
【００１４】
本発明は、集積回路チップにおいて再分布メタル層を与える改善したシステム及び方法を提供することを目的とする。
【００１５】
本発明の別の目的とするところは、集積回路チップにおける他のメタル層と同じ製造品質を具備する再分布メタル層を集積回路チップに与える改善したシステム及び方法を提供することである。
【００１６】
【発明の実施の形態】
以下に説明する図１乃至９及び本明細書において本発明の原理を説明するために使用する種々の実施例は単に例示的なものであって本発明の技術的範囲を制限する意味で解釈すべきものではない。当業者によって理解されるように、本発明の原理は任意の適宜構成した集積回路に対して適用可能なものである。
【００１７】
本発明のシステム及び方法は、基本的な機能的チップのオリジナルの製造期間中に再分布メタル層を製造することにより集積回路チップ内に高品質の再分布メタル層を与える。
【００１８】
図１は典型的な従来の集積回路チップ１００の一部を示している。従来の集積回路チップ１００の特徴については前述した。
【００１９】
図２は本発明の集積回路チップ２００の好適実施例を示している。集積回路チップ２００のアクティブ回路区域２１０は、ベース基板２２０上に３個の金属（Ｍ１，Ｍ２，Ｍ３によって表わしてある）の層を順番に付着形成することによって形成する。関連するメタルパッド２３０も図３に示した如くに形成する。アクティブ回路区域２１０及びメタルパッド２３０はドープしていないシリコン酸化物（ＵＳＧ）からなる層２４０で被覆されている。次いで、ＵＳＧ層２４０を燐をドープしたシリコン酸化物（ＰＳＧ）からなる層２５０で被覆する。
【００２０】
次いで、図２に示したように、ＰＳＧ層２５０の上に再分布メタル層２６０を配置させる。次いで、再分布メタル層２６０の第一端部部分をメタルパッド２３０へ電気的接続させる。１つの好適実施例においては、再分布メタル層２６０におけるメタル即ち金属はアルミニウムである。別の好適実施例においては、再分布メタル層２６０におけるメタルはタングステンである。その他のタイプのメタルを使用することも可能である。
【００２１】
次いで、シリコンオキシナイトライド（ＳｉＯＮ）からなる層２７０を再分布メタル層２６０の上に付着形成させる。次いで、ポリイミドからなる層２８０をシリコンオキシナイトライド（ＳｉＯＮ）層２７０の上に付着形成させる。次いで、ポリイミド層２８０及びシリコンオキシナイトライド（ＳｉＯＮ）層２７０の一部をエッチングして再分布メタル層２６０の一部を被覆されないままとする所望のパターンを形成する。再分布メタル層２６０は燐をドープしたシリコン酸化物（ＰＳＧ）層２５０の下側に存在する輪郭に追従する。再分布メタル層２５０の実質的な部分は半田バンプを受取るべく平坦なものとすることが可能である。
【００２２】
本発明の集積回路チップ２００は、メタルパッド２３０と電気的に接触している第一部分を具備しており且つ半田バンプ（図２においては半田バンプは示していない）を受取るべく開放している平坦な第二部分を具備している再分布メタル層２６０を有している。再分布メタル層２６０の製造品質は集積回路チップ２００のその他のメタル層と同じ高品質のものである。再分布メタル層２６０を有する集積回路チップ２００の構成は、単に２つの付加的な処理ステップで得ることが可能である。従って、本発明のシステム及び方法は集積回路チップにおいて再分布メタル層を形成する低コストの簡単化した方法を提供している。
【００２３】
図３は本発明の集積回路チップ３００の別の好適実施例を示している。集積回路チップ３００のアクティブ回路区域３１０は、ベース基板３２０上に３個のメタル（Ｍ１，Ｍ２，Ｍ３で示してある）からなる層を順番に付着形成することによって形成される。図３に示したように関連するメタルパッド３３０も形成する。再分布メタル層からなるプラグ３４０をメタルパッド３３０上に装着し且つそれに電気的に接続させる。再分布メタル層からなるプラグ３４０は、図３に示したように、メタルパッド３３０から上方へ延在している。
【００２４】
アクティブ回路区域３１０及びメタルパッド３３０はドープしていないシリコン酸化物（ＵＳＧ）からなる層３５０で被覆させる。次いで、ＵＳＧ層３５０を燐をドープしたシリコン酸化物（ＰＳＧ）からなる層３６０で被覆する。次いで、シリコンオキシナイトライド（ＳｉＯＮ）からなる層３７０をＰＳＧ層３６０上に付着形成させる。
【００２５】
次いで、再分布メタル層からなる層３８０をシリコンオキシナイトライド（ＳｉＯＮ）からなる層３７０の上に付着形成させる。再分布メタル層からなる層３８０は再分布メタル層からなるプラグ３４０の上部と電気的に接続している。このように、プラグ３４０及び層３８０はメタルパッド３３０から層３８０の表面へ連続的な電気的経路を形成している。１つの好適実施例においては、再分布メタル層３８０におけるメタルはアルミニウムである。別の好適実施例においては、再分布メタル層３８０におけるメタルはタングステンである。その他のタイプのメタルを使用することも可能である。
【００２６】
最後に、ポリイミド層３９０を再分布メタル層３８０の一部の上及びシリコンオキシナイトライド（ＳｉＯＮ）層３７０の一部の上に付着形成させる。次いで、ポリイミド層３９０の一部をエッチングして、再分布メタル層３８０の一部を被覆されないままとさせる所望のパターンを形成する。再分布メタル層３８０は、シリコンオキシナイトライド（ＳｉＯＮ）層３７０の下側に存在する輪郭に追従する。図３に示したように、シリコンオキシナイトライド（ＳｉＯＮ）層３７０及び再分布メタル層３８０の実質的な部分は半田バンプを受取るべく平坦なものとすることが可能である。シリコンオキシナイトライド（ＳｉＯＮ）層３７０の平坦な表面及び再分布メタル層３８０の平坦な表面は、メタルを付着形成し且つパターン形成した後に化学的機械的研磨（ＣＭＰ）で表面を研磨することにより形成することが可能である。
【００２７】
本発明の集積回路チップ３００は、再分布メタル層プラグ３４０及び再分布メタル層３８０を有する再分布メタル層を有している。本発明のこの実施例の再分布メタル層は、メタルパッド３３０と電気的に接触する第一部分（即ち、プラグ３４０）及び半田バンプ（図３においては半田バンプは示していない）を受取るべく開放状態にある第二部分（即ち、層３８０）を有している。この再分布メタル層のプラグ３４０及び層３８０の組合わせの製造品質は、集積回路チップ３００のその他のメタル層と同じ高品質のものである。
【００２８】
集積回路チップ３００内の再分布メタル層３８０の平坦な構成は、「アンダーバンプメタラジィ」の配置及び半田バンプの配置に対して有益的な環境を提供している。集積回路チップ３００内の再分布メタル層３８０の平坦な構成は、又、銅ダマシーンの簡単化した「アンダーバンプメタラジィ」を使用することを可能としている。従って、本発明のシステム及び方法は、集積回路チップにおける再分布メタル層の平坦な構成を製造する低コストの簡単化した方法を提供している。
【００２９】
図４は集積回路チップにおいて再分布メタル層を与える本発明の方法の好適実施例のフローチャートを示している。この方法のステップは概略参照番号４００で示してある。
【００３０】
第一ステップは、ベース基板２２０上にアクティブ回路区域２１０及び関連するメタルパッド２３０を形成することである（ステップ４１０）。次いでアクティブ回路区域２１０及びメタルパッド２３０をＵＳＧ層２４０で被覆し且つＵＳＧ層２４０をＰＳＧ層２５０で被覆する（ステップ４２０）。次いで、再分布メタル層２６０をＰＳＧ層２５０上に付着形成する（ステップ４３０）。
【００３１】
再分布メタル層２６０をメタルパッド２３０へ電気的に接続させる（ステップ４４０）。次いで、シリコンオキシナイトライド（ＳｉＯＮ）層２７０を再分布メタル層２６０の上に付着形成させる（ステップ４５０）。次いで、シリコンオキシナイトライド（ＳｉＯＮ）層２７０の上にポリイミド層２８０を付着形成させる（ステップ４６０）。最後に、ポリイミド層２８０及びシリコンオキシナイトライド（ＳｉＯＮ）層２７０の一部をエッチングして半田バンプを受取るために再分布メタル層３８０の一部を被覆されないままとさせる所望のパターンを形成する（ステップ４７０）。
【００３２】
図５は本発明の集積回路チップ５００の別の好適実施例の構成の第一段階を示している。集積回路チップ５００のアクティブ回路区域５１０をベース基板５２０上に形成する。図５に示したように、関連するメタルパッド５３０も形成する。次いで、アクティブ回路区域５１０及びメタルパッド５３０をパッシベーション層５４０で被覆する。説明の便宜上、図５におけるパッシベーション層５４０は単一層として示してある。パッシベーション層５４０は、集積回路チップ２００及び集積回路チップ３００の場合におけるように実際には多数の層を有することが可能である。
【００３３】
従来のエッチングプロセスを使用してパッシベーション５４０を貫通してビア５５０，５６０，５７０をエッチング形成する。ビア５５０，５６０，５７０はパッシベーション層５４０を貫通してメタルパッド５３０へ延在している。説明の便宜上、図５は縮尺通りに描いたものではない。垂直方向の寸法を誇張して示してあり、従って集積回路チップ５００の要素の高さ（及びビア５５０，５６０，５７０の高さ）は水平方向の寸法に関して通常のものよりもより大きく示されている。
【００３４】
図６は本発明の集積回路チップ５００の別の好適実施例５００の構成の第二段階を示している。ビア５５０，５６０，５７０をパッシベーション層５４０の本体を貫通してエッチング形成した後に、パッシベーション層５４０の表面をエッチングして再分布メタル層に対するパターンを形成する。図６に示したように、パッシベーション層５４０の表面の一部を除去してトレンチ等の地形的特徴部を形成することが可能である。図６に示したトレンチは、ビア５５０，５６０，５７０がパッシベーション層５４０を貫通して延在する箇所に位置されている。この特定のトレンチの位置は単に例示的なものである。再分布メタル層のその他の地形的特徴をその他の位置においてパッシベーション層５４０内にエッチング形成することが可能である。図６における点線６００は、パッシベーション層５４０の一部を除去する前のパッシベーション層５４０のオリジナルの表面の位置を示している。
【００３５】
図７は本発明の集積回路チップ５００の別の好適実施例の構成の第三段階を示している。パッシベーション層５４０内にエッチング形成したトレンチパターン内にメタルを付着形成させることにより集積回路チップ５００の表面上に再分布メタル層５８０を形成する。１つの好適実施例においては、再分布メタル層５８０におけるメタルはアルミニウムである。別の好適実施例においては、再分布メタル層５８０におけるメタルはタングステンである。その他のタイプのメタルを使用することも可能である。
【００３６】
パッシベーション層５４０の表面にエッチング形成したトレンチパターン上にメタルを付着形成させると、そのメタルの一部がビア５５０，５６０，５７０を充填する。ビア５５０，５６０，５７０はメタルで完全に充填される。このことは、メタルパッド５３０と再分布メタル層５８０との間に電気的接触が存在することを確保する。メタルは、高々１対２０（１：２０）の大きさのアスペクト比を有するビア内に付着形成させることが可能である。即ち、メタルは、その幅よりも長さが２０倍大きいビアを完全に充填することが可能である。
【００３７】
パッシベーション層５４０内にエッチング形成したトレンチパターンを充填するメタル付着形成処理期間中にビア５５０，５６０，５７０が同時的にメタルで充填される。この事実は非常に重要である。何故ならば、それは２つのステップを単一のステップに結合させるからである。このことは付加的な処理ステップの問題及び費用を除去している。特に、本発明のこの好適実施例においては、第一ステップにおいてビア５５０，５６０，５７０をメタルで充填させ、次いで第二ステップにおいて充填したビア５５０，５６０，５７０を再分布メタル層５８０と接続させることは必要ではない。ビア５５０，５６０，５７０及び再分布メタル層５８０は単一構成として同時的に形成される。
【００３８】
パッシベーション層５４０内にエッチング形成したメタルパターン内に再分布メタル層５８０を形成した後に、化学的機械的研磨（ＣＭＰ）処理を再分布メタル層５８０の表面に適用する。このＣＭＰ処理は半田バンプ又はその他の半田と適合性を有するインターフェース層を受取るのに適した平坦な研磨したメタル表面を発生させる。
【００３９】
図７における点線６００は、パッシベーション層５４０の一部を除去する前のパッシベーション層５４０のオリジナルの表面の位置を示している。図７に示した本発明の実施例においては、再分布メタル層５８０の表面は、パッシベーション層５４０の一部を除去する前に存在していたパッシベーション層５４０のオリジナルの表面よりも低くなっている。
【００４０】
図８は集積回路チップにおいて再分布メタル層を与える本発明の方法の好適実施例のフローチャートを示している。この方法のステップは、大略、参照番号８００で示してある。
【００４１】
第一ステップは、ベース基板５２０上にアクティブ回路区域５１０及び関連するメタルパッド５３０を形成することである（ステップ８１０）。次のステップは、アクティブ回路区域５１０及びメタルパッド５３０をパッシベーション層５４０で被覆することである（ステップ８２０）。次いで、ビア５５０，５６０，５７０をパッシベーション層５４０を貫通してメタルパッド５３０へエッチング形成する（ステップ８３０）。
【００４２】
次いで、再分布メタル層用のメタルパターンをパッシベーション層内にエッチング形成する（ステップ８４０）。次のステップはパッシベーション層５４０内におけるメタルパターン上にメタルを付着形成させることである。前述したように、このメタルはビア５５０，５６０，５７０を同時的に充填させる（ステップ８５０）。最後に、化学的機械的研磨（ＣＭＰ）プロセスを適用して再分布メタル層５８０において平坦な研磨した表面を発生させる。
【００４３】
集積回路チップの製造期間中に、幾つかのメタルの層を使用してチップのアクティブ回路区域を形成することが可能である。例えば、集積回路チップ２００は３個のメタル層（Ｍ１，Ｍ２，Ｍ３で示してある）を有するアクティブ回路区域２１０を有している。集積回路チップ３００は同一の構成を有している。
【００４４】
本発明の好適実施例においては、アクティブ回路区域を形成するために使用される最後のメタル層は、又、集積回路チップ内に再分布メタル層を形成するために使用することも可能である。例えば、アクティブ回路区域を形成するために使用される５個のメタル層が存在している場合には、再分布メタル層を形成するために５番目のメタル層を使用することも可能である。再分布メタル層は大きなメタルパッドを介しての代わりに複数個のビアを介してアクティブ回路区域へ接続させることが可能である。再分布メタル層の機能及びアクティブ回路の機能を実施するために単一のメタル層を使用することによって製造時間及び費用を節約することが可能である。本発明のこの好適実施例においては、再分布メタル層用の別個のメタル層を付加することは必要ではない。再分布メタル層を付加するために別個の製造ステップを実施することは必要ではない。
【００４５】
図９は本発明の集積回路チップ９００の好適実施例を示している。アクティブ回路区域９２０及びアクティブ回路区域９２５をベース基板９１０上に配置させる。アクティブ回路区域９２０及びアクティブ回路区域９２５は第一メタル層から構成されている。基板層９１５及び基板層９３０を付与してアクティブ回路区域９２０及びアクティブ回路区域９２５の第一メタル層を被覆する。
【００４６】
次いで、アクティブ回路区域９４０及びアクティブ回路区域９４５を基板９３０上に配置させる。アクティブ回路区域９４０及びアクティブ回路区域９４５は第二メタル層から構成されている。基板層９３５及び基板層９５０を付与してアクティブ回路区域９４０及びアクティブ回路区域９４５の第二メタル層を被覆する。
【００４７】
アクティブ回路区域９４０へのビア（全体的に参照番号９５５で示してある）及びアクティブ回路区域９４５へのビア９６０（全体的に参照番号９６０で示してある）を基板層９５０内にエッチング形成し且つ第三メタル層で充填させる。図９に示したように、ビア９５５内の第三メタル層は上部基板層９６５におけるバンプパッド９７０へ結合している。バンプパッド９７０も第三メタル層から構成されている。
【００４８】
ビア９６０内の第三メタル層は上部基板層９６５上の個別的なアクティブ回路要素９７５へ結合している。個別的なアクティブ回路要素９７５も第三メタル層から構成されている。上部基板層９６５上のバンプパッド９８０も第三メタル層から構成されている。バンドパッド９８０は集積回路９００内のその他のアクティブ回路要素（不図示）ヘ接続させることが可能である。集積回路チップ９００における第三メタル層は集積回路チップ９００における最後のメタル層である。
【００４９】
最後のメタル層（ここでは、バンプパッド９７０と、個別的なアクティブ回路要素９７５と、バンプパッド９８０と、ビア９５５及びビア９６０とを有する第三メタル層）は、前のメタル層において使用したメタルと異なるメタルを使用して形成することが可能である。最後のメタル層におけるメタルは、最後のメタル層内に形成した半田バンプ上の半田を受取るために半田と適合性のあるものである（例えば、銅、ニッケル、パラジウム）。
【００５０】
図９は、アクティブ回路要素及び半田バンプ用の１個又はそれ以上のバンプパッドの両方を形成するためにどのようにして集積回路における最後のメタル層を使用することが可能であるかを示している。
【００５１】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ制限されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図１】 基本的な機能的チップを形成し、次いで、再分布メタル層、二次パッシベーション層、ＵＢＭ層、基本的機能的チップに対する半田バンプを付加するために従来の「再分布」プロセスを実施することによって製造した典型的な従来の集積回路チップの一部を示した概略図。
【図２】 本発明の集積回路チップの好適実施例を示した概略図。
【図３】 本発明の集積回路チップの別の好適実施例を示した概略図。
【図４】 集積回路チップ内に再分布メタル層を与えるための本発明の方法の好適実施例を示したフローチャート。
【図５】 本発明の集積回路チップの別の好適実施例の構成の第一段階を示した概略図。
【図６】 本発明の集積回路チップの別の好適実施例の構成の第二段階を示した概略図。
【図７】 本発明の集積回路チップの別の好適実施例の構成の第三段階を示した概略図。
【図８】 集積回路チップ内に再分布メタル層を与えるための本発明方法の好適実施例を示したフローチャート。
【図９】 半田バンプ用のバンプパッドを形成するために集積回路チップの最後のメタル層をどのようにして使用することが可能であるかを示した本発明の集積回路チップの好適実施例を示した概略図。
【符号の説明】
２００ 集積回路チップ
２１０ アクティブ回路区域
２２０ ベース基板
２３０ 関連するメタルパッド
２４０ ドープしていないシリコン酸化物（ＵＳＧ）層
２５０ 燐をドープしたシリコン酸化物（ＰＳＧ）層
２６０ 再分布メタル層
２８０ ポリイミド層

Claims (27)

  1. 集積回路を製造する方法において、
    少なくとも１つのアクティブ回路区域を有する集積回路の一部を形成し、
    前記集積回路の前記一部の形成処理期間中に前記集積回路に再分布メタル層を形成し、
    半田バンプを受取るべく開放している前記再分布メタル層の部分を形成する、
    上記各ステップを有していることを特徴とする方法。
  2. 集積回路を製造する方法において、
    少なくとも１つのアクティブ回路区域を有する集積回路の一部を形成し、
    前記集積回路の前記一部の形成処理期間中に前記集積回路に再分布メタル層を形成し、
    ベース基板上にアクティブ回路区域及び関連するメタルパッドを形成し、
    再分布メタル層の垂直プラグを形成し、
    前記再分布メタル層の前記垂直プラグを前記メタルパッド上に装着し、
    前記再分布メタル層の前記垂直プラグを前記メタルパッドへ電気的に接続し、
    前記アクティブ回路区域上及び前記メタルパッド上にドープしていないシリコン酸化物層を付着形成し、
    前記ドープしていないシリコン酸化物層の上に燐酸ガラス層を付着形成し、
    前記燐酸ガラス層の上にシリコンオキシナイトライド層を付着形成し、
    前記シリコンオキシナイトライド層の上に平坦な再分布メタル層を付着形成し、
    前記平坦な再分布メタル層を前記再分布メタル層の前記垂直プラグへ電気的に接続させる、
    上記各ステップを有していることを特徴とする方法。
  3. 請求項２において、更に、
    前記平坦な再分布メタル層の一部の上及び前記シリコンオリオキシナイトライド層の一部の上にポリイミド層を付着形成し、
    前記ポリイミド層の一部をエッチングして半田バンプを受納するために前記平坦な再分布メタル層の一部を開放状態とさせる、
    上記各ステップを有していることを特徴とする方法。
  4. 集積回路を製造する方法において、
    少なくとも１つのアクティブ回路区域を有する集積回路の一部を形成し、
    前記集積回路の前記一部の形成処理期間中に前記集積回路に再分布メタル層を形成し、
    ベース基板上にアクティブ回路区域及び関連するメタルパッドを形成し、
    前記アクティブ回路区域上及び前記メタルパッド上にドープしていないシリコン酸化物層を付着形成し、
    前記ドープしていないシリコン酸化物層の上に燐酸ガラス層を付着形成し、
    前記燐酸ガラス層の上に再分布メタル層を付着形成し、
    前記再分布メタル層を前記メタルパッドへ電気的に接続し、
    前記再分布メタル層の一部の上にシリコンオキシナイトライド層を付着形成する、
    上記各ステップを有していることを特徴とする方法。
  5. 請求項４において、更に、半田バンプを受納するために前記再分布メタル層の一部を開放状態のままとさせるステップを有していることを特徴とする方法。
  6. 請求項４において、更に、前記再分布メタル層の全ての部分の上にシリコンオキシナイトライド層を付着形成するステップを有していることを特徴とする方法。
  7. 請求項６において、更に、前記シリコンオキシナイトライド層を半田バンプを受納するために前記再分布メタル層の一部を被覆されないままとさせるパターンへエッチングさせるステップを有していることを特徴とする方法。
  8. 請求項４において、更に、
    前記再分布メタル層の一部の上及び前記シリコンオキシナイトライド層の一部の上にポリイミド層を付着形成し、
    前記ポリイミド層の一部をエッチングして半田バンプを受納するために前記平坦な再分布メタル層の一部を開放状態のままとさせる、
    上記各ステップを有していることを特徴とする方法。
  9. 集積回路を製造する方法において、
    少なくとも１つのアクティブ回路区域を有する集積回路の一部を形成し、
    前記集積回路の前記一部の形成処理期間中に前記集積回路に再分布メタル層を形成し、
    前記集積回路のアクティブ回路区域を形成するために使用した最後のメタル層を使用して前記再分布メタル層を形成する、
    上記各ステップを有していることを特徴とする方法。
  10. 集積回路において、
    少なくとも１個のアクティブ回路区域を有している集積回路の一部、
    前記集積回路の前記一部の形成処理期間中に形成した前記集積回路における再分布メタル層、
    ベース基板上のアクティブ回路区域及び関連するメタルパッド、
    前記メタルパッド上に装着されており且つそれと電気的に接続されている再分布メタル層の垂直プラグ、
    前記アクティブ回路区域上及び前記メタルパッド上に付着形成したドープされていないシリコン酸化物からなる層、
    前記ドープしていないシリコン酸化物からなる層の上に付着形成した燐酸ガラス層、
    前記燐酸ガラス層上に付着形成したシリコンオキシナイトライド層、
    前記シリコンオキシナイトライド層上に付着形成した平坦な再分布メタル層、
    を有しており、前記平坦な再分布メタル層が前記再分布メタル層の前記垂直プラグへ電気的に接続されていることを特徴とする集積回路。
  11. 請求項１０において、更に、
    前記平坦な再分布メタル層の一部の上及び前記シリコンオキシナイトライド層の一部の上に付着形成したポリイミド層、
    を有しており、前記ポリイミド層は、半田バンプを受納するために前記平坦な再分布メタル層の一部を開放状態のままとさせるべくエッチングされていることを特徴とする集積回路。
  12. 集積回路において、
    少なくとも１個のアクティブ回路区域を有している集積回路の一部、
    前記集積回路の前記一部の形成処理期間中に形成した前記集積回路における再分布メタル層、
    ベース基板上のアクティブ回路区域及び関連するメタルパッド、
    前記アクティブ回路区域上及び前記メタルパッド上に付着形成したドープしていないシリコン酸化物層、
    前記ドープしていないシリコン酸化物層上に付着形成した燐酸ガラス層、
    前記燐酸ガラス層上に付着形成されており前記メタルパッドへ電気的に接続している再分布メタル層、
    前記再分布メタル層の一部の上に付着形成したシリコンオキシナイトライド層、
    を有していることを特徴とする集積回路。
  13. 請求項１２において、前記再分布メタル層の一部が半田バンプを受納するために開放状態にあることを特徴とする集積回路。
  14. 請求項１２において、更に、
    半田バンプを受納するために前記再分布メタル層の一部を被覆されないままとさせるパターンへエッチングした前記再分布メタル層の上に付着形成したシリコンオキシナイトライド層、
    を有していることを特徴とする集積回路。
  15. 請求項１２において、
    前記再分布メタル層の一部の上及び前記シリコンオキシナイトライド層の一部の上に付着形成したポリイミド層、
    を有しており、前記再分布メタル層の一部が半田バンプを受納するために開放状態にあることを特徴とする集積回路。
  16. 集積回路において、
    少なくとも１個のアクティブ回路区域を有している集積回路の一部、
    前記集積回路の前記一部の形成処理期間中に形成した前記集積回路における再分布メタル層、
    前記集積回路のアクティブ回路区域を形成するために使用される最後のメタル層を使用して形成した再分布メタル層、
    を有していることを特徴とする集積回路。
  17. 集積回路において、
    少なくとも１個のアクティブ回路区域を有している集積回路の一部、
    前記集積回路の前記一部の形成処理期間中に形成した前記集積回路における再分布メタル層、
    を有しており、前記集積回路における前記再分布メタル層の一部が半田バンプを受納するために開放状態であり、前記半田バンプを受納するために開放状態にある前記集積回路の前記再分布メタル層の前記一部へ取付けられている半田バンプを有していることを特徴とする集積回路。
  18. 請求項１１において、更に、半田バンプを受納するために開放状態にある前記集積回路の前記平坦な再分布メタル層の前記一部へ取付けられている半田バンプを有していることを特徴とする集積回路。
  19. 請求項１３において、更に、半田バンプを受納するために開放状態にある前記集積回路の前記再分布メタル層の前記一部へ取付けられている半田バンプを有していることを特徴とする集積回路。
  20. 集積回路を製造する方法において、
    ベース基板上にアクティブ回路区域の第一部分であって最後から２番目のメタル層を有している第一部分及び関連するメタルパッドを形成し、
    前記アクティブ回路区域の前記第一部分の上及び前記メタルパッド上にパッシベーション層を付着形成し、
    前記パッシベーション層を貫通して前記メタルパッドへ少なくとも１個のビアをエッチング形成し、
    前記パッシベーション層にメタル層パターンをエッチング形成し、
    再分布メタル層を形成するために前記パッシベーション層上の前記メタル層パターン上に最後のメタル層を付着形成し、
    完全なアクティブ回路区域を形成するために前記アクティブ回路区域の前記第一部分上に前記最後のメタル層を付着形成する、
    上記各ステップを有していることを特徴とする方法。
  21. 請求項２０において、更に、前記再分布メタル層上に平坦な表面を発生させるために前記再分布メタル層の表面を研磨するステップを有していることを特徴とする方法。
  22. 請求項２０において、更に、前記メタルパッドを前記再分布メタル層へ電気的に接続させるために少なくとも１個のビア内に前記最後のメタル層を付着形成させるステップを有していることを特徴とする方法。
  23. 集積回路において、
    ベース基板上のアクティブ回路区域の第一部分であって最後から２番目のメタル層を有している第一部分及び関連するメタルパッド、
    前記アクティブ回路区域の前記第一部分上及び前記メタルパッド上に付着形成したパッシベーション層、
    前記パッシベーション層を貫通して前記メタルパッドへエッチング形成した少なくとも１個のビア、
    前記パッシベーション層内にエッチング形成したメタル層パターン、
    前記パッシベーション層における前記メタル層パターン上に付着形成した再分布メタル層、
    を有しており、前記再分布メタル層が最後のメタル層を有しており、且つ前記最後のメタル層の一部が完全なアクティブ回路区域を形成するために前記アクティブ回路区域の前記第一部分上に付着形成されていることを特徴とする集積回路。
  24. 請求項２３において、前記少なくとも１個のビア内にメタルを有しており、前記少なくとも１個のビア内の前記メタルが前記再分布メタル層と一体的な構成を形成していることを特徴とする集積回路。
  25. 請求項２４において、前記少なくとも１個のビア内の前記メタルが前記メタルパッドを前記再分布メタル層へ電気的に接続させていることを特徴とする集積回路。
  26. 請求項２３において、前記パッシベーション層における前記メタル層パターン上に付着形成した前記再分布メタル層の表面が半田バンプを受納するために開放している平坦な表面を有していることを特徴とする集積回路。
  27. 請求項２６において、更に、半田バンプを受納するために開放している前記再分布メタル層の前記平坦な表面に取付けられている半田バンプを有していることを特徴とする集積回路。
JP2003060193A 2002-03-06 2003-03-06 集積回路及びその製造方法 Expired - Lifetime JP4401089B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/091,743 US7096581B2 (en) 2002-03-06 2002-03-06 Method for providing a redistribution metal layer in an integrated circuit

Publications (2)

Publication Number Publication Date
JP2004031912A JP2004031912A (ja) 2004-01-29
JP4401089B2 true JP4401089B2 (ja) 2010-01-20

Family

ID=27787738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003060193A Expired - Lifetime JP4401089B2 (ja) 2002-03-06 2003-03-06 集積回路及びその製造方法

Country Status (3)

Country Link
US (3) US7096581B2 (ja)
EP (2) EP2849225A3 (ja)
JP (1) JP4401089B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002348683A1 (en) 2001-06-12 2002-12-23 Pelikan Technologies, Inc. Method and apparatus for lancet launching device integrated onto a blood-sampling cartridge
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
KR100541396B1 (ko) * 2003-10-22 2006-01-11 삼성전자주식회사 3차원 ｕｂｍ을 포함하는 솔더 범프 구조의 형성 방법
US7253528B2 (en) 2005-02-01 2007-08-07 Avago Technologies General Ip Pte. Ltd. Trace design to minimize electromigration damage to solder bumps
US7208843B2 (en) * 2005-02-01 2007-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Routing design to minimize electromigration damage to solder bumps
KR100642643B1 (ko) * 2005-03-18 2006-11-10 삼성전자주식회사 내부회로의 전원/접지선들과 직접 접속되는 재배치된전원/접지선들을 갖는 반도체 칩들 및 그 제조방법들
DE102005041283B4 (de) * 2005-08-31 2017-12-14 Globalfoundries Inc. Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement
FR2894716A1 (fr) * 2005-12-09 2007-06-15 St Microelectronics Sa Puce de circuits integres a plots externes et procede de fabrication d'une telle puce
US7635643B2 (en) * 2006-04-26 2009-12-22 International Business Machines Corporation Method for forming C4 connections on integrated circuit chips and the resulting devices
US8212357B2 (en) * 2008-08-08 2012-07-03 International Business Machines Corporation Combination via and pad structure for improved solder bump electromigration characteristics
US20110156260A1 (en) * 2009-12-28 2011-06-30 Yu-Hua Huang Pad structure and integrated circuit chip with such pad structure
US8269348B2 (en) * 2010-02-22 2012-09-18 Texas Instruments Incorporated IC die including RDL capture pads with notch having bonding connectors or its UBM pad over the notch
US8362612B1 (en) * 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US8951833B2 (en) * 2011-06-17 2015-02-10 Wafertech, Llc Defect free deep trench method for semiconductor chip
US8426984B2 (en) * 2011-09-13 2013-04-23 Chipbond Technology Corporation Substrate structure with compliant bump and manufacturing method thereof
US9362243B2 (en) * 2014-05-21 2016-06-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and forming the same
US10008461B2 (en) 2015-06-05 2018-06-26 Micron Technology, Inc. Semiconductor structure having a patterned surface structure and semiconductor chips including such structures
US10366958B2 (en) 2017-12-28 2019-07-30 Texas Instruments Incorporated Wire bonding between isolation capacitors for multichip modules

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4723197A (en) * 1985-12-16 1988-02-02 National Semiconductor Corporation Bonding pad interconnection structure
US4990464A (en) * 1988-12-30 1991-02-05 North American Philips Corp. Method of forming improved encapsulation layer
JPH0661498A (ja) * 1992-08-05 1994-03-04 Nec Corp 不揮発性半導体記憶装置
US6262438B1 (en) * 1996-11-04 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display circuit and method of manufacturing the same
KR100295240B1 (ko) * 1997-04-24 2001-11-30 마찌다 가쯔히꼬 반도체장치
US6025277A (en) * 1997-05-07 2000-02-15 United Microelectronics Corp. Method and structure for preventing bonding pad peel back
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
US6218302B1 (en) * 1998-07-21 2001-04-17 Motorola Inc. Method for forming a semiconductor device
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
SG93278A1 (en) * 1998-12-21 2002-12-17 Mou Shiung Lin Top layers of metal for high performance ics
US6762115B2 (en) * 1998-12-21 2004-07-13 Megic Corporation Chip structure and process for forming the same
US6500750B1 (en) * 1999-04-05 2002-12-31 Motorola, Inc. Semiconductor device and method of formation
US6165891A (en) * 1999-11-22 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer
US6803302B2 (en) * 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface
GB2364170B (en) * 1999-12-16 2002-06-12 Lucent Technologies Inc Dual damascene bond pad structure for lowering stress and allowing circuitry under pads and a process to form the same
US6380555B1 (en) * 1999-12-24 2002-04-30 Micron Technology, Inc. Bumped semiconductor component having test pads, and method and system for testing bumped semiconductor components
US6396148B1 (en) * 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
US6180445B1 (en) * 2000-04-24 2001-01-30 Taiwan Semiconductor Manufacturing Company Method to fabricate high Q inductor by redistribution layer when flip-chip package is employed
US6407002B1 (en) * 2000-08-10 2002-06-18 Taiwan Semiconductor Manufacturing Company Partial resist free approach in contact etch to improve W-filling
US6551856B1 (en) * 2000-08-11 2003-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming copper pad redistribution and device formed
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts

Also Published As

Publication number Publication date
US20060234423A1 (en) 2006-10-19
EP1351294A3 (en) 2006-09-27
US7786582B2 (en) 2010-08-31
US20100297841A1 (en) 2010-11-25
US7096581B2 (en) 2006-08-29
EP1351294A2 (en) 2003-10-08
JP2004031912A (ja) 2004-01-29
US8163645B2 (en) 2012-04-24
EP1351294B1 (en) 2014-11-05
EP2849225A2 (en) 2015-03-18
US20030167632A1 (en) 2003-09-11
EP2849225A3 (en) 2015-04-01

Similar Documents

Publication Publication Date Title
US8163645B2 (en) Method for providing a redistribution metal layer in an integrated circuit
KR101266335B1 (ko) 플립 칩 장치를 제조하기 위한 구조 및 방법
US5874782A (en) Wafer with elevated contact structures
US7582556B2 (en) Circuitry component and method for forming the same
US8158508B2 (en) Structure and manufacturing method of a chip scale package
US7928546B2 (en) Semiconductor device and manufacturing method thereof
JPH0829451A (ja) バンプ半導体装置とそのプローブ検査方法
US20140021619A1 (en) Pad structure and integrated circuit chip with such pad structure
JP2012054588A (ja) 銅技術相互接続構造を使用する集積回路デバイス用のアルミニウム・パッド電力バスおよび信号ルーティング技術
US10892290B2 (en) Interconnect layer contact and method for improved packaged integrated circuit reliability
JP2012507163A (ja) 金属ピラーのための低減された応力構造を含む半導体デバイス
US7348271B2 (en) Method for fabricating conductive bumps with non-conductive juxtaposed sidewalls
US20190206820A1 (en) Bump planarity control
US20030218259A1 (en) Bond pad support structure for a semiconductor device
US6677235B1 (en) Silicon die with metal feed through structure
US7026234B2 (en) Parasitic capacitance-preventing dummy solder bump structure and method of making the same
US20110049671A1 (en) Bonding pad structure and integrated circuit chip using such bonding pad structure
US6803304B2 (en) Methods for producing electrode and semiconductor device
JP4009380B2 (ja) 半導体チップの製造方法
CN117276232A (zh) 一种芯片封装结构及制作方法
JP2003045908A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090121

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091027

R150 Certificate of patent or registration of utility model

Ref document number: 4401089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term