KR102084108B1 - 다층 배선 기판 및 이를 이용한 프로브 카드 - Google Patents

다층 배선 기판 및 이를 이용한 프로브 카드 Download PDF

Info

Publication number
KR102084108B1
KR102084108B1 KR1020187032440A KR20187032440A KR102084108B1 KR 102084108 B1 KR102084108 B1 KR 102084108B1 KR 1020187032440 A KR1020187032440 A KR 1020187032440A KR 20187032440 A KR20187032440 A KR 20187032440A KR 102084108 B1 KR102084108 B1 KR 102084108B1
Authority
KR
South Korea
Prior art keywords
thin film
film resistor
heat dissipation
insulating plate
synthetic resin
Prior art date
Application number
KR1020187032440A
Other languages
English (en)
Other versions
KR20180128969A (ko
Inventor
노보루 오타베
요시유키 후카미
Original Assignee
가부시키가이샤 니혼 마이크로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니혼 마이크로닉스 filed Critical 가부시키가이샤 니혼 마이크로닉스
Publication of KR20180128969A publication Critical patent/KR20180128969A/ko
Application granted granted Critical
Publication of KR102084108B1 publication Critical patent/KR102084108B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

복수의 절연성 합성 수지층으로 구성된 절연판(41)과, 절연판(41)에 설치된 배선회로(44a,44b,44c)와, 절연판(41)에 매설해서 형성되고 배선회로(44a,44c,44c)에 전기적으로 접속된 박막 저항체(46)와, 절연판의 한쪽 면 위에 복수의 절연성 합성 수지층 중 일부를 통해서 박막 저항체(46)와 대향해서 설치되고, 절연판(41)보다 높은 열전도율을 가지는 방열부(47)와, 절연판(41)에 매설해서 형성되고 복수의 절연성 합성 수지층 중 일부를 통해서 방열부(47)와 반대 측에서 박막저항체(46)와 대향해서 설치되고, 절연판(41)보다 높은 열전도율을 가지는 대좌부(48)와, 방열부(47)와 대좌부(48)를 접속해서 설치되고, 절연판(48)보다 높은 열전도율을 가지는 방열 대좌 접속부(49)를 구비한다.

Description

다층 배선 기판 및 이를 이용한 프로브 카드
본 발명은, 피측정 디바이스와 테스터 간의 전기적 경로 상에 개재시켜서 시험에 필요한 신호를 전달하는, 박막 저항체가 내장된 다층 배선 기판 및 이 다층 배선 기판을 이용한 프로브 카드에 관한 것이다.
반도체 웨이퍼(이하, 단순히 「웨이퍼」라고도 함) 상에 집합적으로 형성된 반도체 집적 회로(이하, 「웨이퍼 칩」이라고도 함)는, 각 칩으로 분리되기 전에, 테스터 장치(이하, 「테스터」라고도 함)를 이용한 전기적 검사(예를 들면, 웨이퍼 테스터)를 받는다. 이 전기적 검사를 위해 일반적으로는 테스터와 피측정 디바이스인 각 웨이퍼 칩 사이에 개재시켜서, 테스터와 피측정 디바이스 사이에서 검사 신호나 응답 출력 등을 전달하는 프로브 카드가 이용된다. 테스터에 접속된 프로브 카드의 각 프로브를 피측정 디바이스가 대응하는 전극 패드에 접촉시킴으로써, 피측정 디바이스는 전기적 검사를 위한 테스터에 접속된다(예를 들면, 특허문헌 1 참조).
이러한 프로브 카드는, 다층 배선 기판을 프로브 기판으로 하고, 그 프로브 기판의 한쪽 면에 다수의 프로브가 배치되어 있다. 또, 이 프로브 기판 즉 다층 배선 기판에 조립된 배선 회로에는, 예를 들면 임피던스 매칭과 같은 전기적 정합(整合)을 목적으로서, 혹은 각 프로브로의 공급 전력의 제어를 목적으로서, 전기적 저항체가 결합된다.
이러한 다층 배선 기판에 저항체를 끼워넣는 방법으로서, 박막 저항체를 배선기판의 모재(母材)가 되는 전기 절연 재료로 이루어진 합성 수지층에 매설해서 형성하는 것이 이루어지고 있다(예를 들면, 특허문헌 2 참조).
이와 같이 합성 수지층에 매설해서 형성되는 박막 저항체를 가지는 프로브 카드를 이용해서, 웨이퍼에 형성된 각 피측정 디바이스의 전기적 검사를 행하는 경우, 박막 저항체는, 통전(通電)하는 전류 값을 올려가면, 와트 수에 따른 열량이 발생하게 된다. 박막 저항체는 전기 절연재료로 이루어지는 합성 수지층보다도 작은 선팽창계수를 가지는 금속재료로 이루어져서 박막 저항체와 이것이 고착된 합성 수지층과의 사이의 선팽창계수의 차이에 따라서 그 경계에서 응력을 반복해서 받게 된다. 이러한 온도 변화에 의한 반복 응력은, 박막 저항체의 열화를 촉진하여 파손을 부르는 원인이 되는 경우가 있다.
따라서, 박막 저항체가 매설된 합성 수지층에 인접하는 합성 수지층에, 선팽창계수가 작은 열 신축 억제층을 상기 박막 저항체를 따르게 매설함으로써 내구성을 향상시키는 것이 제안되고 있다(예를 들면, 특허문헌 3 참조).
일본 특허공개공보 제2010-151497호 일본 특허공개공보 제2008-283131호 일본 특허공개공보 제2014-89089호
특허문헌 3에 기재된 바와 같이 열 신축 억제층을 형성함에 따라 박막 저항체와 합성수지층 간의 열 신축 차이를 어느 정도 억제할 수 있는데, 합성수지층을 형성하는 전기 절연 재료의 열 전도성은, 박막 저항체를 형성하는 도전 재료와 비교해서 낮기 때문에 박막 저항체에 의해 발열한 열은 절연 재료 내에서 가득차게 된다.
그리고, 절연 재료의 온도가 상승하여 내열온도를 초과하면 열 파괴가 발생하여 전기적 검사를 할 수 없게 되는 경우가 있다.
또, 온도 상승이 절연 재료의 내열온도에 이르지 않는 경우에도, 가열에 의한 팽창 및 냉각에 의한 수축의 영향에 의해 박막 저항체에 반복해서 과잉의 응력을 받으면 박막 저항체의 열화가 진행하여 파손을 초래하는 원인이 되는 경우가 있다.
따라서, 본 발명의 목적은, 박막저항체가 전기절연재료가 되는 합성 수지층에 매설된 다층 배선 기판에 있어서 박막저항체에서 발생하는 열을 효율적으로 방열하는 데 있다.
본 발명에 관련한 다층 배선 기판의 제1의 특징은,
테스터와 프로브 사이의 배선 경로 상에 설치되는 다층 배선 기판이며,
복수의 절연성 합성 수지층으로 구성되는 절연판과,
상기 절연판에 설치된 배선회로와,
상기 절연판에 매설해서 형성되고, 상기 배선회로에 전기적으로 접속된 박막저항체와,
상기 절연판의 한쪽 면 위에 상기 복수의 절연성 합성수지층 중 일부를 통해서 상기 박막 저항체와 대향해서 설치되고, 상기 절연판보다 높은 열전도율을 가지는 방열부와,
상기 절연판에 매설해서 형성되고, 상기 복수의 절연성 합성 수지층 중 일부를 통해서 상기 방열부와 반대쪽에서 상기 박막저항체와 대향해서 설치되고, 상기 절연판보다 높은 열 전도율을 가지는 대좌부(臺座部,pedestal portion)와,
상기 발열부와 상기 대좌부를 상기 박막저항체의 측방(側方)에서 접속해서 상기 절연판에 매설되어 설치되고, 상기 절연판보다 높은 열전도율을 가지는 방열 대좌 접속부를, 구비한 것을 특징으로 하는 것에 있다.
본 발명에 관련한 다층 배선 기판의 제2의 특징은,
상기 방열 대좌 접속부는, 상기 박막 저항체의 길이방향을 따라서 설치되는 것에 있다.
본 발명에 관련한 다층 배선 기판의 제3의 특징은,
상기 방열 대좌 접속부는, 상기 박막 저항체의 양측방에 상기 박막 저항체를 사이에 두고 복수 설치되어 있는 것에 있다.
본 발명에 관련한 다층 배선 기판의 제4의 특징은,
상기 방열 대좌 접속부는, 상기 박막 저항체의 적어도 한쪽의 측방에 복수 설치된 방열 대좌 접속부끼리 접속되어 있는 것에 있다.
본 발명에 관련한 다층 배선 기판의 제5의 특징은,
상기 박막 저항체의 양단에 각각 접속되어 상기 절연판에서 적어도 일부 돌출하도록 설치된 한 쌍의 접속 전극과,
상기 한 쌍의 접속 전극의 상기 절연판에서 돌출한 부분 중 적어도 일부를 덮도록 설치된 절연 보호층을, 더 구비하고,
상기 방열부는, 상기 한 쌍의 접속 전극과 접촉하지 않고 상기 절연 보호층 위 및 그 사이에 위치하는 절연판의 면 위를 덮도록 설치되어 있는 것에 있다.
본 발명에 관련한 다층 배선 기판의 제6의 특징은,
상기 박막 저항체의 양단에 각각 접속되어 상기 절연판에서 적어도 일부 돌출하도록 설치된 한 쌍의 접속 전극과,
상기 한 쌍의 접속 전극의 상기 절연판에서 돌출한 부분 중 적어도 일부와, 상기 한 쌍의 접속 전극 사이에 위치하는 절연판의 면 위를 덮도록 설치된 절연 보호층을, 더 구비하고,
상기 방열부는, 상기 한 쌍의 접속 전극과 접촉하지 않고 상기 절연 보호층 위를 덮도록 설치되어 있는 것에 있다.
본 발명에 관련한 다층 배선 기판의 제7의 특징은,
상기 박막 저항체가, 복수 설치되어 있으며,
상기 방열부는, 상기 복수의 박막 저항체와 대향해서 설치되어 있는 것에 있다.
본 발명에 관련한 프로브 카드의 제1의 특징은, 상술한 제1~7의 특징 중 어느 것을 가지는 다층 배선 기판을 가지는 프로브 카드.
본 발명에 따르면, 박막 저항체가 조립된 다층 배선 기판에 있어서, 박막 저항체로부터 발생하는 열을 효율적으로 방열할 수 있다.
도 1은, 본 발명의 일 실시형태와 관련한 프로브 카드를 이용한 시험장치를 대략적으로 나타내는 단면도이고,
도 2에 있어서, (a)는 본 발명의 일 실시형태와 관련한 프로브 카드가 구비하는 다층 배선 기판의 일부 평면도이며, (b)는 (a)에서 A-A' 단면으로 절단했을 때의 일부 단면도이며, (c)는 (a)에서 B-B' 단면으로 절단했을 때의 일부 단면도이고, (d)는 (a)에서 C-C' 단면으로 절단했을 때의 일부 단면도이고,
도 3은, 도 2에 나타낸 프로브 카드의 제조공정을 나타내는 제조 도중의 다층 배선 기판의 일부 평면도이며, (a)는 제1의 합성 수지층(42a) 위에 대좌부(48)를 형성하는 공정을 나타내고, (b)는 대좌부(48)를 덮는 제2의 합성 수지층(42b)을 형성하는 공정을 나타내고, (c)는 제2의 합성 수지층(42b) 위에 박막저항체(46)를 형성하는 공정을 나타내고, (d)는 제3의 합성 수지층(42c)을 형성하는 공정을 나타내고, (e)는 한 쌍의 접속 전극(44c)을 형성하는 공정을 나타내고, (f)는 절연 보호층(45)을 형성하는 공정을 나타내고, (g)는 방열부(47)를 형성하는 공정을 나타내며,
도 4에 있어서, (a)는 본 발명의 변형 예 1과 관련한 프로브 카드가 구비하는 다층 배선기판의 일부 평면도이며, (b)는 (a)에서 C-C' 단면에서 절단했을 때의 일부 단면도이고,
도 5에 있어서, (a)는 본 발명의 변형 예 2와 관련한 프로브 카드가 구비하는 다층 배선 기판의 일부 평면도이며, (b)는 (a)에서 A-A' 단면에서 절단했을 때의 일부 단면도이고,
도 6에 있어서, (a)는 본 발명의 변형 예 3과 관련한 프로브 카드가 구비하는 다층 배선 기판의 일부 평면도이며, (b)는 (a)에서 A-A' 단면에서 절단했을 때의 일부 단면도이고,
도 7에 있어서, (a)는 본 발명의 변형 예 4와 관련한 프로브 카드가 구비하는 다층 배선 기판의 일부 평면도이며, (b)는 (a)에서 A-A' 단면에서 절단했을 때의 일부 단면도이고,
도 8은, 본 발명의 변형 예 5와 관련한 프로브 카드가 구비하는 다층 배선 기판의 제조 도중의 일부 평면도이며, 제1의 합성 수지층 상에 대좌부를 형성하는 공정을 나타내는 도면이고,
도 9는, 본 발명의 변형 예 6과 관련한 프로브 카드가 구비하는 다층 배선 기판의 일부 평면도이다.
이하, 본 발명의 실시 형태와 관련한 프로브 카드를, 도면을 참조하면서 상세하게 설명한다.
도 1은, 본 발명의 일 실시형태인 프로브 카드가 조립된 시험장치의 전체 구조를 나타낸 개략 단면도이다.
도 1에 나타내는 본 발명의 일 실시형태와 관련한 프로브 카드(10)가 조립된 시험장치(1)는, 웨이퍼(12)에 형성된 다수의 IC 회로인 웨이퍼 칩(미도시)의 전기적 시험에 이용된다. 웨이퍼(12)의 한쪽 면에는, 각 웨이퍼 칩을 위한 다수의 전극 (12a)이 형성되어 있으며, 시험장치(1)는 그들 전극(12a)에 프로브 카드(10)에 설치된 프로브(40)를, 1번 또는 여러 번으로 나누어 접촉시켜서 시험에 필요한 신호 등을 인가하여 각 웨이퍼 칩의 전기적 시험을 수행한다.
시험 장치(1)는, 피검사체인 웨이퍼(12)를 이동 가능하게 유지하는 웨이퍼 프로버(wafer prober)(이하, 단순히 「프로버」라고도 함)와, 복수의 프로브(40)를 구비하는 전기적 접속 장치, 즉, 프로브 카드(10)와, 프로브 카드(10)를 통해서 피측정 디바이스와 접속하여 피측정 디바이스로 시험에 필요한 신호나 전압 등을 인가하면서 동시에 피측정 디바이스의 응답 특성 등을 평가하는 테스터(tester)(32)를 가진다.
프로버는, 웨이퍼(12)를 유지하는 지지대(16)와, 이 지지대(16)를 이동 가능하게 지지하는 지지 기구(14)를 가지고 있다.
지지대(16)는, 웨이퍼(12)의 다수의 웨이퍼 칩의 전극(12a)을 위쪽을 향하게 한 상태에서 웨이퍼(12)를 제거 가능하게 유지하기 위한 척(chuck) 기구(예를 들면 진공 척)를 구비한 받침대이다.
지지기구(14)는, 웨이퍼(12)가 유지된 지지대(16)를 이동 가능케 지지하는 기구이며, 예를 들어 xyzθ 기구와 같은 지지기구(14)를 이용할 수 있다. 이 xyzθ 기구와 같은 지지기구(14)는, 지지대(16)를 수직축(z축)과 직각인 수평면(xy면) 상에서 x축 및 y축을 따라서 이동시키고, 또 상기 수직축(z축)을 따라서 상하방향으로 이동시키고 그리고 또한 상기 수직축을 중심으로 상기 수평면(xy면)을 회전시킬 수 있다. 이에 따라 웨이퍼(12)의 프로브 카드(10)에 대한 위치 및 자세가 제어된다.
프로브 카드(10)는, 테스터(32) 측으로 전기적으로 접속하기 위한 복수의 커넥터(28)와, 웨이퍼 칩의 전극(12a)으로 접촉시키기 위한 복수의 프로브(40)와, 커넥터(28)와 프로브(40) 사이를 접속하는 배선 회로를 가진다. 프로브 카드(10)는, 예를 들면, 유리가 들어간 에폭시 수지 재료와 같은 전기 절연 수지를 모재로서 형성된 전체에 원형 평판상의 배선기판(18)(예를 들어 리지드 배선기판)과, 배선기판(18)의 하면에 고정된 평판상의 전기 접속기(20)과, 전기 접속기(20)의 하면에 고정된 평판상의 전기 접속기(20)와, 전기 접속기(20)의 하면에 고정된 프로브 기판(22)을 구비한다. 도 1에 나타낸 예에서는, 배선 기판(18)의 상면에 고정된 보강부재(26)와, 보강부재(26) 위에 장착된 원판상의 커버(30)를 더 구비한다. 이들 부재(18,20,22,26,30)는, 도시되지 않은 복수의 볼트와 같은 체결구에 의해 견고하게 결합되어 있다. 보강부재(26) 및 커버(30)는 필요로 하지 않도록 구성할 수도 있다.
배선기판(18)은, 상면의 환상 주연부에는 테스터(32)의 도시하지 않은 테스트 헤드에 배선로(34)를 통해서 제거 가능하게 접속되는 다수의 커넥터(28)가 설치되어 있다. 각 커넥터(28)는 프로브 카드(10)의 테스터(32)로의 접속단(接續端)으로서 기능한다. 또, 배선기판(18)은 커넥터(28)와 접속하여 하면 쪽으로 이끄는 배선로를 포함한 배선회로를 구비하고 있다. 배선기판(18)은, 그 테두리부가 테스터(32)의 테스트 헤드의 프레임이나 프로브의 프레임에 설치된 환상의 카드 홀더(24)에 올려져서 지지된다.
전기 접속기(20)는, 배선기판(18)과 프로브 기판(22)을 전기적으로 접속하는 보드이며, 예를 들면 포고 핀(pogo pin)을 가진 전기 접속기를 이용할 수 있다. 전기 접속기(20)는, 종래 잘 알려진 바와 같이, 배선기판(18)의 배선회로의 배선로와, 프로브 기판(22)의 후술하는 배선회로의 배선로이며 배선기판(18)의 상기 배선로에 대응하는 배선로를 전기적으로 서로 접속한다.
프로브 기판(22)은, 도 1에 나타낸 예에서는, 전기 접속기(20)의 하면에 고정된 세라믹 판(36)과, 세라믹 판(36)의 하면에 고착된 다층 배선 기판(38)을 구비한다.
세라믹 판(36)에는, 배선 기판(18)의 상기 배선 회로의 각 배선로에 대응한 배선로(미도시)가 형성되어 있다. 그리고, 전기 접속기(20)를 통해서 배선기판(18)의 배선로와 그에 대응하는 세라믹판(36)의 배선로가 서로 접속되도록, 세라믹판(36)은 그 상면이 전기 접속기(20)의 하면에 접합되어 있다.
또한, 다층 배선기판(38)에는, 세라믹판(36)의 상기 배선로에 대응한 배선로를 포함하는 배선회로(미도시)가 형성되어 있다. 그리고, 세라믹판(36)의 상기 배선로와 그에 대응하는 다층 배선 기판(38)의 상기 배선로가 서로 접속되도록 다층 배선 기판(38)은 그 상면이 세라믹판(36)의 하면에 접합되어 있다.
다층배선기판(38)의 하면에는, 종래 잘 알려진 바와 같이 다층 배선 기판(38)의 대응하는 상기 배선로에 접속되어 웨이퍼(12)의 대응하는 전극(12a)에 접속 가능한 다수의 프로브(40)가 설치되어 있다. 프로브(40)와 상기 배선로와의 접속은, 다층 배선 기판(38)의 하면에 배선 금속 재료의 퇴적에 의해서 형성된 도시하지 않은 프로브 패드를 통해서 수행한다.
상기 프로브 패드는 대응하는 상기 배선로에 접속되고, 프로브(40)는 상기 프로브 패드에 고착된다.
프로브(40)로서는, 종래부터 알려진 것을 이용할 수 있고, 예를 들면, 외팔보(cantilever) 형태의 프로브, 포토리소그래피 기술과 퇴적 기술을 이용해서 제작된 판 형상의 프로브, 전기 절연 시트의 한쪽 면에 복수의 배선을 형성하고 그 배선의 일부를 접촉자로서 이용하는 프로브 등을 이용할 수 있다.
보강 부재(26)는, 스테인리스 판과 같은 금속재료로 제작되고, 상기 배선기판(18)의 상면에 접합되는 평탄한 하면을 가지고 있다. 보강 부재(26)는 상하 양쪽에 개방하는 공간을 복수 가진 형상을 하고 있으며, 예컨대 일본 특허공개공보 제2008-145238호에 기재되어 있는 바와 같이 동심상(同心狀)으로 형성된 지름이 다른 복수의 환상부와, 이들 환상부를 지름방향에서 연결하는 연결부와, 가장 바깥쪽의 환상부에서 지름 방향 외방으로 연장되는 연장부를 가지도록 형성할 수 있다.
본 발명에 관련한 프로브 카드(10)에서는, 종래에서와 같이, 각 프로브(40)가 웨이퍼(12)의 대응하는 전극(12a)에 접속되면, 다층 배선 기판(38), 세라믹 판 (36), 전기 접속기(20) 및 배선 기판(18)의 각 대응하는 배선로를 거쳐서 각 프로브(40)가 테스터(32)에 접속된다. 이 접속 상황 아래에서 테스터(32)에서 필요한 전기신호나 전원 전압 등이 소정의 프로브(40)를 거쳐서 웨이퍼(12)의 각 웨이퍼 칩에 공급되고, 또 각 웨이퍼 칩에서 응답신호가 소정의 프로브(40)를 거쳐서 테스터(30)로 돌아간다. 이 신호의 교신에 의해서 웨이퍼(12)의 각 웨이퍼 칩이 전기적 검사를 받는다.
이어서, 본 발명의 일 실시형태와 관련한 프로브 카드(10)가 구비하는 다층 배선 기판(38)에 관해서 상세하게 설명한다.
다층 배선 기판(38)은, 예를 들면 폴리이미드 합성수지 재료와 같은 전기 절연 재료를 모재로 하는 다층 구조의 배선기판이며, 박막저항체(46)와, 그 박막저항체(46)에서의 열을 방열하는 구조(대좌부(8),방열부(47),방열 대좌 접속부(49))를 구비하고 있다. 도 2에는, 후술하는 다층 배선 기판(38)의 제조 공정을 나타내는 도 3에 대응해서, 도 1에 나타낸 다층 배선 기판(38)이 그 자세를 상하로 반전해서 나타내고 있다. 이 때문에, 이하의 다층 배선 기판(38)의 설명(도 2~도 9를 이용한 설명)에 있어서는, 도 1에서의 하방을 상방으로 해서 설명한다. 또한, 본 발명의 일 실시형태의 설명에서는, 하나의 박막 저항체(46)와 그 주변 부분의 구조에 관해서 도시해서 설명하고 있는데, 하나의 다층 배선 기판(38)에 그 구조를 복수 설치할 수 있다(변형 예 1~5에 관해서도 동일).
도 2(a)는, 본 발명의 일 실시형태와 관련한 프로브 카드(10)가 구비하는 다층 배선 기판(38)의 하나의 박막저항체(46) 및 방열 구조 부분을 나타내는 평면도이며, 도 2(b)는 도 2(a)에서 A-A' 단면으로 절단했을 때의 박막 저항체(46) 및 방열구조 부분을 나타내는 단면도이며, 도 2(c)는 도 2(a)에서 B-B'단면으로 절단했을 때의 박막 저항체(46) 및 방열 구조 부분을 나타내는 단면도이며, 도 2(d)는 도 2(a)에서 C-C' 단면으로 절단했을 때의 박막 저항체(46) 및 방열 구조 부분을 나타내는 단면도이다.
다층 배선 기판(38)은, 세라믹 판(36) 위에 위치하고, 복수의 절연층의 적층 구조체로 이루어지는 절연판(41)을 구비한다. 절연판(41)을 구성하는 각 절연층은, 예를 들면, 폴리이미드 합성수지 재료와 같은 전기 절연 재료나, 게다가 AIN(aluminum nitride）나 BN(boron nitride) 등을 필러로서 첨가함에 따라 열 전도율을 높인 재료를 이용해서 형성되어 있으며, 서로 이웃하는 층은 서로 고착해서 형성되어 있다. 각 절연층 사이 및 최외층(최상층 및 최하층)의 표면에는, 종래 잘 알려져 있는 바와 같이 필요에 따라서 다층 배선 기판(38)의 배선 회로를 구성하는 배선로가 형성되어 있다.
절연판(41)을 구성하는 절연층 중, 박막 저항체(46), 대좌부(48), 및 방열 대좌 접속부(49)가 매립되는 층을 방열 구조 매설층(42)으로 부르기로 한다.
도 2(b)~(d)에 나타낸 단면도는, 방열 구조 매설층(42)에서 상방 부분만을 나타내고, 방열 구조 매설층(42)보다 하방 부분, 즉, 방열 구조 매설층(42)과 세라믹 판(36) 사이에 위치하는 부분에 관해서는 생략한다. 도 4(b), 도 5(b), 도 6(b), 및 도 7(b)에 나타낸 단면도에 대해서도 마찬가지이다.
본 발명의 일 실시형태에서는, 방열 구조 매설층(42)은, 도 2에서 보아 최하층에 위치하는 제1의 합성 수지층(42a)에서부터, 제2의 합성 수지층(42b), 제3의 합성수지층(42c)에 이르는 3층으로 이루어져 있다.
제1의 합성수지층(42a), 제2의 합성수지층(42b), 및 제3의 합성수지층(42c)은, 다른 조성 혹은 다른 합성수지 재료로 형성할 수 있다. 그렇지만, 설명의 간소화를 위해서, 일반적인 다층 배선 기판에서 보이듯이, 제1의 합성 수지층(42a), 제2의 합성 수지층(42b), 및 제3의 합성 수지층(42c)이 동일 조성의 합성 수지층으로 형성된 예를 따라서 설명한다.
도 2(b)에 나타내는 바와 같이, 다층 배선 기판(38)의 배선회로를 구성하는 배선로 중, 방열 구조 매설층(42)에 형성되어 박막저항체(46)로 이어지는 배선로로서는, 제1의 합성수지층(42a)을 그 두께 방향으로 관통하는 한 쌍의 비아(via) 배선로(44a)와, 제1의 합성수지층(42a)의 제2의 합성수지층(42b) 측의 면 위에 형성되는 배선로(44b)와, 제3의 합성수지층(42c)을 그 두께방향으로 관통하는 한 쌍의 접속 전극(44c)이 있다.
각 비아 배선로(44a)는, 제1의 합성수지층(42a)의 하방의 면(세라믹 판(36) 쪽의 면)에서, 그것보다 하방의 절연층의 대응하는 배선로에 접속되고, 그 배선로를 통해서 세라믹 판(36)의 대응하는 배선로에 접속되어 있다. 또한, 제1의 합성수지층(42a)의 상방의 면(제2의 합성 수지층(42b) 쪽의 면)에서 대응하는 배선로(44b)에 접속되고, 그 배선로(44b)를 통해서 대응하는 접속 전극(44c)에 접속되어 있다.
한 쌍의 접속 전극(44c)은, 박막 저항체(46)의 양단에 각각 접속되는 단자이며, 하단측이 제2의 합성수지층(42b) 내로 들어가서 배선로(44b)에 접속되고, 상단측이 제3의 합성수지층(42c)에서 적어도 일부 돌출되어 있다. 이 돌출되어 있는 부분은, 제3의 합성수지층(42c)을 관통하고 있는 부분보다 평면시(平面視) 한 단계 더 크게 형성되어 있기 때문에 그 외주 하방에 제3의 합성수지층(42c)에 의해 덮이는 단부(段部)(51)를 가진다. 이 단부(51)에 의해 접속 전극(44c)과 제3의 합성 수지층(42c)을 확실하게 접합할 수 있다.
또한, 각 비아 배선로(44a), 각 배선로(44b), 및 각 접속 전극(44c)은, 필요에 따라서, 방열 구조 매설층을 구성하는 절연성 합성 수지층(제1의 합성수지층(42a), 제2의 합성수지층(42b), 및 제3의 합성수지층(42c))의 층간이나 제1의 합성수지층(42a)의 하면, 제3의 합성수지층(42c)의 상면에 형성된 다른 배선로에 각각 접속될 수 있다.
또, 한 쌍의 접속 전극(44c)은, 각각에 이어지는 배선로가, 한쪽은 프로브(40) 측에 이어지고, 다른 쪽은 테스터(32) 측에 이어지도록 배선 회로에 접속할 수 있다.
한 쌍의 접속 전극(44c) 사이에는, 제2의 합성수지층(42b) 및 제3의 합성수지층(42c)에 매설되도록 박막 저항체(46)가 형성되어 있다. 예를 들면, 제2의 합성 수지층(42b)의 상면에 박막 저항체(46)를 형성하고, 그 위를 제3의 합성수지층(42c)으로 피복할 수 있으며, 이에 의해 제2의 합성 수지층을 따라서 절연판(41)에 매설되어 박막 저항체가 형성된다.
한 쌍의 접속 전극(44c)은, 서로 대향하는 내단측의 하방에, 박막 저항체(46)의 대응하는 끝부(端部)를 받아들이는 단부(段部)(50)를 가진다. 각 단부(50)는, 박막 저항체(46)의 폭 전체에 걸쳐서 박막저항체(46)의 끝단부의 면과 접촉하기 때문에 박막 저항체(46)의 끝단부에서만 접촉하는 경우와 비교해서 넓은 접촉 면적에서 박막 저항체(46)에 접촉할 수 있고, 이에 의해 박막 저항체(46)와 접속 전극(44c)이 기계적 및 전기적으로 확실하게 접속된다.
박막저항체(46)는, 예를 들면 Ni-Cr 합금 재료를 후술하는 바와 같이 제2의 합성수지층(42b) 상에 소정의 두께로 퇴적시킨 후, 이 퇴적재료가 소정의 저항값을 나타내는 형상으로 패터닝을 받음으로써 형성된다.
이 박막저항체(46)는, 통전하는 전류 값을 올려 가면 와트 수에 따른 열량이 발생하게 된다. 폴리이미드 합성수지 재료와 같은 전기절연 재료로 구성된 절연판 (41)의 열전도성은 박막저항체(46)의 도전재료에 비해서 낮기 때문에 박막저항체 (46)에 의해 발생한 열은 절연판(41) 내에서 가득차게 된다.
그리고, 절연판(41) 내에서 가득찬 열을 방열하는 방열수단을 구비하고 있지 않으면, 절연판(41)의 온도가 상승하여, 내열 온도를 초과하면 파괴가 일어나 전기적 검사를 행할 수 없게 되는 경우가 있다.
또, 예를 들면 Ni-Cr 합금 재료로 이루어진 박막 저항체(46)의 경우는 2~13 ppm/°C정도의 선팽창계수를 나타낸다. 이 박막저항체(46)는 제2의 합성수지층 (42b) 위에 고착하여 형성되며, 또 박막저항체(46)를 매설하는 제3의 합성수지층 (42c)은 박막저항체(46)의 상면 및 측면을 덮도록 고착해서 형성되어 있다. 박막저항체(46)를 둘러싼 이들 제2의 합성수지층(42b) 및 제3의 합성수지층(42c)의 선팽창계수는, 예를 들면, 폴리이미드 합성수지 또는 거기에 필러 등을 첨가했을 경우, 30~60ppm/°C 정도의 선팽창계수를 나타낸다.
이 때문에, 이 박막저항체(46)와 박막저항체(46)를 둘러싼 제2의 합성수지층 (42b) 및 제3의 합성수지층(42c)의 선 팽창 차이에 의해 프로브 카드(10)의 환경 온도가 변화하면, 박막저항체(46)와 제2의 합성수지층(42) 및 제3의 합성 수지층(42c)의 경계면에서 박막저항체(46)에 큰 응력이 작용한다. 그 때문에, 절연판(41) 내에서 가득 찬 열을 방열하는 방열수단을 구비하고 있지 않으면, 온도 상승이 절연판(41)의 내열 온도에 이르지 못한 경우에도 가열에 의한 팽창 및 냉각에 의한 수축의 영향에 의해 박막 저항체(46)에 과잉의 응력을 반복해서 받음으로써 박막 저항체(46)의 열화가 진행하여 파손을 부르는 원인이 되는 경우가 있다.
따라서, 본 발명의 일 실시형태와 관련한 프로브 카드(10)에서는, 절연판(41) 내에서 가득 채운 열을 방열하기 위해서, 방열부(47)와, 대좌부(48)와, 방열 대좌 접속부(49)가 더 설치되어 있다.
또, 방열부(47)와 접속 전극(44c)이 접촉하지 않도록, 최상층의 제3의 합성수지층(42c)에서 상방으로 돌출한 한 쌍의 접속 전극(44c)의 일부를 덮도록 절연보호층이 설치되어 있다.
절연 보호층(45)은, 제1의 합성수지층(42a), 제2의 합성수지층(42b), 및 제3의 합성수지층(42c)과 마찬가지로, 예를 들면 폴리이미드 합성수지 재료와 같은 전기 절연 재료에 의해 형성되어 있어도 좋고, 거기에 AIN(aluminum nitride)이나 BN(boron nitride) 등을 필러로서 첨가함에 따라 열 전도율을 높인 재료를 이용해서 형성되어도 좋다.
방열부(47)는, 제3의 합성수지층(42c)을 통해서 박막저항체(46)와 대향해서 제3의 합성수지층(42c)을 덮는 부분과, 절연 보호층(45)을 통해서 접속 전극(44c)과 대향해서 절연 보호층(45)을 덮는 부분과, 방열 대좌 접속부(49c)의 상단을 덮고 접속되어 있는 부분을 갖는 일체로 이어지는 층이며, 예를 들면 Au, Cu, Ni, 혹은 Ag와 같은 열 전도율이 높은 금속재료로 구성되어 있다.
방열부(47)는, 본 발명의 일 실시형태에서는, 평면에서 보아, 박막저항체 (46)의 길이방향, 즉 접속 전극(44c) 간의 방향(이하, 저항체 길이방향이라고도 함)과, 그 저항체 길이방향에 수직인 방향(이하, 저항체 폭 방향이라고도 함)을 따라서 외변(外邊)를 갖는 직사각형 형상을 하고 있다. 그리고 저항체 폭 방향으로 연장되는 양 외변은, 한 쌍의 접속 전극(44c) 상의 절연보호층(45) 위를 각각 지나서 저항체 길이방향으로 연장하는 양 외변은, 박막저항체(46)에서 가장 바깥쪽에 위치하는 양 방열 대좌 접속부(49)의 한층 더 바깥쪽에 각각 위치되어 있다. 방열부(47)의 저항체 폭 방향으로 연장되는 양 외변은, 도 2에 나타내는 바와 같이, 박막저항체(46)의 양단보다 바깥쪽에 위치되어 있으면 방열이나 열 신축 억제 성능의 면에서 바람직하고, 한 쌍의 절연 보호층(45)의 양 바깥쪽보다 안쪽에 위치되어 있으면 접속 전극(44C)과 방열부(47)의 단락(短絡)을 방해한다는 점에서 바람직하다.
이와 같이, 최상층의 제3의 합성 수지층(42c)에서 상방으로 돌출한 한 쌍의 접속 전극(44c)의 상부 중 일부, 즉 한 쌍의 접속 전극(44c)의 대향하는 쪽 부분(박막저항체(46)가 접속되어 있는 쪽 부분)의 상부를 덮도록 각각 절연 보호층(45)이 설치되어 있다. 그리고, 그 한 쌍의 절연 보호층(45)의 상부 중 일부, 즉 한 쌍의 절연 보호층(45)의 대향하는 쪽 부분의 상부와, 이 한 쌍의 절연 보호층(45) 사이에 위치하는 제3의 합성수지층(42c) 상부를 덮도록 방열부(47)가 일체로 이어져서 설치되어 있기 때문에 접속 전극(44c)과 방열부(47)가 접촉해서 쇼트되는 것을 방지하면서 방열부(47)를 저항체 길이 방항으로 넓게 형성할 수 있다.
또한, 접속 전극(44c)의 절연 보호층(45)에 덮이지 않고 노출되어 있는 부분은, 프로브 카드(10)의 제조 공정이나 제조후에 있어서, 박막 저항체(46)의 전기적 특성을 검사할 때의 검사 기기와의 접속 부분으로서 사용할 수 있다.
대좌부(48)는, 제1의 합성수지층(42a) 상에 형성되고, 그 위를 제2의 합성수지층(42b)으로 덮여 있다. 대좌부(48)는, 방열부(47)와는 반대측인 박막저항체(46)의 하방에 위치하고, 제2의 합성수지층(42b)을 통해서 박막저항체(46)와 평행하게 나란히 형성되어 있다. 이에 따라, 대좌부(48)는, 제1의 합성수지층(42a) 및 제2의 합성수지층(42b)에 둘러싸여서 매설되어 있다. 이 대좌부(48)는, 박막저항체(46)를 둘러싼 합성수지층(제2의 합성수지층(42b) 및 제3의 합성수지층(42c))보다도 선팽창계수가 작고 열전도율이 높은 금속재료, 예를 들면, Au, Cu, Ni, 혹은 Ag와 같은 금속 재료로 구성되어 있다. 본 발명의 일 실시형태에서는, 대좌부(48)는, GND 층을 겸한 베타 패턴(solid pattern)으로 형성되어 있으며, 절연판(41) 내의 넓은 범위, 예를 들면, 거의 전면에 형성되어 있다. 이 때문에 하나의 대좌부(48)의 상방에 제2의 합성수지층(42b)을 통해서 복수의 박막 저항체(46)를 배치할 수 있다. 또한, 대좌부(48)가 베타 패턴과 같이 절연판(41) 내에 넓은 범위로 형성되어 있는 경우는 방열에도 기여한다.
방열 대좌 접속부(49)는, 방열부(47)와 대좌부(48)를 열전도 가능하게 접속하는 부재이며, 절연판(41), 특히 박막저항체(46)를 둘러싼 제2의 합성수지층(42b) 및 제3의 합성수지층(42c)에서 대좌부(48)로 전해진 열을 방열부(47)로 전하거나, 방열 대좌 접속부(49) 자체에 전해진 열을 방열부(47)나 대좌부(48)에 전하거나 하는 작용을 한다. 예를 들면 Au, Cu, Ni 혹은 Ag와 같은 열 전도율이 높은 금속재료로 구성되어 있다. 방열 대좌 접속부(49)는 박막 저항체(46)의 측방에서 방열부(47)와 대좌부(48) 사이에 위치하고, 제2의 합성수지층(42b) 및 제3의 합성수지층(42c)를 상하방향으로 관통해서, 그 상단에서 방열부(47)의 하면과 연결되고, 하단에서 대좌부(48)의 상면과 연결되어 있다.
방열 대좌 접속부(49)는, 주위를 둘러싸는 제2의 합성 수지층(42b) 및 제3의 합성 수지층(42c)에 고착해서 매설되어 있다.
각 방열 대좌 접속부(49)는, 도 2에 나타내는 바와 같이 평판형상을 하고 있으며 박막저항체(46)의 길이 방향에 평행하고 또 절연판(41)에 수직으로 배치되어 있다. 그리고, 박막저항체(46)의 양측방에 한 쌍의 방열 대좌 접속부(49a,49b)가 설치되어 있으며, 그 한층 더 바깥쪽의 양측방에 또 한 쌍의 방열 대좌 접속부(49c,49b)가 설치되어 있다. 본 발명의 일 실시형태에서는, 복수의 방열 대좌 접속부(49)는 저항체 길이 방향에 있어서 같은 폭으로 형성되고 박막저항체(46)를 중심으로 등간격으로 배치되어 있다.
이와 같이, 방열 대좌 접속부(49)는, 박막저항체(46)의 길이 방향을 따라서 설치되어 있기 때문에 박막저항체(46)에서 발열한 열을 방열부(47)나 대좌부(48)로 효율적으로 전열(傳熱)시킬 수 있다. 또 방열 대좌 접속부(49)는, 박막저항체(46)의 양쪽에 쌍으로 설치되어 있기 때문에 박막 저항체(46)에서 발생하는 열을 양측방에서 방열부(47)나 대좌부(48)로 전열시킬 수 있으며, 절연판(41)에 과잉의 응력이 발생하는 것을 방지할 수 있다. 방열 대좌 접속부를 박막 저항체(46)에서 양측방에 등간격으로 설치하면 양측방에서 균등하게 전열할 수 있기 때문에 더 바람직하다.
이와 같이, 본 발명의 일 실시형태와 관련한 프로브 카드(10)에서는, 방열 기구를 구성하는 방열부(47)와, 대좌부(48)와, 방열 대좌 접속부(49)가 박막 저항체(46)의 측방을 둘러싸도록 설치되어 있으며, 그것들이 방열 대좌 접속부(49)에 의해 연결되어 있기 때문에 박막 저항체(46)에서 발열한 열을 방열부(49)와, 대좌부(48)와, 방영 대좌 접속부(49)로 전하고, 방열 대좌 접속부(49)에 의해 연결되어 있는 방열부(47)나 대좌부(48)로부터 방열할 수 있기 때문에, 절연판(41) 내에 열이 가득 차는 것을 억제할 수 있다. 이에 의해 절연판(41)의 열 파괴의 발생을 방지하고, 또한 온도 상승이 절연 재료의 내열 온도에 이르지 않은 경우라도, 가열에 의한 팽창 및 냉각에 의한 수축의 영향에 의한 박막저항체(46)에 과잉의 응력의 발생을 억제하여, 박막저항체(46)의 열화를 막아 파손을 방지할 수 있다.
이하, 도 3에 따라서 프로브 카드(10)의 제조공정을 개략적으로 설명한다. 또한, 여기에서는 다층 배선 기판(38)을 형성하는 공정에 있어서 방열 구조 매설층 (42)을 형성하는 공정 이후에 관해서 설명한다.
도 3(a)에 나타난 바와 같이, 상술한 세라믹 판(36)에 방열 구조 매설층(42)보다 하방에 위치하는 하나 또는 복수의 절연층이 형선된 후, 그 최상층의 절연층 위에, 예를 들면 폴리이미드 수지 재료를 도포하고, 열 경화에 의해 제1의 합성수지층(42a)이 형성되면, 그 제1의 합성수지층(42a)의 소정 위치에 하방의 절연층에 형성된 배선로에 대응하는 비아 홀(54)이 형성된다. 그 후, 제1의 합성수지층(42) 위에 배선 금속 재료가 예를 들면 도금법을 이용해서 퇴적된다.
도금법에 의해 배선금속 재료는 비아홀(via hole)(54)을 메우고 또 제1의 합성수지층 (42a) 위에 거의 균일한 두께로 퇴적된다. 그 후, 포토리소그래피 및 에칭 기술을 이용해서 불필요한 퇴적 재료가 제거됨으로써, 한 쌍의 비아 배선로(44a) 및 비아 배선로 상의 배선로(44b)가 형성되고 한층 더 대좌부가 형성된다. 이때, 배선로(44b)의 주위에는 오목개소(55)가 형성되어 있다.
또한, 에칭기술을 이용하는 방법을 대신해서 비아 배선로(44a), 배선로(44b) 및 대좌부(48)는, 소정의 마스크를 이용한 도금법에 따라 소정 개소에 선택적으로 배선 금속 재료를 퇴적시킴으로써 형성할 수 있다.
이어서, 도 3(b)에 나타내는 바와 같이, 제1의 합성수지층(42a) 위에 제1의 합성수지층(42a)과 마찬가지로 해서, 오목개소(55)를 메우고 또 배선로(44b) 및 대좌부(48)를 덮어서 제2의 합성수지층(42b)이 형성된다. 이 제2의 합성수지층(42b)은 대좌부(48)에 고착되고, 하층인 제1의 합성 수지층(42a)과 공동해서 대좌부(48)를 둘러싼다. 이 제2의 합성수지층(42b)에는, 배선로(44b) 위에 개방하는 개구(56) 및 대좌부(48) 상에 개방하는 개구(58)가 형성된다.
그리고, 도 3(c)에 나타내는 바와 같이, 개구(56) 및 개구(58)의 형성후, 제2의 합성수지층(42b) 위에 박막 저항체(46)를 위한 금속 재료가 퇴적된다. 그리고, 에칭 마스크 등을 이용하여 필요없는 금속 재료를 제거함에 따라 소정의 저항값을 나타내는 박막 저항체(46)가 제2의 합성수지층(42b)에 고착해서 형성된다. 이때, 제2의 합성수지층(42b)의 개구(56) 및 개구(58) 내에 퇴적한 금속재료도 제거되기 때문에 개구(56) 및 개구(58)는 비어있는 곳(空所)이 된다.
도 3(d)에 나타내는 바와 같이, 제2의 합성수지층(42b) 위에는 박막저항체(46)를 덮어 제3의 합성수지층(42c)이 형성된다. 이 제3의 합성수지층(42c)에는 포토리소그래피 및 에칭기술을 이용하여 한 쌍의 접속 전극(44c)을 위한 오목개소(60)가 형성된다.
오목개소(60)에는 제2의 합성수지층(42b)의 개구(56)가 개방한다. 또한, 오개소(60)에는 박막저항체(46)의 끝부의 테두리가 전폭에 걸쳐서 노출된다.
그 후, 제3의 합성수지층(42c) 위에는, 개구(56) 및 오목개소(60)를 메우도록 접속 전극(44c)을 위한 배선 금속 재료가 퇴적되고, 포토리소그래피 기술 및 에칭 기술을 이용하여 제3의 합성수지층(42c) 상의 필요없는 배선 금속 재료가 제거됨에 따라 도 3(e)에 나타내는 바와 같이 배선로(44b)를 통해서 비아 배선로(44a)에 결합되고, 지지되는 한 쌍의 접속 전극(44c)이 형성된다. 이때, 한 쌍의 접속 전극(44c)은 오목개소(60)의 개구보다 한 사이즈 크게 제3의 합성수지층(42c)에서 상방으로 돌출하도록 형성되어 있다.
그리고 또한, 제3의 합성 수지층(42c) 상에, 개구(58)를 메우도록, 열 전도성이 높은 금속 재료가 퇴적되고 포토리소그래피 기술 및 에칭 기술을 이용해서 제3의 합성수지층(42c) 상의 불필요한 금속재료가 제거됨에 따라 도 3(e)에 나타내는 바와 같이 방열 대좌 접속부(49)가 대좌부(48)에 접속된 상태에서 형성된다.
또한, 한 쌍의 접속 전극(44c)은, 에칭 기술을 이용하는 방법을 대신해서, 도 3(a)에 따라 설명했던 것과 같이, 소정의 마스크를 이용한 도금법에 의해서 한 쌍의 접속 전극(44c)을 위한 금속 재료를 소정 개소에 선택적으로 퇴적시킴으로써 형성할 수 있다.
상술한 어떤 방법에 의해서도, 오목개소(60)에 퇴적된 배선재료는 박막저항체(46)의 오목개소(60)에 노출되는 끝부를 따라서 퇴적하기 때문에, 한 쌍의 접속 전극(44c)에는, 단부(50)가 형성되어서 박막 저항체(46)의 대응하는 끝부에 접촉한다. 이에 의해 한 쌍의 접속 전극(44c)은 박막 저항체(46)에 확실하게 접속된다. 또, 배선재료는 오목개소(60)의 개구의 가장자리 둘레에 덮이도록 퇴적하기 때문에 한 쌍의 접속 전극(44c)에는 단부(51)가 형성되어서 제3의 합성수지층(42c)과 넓은 면적으로 접합된다.
도 3(f)에 나타내는 바와 같이, 한 쌍의 접속 전극(44c)의 양 내측부분을, 예를 들면 폴리이미드 합성수지 재료와 같은 전기 절연 재료로 덮는 것으로 절연 보호층(45)이 설치된다. 이때 한 쌍의 접속 전극(44c)의 양 외측부분은, 노출된 채로 되어 있다.
그리고 또한, 도 3(g)에 나타내는 바와 같이, 제3의 합성 수지층(42c) 위 및 절연 보호층(45) 위, 즉 한 쌍의 절연 보호층(45)의 양 내측부분 및 복수의 방열 대좌 접속부(49) 상단을 덮도록 방열부(47)를 위한 열전도성이 높은 금속재료가 퇴적된다. 그리고, 에칭 마스크 등을 이용해서 불필요한 금속을 제거함으로써 제3의 합성 수지층(42c) 위 및 절연 보호층(45) 위에 방열부(47)가 고착해서 형성된다. 이때, 방열 대좌 접속부(49)의 상단에 그곳을 덮는 방열부(47)가 고착하여 접속된다.
<변형 예 1>
본 발명의 일 실시형태에서는, 박막 저항체(46)의 길이 방향을 따라서, 박막저항체(46)의 양측방에 2쌍의 방열 대좌 접속부(49)(49a,49c,49d)가 설치되어 있는 프로브 카드(10)를 예로 들어서 설명하였는데, 이에 한정되지 않는다.
본 발명의 변형 예 1에서는, 각각 한쪽에 설치된 방열 대좌 접속부끼리 전열 가능하게 접속되어 있는 다층 배선 기판을 갖춘 프로브 카드(10)를 예로 들어 설명한다.
도 4(a)는, 본 발명의 변형 예 1과 관련된 프로브 카드(10)가 구비하는 다층 배선 기판(38)의 하나의 박막 저항체가 설치되어 있는 부분의 평면도이며, 도 4(b)는 (a)에서의 C-C' 단면으로 절단했을 때의 단면도이다.
도 4(a)~(b)에 나타내는 바와 같이, 박막 저항체(46)의 길이 방향에 평행하며 절연판(41)에 수직인 방열 대좌 접속부(49a,49b)가 박막저항체(46)의 양측에 한 쌍 설치되어 있으며, 그 한 쌍의 방열 대좌 접속부(49a,49b)의 한층 더 바깥쪽에는 또 한 쌍의 방열 대좌 접속부(49c,49d)가 설치되어 있다.
그리고, 한쪽, 즉 박막저항체(46)를 사이에 두고 한쪽에 설치된 방열 대좌 접속부(49a)와 방열 대좌 접속부(49c)를 전열 가능으로 접속하도록 방열 대좌 접속부 연결부(49e)가 설치되어 있다.
마찬가지로 박막 저항체(46)를 사이에 두고 다른 쪽에 설치된 방열 대좌 접속부(49b)와 방열 대좌 접속부(49d)를 전열 가능하게 접속하도록 방열 대좌 접속부 연결부(49f)가 설치되어 있다.
방열 대좌 접속부 연결부(49f)는, 예를 들면 Au, Cu, Ni 혹은 Ag와 같은 열전도율이 높은 금속 재료로 구성되어 있으며 방열 대좌 접속부(49a,49b,49c,49d)와 같은 재료이며, 그 연결하는 방열 대좌 접속부와 일체로 형성하면 더 바람직하다.
이와 같이, 방열 대좌 접속부(49)는, 박막 저항체(46)의 길이 방향에 따라서, 절연판(41)과 평행한 평면에서의 박막 저항체(46)의 양쪽에 여러 쌍 설치되어 있으며 각각 한쪽에 설치된 방열 대좌 접속부(49)끼리가 접속되어 있기 때문에 방열 대좌 접속부(49)(49a,49b,49c,49d)의 온도가 균일화하기 쉬워진다. 그래서 절연판(41)에 과도한 응력이 발생하는 것을 더 방지할 수 있다.
또한, 도 4에 나타낸 변형 예에서는, 방열 대좌 접속부 연결부(49e,49f)는, 한쪽의 2개의 방열 대좌 접속부에 대해 각각 하나 설치하고 있지만, 복수 설치해도 좋다. 또, 방열 대좌 접속부 연결부(49e,49f)는 절연판 두께 방향에서 방열 대좌 접속부의 높이 전체에 걸쳐서 접속하고 있지만, 부분적으로 1개 또는 복수 접속되어 있어도 좋다.
<변형 예 2>
본 발명의 일 실시형태에서는, 절연판(41)에서 돌출한 한 쌍의 접속 전극(44c) 중 일부, 즉 대향하는 내측 부분을 덮도록 설치된 절연보호층(45)과, 한 쌍의 접속 전극(44c)과 접촉하는 일 없이 이 한 쌍의 절연 보호층(45)과, 그 사이에 설치된 제3의 합성수지층(42c)을 덮도록 설치되어 있는 방열부(47)를 갖는 다층 배선 기판을 구비한 프로브 카드(10)를 예로 들어서 설명하였는데 이에 한정되지 않는다.
본 발명의 변형 예 2에서는, 절연판(41)에서 돌출한 한 쌍의 접속 전극(44c) 중 일부와, 그 사이에 설치된 제3의 합성 수지층(42c)을 덮도록 설치된 절연 보호층(45A)을 설치하고 그 위에 방열판을 설치한 다층 배선 기판을 구비한 프로브 카드(10)를 예로 들어서 설명한다. 즉, 한 쌍의 접속 전극과 그 사이의 절연판을 연속한 절연 보호층으로 덮고 그 위에 방열부를 형성하는 경우의 예이다.
도 5(a)는, 본 발명의 변형 예 2와 관련한 프로브 카드(10)가 구비된 다층배선 기판(38)의 하나의 박막저항체가 설치되어 있는 부분의 평면도이며, 도 5(b)는 (a)에서의 A-A' 단면으로 절단했을 때의 단면도이다.
도 5(a)~(b)에 나타내는 바와 같이, 절연 보호층(45A)은, 절연판(41)에서 돌출한 한 쌍의 접속 전극(44c)의 대향하는 양 내측과, 그 사이의 절연판(41)의 상부를 덮도록 설치되어 있다. 방열부(47A)는 한 쌍의 접속 전극(44c)과 접촉하지 않도록 절연 보호층(45A) 상에 설치되어 있다. 방열 대좌 접속부(49)(49a,49b)는 각각 절연보호층(45A)을 관통해서 그 상단이 방열부(47A)와 접속되어 있으며, 방열 대좌 접속부(49)(49c,49c,49c)는, 각각 상단이 방열부(47A)와 직접 접속되어 있다.
이에 따라 절연 보호층(45A)을 일체 성형할 수 있어서 제조가 쉬워진다.
<변형 예 3>
본 발명의 변형 예 3에서는, 절연판(41)에서 돌출한 한 쌍의 접속 전극(44c)의 전부와 그 사이의 절연판(41)의 상부를 덮도록 설치된 절연 보호층을 가지는 다층 배선 기판을 구비한 프로브 카드(10)를 예로 들어서 설명한다.
도 6 (a)는, 본 발명의 변형 예 3과 관련한 프로브 카드(10)가 구비하는 다층 배선 기판(38) 중 하나의 박막저항체가 설치되어 있는 부분의 평면도이며, 도 6 (b)는 (a)에서의 A-A' 단면으로 절단했을 때의 단면도이다.
도 6 (a)~(b)에 나타내는 바와 같이, 절연보호층(45B)은, 절연판(41)에서 돌출한 한 쌍의 접속 전극(44c)의 전부와, 그 사이의 절연판(41)의 상부를 덮도록 설치되어 있다. 방열부(47A)는, 한 쌍의 접속 전극(44c)과 접촉하지 않도록 절연보호층(45B) 위에 설치되어 있다. 또, 절연보호층(45B)의 상부에는 접속 전극(44c)의 검사용, 예를 들면 저항값 측정용으로 개구부(45B1)가 설치되어 있다.
방열 대좌 접속부(49)(49a,49b)는, 각각 절연보호층(45B)을 관통해서 그 상단이 방열부(47A)와 접속되어 있으며, 방열 대좌 접속부(49)(49c,49d)는 각각 상단이 방열부(47A)와 직접 접속되어 있다.
이에 의해 절연보호층(45B)을 일체 성형할 수 있어서 제조가 쉬워진다.
<변형 예 4>
본 발명의 변형 예 4에서는, 절연판(41)의 상부의 전부와, 절연판(41)에서 돌출한 한 쌍의 접속 전극(44c)의 전부를 덮도록 설치된 절연 보호층을 가지고 그 위에 방열판을 설치한 다층 배선 기판을 구비한 프로브 카드(10)를 예로 들어서 설명한다.
도 7 (a)는, 본 발명의 변형 예 4와 관련된 프로브 카드(10)가 구비하는 다층 배선 기판(38)의 평면도이며, 도 7 (b)은 (a)에 있어서 A-A' 단면으로 절단했을 때의 단면도이다.
도 7 (a)~(b)에 나타내는 바와 같이, 절연 보호층(45C)은, 절연판(41)의 상부의 전부와, 절연판(41)에서 돌출한 한 쌍의 접속 전극(44c)의 전부를 덮도록 설치되어 있다. 방열부(47A)는 한 쌍의 접속 전극(44c)과 접촉하지 않도록 절연보호층(45C) 상에 설치되어 있다. 또한, 절연보호층(45C)의 상부에는 접속 전극(44c)의 검사용, 예를 들면 저항값 측정용으로 개구부(45C1)가 설치되어 있다.
방열 대좌 접속부(49)(49a,49b,49c,49d)는, 각각 절연보호층(45C)을 관통해서 그 상단이 방열부(47A)와 접속되어 있다.
이에 의해 절연보호층(45C)을 일체 성형할 수 있어서 제조가 쉬워진다.
<변형 예 5>
본 발명의 일 실시형태에서는, 제2의 합성 수지층(42b)과 제3의 합성 수지층 (42c) 사이에는, GND(그랜드) 층으로서 기능하는 베타 패턴의 대좌부(48)를 가지는 다층 배선 기판(38)을 구비한 프로브 카드(10)를 예로 들어서 설명하고, 하나의 대좌부에 복수의 박막 저항체가 배치되어 있는 경우를 예로 들어서 설명하였다.
본 발명의 변형 예 5에서는, 대좌부가 독립한 패턴으로 매설되어 설치된 다층 배선 기판을 구비한 프로브 카드(10)를 예로 들어서 설명한다.
도 8은, 본 발명의 변형 예 5와 관련한 프로브 카드(10)가 구비하는 다층 배선 기판(38)의 대좌부를 형성 후의 일부 정면도이다. 이 도면은 본 발명의 일 실시형태의 제조 공정에서의 도 3의 (a)의 공정에 상당하는 부분의 도면이다.
도 8에 나타내는 바와 같이, 본 발명의 변형 예 5와 관련한 프로브 카드(10)은, GND(그랜드) 접속되지 않고, 제2의 합성 수지층(42b)과 제3의 합성 수지층(42c) 사이에 매설되어서 설치된 독립한 패턴의 대좌부(48A)를 구비한다. 그리고, 대좌부가 독립 패턴인 이외는 본 발명의 일 실시형태와 같다. 대좌부(48A)는 박막저항체(46)의 하방에 위치하면서 방열 대좌 접속부(49)와 접속 가능하게 방열 대좌 접속부(49)의 하방에 위치되어 있으면, 그 형상은 상관없지만, 절연판(41)과 평행한 평면에서의 박막 저항체(46)의 면적보다 넓게 함으로써 열을 확산하는 효과가 높아지기 때문에 더 바람직하다.
<변형 예 6>
본 발명의 변형 예 6에서는, 여러 쌍의 박막 저항체(46)에 대해서 하나의 방열부가 설치되어 있는 다층 배선 기판(38)을 가지는 프로브 카드(10)를 예로 들어서 설명한다.
도 9는, 본 발명의 변형 예 6과 관련한 프로브 카드(10)가 구비하는 다층 배선 기판(38)의 일부 평면도이다.
도 9에 나타내는 바와 같이, 본 발명의 변형 예 6과 관련한 프로브 카드(10)의 다층 배선 기판(38)은, 도 2에 나타낸 한 쌍의 비아 배선로(44a)와, 한 쌍의 배선(44b)와, 한 쌍의 접속 전극(44c)과, 박막 저항체(46)를 한 쌍의 저항 전로부(電路部)로 했을 때에 여러 쌍의 저항 전로부가 설치되어 있다. 이들 여러 쌍의 저항 전로부는, 도 9에 있어서는, 3개의 저항 전로부가 박막저항체(46)의 길이 방향의 위치를 갖추고 평행하게 3개 줄지어 선 열이 2개의 저항체 길이방향으로 나란히 배치되어 있다.
각 열의 저항 전로부의 측방에는, 본 발명의 일 실시형태와 마찬가지로 박막 저항체를 사이에 두고 2쌍의 방열 대좌 접속부가 배치되어 있는데, 인접하는 저항 전로부 사이에 위치하는 방열 대좌 접속부는, 인접하는 저항 전로가 공용하므로, 인접하는 저항 전로부 사이에는 두 개의 방열 대좌 접속부가 배치되어 있다.
그리고, 각 열마다 절연판(41) 및 여러 쌍의 절연보호층(45)과 방열 대좌 접속부(49)를 덮도록 방열부(47B)가 설치되어 있다.
이에 따라, 절연판(41)에, 한 쌍의 비아 배선로(44a)와, 한 쌍의 배선로(44b)와, 한 쌍의 접속 전극(44c)과, 절연보호층(45)과, 박막저항체(46)와, 대좌부(48)와, 방열 대좌 접속부(49)가 여러 쌍 설치되어 있는 경우에서도, 이들을 걸치도록 방열부(47B)가 설치되어 있어서, 절연판(41)이 국소적으로 온도 상승하는 것을 방지하여 절연판(41)의 온도를 극력 균일화할 수 있다. 그 때문에 절연판(41)에 과도한 응력이 발생하는 것을 더 방지할 수 있다.
또한, 각 열마다 설치되어서 방열부(47B)끼리를 한층 더 접속시켜도 좋다.
본 발명은 상술한 일 실시형태 및 변형 예에 한정되지 않고, 예를 들면, 비아 배선로(44a), 배선로(44b), 접속 전극(44c), 대좌부(48), 방열 대좌 접속부(49) 등의 배선 금속 재료로서 상기한 예에 상관없이 여러 종류의 금속 재료를 이용할 수 있으며, 또 박막 저항체는 상기한 Ni-Cr 합금 외, Cr-Pd 합금, Ti-Pd 합금, 산화 탄탈, 질화 탄탈, Cr 단체 및 Ti 단체와 같은 금속재료로 적절하게 형성할 수 있다.
다층 배선 기판의 각 합성 수지층은, 상기한 폴리이미드 합성 수지층이나 폴리이미드 합성 필름 외에 여러 종류의 절연성 합성수지 재료로 형성할 수 있다.
또한, 방열 대좌 접속부(49)는, 본 발명의 일 실시형태 및 변형 예에서는, 박막 저항체(46)의 측방에 등 간격으로 2쌍 설치하고, 각각 같은 폭의 경우에서 설명하였는데, 한 쌍만 형성해도 좋고, 3쌍 이상 형성해도 좋다. 또한, 인접하는 방열 대좌 접속부(49)의 간격이나 박막 저항체(46)와 방열 대좌 접속부(49)의 간격도 각각 달라도 좋다. 또한, 각 방열 대좌 접속부의 폭도 달라도 좋다. 박막 저항체(46)의 양 측방에서 방열 대좌 접속부(49)의 수(數)나 간격이나 폭이 달라도 좋다. 이와 같은 조건을 조정함에 따라 방열 성능을 세세하게 설정하는 것이 가능해진다.
또, 본 발명의 일 실시형태 및 변형 예에서는, 방열부(47)의 평면시 겉모습은, 사각형의 경우로 설명했지만, 접속 전극(44c)과 접촉하지 않고 방열 대좌 접속부와 연결 가능하고 박막 저항체(46)의 상방에 배치 가능하면 임의의 형상으로 하는 것도 가능하다.
또, 본원 발명의 시험 장치(1)에 있어서는, 프로브 카드(10)는, 테스터(32)에 접속되어 있는데, 프로브 카드(10)와 테스터(32) 사이에 한층 더 다른 전기적 접속기(보드)가 개재되어 있어도 좋다. 또한, 본원 발명의 다층 배선 기판을, 테스터(32)와 프로브(40) 사이의 전기적 경로 상에 배치하는 프로브 카드 이외의 전기적 접속기에 적용해도 좋다.
또한, 상기 실시 형태의 설명에 있어서는, 하나의 박막 저항체(46)와 그 주변 부분의 구조에 대해 도시하고 설명했지만, 박막 저항체(46)는 하나에 한정되지 않고 복수 갖추고 있어도 물론 좋다.
<산업상의 이용 가능성>
본 발명은, 박막 저항체가 조립된 다층 배선 기판 및 이 다층 배선 기판을 이용한 프로브 카드로 이용할 수 있다.
10; 프로브 카드
22; 프로브 기판
38; 다층 배선 기판
40; 프로브
41; 절연판
42(42a,42b,42c); 방열 구조 매설층(제1의 합성수지층, 제2의 합성수지층, 제3의 합성수지층)
44a; 비아 배선로(via wiring path)
44b; 배선로
44c; 접속 전극
45; 절연보호층
46; 박막저항체
47; 방열부
48; 대좌부(臺座部,pedestal portion)
49; 방열 대좌 접속부

Claims (12)

  1. 테스터와 프로브 사이의 배선 경로 상에 설치되는 다층 배선 기판이며,
    복수의 절연성 합성 수지층으로 구성된 절연판과,
    상기 절연판에 설치된 배선회로와,
    상기 절연판에 매설하여 형성되고, 상기 배선회로에 전기적으로 접속된 박막저항체와,
    상기 절연판의 한쪽 면 위에, 상기 복수의 절연성 합성수지층 중 일부를 통해서 상기 박막 저항체와 대향해서 설치되고, 상기 절연판보다 높은 열전도율을 가지는 방열부와,
    상기 절연판에 매설해서 형성되고, 상기 복수의 절연성 합성수지층 중 일부를 통해서 상기 방열부와 반대쪽에서 상기 박막저항체와 대향해서 설치되고, 상기 절연판보다 높은 열 전도율을 가지는 대좌부(臺座部)와,
    상기 방열부와 상기 대좌부를 상기 박막저항체의 측방에서 접속하여 상기 절연판에 매설되어 설치되고, 상기 절연판보다 높은 열전도율을 가진 방열 대좌 접속부를 구비하며,
    상기 박막 저항체의 양단에 각각 접속되어 상기 절연판으로부터 적어도 일부 돌출하도록 설치된 한 쌍의 접속 전극과,
    상기 한 쌍의 접속 전극의 상기 절연판으로부터 돌출한 부분 중 적어도 일부를 덮도록 설치된 절연 보호층을, 더 구비하고,
    상기 방열부는, 상기 한 쌍의 접속 전극과 접촉하지 않고 상기 절연 보호층 위 및 그 사이에 위치하는 절연판의 면 위를 가릴 수 있도록 설치되어 있는 것을 특징으로 하는 다층 배선 기판.
  2. 제1항에 있어서,
    상기 방열 대좌 접속부는, 상기 박막 저항체의 길이 방향을 따라서 설치되어 있는 것을 특징으로 하는 다층 배선 기판.
  3. 제2항에 있어서,
    상기 방열 대좌 접속부는, 상기 박막 저항체의 양측방에 상기 박막 저항체를 사이에 두고 복수 설치되어 있는 것을 특징으로 하는 다층 배선 기판.
  4. 제3항에 있어서,
    상기 방열 대좌 접속부는, 상기 박막 저항체의 적어도 한쪽 측방에 복수 설치된 방열 대좌 접속부끼리 접속되어 있는 것을 특징으로 하는 다층 배선 기판.
  5. 제1항에 있어서,
    상기 박막 저항체가, 복수 설치되어 있고,
    상기 방열부는, 상기 복수의 박막저항체와 대항해서 설치되고,
    상기 방열부와 상기 대좌부가 복수의 상기 방열 대좌 접속부에 의해 접속되어 있는 것을 특징으로 하는 다층 배선 기판.
  6. 제1항 내지 제5항 중 어느 한 항에 기재된 다층 배선 기판을 가지는 프로브 카드.
  7. 테스터와 프로브 사이의 배선 경로 상에 설치되는 다층 배선 기판이며,
    복수의 절연성 합성 수지층으로 구성된 절연판과,
    상기 절연판에 설치된 배선회로와,
    상기 절연판에 매설하여 형성되고, 상기 배선회로에 전기적으로 접속된 박막저항체와,
    상기 절연판의 한쪽 면 위에, 상기 복수의 절연성 합성수지층 중 일부를 통해서 상기 박막 저항체와 대향해서 설치되고, 상기 절연판보다 높은 열전도율을 가지는 방열부와,
    상기 절연판에 매설해서 형성되고, 상기 복수의 절연성 합성수지층 중 일부를 통해서 상기 방열부와 반대쪽에서 상기 박막저항체와 대향해서 설치되고, 상기 절연판보다 높은 열 전도율을 가지는 대좌부(臺座部)와,
    상기 방열부와 상기 대좌부를 상기 박막저항체의 측방에서 접속하여 상기 절연판에 매설되어 설치되고, 상기 절연판보다 높은 열전도율을 가진 방열 대좌 접속부를 구비하며,
    상기 박막 저항체의 양단에 각각 접속되어 상기 절연판에서 적어도 일부 돌출하도록 설치된 한 쌍의 접속 전극과,
    상기 한 쌍의 접속 전극의 상기 절연판에서 돌출한 부분 중 적어도 일부와, 상기 한 쌍의 접속 전극 사이에 위치하는 절연판의 면 위를 덮도록 설치된 절연 보호층을 더 구비하고,
    상기 방열부는, 상기 한 쌍의 접속 전극과 접촉하지 않고 상기 절연 보호층 위를 덮도록 설치되어 있는 것을 특징으로 하는 다층 배선 기판.
  8. 제7항에 있어서,
    상기 방열 대좌 접속부는, 상기 박막 저항체의 길이 방향을 따라서 설치되어 있는 것을 특징으로 하는 다층 배선 기판.
  9. 제8항에 있어서,
    상기 방열 대좌 접속부는, 상기 박막 저항체의 양측방에 상기 박막 저항체를 사이에 두고 복수 설치되어 있는 것을 특징으로 하는 다층 배선 기판.
  10. 제9항에 있어서,
    상기 방열 대좌 접속부는, 상기 박막 저항체의 적어도 한쪽 측방에 복수 설치된 방열 대좌 접속부끼리 접속되어 있는 것을 특징으로 하는 다층 배선 기판.
  11. 제7항에 있어서,
    상기 박막 저항체가, 복수 설치되어 있고,
    상기 방열부는, 상기 복수의 박막저항체와 대항해서 설치되고,
    상기 방열부와 상기 대좌부가 복수의 상기 방열 대좌 접속부에 의해 접속되어 있는 것을 특징으로 하는 다층 배선 기판.
  12. 제7항 내지 제11항 중 어느 한 항에 기재된 다층 배선 기판을 가지는 프로브 카드.
KR1020187032440A 2016-05-06 2017-04-06 다층 배선 기판 및 이를 이용한 프로브 카드 KR102084108B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016093025A JP6652443B2 (ja) 2016-05-06 2016-05-06 多層配線基板及びこれを用いたプローブカード
JPJP-P-2016-093025 2016-05-06
PCT/JP2017/014387 WO2017191726A1 (ja) 2016-05-06 2017-04-06 多層配線基板及びこれを用いたプローブカード

Publications (2)

Publication Number Publication Date
KR20180128969A KR20180128969A (ko) 2018-12-04
KR102084108B1 true KR102084108B1 (ko) 2020-03-03

Family

ID=60202924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187032440A KR102084108B1 (ko) 2016-05-06 2017-04-06 다층 배선 기판 및 이를 이용한 프로브 카드

Country Status (6)

Country Link
US (1) US11099227B2 (ko)
JP (1) JP6652443B2 (ko)
KR (1) KR102084108B1 (ko)
CN (1) CN109073680B (ko)
TW (1) TWI635571B (ko)
WO (1) WO2017191726A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7345320B2 (ja) * 2019-04-25 2023-09-15 東京エレクトロン株式会社 検査装置及びプローブカードの温度調整方法
TWI728531B (zh) * 2019-10-30 2021-05-21 巨擘科技股份有限公司 探針卡裝置
CN115989417A (zh) * 2020-11-17 2023-04-18 日本电子材料株式会社 探针卡用多层布线基板以及探针卡
KR102594037B1 (ko) * 2021-04-29 2023-10-25 (주)샘씨엔에스 프로브 카드용 공간 변환기의 임피던스 정합 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345205A (ja) 2000-03-30 2001-12-14 Victor Co Of Japan Ltd プリント基板における薄膜抵抗体素子の形成方法、薄膜抵抗体素子及び薄膜コンデンサ素子
JP2008172173A (ja) * 2007-01-15 2008-07-24 Denso Corp 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722484A (ja) 1993-06-30 1995-01-24 Nippon Telegr & Teleph Corp <Ntt> エレクトロマイグレ―ション寿命評価用配線構体
JP2878088B2 (ja) * 1993-10-07 1999-04-05 日本電気株式会社 半導体装置およびその製造方法
JPH07115175A (ja) * 1993-10-14 1995-05-02 Nec Corp 半導体装置
US5886877A (en) 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
JP2977124B2 (ja) 1995-10-13 1999-11-10 株式会社メイコー 回路基板とその製造方法、その回路基板を用いたバンプ式コンタクトヘッド
JPH09153679A (ja) * 1995-11-30 1997-06-10 Kyocera Corp 積層ガラスセラミック回路基板
JPH10197561A (ja) 1997-01-13 1998-07-31 Micronics Japan Co Ltd 検査用ヘッドの基板
JP3284969B2 (ja) * 1998-05-11 2002-05-27 日本電気株式会社 多層配線基板
JP3907062B2 (ja) * 2002-05-21 2007-04-18 株式会社ダイワ工業 層間接続構造及びその形成方法
JP2006179606A (ja) * 2004-12-21 2006-07-06 Nitto Denko Corp 配線回路基板
US7285968B2 (en) * 2005-04-19 2007-10-23 Formfactor, Inc. Apparatus and method for managing thermally induced motion of a probe card assembly
CN1873935B (zh) * 2005-05-31 2010-06-16 新光电气工业株式会社 配线基板的制造方法及半导体器件的制造方法
KR100987688B1 (ko) * 2005-10-14 2010-10-13 가부시키가이샤후지쿠라 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
TWI275803B (en) * 2005-10-17 2007-03-11 Mjc Probe Inc Probe device of probe card
JP5120913B2 (ja) * 2006-08-28 2013-01-16 国立大学法人東北大学 半導体装置および多層配線基板
JP4906462B2 (ja) * 2006-10-11 2012-03-28 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2008145238A (ja) 2006-12-08 2008-06-26 Micronics Japan Co Ltd 電気接続器及びこれを用いた電気的接続装置
JP5012191B2 (ja) 2007-05-14 2012-08-29 株式会社日本マイクロニクス 多層配線板およびその製造方法並びにプローブ装置
JP5199859B2 (ja) 2008-12-24 2013-05-15 株式会社日本マイクロニクス プローブカード
JP5589283B2 (ja) * 2009-01-30 2014-09-17 日本電気株式会社 配線基板及びその製造方法
JP5295932B2 (ja) * 2009-11-02 2013-09-18 新光電気工業株式会社 半導体パッケージ及びその評価方法、並びにその製造方法
JP6092572B2 (ja) * 2012-10-30 2017-03-08 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード
JP5835282B2 (ja) * 2013-07-04 2015-12-24 株式会社村田製作所 多層配線基板の製造方法およびプローブカードの製造方法並びに多層配線基板およびプローブカード
JP6070588B2 (ja) * 2014-01-24 2017-02-01 株式会社村田製作所 多層配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345205A (ja) 2000-03-30 2001-12-14 Victor Co Of Japan Ltd プリント基板における薄膜抵抗体素子の形成方法、薄膜抵抗体素子及び薄膜コンデンサ素子
JP2008172173A (ja) * 2007-01-15 2008-07-24 Denso Corp 半導体装置

Also Published As

Publication number Publication date
TWI635571B (zh) 2018-09-11
TW201742192A (zh) 2017-12-01
KR20180128969A (ko) 2018-12-04
JP2017201263A (ja) 2017-11-09
WO2017191726A1 (ja) 2017-11-09
CN109073680B (zh) 2021-01-05
JP6652443B2 (ja) 2020-02-26
US20200400739A1 (en) 2020-12-24
US11099227B2 (en) 2021-08-24
CN109073680A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
KR102084108B1 (ko) 다층 배선 기판 및 이를 이용한 프로브 카드
KR101339493B1 (ko) 프로브 카드용 공간 변환기 및 그 제조방법
KR101224329B1 (ko) 평가용 반도체칩, 평가 시스템 및 그의 리페어 방법
JP6092572B2 (ja) 多層配線基板及びこれを用いたプローブカード
JPH11160356A (ja) ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
JP2009075062A (ja) プローブカード・アセンブリ用基板の製造方法
KR101442354B1 (ko) 예비 공간 변환기 및 이를 이용하여 제조된 공간 변환기, 그리고 상기 공간 변환기를 구비하는 반도체 소자 검사 장치
KR100368585B1 (ko) 반도체장치의 제조방법 및 이를 위한 지그
CN103884874A (zh) 预空间变换器、空间变换器以及半导体装置检查设备
JP4944982B2 (ja) 半導体ウェハの検査方法および半導体装置の製造方法
KR20100131287A (ko) 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기 및 이의 제작 방법
US6710609B2 (en) Mosaic decal probe
KR100394334B1 (ko) 집적회로장치의 평가에 이용되는 반도체장치
KR101785428B1 (ko) 반도체소자 테스트소켓
US20230408547A1 (en) Probe-card multilayer wiring substrate and probe card
JP2002313854A (ja) ウェハ一括型測定検査用プローブカード及びその製造方法
KR20090082735A (ko) 프로브 카드에 사용되는 프로브 니들의 고정 방법 및프로브 카드의 제조 방법
JP2007042865A (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
KR101024098B1 (ko) 프로브 본딩 방법
JP2005340485A (ja) 検査用基板の製造方法及び検査用基板の補正治具

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant