JPH0786467A - バーンインソケット - Google Patents

バーンインソケット

Info

Publication number
JPH0786467A
JPH0786467A JP23149393A JP23149393A JPH0786467A JP H0786467 A JPH0786467 A JP H0786467A JP 23149393 A JP23149393 A JP 23149393A JP 23149393 A JP23149393 A JP 23149393A JP H0786467 A JPH0786467 A JP H0786467A
Authority
JP
Japan
Prior art keywords
chip
burn
wiring
recess
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23149393A
Other languages
English (en)
Inventor
Takashi Otsuka
隆 大塚
Kenzo Hatada
賢造 畑田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP23149393A priority Critical patent/JPH0786467A/ja
Publication of JPH0786467A publication Critical patent/JPH0786467A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】 チップの位置合わせが容易で、品種の異なる
チップに容易に対応可能で安価に製造できるバーンイン
ソケットを提供することである。 【構成】 チップ5が載置されこのチップ5の厚みと略
同等の深さでチップサイズよりも大きく形成された凹部
4と外部端子9に接続された配線電極3とが設けられた
第一部材1と、この第一部材1の上に配置され配線基板
8が設けられた第二部材2とからなり、チップ5の2側
面が凹部4の2側面に接触するように位置決めされ、チ
ップ電極6と配線電極3に一対の突起7が当接して両電
極6,3を電気的に接続するように配線基板8が形成さ
れたことを特徴とするものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、バーンインソケット
に関するものである。
【0002】
【従来の技術】従来、LSIのような半導体装置は、そ
の製造工程において、ウエハー状態で回路検査された
後、ダイシングされ、パッケージングされる。パッケー
ジングの工程では、半導体装置上の電極と、パッケージ
内のリードや、配線に接続し、樹脂により封止するか気
密封止される。この後、バーンイン工程に入る。バーン
インは、スクリーニングや、エージングとも言われ、パ
ッケージングされた半導体装置に電源や信号を印加した
状態で、高温下において加速寿命試験を行なうものであ
る。このバーンイン工程で、潜在的な不良を顕在化さ
せ、製品の良不良を判定した後、最終製品として出荷す
る。すなわち、バーンイン工程が最終製品の信頼性を向
上させる役目を果たしている。
【0003】しかし、近年、システムや機器の高密度
化、高速化要求に応えるため、半導体装置をチップ状態
で実装することが多くなってきている。特にチップを複
数個基板に実装するマルチチップモジュールは、高密度
実装に対する一つの方向として注目されているが、その
信頼性が個々のチップの信頼性に大きく左右されるとい
う問題を抱えている。
【0004】このように、マルチチップモジュールのよ
うなチップを基板に直接実装する機器においては、チッ
プ状態での信頼性向上と品質保証のために、チップ状態
でのバーンインが不可欠となってきている。また、バー
ンインの手法も、これまで、電源印加状態でのバーンイ
ンが主に行なわれてきたが、半導体装置内部の回路を動
作させながらのバーンインや、動作状況をチェックしな
がら行なう、モニターバーンインの要求も出てきてい
る。このような要求に対し、チップのバーンインを行な
うためのソケットとして特開平3−120742号のよ
うな方法が提案されている。
【0005】以下図面を参照しながら、上記した従来の
チップ対応のバーンインソケットについて説明する。図
4は従来のバーンインソケットの構成を示す断面構成図
である。同図において、30はチップ、31は電極、3
2はふた、33は位置決めピン、34は位置決め板、3
5はチップ収納孔、36は樹脂基板、37は配線、38
は導電性突起、39は支持部、40は外部端子である。
【0006】以上のように構成されたバーンインソケッ
トについて、以下その動作について説明する。まず、ウ
エハーからダイシングされたチップ30を、チップ収納
孔35を有する位置決め板34に挿入する。位置決め板
34と、樹脂基板36は位置決めピン33により、位置
決め板34と位置合わせされ、チップ30上の電極31
と、樹脂基板36上に形成された導電性突起38と接触
することにより電気的に接続され、一方は、外部端子4
0に接続された支持部39の配線37と接続される。
【0007】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、位置決め板34を用いて、チップ30を
位置決め、固定するため、チップ30の大きさが異なる
と、位置決め板34を変更しなくてはならないという問
題点を有していた。また、位置決め板34の材質は、チ
ップ30の線熱膨張係数を考慮した材質にするととも
に、かなり精密な加工精度が要求される。このため、品
種の違いに対応するために、位置決め板34と樹脂基板
36の交換が必要になり、コストが上がる要因となって
いた。
【0008】したがって、この発明の目的は、上記問題
点に鑑み、チップの位置合わせが容易で、品種の異なる
チップに容易に対応可能で安価に製造できるバーンイン
ソケットを提供することである。
【0009】
【課題を解決するための手段】請求項1のバーンインソ
ケットは、チップが載置されこのチップの厚みと略同等
の深さでチップサイズよりも大きく形成された凹部と外
部端子に接続された配線電極とが設けられた第一部材
と、この第一部材の上に配置され配線基板が設けられた
第二部材とからなり、チップの隣接する2側面が凹部の
隣接する2側面に接触するように位置決めされ、チップ
電極と配線電極に一対の突起が当接して両電極を電気的
に接続するように配線基板が形成されたことを特徴とす
るものである。
【0010】請求項2のバーンインソケットは、請求項
1において、第二部材が透明材て構成されたことを特徴
とするものである。請求項3のバーンインソケットは、
請求項1において、配線電極は、凹部に近い側に電源、
グランドが形成され、外周部に信号線の配線電極が形成
されたことを特徴とするものである。
【0011】
【作用】この発明の構成によれば、チップの位置合わせ
が、同方向に、チップの2側面を凹部の2側面に接触さ
せるだけで常に精度良く同位置に固定できる。このた
め、多数のチップのバーンインを繰り返し行う場合に有
効である。また、サイズの異なるチップのバーンインを
行う場合においても、同様の方法で固定でき、新たな位
置合わせ用の部品を必要としない。また、上記のように
チップの位置合わせのための構造が単純であるため、既
存のパッケージを一部改良して第一部材として使用する
事が可能であり、安価に製造できる。
【0012】請求項2では、第二部材の材質を透明材で
構成することにより、チップの微小ピッチに対応する精
密な位置合わせが容易に実現できるようになる。請求項
3では、凹部の外周部の最も内側に電源あるいはグラン
ドの配線電極を形成することにより、外部端子の電源、
グランド端子が共通化でき、バーンインボードの共通化
が促進される。
【0013】
【実施例】この発明の一実施例を図1および図2に基づ
いて説明する。このバーンインソケットは、外部端子
9、配線電極3および凹部4を有する第一部材1と、こ
の第一部材1の上に配置され突起7および配線基板8を
有する第二部材2とからなる。
【0014】第一部材1は、セラミックあるいは樹脂か
ら構成され、バーンインボード(図示せず)に電気的に
接続する外部端子9が設けてあり、配線電極3に電気的
に接続されている。配線電極3は第一部材1の上面に設
けられる。また、第一部材1上にはチップ5の厚みと同
等の深さを持ち、チップサイズに対して充分な大きさを
有する凹部4が形成されている。凹部4の隣接する2側
面はチップ5の隣接する2側面を位置決めする位置決め
部となる。
【0015】第二部材2の配線基板8は、チップ5上の
チップ電極6と、第一部材1上の配線電極3を電気的に
接続するようにパターンニングされており、第一部材1
に固定されたチップ5上のチップ電極6位置と第一部材
1上の配線電極3の位置に電気的に接続する位置に突起
7が設けてある。この配線基板8は、チップ5の材質で
あるSiの線熱膨張係数と近いものが推奨され、接着等
の手段により形成される。チップ電極6と接触により接
続する突起7は通常のチップ電極6のサイズ(100μ
m程度)に対し、60μm程度のものが、メッキ等の公
知の技術を用いて作製される。この実施例では、繰り返
しの使用に耐え得るように高弾性率材料で導電性の良
い、例えばNiにAuメッキを施したものが用いられ
る。一方配線電極3への接続には、配線電極3が通常1
50μm程度以上の幅で余裕を持って作製できるため、
チップ電極6への接続用の突起7と高さを揃えておけば
良い。
【0016】つぎに、このバーンインソケットを用いて
チップ5の検査を行う手順について説明する。ウエハー
から、ダイシングされたチップ5を、チップ5の隣接す
る2側面を凹部4内の直角に形成された隣接する2側面
に接触させ固定する。固定の方法は、チップ5内の回路
やチップ電極6に影響を及ぼさない部分に、接着剤を塗
布することにより行われる。具体的には、凹部4の側面
に当たらないチップ5の一角に接着剤を塗布し固定す
る。この接着剤は、バーンインに必要な温度(通常12
5〜150℃位)での耐熱性があれば充分である。ま
た、この接着剤の代わりにバネ材等を凹部4に挿入して
チップ5を凹部4内に固定することも可能である。
【0017】この後、第二部材2と第一部材1の位置合
わせを行い、チップ電極6と配線電極3が、配線基板8
の突起7により充分に電気的に接続されるような力で押
さえつけ、第一部材1と第二部材2を固定する。ここ
で、凹部4内のチップ5の絶対位置は、ほぼダイシング
の精度により決まり、数μm程度である。そのため、チ
ップ電極6の間隔が100μm程度のものであれば、第
一部材1と第二部材2の外形合わせにより、チップ電極
6および配線電極3への位置合わせが可能であり、繰り
返しのバーンインにも常に精度良く電気的接続が得られ
る。また、第一部材1と第二部材2との固定には、外形
合わせと、チップ5の固定に用いた接着剤により固着す
る方法や、第一部材1と第二部材2との両方を挟み込む
様な留め金で行うことも可能であり、特に限定されな
い。
【0018】このように構成されたバーンインソケット
は、既存のバーンインボードに挿入されバーンインを行
う。同品種の異なるチップ5をバーンインする場合、第
一部材1、第二部材2を固定した接着剤あるいは留め金
を外し、チップ5を固定した接着剤を取り除き新たにチ
ップ5を固定する事により行う。異なる品種のチップ5
の場合には、配線基板8を交換する。
【0019】また、バーンインと同時にチップ5の動作
テストを同時に行う時のように、チップ5に接続される
配線の伝送特性が重要視される場合には、公知の技術に
より、配線基板8を多層化し、電源やグランド層を設け
るとともに、第一部材1の配線電極3部分も同様に多層
化することにより、所定の特性インピーダンスに合わせ
込む事が可能となり、伝送特性を向上させる事が可能で
ある。
【0020】また、接触による突起7とチップ電極6、
配線電極3との電気的接続の信頼性を向上させるため
に、配線基板8をシリコンゴム等の低弾性材料とのラミ
ネート構造にすることにより、突起7高さの多少のばら
つきがある場合でも接続が均一に実現できる。以上のよ
うにこの実施例によれば、第一部材1に設けた凹部4内
の2側面に、チップ5の2側面を接触させ固定する、チ
ップ5の固定方法をとることにより、バーンインが終了
し、同一品種の他のチップ5のバーンインを行う際にも
常に精度良く同位置に固定する事が可能となる。また、
チップ5のサイズや、チップ電極6数が異なるチップ5
に対しても、配線基板8を交換するだけで、対応が可能
であり、非常に安価に対応できる。さらに、第一部材1
には、特別な構成が要求されないため、既存のパッケー
ジ(PGA等)を使用する事が充分可能であり、非常に
安価に製造できる。
【0021】つぎに、この発明の第2の実施例について
説明する。第1の実施例と異なる点は、第二部材2に透
明材を使用した点である。その他の構成は、第1の実施
例と同様である。この実施例によれば、第二部材2に透
明材を使用する事で、ソケット上部からの位置合わせが
容易となり、チップ5上のチップ電極6のサイズや間隔
が50μm以下の微小な場合でも、位置合わせが容易に
なる。
【0022】図3にこの発明の第3の実施例におけるバ
ーンインソケットの第一部材1を示す。すなわち、配線
電極3のレイアウトを、凹部4に近い部分に電源10あ
るいはグランド11を配置し、その周囲に信号線12を
配置する。その他の構成は、第1の実施例と同様であ
る。この実施例によれば、品種の異なるチップ5におい
て、電源、グランドのチップ電極6の位置が異なる場合
でも、第一部材1における電源、グランドの外部端子9
を共通にする事が可能となる。この結果、バーンインボ
ードの設計を品種の違いにより新たに製作する必要がな
くなり、共通で使用する事が可能となる。
【0023】
【発明の効果】この発明のバーンインソケットによれ
ば、チップを仮固定する第一部材に、チップの厚みと同
等の深さで、さまざまなチップサイズに対応できる大き
さの凹部を設け、凹部内の2側面とチップの2側面を接
触させて固定することにより、チップ電極数が異なる、
さまざまな大きさのチップに対応することができる。ま
た、第一部材に特別な構成が要求されないため、既存の
パッケージ材を用いる事ができ、安価に製造できる。ま
た、第二部材の材質を透明材で構成することにより、微
小ピッチに対応する精密な位置合わせが容易に実現でき
るようになる。さらに、凹部の外周部の最も内側に電源
あるいはグランドの配線電極を形成することによって、
外部端子の電源、グランド端子が共通化でき、バーンイ
ンボードの共通化が促進される。
【図面の簡単な説明】
【図1】この発明の第1の実施例におけるバーンインソ
ケットの断面正面図である。
【図2】同実施例における第一部材の平面図である。
【図3】この発明の第3の実施例におけるバーンインソ
ケットの断面正面図である。
【図4】従来例のバーンインソケットの断面正面図であ
る。
【符号の説明】
1 第一部材 2 第二部材 3 配線電極 4 凹部 5 チップ 6 チップ電極 7 突起 8 配線基板 9 外部端子

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 チップが載置されこのチップの厚みと略
    同等の深さでチップサイズよりも大きく形成された凹部
    と外部端子に接続された配線電極とが設けられた第一部
    材と、この第一部材の上に配置され配線基板が設けられ
    た第二部材とからなり、前記チップの隣接する2側面が
    前記凹部の隣接する2側面に接触するように位置決めさ
    れ、前記チップ電極と前記配線電極に一対の突起が当接
    して両電極を電気的に接続するように前記配線基板が形
    成されたことを特徴とするバーンインソケット。
  2. 【請求項2】 第二部材が透明材て構成された請求項1
    記載のバーンインソケット。
  3. 【請求項3】 配線電極は、凹部に近い側に電源、グラ
    ンドが形成され、外周部に信号線の配線電極が形成され
    た請求項1記載のバーンインソケット。
JP23149393A 1993-09-17 1993-09-17 バーンインソケット Pending JPH0786467A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23149393A JPH0786467A (ja) 1993-09-17 1993-09-17 バーンインソケット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23149393A JPH0786467A (ja) 1993-09-17 1993-09-17 バーンインソケット

Publications (1)

Publication Number Publication Date
JPH0786467A true JPH0786467A (ja) 1995-03-31

Family

ID=16924359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23149393A Pending JPH0786467A (ja) 1993-09-17 1993-09-17 バーンインソケット

Country Status (1)

Country Link
JP (1) JPH0786467A (ja)

Similar Documents

Publication Publication Date Title
US5905382A (en) Universal wafer carrier for wafer level die burn-in
EP0826152B1 (en) Method and apparatus for testing semiconductor dice
US8114687B2 (en) Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device
US5123850A (en) Non-destructive burn-in test socket for integrated circuit die
US5539324A (en) Universal wafer carrier for wafer level die burn-in
US7129730B2 (en) Probe card assembly
JP2002110751A (ja) 半導体集積回路装置の検査装置および製造方法
JP2000306961A (ja) プローブカード及び半導体装置の試験方法
US5644247A (en) Test socket and method for producing known good dies using the test socket
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US6137296A (en) Probe card for testing semiconductor devices
KR100519657B1 (ko) 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지
JPH04234141A (ja) Tabフレームおよびその基板への接続方法
JPH0786467A (ja) バーンインソケット
JPH07302821A (ja) 集積回路試験装置
JP2679684B2 (ja) 異方導電フィルム及び異方導電フィルムを用いた半導体ウェハ測定治具
JP3737886B2 (ja) プローブ装置
JPH0989981A (ja) チップキャリア
JP2917553B2 (ja) 半導体装置のエージング方法
KR20070009133A (ko) 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드
JPH08213497A (ja) 半導体装置及びその製造方法
JPH03293739A (ja) 半導体装置
JP3707857B2 (ja) マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法
JPH07111282A (ja) 半導体チップおよびそれを用いた半導体集積回路装置
JP2989504B2 (ja) 半導体パッケージにおける半導体チップの評価方法