CN104812160A - 多层布线基板 - Google Patents

多层布线基板 Download PDF

Info

Publication number
CN104812160A
CN104812160A CN201410572577.XA CN201410572577A CN104812160A CN 104812160 A CN104812160 A CN 104812160A CN 201410572577 A CN201410572577 A CN 201410572577A CN 104812160 A CN104812160 A CN 104812160A
Authority
CN
China
Prior art keywords
electrode
grounding electrode
layer wire
wire substrate
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410572577.XA
Other languages
English (en)
Inventor
北嶋宏通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN201910110770.4A priority Critical patent/CN109769342A/zh
Publication of CN104812160A publication Critical patent/CN104812160A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09354Ground conductor along edge of main surface
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Abstract

本发明提供一种确保安装到外部的母基板时的安装性、并能实现薄型化的多层布线基板。具备将多个绝缘层(3a~3e)进行层叠而成的层叠体(2)的多层布线基板(1)包括:形成在层叠体(2)的下表面的中央部的外部连接用的接地电极(5);排列形成在层叠体(2)的下表面的周边部的多个独立电极(6a、6b);及表面绝缘膜(8),该表面绝缘膜(8)具有电极间绝缘部(8a)和表面覆盖部(8b),其中,电极间绝缘部(8a)设置成覆盖接地电极(5)的端缘部,并对该接地电极(5)与各独立电极(6a、6b)间进行绝缘,表面覆盖部(8b)形成在接地电极(5)的主体部(5a)的表面,并将该主体部(5a)的表面划分成多个区域。

Description

多层布线基板
技术领域
本发明涉及一种多层布线基板,该多层布线基板包括形成在其一个主面上的多个外部连接用的电极、以及防止相邻的外部连接用的电极之间的短路的表面绝缘膜。
背景技术
随着电子设备的小型化,对于安装在该电子设备的母基板等上的模块的电路形成用的布线基板,广泛采用具有立体的布线结构的多层布线基板(例如,参照专利文献1)。如图8所示,这种多层布线基板100由将多个陶瓷片材101进行层叠而成的陶瓷层叠体102构成。此外,在各陶瓷生片101的一个主面上形成有各种布线电极103a、103b,并且在各陶瓷生片101中分别形成有在其厚度方向上贯通的层间连接导体105,层间的规定的布线电极103a和103b彼此通过层间连接导体105相连接。
此外,近年来,随着模块进一步的小型化,要求相邻的布线电极103a与103b之间的间隔、以及相邻的布线电极103a或103b与层间连接导体105之间的间隔变窄。因此,在该多层布线基板100中,利用绝缘覆盖膜104来覆盖布线电极103a、103b的周边,从而防止原本不应该连接的布线电极103a与103b之间、布线电极103a、103b与层间连接导体105之间的短路。
现有技术文献
专利文献
专利文献1:日本专利特开2013-38385号公报(参照段落0035~0049、图1等)
发明内容
发明所要解决的技术问题
形成在上述多层布线基板100的上表面的各布线电极103a例如用作用于与外部的母基板相连接的外部连接电极。在此情况下,有时将各布线电极103a的一部分用作接地电极。为了提高接地特性,优选为增大接地电极的面积,但随着其面积的增大,在利用焊料与母基板相连接时难以使焊料量适当,因此,与母基板连接时的安装不良的风险上升。因此,以往采用以下的对策,即,将接地电极划分成多个来形成,确保了多层布线基板的安装性,并维持了接地电极的总面积。
然而,上述接地电极有时用作防止与母基板的电磁耦合的屏蔽电极。然而,在将接地电极划分开来形成的情况下,在各接地电极之间产生无电极的空间,因此,为了防止所述电磁耦合,需要在其它陶瓷生片101上设置较大面积的接地电极。在这样的情况下,陶瓷生片101的层数增加,因此,会妨碍多层布线基板100的薄型化。
本发明是鉴于上述的技术问题而完成的,其目的在于提供一种能确保与外部的母基板的安装性、并能实现薄型化的多层布线基板。
解决技术问题所采用的技术方案
为了实现上述目的,本发明的多层布线基板是具备将多个绝缘层进行层叠而成的层叠体的多层布线基板,该多层布线基板的特征在于,包括:接地电极,该接地电极形成在所述层叠体的一个主面的中央部;多个独立电极,该多个独立电极排列形成在所述层叠体的一个主面的周边部;以及表面绝缘膜,该表面绝缘膜具有电极间绝缘部和表面覆盖部,其中,所述电极间绝缘部设置成覆盖所述接地电极的端缘部,并对所述接地电极与所述各独立电极之间进行绝缘,所述表面覆盖部形成在所述接地电极的表面,并将该接地电极划分成多个区域。
在此情况下,接地电极的表面被表面绝缘膜的表面覆盖部划分成多个区域。此时,使进行了划分的接地电极的各区域的面积形成为适合利用表面绝缘膜的表面覆盖部来与外部的母基板相连接的面积,能确保与将接地电极划分为多个进行配置的现有的多层布线基板相同程度的安装性。
此外,无需为了确保与外部的母基板的安装性而将接地电极分割配置,因此,能将接地电极用作防止形成在内层的布线电极等与母基板之间的电磁耦合的屏蔽电极。因此,无需如将接地电极分割配置的现有的多层布线基板那样来另外在其它绝缘层上设置较大面积的接地电极,由于不必设置该接地电极,因而绝缘层的层数能相应地减少,能实现多层布线基板的薄型化。
此外,若增大接地电极的面积,则有可能从绝缘层剥离,但由于成为该剥离的基点的接地电极的端缘部被表面绝缘膜的电极间绝缘部覆盖,因此,能防止接地电极从绝缘层剥离。
此外,还具备与所述接地电极相连接的多个第1层间连接导体,所述各第1层间连接导体也可以分别配置在所述接地电极的被所述电极间绝缘部覆盖的部分上。在此情况下,各第1层间连接导体分别配置在接地电极的被电极间绝缘部覆盖的部分,即,接地电极的端缘部。于是,接地电极的除了端缘部以外的内侧区域成为不配置第1层间连接导体的区域,因此,在位于形成有接地电极的绝缘层的内层的绝缘层中,提高了布线电极的设计自由度。
此外,各第1层间连接导体配置在接地电极内的被不易从绝缘层剥离的表面绝缘膜的电极间绝缘部覆盖的部分,因此,能提高接地电极与各第1层间连接导体的连接可靠性。
此外,所述各第1层间连接导体也可以分别配置在所述接地电极的靠近端缘的位置。在此情况下,能进一步扩大接地电极的未配置有各第1层间连接导体的内侧的区域的面积,因此,在位于形成有接地电极的绝缘层的内层的绝缘层中,进一步提高了布线电极的设计自由度。
此外,所述接地电极还具备在相邻的所述独立电极之间的间隙中、朝所述层叠体的一个主面的端缘延伸而形成的延伸部,该延伸部也可以与第2层间连接导体相连接。在此情况下,在相邻的独立电极之间配置有接地电极的延伸部和第2层间连接导体,因此,能降低两个独立电极之间的信号等的相互干扰。
此外,所述各独立电极中的至少一个也可以分别被与所述接地电极相连接的所述第1层间连接导体和所述第2层间连接导体包围。在此情况下,能提高被第1层间连接导体和第2层间连接导体包围的独立电极的隔离特性。
此外,还具备分别形成在所述层叠体的内部的规定的布线图案以及形成电容的电容电极,所述布线图案及所述电容电极这两者也可以形成在规定的所述绝缘层的一个主面上的俯视时与所述接地电极重合的区域。这样,使与接地电极之间形成电容的电容电极、以及防止与母基板之间产生电磁耦合的布线图案这两者形成在规定的绝缘层的一个主面上,从而使多层布线基板的薄型化变得容易。
发明的效果
根据本发明,接地电极的表面被表面绝缘膜的表面覆盖部划分成多个区域。此时,使进行了划分的接地电极的各区域的面积形成为适合利用表面绝缘膜的表面覆盖部而与外部的母基板相连接的面积,能确保与将接地电极划分为多个进行配置的现有的多层布线基板相同程度的安装性。
此外,无需为了确保与外部的母基板的安装性而将接地电极分割配置,因此,能将接地电极用作屏蔽电极,以防止形成在内层的布线电极等与母基板之间的电磁耦合。因此,无需如将接地电极分割配置的现有的多层布线基板那样来另外在其它绝缘层上设置较大面积的接地电极,由于不必设置该接地电极,绝缘层的层数能相应地减少,能实现多层布线基板的薄型化。
此外,若增大接地电极的面积,则有可能从绝缘层剥离,但由于成为该剥离的基点的接地电极的端缘部被表面绝缘膜的电极间绝缘部覆盖,因此,能防止接地电极从绝缘层剥离。
附图说明
图1是本发明的实施方式1所涉及的多层布线基板的剖视图。
图2是图1的多层布线基板除去了表面绝缘膜的状态的仰视图。
图3是图1的多层布线基板的仰视图。
图4是图1的多层布线基板的自下方起第2个绝缘层的仰视图。
图5是本发明的实施方式2所涉及的多层布线基板除去了表面绝缘膜的状态的仰视图。
图6是图5的多层布线基板的仰视图。
图7是图5的多层布线基板的自下方起第2个绝缘层的仰视图。
图8是现有的多层布线基板的剖视图。
具体实施方式
<实施方式1>
参照图1~图4对本发明的实施方式1所涉及的多层布线基板1进行说明。另外,图1是本发明的实施方式1所涉及的多层布线基板1的剖视图,图2是图1的多层布线基板1除去了表面绝缘膜8的状态的仰视图,图3是多层布线基板1的仰视图,图4是多层布线基板1的自下方起第2个绝缘层3d的仰视图。另外,图1是图3的A-A向视剖视图。
如图1所示,本实施方式所涉及的多层布线基板1包括将多个(本实施方式中为5层)绝缘层3a~3e进行层叠而成的层叠体2、形成在层叠体2的上表面的元器件安装用的多个安装电极4、以及形成在层叠体2的下表面的外部连接用的多个外部电极5、6a、6b,例如,该多层布线基板1用作装载在移动电话的母基板上的高频模块的电路形成基板。
能使用低温共烧陶瓷(LTCC)、玻璃环氧树脂等作为形成各绝缘层3a~3e的材料。另外,在本实施方式中,利用低温共烧陶瓷来分别形成各绝缘层3a~3e,在层叠体2的内部,形成有图1中省略了图示的各种布线电极、通孔导体。
各安装电极4及各外部电极5、6a、6b分别由Cu、Ag、Al等金属形成。此处,各安装电极4分别通过焊料等与安装元器件相连接,并且,各外部电极5、6a、6b分别通过焊料等与设置在外部的母基板等上的连接电极相连接。另外,在图1中,各安装电极4成为埋设在绝缘层3a内的结构,但各安装电极4也可以以不埋设的方式配置在绝缘层3a的主面上。
如上所述,各外部电极5、6a、6b分别形成在层叠体2的下表面(相当于本发明的“层叠体的一个主面”)、即、最下层的绝缘层3e的下表面。
如图2所示,上述各外部电极5、6a、6b由接地用的接地电极5、信号收发用和供电用的多个独立电极6a、6b构成。
具体而言,接地电极5具有主体部5a和多个延伸部5b,主体部5a形成在层叠体2的下表面的中央部。此外,各独立电极6a、6b以包围层叠体2的下表面的周边部、即接地电极5的主体部5a的方式排列配置。此时,接地电极5的各延伸部5b分别形成为从主体部5a的端缘起、在相邻的规定的独立电极6a、6b之间的间隙中朝层叠体2的下表面的端缘延伸。因此,在层叠体2的下表面,除了各独立电极6a、6b的形成区域以外的大致所有的区域配置有接地电极5。另外,在图2中,用虚线包围的区域表示接地电极5的主体部5a。
此外,如图2所示,在接地电极5上连接有多个通孔导体7a。此时,各通孔导体7a分别配置在位于接地电极5的主体部5a的外侧的各延伸部5b中。这样,与各延伸部5b相连接的通孔导体7a相当于本发明中的“第2层间连接导体”。另外,例如,也可以使用将由Cu、Ag、Al等金属构成的线材加工成规定的长度而形成的销状导体来取代各通孔导体7a。此外,在各独立电极6a、6b中,有的也连接有省略了图示的通孔导体。
此外,如图3所示,在层叠体2的下表面形成有表面绝缘膜8,该表面绝缘膜8用于防止相邻的外部电极5、6a、6b之间的短路,或者用于优化各外部电极5、6a、6b与外部的连接面积。该表面绝缘膜8是图3中用点描绘的部分,通过使用陶瓷糊料、阻焊剂(在本实施方式中为陶瓷糊料)等的印刷技术等,涂布在形成了外部电极5、6a、6b的层叠体2的下表面。
具体而言,表面绝缘膜8具有:电极间绝缘部8a,该电极间绝缘部8a设置成覆盖接地电极5的端缘部,并对接地电极5与各独立电极6a、6b之间进行绝缘;以及表面覆盖部8b,该表面覆盖部8b形成在接地电极5的主体部5a的表面,并将该主体部5a划分成多个区域(本实施方式中为6个区域)。另外,图3中的用点描绘的部分中的虚线表示电极间绝缘部8a与表面覆盖部8b的边界。
此处,电极间绝缘部8a通过以下方式夹设在相邻的外部电极5、6a、6b之间,从而对相邻的外部电极5、6a、6b之间进行绝缘:即,覆盖接地电极5的主体部5a的周边部(端缘部),延伸部5b的周边部,各独立电极6a、6b的周边部,及相邻的外部电极5、6a、6b之间的层叠体2的下表面。
此外,如图3所示,表面覆盖部8b通过横向较长的矩形形状的接地电极5的主体部5a的纵向的大致中心,呈将横向较长的长方形图案8b1与两个纵向较长的长方形图案8b2合成的图案形状,其中,横向较长的长方形图案8b1与主体部5a的长边方向平行延伸,两个纵向较长的长方形图案8b2分别与该横向较长的长方形图案8b1正交。然后,通过利用该图案形状覆盖主体部5a的表面,将主体部5a的表面划分成分别具有大致相同面积的6个矩形形状的电极露出区域。上述各电极露出区域在使用焊料与外部的母基板相连接时分别设定面积,以获得相对于相对应的母基板侧的连接电极而言合适的焊料连接。另外,上述表面覆盖部8b的图案形状是一个示例,只要是能将接地电极5划分成多个区域的形状,可以适当地进行变更。此外,各电极露出区域的形状也不限于矩形形状,例如,可以是圆状。
然而,在本实施方式中,与接地电极5相连接的各通孔导体7a配置在接地电极5的各延伸部5b中,因此,在最下层的绝缘层3e的上一层的绝缘层3d的下表面的中央部(俯视时与接地电极5的主体部5a重合的区域)形成较宽的空闲空间。因此,如图4所示,在绝缘层3d的下表面,利用该空闲空间形成规定的多个布线图案9、以及与接地电极5之间形成电容的多个电容电极10。此时,在俯视绝缘层3d的下表面时,在与接地电极5的主体部5a重合的区域中大致形成全部的各电容电极10及各布线图案9。由此,在将多层布线基板1装载在外部的母基板上时,能防止母基板与布线图案9之间的电磁耦合。
(多层布线基板1的制造方法)
接下来,对多层布线基板1的制造方法进行说明。在该多层布线基板1的制造方法中,首先,单独准备各绝缘层3a~3e。例如,在准备最下层的绝缘层3e时,准备形成该绝缘层3e的陶瓷生片,对其一个主面的规定位置照射激光来形成通孔。
接下来,使用印刷技术等将例如含有Cu、Ag、Al中任一种金属和有机溶剂等的导电性糊料填充到所形成的通孔内,从而在最下层的绝缘层3e中形成各通孔导体7a。
接下来,使用印刷技术等在绝缘层3e的下表面形成由Cu、Ag、Al等金属形成的各外部电极5、6a、6b。
接下来,在形成了各外部电极5、6a、6b的状态下的绝缘层3e的下表面形成表面绝缘膜8,从而完成绝缘层3e。此时,能使用印刷技术将陶瓷糊料涂布在绝缘层3e的下表面来形成表面绝缘膜8。
对其它绝缘层3a~3d也用同样的方法进行准备。此时,对于包含形成在最上层的绝缘层3a的上表面的各安装电极4、以及形成在从下方起第2个绝缘层3d的下表面的各布线图案9和各电容电极10的各种布线电极,其也与各外部电极5、6a、6b相同,能使用印刷技术来形成。
接下来,将所准备的各绝缘层3a~3e按照规定的顺序进行层叠,在此基础上进行压接,从而形成将各绝缘层3a~3e进行层叠而成的层叠体2。
最后,将加压状态下的层叠体2在规定的温度(例如,850℃)下进行烧成,从而完成多层布线基板1。
因此,根据上述实施方式,形成在层叠体2的下表面的中央部的接地电极5的主体部5a的表面被表面绝缘膜8的表面覆盖部8b划分成6个电极露出区域。此时,在使用焊料将主体部5a的各电极露出区域与外部的母基板相连接时,分别设定面积以获得相对于相对应的母基板侧的连接电极而言合适的焊料连接,因此,能确保与将接地电极5划分成多个来进行配置的现有的多层布线基板相同程度的安装性。
此外,无需为了确保与外部的母基板的安装性而将接地电极分割配置,因此,能将接地电极5用作屏蔽电极,以防止形成在内层的布线电极(例如,布线图案9)等、与母基板之间的电磁耦合。因此,无需如将接地电极5分割配置的现有的多层布线基板那样另外在其它绝缘层上设置较大面积的接地电极,由于不必设置该接地电极,绝缘层3a~3e的层数能相应地减少,能实现多层布线基板1的薄型化。
此外,若增大接地电极5的面积,则有可能从绝缘层3e剥离,但由于成为该剥离的基点的接地电极5的端缘部被表面绝缘膜8的电极间绝缘部8a覆盖,因此,能防止接地电极5从绝缘层3e剥离。
此外,接地电极5具备分别在相邻的规定的独立电极6a、6b间的间隙中朝层叠体2的下表面的端缘延伸而形成的多个延伸部5b,在各延伸部5b中分别配置有与接地电极5相连接的通孔导体7a。由此,能降低彼此间形成有延伸部5b的两个独立电极6a、6b间的信号等的相互干扰。
此外,将与接地电极5相连接的各通孔导体7a配置在接地电极5的各延伸部5b中,从而在最下层的绝缘层3e的上一层的绝缘层3d的下表面的中央部(俯视时与接地电极5的主体部5a重合的区域)形成较宽的空闲空间,因此,能提高形成在绝缘层3d的下表面的各种布线电极(例如,布线图案9、电容电极10)的设计自由度。
此外,在本实施方式中,利用该较宽的空闲空间在绝缘层3d的下表面形成多个电容电极10和多个布线图案9,因此,能容易地使多层布线基板1薄型化。
<实施方式2>
参照图5~图7对本发明的实施方式2所涉及的多层布线基板1a进行说明。另外,图5是多层布线基板1a除去了表面绝缘膜8的状态的仰视图,图6是多层布线基板1a的仰视图,图7是多层布线基板1a的自下方起第2个绝缘层3d的仰视图。
本实施方式所涉及的陶瓷多层基板1a与参照图1~图4进行了说明的实施方式1的多层布线基板1的不同之处在于,如图5所示,除了接地电极5的延伸部5b以外,主体部5a也与通孔导体7b相连接。其它结构与实施方式1的多层布线基板1相同,因此,通过标注相同的标号来省略说明。
在此情况下,如图5所示,与主体部5a相连接的多个通孔导体7b(相当于本发明的“第1层间连接导体”)在该主体部5a的端缘排列配置。由此,将通孔导体7a、7b配置在接地电极5的延伸部5b及主体部5a两者的端缘,因此,例如,位于图5的纸面左上方的独立电极6a被各通孔导体7a和各通孔导体7b所包围,上述各通孔导体7a与在其左右两侧相邻的延伸部5b相连接,上述各通孔导体7b配置在主体部5a的端缘。
此外,各通孔导体7b分别在主体部5a的端缘与主体部5a相连接,因此,如图6所示,各通孔导体7b分别配置在被表面绝缘膜8的电极间绝缘部8a覆盖的部分。另外,各通孔导体7b的配置部位并不限于接地电极5的主体部5a的端缘,只要是在主体部5a中的被表面绝缘膜8的电极间绝缘部8a覆盖的区域内,则能适当地进行变更。
此外,与接地电极5的主体部5a相连接的各通孔导体7b分别配置在该主体部5a的端缘,因此,如图7所示,在最下层的绝缘层3e的上一层的绝缘层3d的下表面的中央部,能确保与实施方式1的多层布线基板1相同程度的空闲空间。
因此,根据本实施方式,接地电极5的主体部5a也与多个通孔导体7b相连接,因此,能提高接地电极5的接地特性。
此外,由于各通孔导体7b分别配置在主体部5a的端缘,因此,在从下方起第2个绝缘层3d的下表面,能确保与实施方式1的多层布线基板1同等的布线电极的设计自由度。
此外,各通孔导体7b分别与接地电极5的主体部5a中的被表面绝缘膜8的电极间绝缘部8a覆盖的部分相连接,即,分别与不易从绝缘层3e剥离的部分相连接,因此,能提高接地电极5与各通孔导体7b的连接可靠性。
此外,在接地电极5的主体部5a的端缘也配置有通孔导体7b,从而规定的独立电极6a、6b(例如,独立电极6a)被与接地电极5的延伸部5b相连接的通孔导体7a、以及与主体部5a相连接的通孔导体7b包围,因此,能提高该被包围的独立电极6a、6b的隔离特性。
另外,本发明并不限于上述的各实施方式,只要不脱离其技术思想,可以在上述实施方式以外进行各种变更。例如,在上述各实施方式中,对以下情况进行了说明:即,将各独立电极6a、6b配置成包围层叠体2的下表面的周边部、即接地电极5的主体部5a的大致整个周围的情况,但未必一定要包围主体部5a的整个周围,也可以是排列配置在层叠体2的下表面的一部分周边部上的结构。
此外,也可以不在接地电极5上设置各延伸部5b。
此外,本发明能适用于包括形成在一个主面上的多个外部电极、以及防止各外部电极之间的短路的表面绝缘膜的各种多层布线基板。
标号说明
1、1a  多层布线基板
2  层叠体
3a~3e  绝缘层
5  接地电极
5b  延伸部
6a、6b  独立电极
7a  通孔导体(第2层间连接导体)
7b  通孔导体(第1层间连接导体)
8  表面绝缘膜
8a  电极间绝缘部
8b  表面覆盖部
9  布线图案
10  电容电极

Claims (6)

1.一种多层布线基板,该多层布线基板具备将多个绝缘层进行层叠而成的层叠体,其特征在于,包括:
接地电极,该接地电极形成在所述层叠体的一个主面的中央部;
多个独立电极,该多个独立电极排列形成在所述层叠体的一个主面的周边部;以及
表面绝缘膜,该表面绝缘膜具有电极间绝缘部和表面覆盖部,其中,该电极间绝缘部设置成覆盖所述接地电极的端缘部,并对所述接地电极与所述各独立电极之间进行绝缘,该表面覆盖部形成在所述接地电极的表面,并将该接地电极划分成多个区域。
2.如权利要求1所述的多层布线基板,其特征在于,
还具备与所述接地电极相连接的多个第1层间连接导体,
所述各第1层间连接导体分别配置在所述接地电极的被所述电极间绝缘部覆盖的部分。
3.如权利要求2所述的多层布线基板,其特征在于,
所述各第1层间连接导体分别配置在所述接地电极的靠近端缘的位置。
4.如权利要求1至3的任一项所述的多层布线基板,其特征在于,
所述接地电极还具备在相邻的所述独立电极之间的间隙内朝所述层叠体的一个主面的端缘延伸而形成的延伸部,该延伸部与第2层间连接导体相连接。
5.如权利要求4所述的多层布线基板,其特征在于,
所述各独立电极中的至少一个电极分别被与所述接地电极相连接的所述第1层间连接导体和所述第2层间连接导体包围。
6.如权利要求1至5的任一项所述的多层布线基板,其特征在于,
还具备分别形成在所述层叠体的内部的规定的布线图案、以及形成电容的电容电极,
所述布线图案及所述电容电极这两者皆形成在规定的所述绝缘层的一个主面上的俯视时与所述接地电极重合的区域。
CN201410572577.XA 2014-01-24 2014-10-23 多层布线基板 Pending CN104812160A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910110770.4A CN109769342A (zh) 2014-01-24 2014-10-23 多层布线基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014010967A JP6070588B2 (ja) 2014-01-24 2014-01-24 多層配線基板
JP2014-010967 2014-01-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910110770.4A Division CN109769342A (zh) 2014-01-24 2014-10-23 多层布线基板

Publications (1)

Publication Number Publication Date
CN104812160A true CN104812160A (zh) 2015-07-29

Family

ID=53680475

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410572577.XA Pending CN104812160A (zh) 2014-01-24 2014-10-23 多层布线基板
CN201910110770.4A Pending CN109769342A (zh) 2014-01-24 2014-10-23 多层布线基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910110770.4A Pending CN109769342A (zh) 2014-01-24 2014-10-23 多层布线基板

Country Status (3)

Country Link
US (1) US9370092B2 (zh)
JP (1) JP6070588B2 (zh)
CN (2) CN104812160A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106163097A (zh) * 2016-08-31 2016-11-23 珠海市联健电子科技有限公司 一种防漏电的铝基板及其方法
CN109073680A (zh) * 2016-05-06 2018-12-21 日本麦可罗尼克斯股份有限公司 多层布线基板和使用该多层布线基板的探针卡
CN115004356A (zh) * 2020-01-24 2022-09-02 京瓷株式会社 布线基体以及电子装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720338B1 (en) * 2017-11-07 2020-07-21 Honeywell Federal Manufacturing & Technologies, Llc Low temperature cofired ceramic substrates and fabrication techniques for the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1444837A (zh) * 2000-07-27 2003-09-24 索尼化学株式会社 布线基板
CN1491440A (zh) * 2001-02-06 2004-04-21 株式会社日立制作所 混合集成电路器件及其制造方法和电子装置
JP2004235877A (ja) * 2003-01-29 2004-08-19 Kyocera Corp 高周波モジュール
CN101064521A (zh) * 2006-04-26 2007-10-31 日立金属株式会社 高频电路、高频部件以及通信装置
CN101160016A (zh) * 2006-10-02 2008-04-09 日东电工株式会社 布线电路基板
CN101953025A (zh) * 2008-04-14 2011-01-19 株式会社村田制作所 无线ic器件、电子设备以及无线ic器件的谐振频率调整方法
US20110217837A1 (en) * 2010-03-03 2011-09-08 Omron Corporation Connecting pad producing method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3656307B2 (ja) * 1996-02-07 2005-06-08 株式会社デンソー 混成集積回路装置およびその製造方法
JP2001319992A (ja) * 2000-02-28 2001-11-16 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP3882500B2 (ja) 2000-03-02 2007-02-14 株式会社村田製作所 厚膜絶縁組成物およびそれを用いたセラミック電子部品、ならびに電子装置
JP2007287654A (ja) * 2006-03-23 2007-11-01 Alps Electric Co Ltd 接続装置
KR20130015661A (ko) 2011-08-04 2013-02-14 삼성전기주식회사 다층 세라믹 기판 및 그의 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1444837A (zh) * 2000-07-27 2003-09-24 索尼化学株式会社 布线基板
CN1491440A (zh) * 2001-02-06 2004-04-21 株式会社日立制作所 混合集成电路器件及其制造方法和电子装置
JP2004235877A (ja) * 2003-01-29 2004-08-19 Kyocera Corp 高周波モジュール
CN101064521A (zh) * 2006-04-26 2007-10-31 日立金属株式会社 高频电路、高频部件以及通信装置
CN101160016A (zh) * 2006-10-02 2008-04-09 日东电工株式会社 布线电路基板
CN101953025A (zh) * 2008-04-14 2011-01-19 株式会社村田制作所 无线ic器件、电子设备以及无线ic器件的谐振频率调整方法
US20110217837A1 (en) * 2010-03-03 2011-09-08 Omron Corporation Connecting pad producing method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
龙绪明: "《先进电子制造技术》", 31 August 2010 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109073680A (zh) * 2016-05-06 2018-12-21 日本麦可罗尼克斯股份有限公司 多层布线基板和使用该多层布线基板的探针卡
CN109073680B (zh) * 2016-05-06 2021-01-05 日本麦可罗尼克斯股份有限公司 多层布线基板和使用该多层布线基板的探针卡
CN106163097A (zh) * 2016-08-31 2016-11-23 珠海市联健电子科技有限公司 一种防漏电的铝基板及其方法
CN106163097B (zh) * 2016-08-31 2018-11-09 珠海市联健电子科技有限公司 一种防漏电的铝基板及其方法
CN115004356A (zh) * 2020-01-24 2022-09-02 京瓷株式会社 布线基体以及电子装置

Also Published As

Publication number Publication date
CN109769342A (zh) 2019-05-17
US20150216034A1 (en) 2015-07-30
JP2015138925A (ja) 2015-07-30
US9370092B2 (en) 2016-06-14
JP6070588B2 (ja) 2017-02-01

Similar Documents

Publication Publication Date Title
JP6837432B2 (ja) 高周波モジュール
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
CN102054821B (zh) 具有内屏蔽体的封装结构及其制造方法
US9055682B2 (en) Circuit module
TWI453768B (zh) Composite flexible circuit cable
CN104575938A (zh) 线圈组件及其制造方法、基板及具有基板的电压调整模块
WO2019098316A1 (ja) 高周波モジュール
CN100437986C (zh) 复合电子部件
JP4790558B2 (ja) 配線回路基板の製造方法
US20170194076A1 (en) Transmission line and flat cable
US20100200276A1 (en) Implementations of twisted differential pairs on a circuit board
US20110114380A1 (en) Electromagnetic bandgap structure and printed circuit board comprising the same
CN104798248B (zh) 传输线路及电子设备
CN104812160A (zh) 多层布线基板
CN205584642U (zh) 树脂多层基板
CN103443889B (zh) 电子元器件
JP4125650B2 (ja) Emiフィルタ
US8227699B2 (en) Printed circuit board
CN104113981A (zh) 多层布线基板以及具备该多层布线基板的模块
CN104812170B (zh) 高频模块
JP2017011244A (ja) 通信モジュール及び通信モジュールの製造方法
US20090032289A1 (en) Circuit board having two or more planar sections
WO2022071235A1 (ja) 回路モジュール
CN217062469U (zh) 传输线路以及电路基板
JP2017098070A (ja) 電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150729

RJ01 Rejection of invention patent application after publication