KR20130015661A - 다층 세라믹 기판 및 그의 제조방법 - Google Patents

다층 세라믹 기판 및 그의 제조방법 Download PDF

Info

Publication number
KR20130015661A
KR20130015661A KR1020110077781A KR20110077781A KR20130015661A KR 20130015661 A KR20130015661 A KR 20130015661A KR 1020110077781 A KR1020110077781 A KR 1020110077781A KR 20110077781 A KR20110077781 A KR 20110077781A KR 20130015661 A KR20130015661 A KR 20130015661A
Authority
KR
South Korea
Prior art keywords
conductive
pattern
ceramic substrate
multilayer ceramic
conductive patterns
Prior art date
Application number
KR1020110077781A
Other languages
English (en)
Inventor
홍기표
최용석
마원철
이대형
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110077781A priority Critical patent/KR20130015661A/ko
Priority to JP2012097705A priority patent/JP2013038385A/ja
Publication of KR20130015661A publication Critical patent/KR20130015661A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 복수 개의 세라믹 시트가 적층된 세라믹 적층체로 구성된 다층 세라믹 기판에 있어서, 세라믹 시트에 형성된 제1 도전 패턴, 제1 도전 패턴을 둘러싸는 제2 도전 패턴 및 제1 및 제2 도전 패턴 사이에 개재되는 절연 패턴을 포함하는 다층 세라믹 기판으로 복수 개의 세라믹 시트를 적층할 때, 층간 쇼트(short)가 발생하는 문제점을 효과적으로 방지할 수 있다.

Description

다층 세라믹 기판 및 그의 제조방법{Multi-layer ceramic substrate and method for manufacturing thereof}
본 발명은 다층 세라믹 기판 및 그의 제조방법에 관한 것으로, 보다 상세하게는 도전 패턴 및 도전성 비아의 층간 쇼트(short) 발생을 방지할 수 있는 다층 세라믹 기판 및 그의 제조방법에 관한 것이다.
반도체 소자 등의 전자 부품을 수납하기 위한 세라믹 기판은 복수의 세라믹 시트를 적층하여 제조하며, 특히, 복수 개의 층으로 이루어진 다층 구조를 사용하여 초소형화 및 기능 복합화를 구현하고 있다.
이러한 다층 구조의 세라믹 기판을 제조하기 위한 세라믹 시트로는 보통 저온 동시 소성 세라믹(Low Temperature Co-fired Ceramic : LTCC) 그린 시트를 사용하며, 그린 시트 위에 도전성 페이스트를 인쇄하여 도전 패턴을 형성한 후, 각각의 그린 시트를 적층하여 소성함으로써 복수 개의 층으로 이루어진 다층 세라믹 기판을 제조한다.
그리고, 다층 세라믹 기판은 복수 개의 다른 층 상에 위치한 도전 패턴을 도전성 비아를 통해 수직으로 연결함으로써 다층 세라믹 기판에 구현된 회로를 보다 집적화시킬 수 있다.
그러나, 상기와 같이 다층 세라믹 기판을 집적화시키기 위해서는 적층되는 층의 수를 증가시키고, 층간 두께를 얇게 해야 하기 때문에 복수 개의 층간 위치가 제대로 정렬되지 못하는 문제점이 있었고, 이에 따라, 수직으로 연결된 도전성 비아에 의해 복수 개의 도전 패턴 간에 쇼트(short)가 발생하는 문제점이 있었다.
또한, 세라믹 기판 내부에 층간 들뜸(delamination) 현상이 발생한 경우, 소성 후 도금을 수행할 때 전도성 용액이 내부로 침투하여 쇼트가 발생하는 문제점이 있었다.
본 발명의 사상은 세라믹 시트 상의 제1 도전 패턴 및 제2 도전 패턴 간에 절연 패턴을 개재하여 복수 개의 세라믹 시트를 적층할 때, 층간 쇼트(short)가 발생하는 문제점을 효과적으로 방지할 수 있는 다층 세라믹 기판 및 그의 제조방법을 제공함에 있다.
이를 위해 본 발명의 일실시예에 의한 다층 세라믹 기판은 복수 개의 세라믹 시트가 적층된 세라믹 적층체로 구성된 다층 세라믹 기판에 있어서, 상기 세라믹 시트에 형성된 제1 도전 패턴; 상기 제1 도전 패턴을 둘러싸는 제2 도전 패턴; 상기 제1 및 제2 도전 패턴 사이에 개재되는 절연 패턴을 포함한다.
또한, 상기 제1 및 제2 도전 패턴 사이에는 오프닝 영역이 형성되며, 상기 절연 패턴은 상기 오프닝 영역에 접하는 상기 제2 도전 패턴의 내주면에 형성될 수 있다.
그리고, 상기 절연 패턴은 상기 제2 도전 패턴의 내주면과 인접한 상기 제2 도전 패턴의 상면 일부까지 연장 형성될 수 있다.
게다가, 상기 절연 패턴과 상기 제1 도전 패턴 사이의 이격 거리는 상기 오프닝 영역의 1/3 이상에서 2/3 이하로 형성될 수 있다.
또, 상기 제2 도전 패턴의 상면에 형성되는 절연 패턴의 폭은 100㎛ 이상으로 형성될 수 있다.
아울러, 상기 제1 및 제2 도전 패턴과 각각 연결된 제1 및 제2 도전성 비아를 더 포함하고, 상기 절연 패턴은 상기 제2 도전 패턴이 다른 층에 있는 제1 도전성 비아에 의해 제1 도전 패턴과 전기적으로 연결되어 쇼트가 발생하는 것을 방지하기 위해 상기 제1 및 제2 도전 패턴 사이에 개재될 수 있다.
이때, 상기 제1 도전 패턴은 캐치 패드(catch pad)일 수 있다.
그리고, 상기 절연 패턴은 스크린 인쇄 방식에 의해 상기 제1 및 제2 도전 패턴 사이에 개재될 수 있다.
또한, 상기 절연 패턴은 유전체 페이스트 또는 절연체 페이스트로 이루어질 수 있다.
한편, 본 발명의 일실시예에 의한 다층 세라믹 기판의 제조방법은 세라믹 시트 상에 제1 및 제2 도전 패턴을 형성하는 단계; 상기 제1 및 제2 도전 패턴 사이에 절연 패턴을 개재하는 단계; 상기와 같은 방식으로 제조된 복수 개의 세라믹 시트를 적층하여 세라믹 적층체를 형성하는 단계; 상기 세라믹 적층체에 미리 정해진 압력을 가해 압착하는 단계; 상기 압착된 세라믹 적층체를 소성하는 단계를 포함한다.
상기 세라믹 시트에 제1 및 제2 도전 패턴을 형성하는 단계 이전에, 상기 세라믹 시트에 복수 개의 홀을 형성하고, 상기 복수 개의 홀에 금속 페이스트를 충진하여 상기 제1 및 제2 도전 패턴과 각각 연결되는 제1 및 제2 도전성 비아를 형성하는 단계를 더 포함할 수 있다.
또한, 상기 제1 및 제2 도전 패턴 사이에는 오프닝 영역이 형성되며, 상기 절연 패턴은 상기 오프닝 영역에 접하는 상기 제2 도전 패턴의 내주면에 형성될 수 있다.
그리고, 상기 절연 패턴은 상기 제2 도전 패턴의 내주면과 인접한 상기 제2 도전 패턴의 상면 일부까지 연장 형성될 수 있다.
게다가, 상기 절연 패턴과 상기 제1 도전 패턴 사이의 이격 거리는 상기 오프닝 영역의 1/3 이상에서 2/3 이하로 형성될 수 있다.
아울러, 상기 제2 도전 패턴의 상면에 형성되는 절연 패턴의 폭은 100㎛ 이상으로 형성될 수 있다.
여기서, 상기 제1 도전 패턴은 캐치 패드(catch pad)일 수 있다.
또, 상기 절연 패턴은 스크린 인쇄 방식에 의해 상기 제1 및 제2 도전 패턴 사이에 개재될 수 있다.
그리고, 상기 절연 패턴은 유전체 페이스트 또는 절연체 페이스트로 이루어질 수 있다.
상술한 바와 같이 본 발명의 일실시예에 의한 다층 세라믹 기판 및 그의 제조방법에 따르면, 세라믹 시트 상의 제1 도전 패턴 및 제2 도전 패턴 간에 절연 패턴을 개재하여 복수 개의 세라믹 시트를 적층할 때, 층간 쇼트(short)가 발생하는 문제점을 효과적으로 방지할 수 있는 장점이 있다.
즉, 쇼트의 발생이 예상되는 영역인 캐치 패드의 오프닝 영역 및 상기 오프닝 영역에 접하는 제2 도전 패턴에 절연 패턴을 도포하여 쇼트가 발생하는 문제점을 효과적으로 해결할 수 있다.
이로 인해, 다층 세라믹 기판의 신뢰성을 향상시킬 수 있는 장점이 있다.
도 1은 본 발명의 일실시예에 의한 다층 세라믹 기판의 단면도이다.
도 2는 복수 개의 제1 도전 패턴이 형성된 다층 세라믹 기판의 평면도이다.
도 3 내지 도 9는 본 발명의 일실시예에 의한 다층 세라믹 기판의 제조과정을 나타내는 단면도들이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명의 일실시예에 의한 다층 세라믹 기판의 단면도 및 도 2는 복수 개의 제1 도전 패턴이 형성된 다층 세라믹 기판의 평면도를 나타낸다.
도 1에 도시한 바와 같이, 다층 세라믹 기판(100)은 복수 개의 세라믹 시트(100a ~ 100d)로 이루어지는데, 본 명세서에서는 설명의 편의상 제1 내지 제4 세라믹 시트(100a, 100b, 100c, 100d)로 이루어진 다층 세라믹 기판에 대하여 설명하도록 한다.
다층 세라믹 기판을 설명하기 전에 세라믹 시트에 대하여 우선 설명하면, 세라믹 시트로는 보통 저온 동시 소성 세라믹(Low Temperature Co-fired Ceramic : LTCC) 그린 시트를 사용하는데, 상기와 같은 그린 시트는 세라믹 분말과 결합제로 제작되고, 액상 또는 점성을 가지는 결합제 내에 세라믹 분말이 분산되는 구성으로 이루어진다.
그리고, 상기와 같은 세라믹 분말과 결합제를 함유하는 혼합물이 시트 형상으로 가공되어 그린 시트가 제작된다.
도 1로 다시 돌아와 설명하면, 제1 내지 제4 세라믹 시트(100a ~ 100d)는 제1 도전 패턴(120a ~ 120d), 제1 도전 패턴(120a ~ 120d)에 연결된 제1 도전성 비아(122a ~ 122d), 제2 도전 패턴(140a ~ 140d), 제2 도전 패턴(140a ~ 140d)에 연결된 제2 도전성 비아(142a ~ 142d) 및 절연 패턴(160a ~ 160d)을 포함하여 구성된다.
제1 도전 패턴(120a ~ 120d)은 제1 내지 제4 세라믹 시트(100a ~ 100d) 상에 형성되는 수단으로서, 소정의 전기 전도율을 갖는 은(Ag), 구리(Cu), 니켈(Ni), 주석(Sn), 금(Au) 또는 철(Fe) 중에서 적어도 하나의 금속 물질로 이루어질 수 있다.
그리고, 제1 도전 패턴(120a ~ 120d)은 스크린 인쇄(screen printing) 방식에 의해 제1 내지 제4 세라믹 시트(100a ~ 100d) 상의 일부 영역에 형성될 수 있다.
또한, 제1 도전 패턴(120a ~ 120d)은 캐치 패드(catch pad)로 구성될 수 있으며, 상기 캐치 패드는 층간 회로의 연결이 용이하도록 제1 도전성 비아(122a ~ 122d)보다 큰 직경을 가지는 것이 바람직하다.
제1 도전성 비아(122a)는 제1 및 제2 세라믹 시트(100a, 100b)의 제1 도전 패턴(120a, 120b)을 수직으로 연결하고, 제1 도전성 비아(122b)는 제2 및 제3 세라믹 시트(100b, 100c)의 제1 도전 패턴(120b, 120c)을 수직으로 연결하며, 제1 도전성 비아(122c)는 제3 및 제4 세라믹 시트(100c, 100d)의 제1 도전 패턴(120c, 120d)을 수직으로 연결한다.
제2 도전 패턴(140a ~ 140d)은 제1 도전 패턴(120a ~ 120d)을 둘러싸는 수단으로서, 제1 내지 제4 세라믹 시트(100a ~ 100d) 상에 형성된다.
도 2를 참조하여 보다 구체적으로 설명하면, 제2 세라믹 시트(100b) 상에 복수 개(일례로, 3개)의 제1 도전 패턴(120b)이 형성되고, 제1 및 제2 도전 패턴(120b)(140b) 사이에는 오프닝 영역(180b)이 개재되고, 3개의 제1 도전 패턴(120b)을 둘러싸는 제2 도전 패턴(140b)이 형성된다.
즉, 제2 도전 패턴(140b)은 제1 도전 패턴(120b) 및 오프닝 영역(180b)을 제외한 제2 세라믹 시트(100b)의 전체 영역에 형성될 수 있으며, 이에 따라, 도 1에 도시한 제2 도전 패턴(140b)의 길이(d)가 도 2의 2개의 오프닝 영역(180b) 간의 이격 거리(d)가 될 수 있다.
이러한 제2 도전 패턴(140a ~ 140d)은 소정의 전기 전도율을 갖는 은(Ag), 구리(Cu), 니켈(Ni), 주석(Sn), 금(Au) 또는 철(Fe) 중에서 적어도 하나의 금속 물질로 이루어질 수 있으며, 스크린 인쇄 방식에 의해 도포될 수 있다.
제2 도전성 비아(142a)는 제1 및 제2 세라믹 시트(100a, 100b)의 제2 도전 패턴(140a, 140b)을 수직으로 연결하고, 제2 도전성 비아(142b)는 제2 및 제3 세라믹 시트(100b, 100c)의 제2 도전 패턴(140b, 140c)을 수직으로 연결하며, 제2 도전성 비아(142c)는 제3 및 제4 세라믹 시트(100c, 100d)의 제2 도전 패턴(140c, 140d)을 수직으로 연결한다.
절연 패턴(160a ~ 160d)은 제1 및 제2 도전 패턴(120a ~ 120d)(140a ~ 140d) 사이에 개재되어 제1 및 제2 도전 패턴(120a ~ 120d)(140a ~ 140d)을 절연시킨다.
상기와 같은 절연 패턴(160a ~ 160d)은 유전체 페이스트 또는 절연체 페이스트로 이루어질 수 있으며, 스크린 인쇄 방식에 의해 제1 및 제2 도전 패턴(120a ~ 120d)(140a ~ 140d) 사이에 도포될 수 있다.
도 2를 참조하여 보다 구체적으로 설명하면, 도 2는 제2 세라믹 시트(100b) 상에 복수 개(일례로, 3개)의 제1 도전 패턴이 형성되고, 제1 및 제2 도전 패턴(120b)(140b) 사이에 오프닝 영역(180b)이 형성된 경우, 절연 패턴(160b)은 오프닝 영역(180b)에 접하는 제2 도전 패턴(140b)의 내주면에 형성되어 제1 도전성 비아(122a)에 의해 제1 및 제2 도전 패턴(120b)(140b)이 연결되어 쇼트(short)가 발생하는 것을 방지할 수 있다.
또한, 절연 패턴(160a)은 제2 도전 패턴(140a)의 내주면과 인접한 제2 도전 패턴(140a)의 상면 일부까지 연장 형성되어 쇼트가 발생하는 문제점을 효과적으로 방지할 수 있다.
다시 말하면, 복수 개의 세라믹 시트를 적층할 때 층간 위치가 제대로 정렬되지 못해 쇼트가 발생하는 문제점을 해결하기 위해 쇼트의 발생이 예상되는 영역인 제1 및 제2 도전 패턴 사이 또는 제1 도전성 비아 및 제2 도전 패턴 사이의 접촉 영역에 절연 패턴을 형성하여 복수 개의 도전 패턴 간에 전기적으로 연결되지 못하게 함으로써 쇼트의 발생을 막을 수 있게 된다.
한편, 절연 패턴(160a)과 제1 도전 패턴(120a) 사이의 이격 거리(a)는 스크린 인쇄 방식으로 절연 패턴(160a)을 도포할 때 해상도를 감안하여 오프닝 영역(b)의 1/3 이상에서 2/3 이하로 형성되는 것이 바람직하다. 이에 따라, 해상도를 감소시키지 않으면서도 오프닝 영역(180a) 및 제2 절연 패턴(140a)에 절연 패턴(160a)을 효과적으로 형성할 수 있다.
또한, 제2 도전 패턴(140a)의 상면에 형성되는 절연 패턴(120a)의 폭(c)은 스크린 인쇄 방식으로 절연 패턴(160a)을 도포할 때의 해상도 및 위치 정렬 시의 틀어짐을 감안하여 100㎛ 이상으로 형성되는 것이 바람직하다. 이에 따라, 복수 개의 세라믹 시트를 적층할 때, 층간 위치 정렬이 틀어지게 되어도 층간 쇼트(short)가 발생하는 문제점을 효과적으로 방지할 수 있다.
이하에서는 본 발명의 일실시예에 의한 다층 세라믹 기판의 제조과정을 설명하도록 한다.
도 3 내지 도 9는 본 발명의 일실시예에 의한 다층 세라믹 기판의 제조과정을 나타내는 단면도들을 나타낸다.
도 3에 도시한 바와 같이, 제1 세라믹 시트(100a)를 준비한다. 상기 세라믹 시트로는 보통 저온 동시 소성 세라믹(Low Temperature Co-fired Ceramic : LTCC) 그린 시트를 사용하는데, 상기와 같은 그린 시트는 세라믹 분말과 결합제로 제작되고, 액상 또는 점성을 가지는 결합제 내에 세라믹 분말이 분산되는 구성으로 이루어진다.
그리고, 상기와 같은 세라믹 분말과 결합제를 함유하는 혼합물이 시트 형상으로 가공되어 그린 시트가 제작된다.
도 4에서와 같이, 제1 세라믹 시트(100a)를 레이저 드릴이나 리소그래피 방식을 이용하여 소정 크기로 펀칭함으로써 복수 개의 비아홀(105a)을 형성한다.
그리고, 도 5와 같이, 복수 개의 비아홀(105a)을 은, 구리 등과 같은 금속분말을 주재료로 하는 페이스트로 충진함으로써 제1 및 제2 도전성 비아(122a)(142a)를 형성한다.
다음으로, 도 6에서와 같이, 제1 세라믹 시트(100a)에 제1 도전 패턴(120a) 및 제2 도전 패턴(140a)을 형성한다.
여기서, 제1 도전 패턴 및 제2 도전 패턴(120a ~ 120d)(140a ~ 140d)은 제1 내지 제4 세라믹 시트(100a ~ 100d) 상에 형성되는 수단으로서, 소정의 전기 전도율을 갖는 은(Ag), 구리(Cu), 니켈(Ni), 주석(Sn), 금(Au) 또는 철(Fe) 중에서 적어도 하나의 금속 물질로 이루어질 수 있다.
그리고, 제1 도전 패턴 및 제2 도전 패턴(120a ~ 120d)(140a ~ 140d)은 스크린 인쇄(screen printing) 방식에 의해 제1 내지 제4 세라믹 시트(100a ~ 100d) 상의 일부 영역에 형성될 수 있다.
또한, 제1 도전 패턴(120a ~ 120d)은 캐치 패드(catch pad)로 구성될 수 있으며, 상기 캐치 패드는 층간 회로의 연결이 용이하도록 제1 도전성 비아(122a ~ 122d)보다 큰 직경을 가지는 것이 바람직하다.
도 2를 참조하여 보다 구체적으로 설명하면, 제2 세라믹 시트(100b) 상에 복수 개(일례로, 3개)의 제1 도전 패턴(120b) 및 제2 도전 패턴(140b)이 형성되고, 제1 및 제2 도전 패턴(120b)(140b) 사이에는 오프닝 영역(180b)이 개재된다.
즉, 제2 도전 패턴(140b)은 제1 도전 패턴(120b) 및 오프닝 영역(180b)을 제외한 제2 세라믹 시트(100b)의 전체 영역에 형성될 수 있으며, 도 1에 도시한 제2 도전 패턴(140b)의 길이(d)가 도 2의 2개의 오프닝 영역(180b) 간의 이격 거리(d)가 된다.
이러한 제2 도전 패턴(140a ~ 140d)은 소정의 전기 전도율을 갖는 은(Ag), 구리(Cu), 니켈(Ni), 주석(Sn), 금(Au) 또는 철(Fe) 중에서 적어도 하나의 금속 물질로 이루어질 수 있으며, 스크린 인쇄 방식에 의해 도포될 수 있다.
다음으로, 도 7에서와 같이, 제1 및 제2 도전 패턴(120a)(140a) 사이에 절연 패턴(160a)을 개재한다.
여기서, 절연 패턴(160a ~ 160d)은 유전체 페이스트 또는 절연체 페이스트로 이루어질 수 있으며, 스크린 인쇄 방식에 의해 제1 및 제2 도전 패턴(120a ~ 120d)(140a ~ 140d) 사이에 도포될 수 있다.
상기와 같은 절연 패턴을 도포하는 이유는 복수 개의 세라믹 시트를 적층할 때 층간 위치가 제대로 정렬되지 못해 쇼트가 발생하는 문제점을 해결하기 위함이며, 앞서 설명한 바와 같이, 쇼트의 발생이 예상되는 영역인 제1 및 제2 도전 패턴 사이 또는 제1 도전성 비아 및 제2 도전 패턴 사이의 접촉 영역에 절연 패턴을 형성하여 복수 개의 도전 패턴 간에 전기적으로 연결되지 못하게 함으로써 쇼트의 발생을 막을 수 있다.
그 다음으로, 도 8에서와 같이, 상기와 같은 방식으로 제조된 복수 개의 세라믹 시트(100a ~ 100d)를 적층하여 세라믹 적층체를 형성한다.
그 후, 도 9에서와 같이, 세라믹 적층체에 미리 정해진 압력을 가해 압착하고, 압착된 세라믹 적층체를 소성하여 다층 세라믹 기판(100)을 제조한다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
100. 다층 세라믹 기판
100a ~ 100d. 제1 내지 제4 세라믹 시트
120a ~ 120d. 제1 도전 패턴 140a ~ 140d. 제2 도전 패턴
160a ~ 160d. 절연 패턴 180a ~ 180d. 오프닝 영역

Claims (18)

  1. 복수 개의 세라믹 시트가 적층된 세라믹 적층체로 구성된 다층 세라믹 기판에 있어서,
    상기 세라믹 시트에 형성된 제1 도전 패턴;
    상기 제1 도전 패턴을 둘러싸는 제2 도전 패턴;
    상기 제1 및 제2 도전 패턴 사이에 개재되는 절연 패턴을 포함하는 다층 세라믹 기판.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 도전 패턴 사이에는 오프닝 영역이 형성되며,
    상기 절연 패턴은,
    상기 오프닝 영역에 접하는 상기 제2 도전 패턴의 내주면에 형성되는 다층 세라믹 기판.
  3. 제 2 항에 있어서,
    상기 절연 패턴은,
    상기 제2 도전 패턴의 내주면과 인접한 상기 제2 도전 패턴의 상면 일부까지 연장 형성되는 다층 세라믹 기판.
  4. 제 2 항에 있어서,
    상기 절연 패턴과 상기 제1 도전 패턴 사이의 이격 거리는,
    상기 오프닝 영역의 1/3 이상에서 2/3 이하로 형성되는 다층 세라믹 기판.
  5. 제 3 항에 있어서,
    상기 제2 도전 패턴의 상면에 형성되는 절연 패턴의 폭은,
    100㎛ 이상으로 형성되는 다층 세라믹 기판.
  6. 제 1 항에 있어서,
    상기 제1 및 제2 도전 패턴과 각각 연결된 제1 및 제2 도전성 비아를 더 포함하고,
    상기 절연 패턴은,
    상기 제2 도전 패턴이 다른 층에 있는 제1 도전성 비아에 의해 제1 도전 패턴과 전기적으로 연결되어 쇼트가 발생하는 것을 방지하기 위해 상기 제1 및 제2 도전 패턴 사이에 개재되는 다층 세라믹 기판.
  7. 제 1 항에 있어서,
    상기 제1 도전 패턴은,
    캐치 패드(catch pad)인 다층 세라믹 기판.
  8. 제 1 항에 있어서,
    상기 절연 패턴은,
    스크린 인쇄 방식에 의해 상기 제1 및 제2 도전 패턴 사이에 개재되는 다층 세라믹 기판.
  9. 제 1 항에 있어서,
    상기 절연 패턴은,
    유전체 페이스트 또는 절연체 페이스트로 이루어지는 다층 세라믹 기판.
  10. 세라믹 시트 상에 제1 및 제2 도전 패턴을 형성하는 단계;
    상기 제1 및 제2 도전 패턴 사이에 절연 패턴을 개재하는 단계;
    상기와 같은 방식으로 제조된 복수 개의 세라믹 시트를 적층하여 세라믹 적층체를 형성하는 단계;
    상기 세라믹 적층체에 미리 정해진 압력을 가해 압착하는 단계;
    상기 압착된 세라믹 적층체를 소성하는 단계를 포함하는 다층 세라믹 기판의 제조방법.
  11. 제 10 항에 있어서,
    상기 세라믹 시트에 제1 및 제2 도전 패턴을 형성하는 단계 이전에,
    상기 세라믹 시트에 복수 개의 홀을 형성하고,
    상기 복수 개의 홀에 금속 페이스트를 충진하여 상기 제1 및 제2 도전 패턴과 각각 연결되는 제1 및 제2 도전성 비아를 형성하는 단계를 더 포함하는 다층 세라믹 기판의 제조방법.
  12. 제 10 항에 있어서,
    상기 제1 및 제2 도전 패턴 사이에는 오프닝 영역이 형성되며,
    상기 절연 패턴은,
    상기 오프닝 영역에 접하는 상기 제2 도전 패턴의 내주면에 형성되는 다층 세라믹 기판의 제조방법.
  13. 제 12 항에 있어서,
    상기 절연 패턴은,
    상기 제2 도전 패턴의 내주면과 인접한 상기 제2 도전 패턴의 상면 일부까지 연장 형성되는 다층 세라믹 기판의 제조방법.
  14. 제 12 항에 있어서,
    상기 절연 패턴과 상기 제1 도전 패턴 사이의 이격 거리는,
    상기 오프닝 영역의 1/3 이상에서 2/3 이하로 형성되는 다층 세라믹 기판의 제조방법.
  15. 제 13 항에 있어서,
    상기 제2 도전 패턴의 상면에 형성되는 절연 패턴의 폭은,
    100㎛ 이상으로 형성되는 다층 세라믹 기판의 제조방법.
  16. 제 10 항에 있어서,
    상기 제1 도전 패턴은,
    캐치 패드(catch pad)인 다층 세라믹 기판의 제조방법.
  17. 제 10 항에 있어서,
    상기 절연 패턴은,
    스크린 인쇄 방식에 의해 상기 제1 및 제2 도전 패턴 사이에 개재되는 다층 세라믹 기판의 제조방법.
  18. 제 10 항에 있어서,
    상기 절연 패턴은,
    유전체 페이스트 또는 절연체 페이스트로 이루어지는 다층 세라믹 기판의 제조방법.
KR1020110077781A 2011-08-04 2011-08-04 다층 세라믹 기판 및 그의 제조방법 KR20130015661A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110077781A KR20130015661A (ko) 2011-08-04 2011-08-04 다층 세라믹 기판 및 그의 제조방법
JP2012097705A JP2013038385A (ja) 2011-08-04 2012-04-23 多層セラミック基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110077781A KR20130015661A (ko) 2011-08-04 2011-08-04 다층 세라믹 기판 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20130015661A true KR20130015661A (ko) 2013-02-14

Family

ID=47887663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110077781A KR20130015661A (ko) 2011-08-04 2011-08-04 다층 세라믹 기판 및 그의 제조방법

Country Status (2)

Country Link
JP (1) JP2013038385A (ko)
KR (1) KR20130015661A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018226393A1 (en) * 2017-06-05 2018-12-13 Waymo Llc Pcb optical isolation by nonuniform catch pad stack
KR102095221B1 (ko) * 2018-11-22 2020-03-31 (주)샘씨엔에스 반도체 소자 테스트용 다층 세라믹 기판과 그 제조 방법
KR102636727B1 (ko) * 2023-06-07 2024-02-15 주식회사 미코세라믹스 세라믹 서셉터 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6070588B2 (ja) 2014-01-24 2017-02-01 株式会社村田製作所 多層配線基板
JP6712765B2 (ja) * 2016-05-31 2020-06-24 パナソニックＩｐマネジメント株式会社 高周波基板
JP6589793B2 (ja) * 2016-09-26 2019-10-16 株式会社村田製作所 積層型電子部品
JP6989292B2 (ja) * 2017-05-29 2022-01-05 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4693284B2 (ja) * 2001-05-28 2011-06-01 京セラ株式会社 多層配線基板およびその製造方法
JP4897961B2 (ja) * 2006-12-08 2012-03-14 日本特殊陶業株式会社 電子部品検査用配線基板およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018226393A1 (en) * 2017-06-05 2018-12-13 Waymo Llc Pcb optical isolation by nonuniform catch pad stack
US10178764B2 (en) 2017-06-05 2019-01-08 Waymo Llc PCB optical isolation by nonuniform catch pad stack
US11102882B2 (en) 2017-06-05 2021-08-24 Waymo Llc PCB optical isolation by nonuniform catch pad stack
US11582867B2 (en) 2017-06-05 2023-02-14 Waymo Llc PCB optical isolation by nonuniform catch pad stack
KR102095221B1 (ko) * 2018-11-22 2020-03-31 (주)샘씨엔에스 반도체 소자 테스트용 다층 세라믹 기판과 그 제조 방법
KR102636727B1 (ko) * 2023-06-07 2024-02-15 주식회사 미코세라믹스 세라믹 서셉터 및 그 제조 방법

Also Published As

Publication number Publication date
JP2013038385A (ja) 2013-02-21

Similar Documents

Publication Publication Date Title
KR20130015661A (ko) 다층 세라믹 기판 및 그의 제조방법
KR101399202B1 (ko) 콘덴서 및 배선기판
KR101499715B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2012028730A (ja) 多層回路基板及び多層回路基板の製造方法
JP6531845B2 (ja) 多層配線基板およびこれを備えるプローブカード
US11510315B2 (en) Multilayer substrate, interposer, and electronic device
JP4806356B2 (ja) 単一のバイアにより固定されたパッドをもつ多層セラミック基板
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
WO2010067508A1 (ja) 多層基板およびその製造方法
JP6128209B2 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
KR101477426B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2012089568A (ja) 有機多層基板及びその製造方法
JP2009004457A (ja) コンデンサ内蔵多層基板
US20140201992A1 (en) Circuit board structure having embedded electronic element and fabrication method thereof
JP6512366B2 (ja) 回路基板、回路基板の製造方法及び電子装置
JP2005072503A (ja) 配線基板およびそれを用いた電子装置
US20150380347A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR101018100B1 (ko) 다층 세라믹 기판, 다중 전극을 갖는 도전성 비아 형성 방법 및 이를 이용한 다층 세라믹 기판의 제조방법
JP5448354B2 (ja) 配線基板およびその製造方法
JP6536057B2 (ja) 配線基板およびその製造方法
KR20100132358A (ko) 범프비아를 구비한 인쇄회로기판의 제조방법
JP6750728B2 (ja) 積層型電子部品および積層型電子部品モジュール
KR102480712B1 (ko) 인쇄회로기판
KR20110131043A (ko) 매립형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid