JPWO2013088957A1 - 抵抗体内蔵多層ガラスセラミック基板 - Google Patents
抵抗体内蔵多層ガラスセラミック基板 Download PDFInfo
- Publication number
- JPWO2013088957A1 JPWO2013088957A1 JP2013549198A JP2013549198A JPWO2013088957A1 JP WO2013088957 A1 JPWO2013088957 A1 JP WO2013088957A1 JP 2013549198 A JP2013549198 A JP 2013549198A JP 2013549198 A JP2013549198 A JP 2013549198A JP WO2013088957 A1 JPWO2013088957 A1 JP WO2013088957A1
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- glass
- built
- ceramic substrate
- glass ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Adjustable Resistors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
【解決手段】抵抗体に含まれるガラスのガラス軟化点Tr1とガラスセラミック基板に含まれるガラスのガラス軟化点Tc1がTc1−110≦Tr1≦Tc1+70の関係を満たすガラスを用い、抵抗体内部の空隙を微小で連続的に繋がっていない空隙構造にすることで、内蔵抵抗体の抵抗値バラツキの小さい抵抗体を得る。
【選択図】図1
Description
本明細書において、「微小な空隙」の大きさは、アスペクト比が1.0〜1.5の球状のものはメジアン径(D50)を意味し、その他の形状については長径及び短径の算術平均値を意味し、無作為に選択した50点の平均値とする。この値が3μm以下である空隙を「微小な空隙」とする。
この空隙形状が大きくなると、抵抗体内部に導電性粉末で形成される導電経路長が、空隙の有無により大きくバラツキを生じ、抵抗値のバラツキを増加する。
Tc1−110>Tr1となると、焼成温度での抵抗体用ガラスの流動粘度が低下して、該ガラスの発泡などにより抵抗体内部に多くの空隙を形成するため、抵抗値バラツキが増加する。また、Tr1>Tc1+70となると、焼成温度での抵抗体用ガラスの流動粘度が高く、導電性粉末を該ガラスで被覆できない部分がそのまま空隙として形成されるため、抵抗値バラツキが増加してしまう。
このため上記関係式を満たすことが好ましい。
ガラスセラミック基板11a〜11dに含まれるガラス材料としては、例えば、結晶化ガラス系材料が挙げられる。結晶化ガラス系材料とは、加熱焼成時に多数の微細な結晶がガラス成分中に析出した材料である。
抵抗体ペーストとして、導電性粉末とガラス粉末とを含み、これらが有機ビヒクルと混合されてなるものが使用される。
ここで、本発明の「ガラスの軟化点」とは、ガラスが自重で軟化変形する温度であり、ファイバーエロンゲーション法による変形開始温度、あるいは示差熱分析(DTA)によって測定される曲線における第2吸収部の裾の温度である。
なお、本明細書におけるガラス軟化点(℃)とは、株式会社リガク社製TG8120示差熱分析装置を用いて測定された温度である。
ガラス粉末、セラミックフィラー、結合剤、溶剤、可塑剤及び分散剤等を含む有機ビヒクルと混合し、スラリー状の塗料を調製する。混合は、ボールミル等一般的な塗料製造装置が使用できる。その後のシート成型厚み、成膜装置により、各種添加材の添加量は適宜決定される。
導電性材料としての酸化ルテニウム2gと、ガラス粉末B3.5gを、エチルセルロース、ブチルカルビトールからなるビヒクルに3本ロールを用いて分散させて、抵抗体ペーストを作製した。なお、導電性材料およびガラス粉末Bの合計質量と有機ビヒクルの質量の比は、得られた抵抗体ペーストがスクリーン印刷に適した粘度となるように、質量比で1:0.5〜1:4の範囲で調合し、抵抗体ペーストを作製した。
まず、ガラス粉末A(SiO2、CaO、MgOを主成分とする、ディオプサイドを析出する結晶化ガラス粉末)と、アルミナフィラーとを準備した。
アクリル系樹脂を19.4g、トルエンを59.1g、エタノールを3g、可塑剤(ブチルフタリルグリコール酸ブチル)を6.5g混合して、有機ビヒクルを調製した。そして、ガラス粉末A、アルミナフィラー、及び調製した有機ビヒクルを配合し、ボールミルを用いて24時間混合して誘電体ペーストを調製した。
調製した誘電体ペーストをポリエチレンテレフタレート(PET)フィルム上にドクターブレード法により成膜してガラスセラミック基板のグリーンシートを複数形成した。次に該グリーンシートに内部導体間を接続するビア用のビアホールをCO2レーザーにて形成した。次に該ビアホールに銀ペーストにて充填印刷を行った。次に抵抗体と接続するための内部導体用電極パターンを銀ペーストにて印刷形成し、乾燥後、上記抵抗体ペーストにて所定の位置へ印刷形成した。ここで該抵抗体ペーストを、1.0mm×1.2mmの印刷パターンを用いて、長辺方向の両端で各100μm、前記抵抗体と接続するための内部導体電極パターンと重なるように印刷した。該内部導体用電極パターンと抵抗体ペーストが印刷された複数枚のガラスセラミック基板用グリーンシートを積層して積層体を得、該積層体を挟むように未焼結グリーンシートを配置し、25MPaでプレスした後、大気中、900℃で2時間焼成して、内蔵抵抗体抵抗値評価用多層ガラスセラミック基板を得た。
比抵抗(Ω・mm)= RDC ×S / L (1)
抵抗体の長さL(抵抗体接続用の一対の内部導体間距離)は、抵抗体接続用の一対の内部導体の、両端部の間隔距離の平均値をLとし、L=(L1+L2)/2とする。図3は、図1にI―I面で内蔵抵抗体15の断面概念図である。
図3のC1は、断面積測定位置を示し、多層ガラスセラミック基板の積層面に垂直方向であり、且つ抵抗体接続用の一対の内部電極の中心近傍を、該一対の内部電極に平行に切断して形成された内蔵抵抗体15の断面積を画像認識ソフトを用いて読み取り、その断面積をSとする。上記(1)で求めた比抵抗を(3σ/比抵抗の平均)×100(%)で算出して求めた。
11a,11b,11c,11d ガラスセラミック基板
12 ビア導体(導体)
13 内部導体(導体)
14 表面導体(導体)
15 内蔵抵抗体
Claims (4)
- 積層された複数のガラスセラミックスからなる絶縁層と、該絶縁層間に形成された抵抗体接続用の少なくとも一対の内部導体と、両端部が前記一対の内部導体にそれぞれ接続された抵抗体を具備してなる抵抗体内蔵多層ガラスセラミック基板において、
前記抵抗体は、導電性粉末とガラス粉末を含んだ材料より形成され、さらに点在した微小な空隙を有することを特徴とする抵抗体内蔵多層ガラスセラミック基板。 - 前記抵抗体に用いられるガラス粉末の軟化点をTr1、前記絶縁層に用いられるガラス粉末の軟化点をTc1としたとき、
Tc1−110≦Tr1≦Tc1+70の関係を満たすことを特徴とする、請求項1記載の抵抗体内蔵多層ガラスセラミック基板。 - 前記絶縁層は、SiO2、CaO、MgOを含有するディオプサイド結晶を主相とする結晶化ガラスを含むことを特徴とする、請求項1又は請求項2記載の抵抗体内蔵多層ガラスセラミック基板。
- 前記抵抗体に点在する微小な空隙は、抵抗体内蔵多層ガラスセラミック基板の積層面に水平方向の抵抗体断面における該微小空隙の割合が、20%以下であることを特徴とする、請求項1乃至請求項3のいずれかに記載の抵抗体内蔵多層ガラスセラミック基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011276172 | 2011-12-16 | ||
JP2011276172 | 2011-12-16 | ||
PCT/JP2012/080810 WO2013088957A1 (ja) | 2011-12-16 | 2012-11-29 | 抵抗体内蔵多層ガラスセラミック基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013088957A1 true JPWO2013088957A1 (ja) | 2015-04-27 |
JP6113664B2 JP6113664B2 (ja) | 2017-04-12 |
Family
ID=48612412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013549198A Active JP6113664B2 (ja) | 2011-12-16 | 2012-11-29 | 抵抗体内蔵多層ガラスセラミック基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9648743B2 (ja) |
EP (1) | EP2793539A4 (ja) |
JP (1) | JP6113664B2 (ja) |
WO (1) | WO2013088957A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015191938A (ja) * | 2014-03-27 | 2015-11-02 | 三菱電機株式会社 | 多層セラミック回路基板 |
KR20180022847A (ko) * | 2015-06-30 | 2018-03-06 | 쓰리엠 이노베이티브 프로퍼티즈 캄파니 | 비아를 포함하는 전자 디바이스 및 그러한 전자 디바이스를 형성하는 방법 |
JP6614240B2 (ja) * | 2015-09-18 | 2019-12-04 | 株式会社村田製作所 | セラミック多層基板 |
CN109791823B (zh) * | 2016-09-29 | 2021-02-23 | 京瓷株式会社 | 电阻器、具备该电阻器的电路基板和电子装置 |
JP7116398B2 (ja) | 2018-09-11 | 2022-08-10 | 国立研究開発法人農業・食品産業技術総合研究機構 | 落花生の脱莢機構および自走式拾い上げ脱莢機 |
JP7550025B2 (ja) | 2020-11-09 | 2024-09-12 | 日本特殊陶業株式会社 | セラミック配線基板およびセラミック配線基板の製造方法 |
JP7497274B2 (ja) | 2020-11-09 | 2024-06-10 | 日本特殊陶業株式会社 | セラミック配線基板およびセラミック配線基板の製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5147680B1 (ja) * | 1969-04-11 | 1976-12-16 | ||
JPS62252901A (ja) * | 1985-11-30 | 1987-11-04 | 株式会社住友金属セラミックス | 抵抗体を有する電子回路基板 |
JPH0232865A (ja) * | 1988-07-22 | 1990-02-02 | Matsushita Electric Ind Co Ltd | サーマルヘッド |
JPH0232805A (ja) * | 1988-07-22 | 1990-02-02 | Kazuhiko Okada | 合成木材用素材 |
JPH0343786B2 (ja) * | 1981-07-24 | 1991-07-03 | Hitachi Ltd | |
JPH08162762A (ja) * | 1994-12-02 | 1996-06-21 | Sumitomo Metal Mining Co Ltd | ガラスセラミック多層回路基板 |
JP2003055034A (ja) * | 2001-08-21 | 2003-02-26 | Nippon Electric Glass Co Ltd | 積層ガラスセラミック材料及び積層ガラスセラミック焼結体 |
JP2006108530A (ja) * | 2004-10-08 | 2006-04-20 | Koa Corp | 抵抗ペーストおよびそれを使用した低温焼成ガラスセラミックス回路基板 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3266005A (en) * | 1964-04-15 | 1966-08-09 | Western Electric Co | Apertured thin-film circuit components |
JPS5729185U (ja) * | 1980-07-28 | 1982-02-16 | ||
EP0211331A3 (en) * | 1985-08-02 | 1989-10-25 | Hitachi, Ltd. | Heat-sensitive recording head and method of manufacturing same |
JPH0719963B2 (ja) * | 1985-11-29 | 1995-03-06 | 富士通株式会社 | 多層セラミツク回路基板の製造方法 |
JPH0343786A (ja) | 1989-07-11 | 1991-02-25 | Mitsubishi Electric Corp | アクティブマトリックス液晶パネル用信号処理回路 |
US5144279A (en) * | 1990-05-31 | 1992-09-01 | Ngk Insulators, Inc. | Resistor element with thin porous metallic layer covered with glass coating |
JP4273641B2 (ja) | 2000-07-18 | 2009-06-03 | 株式会社デンソーウェーブ | 料金精算システム |
EP1258891A2 (en) * | 2001-05-17 | 2002-11-20 | Shipley Co. L.L.C. | Resistors |
JP3840921B2 (ja) * | 2001-06-13 | 2006-11-01 | 株式会社デンソー | プリント基板のおよびその製造方法 |
DE10144364A1 (de) * | 2001-09-10 | 2003-04-03 | Epcos Ag | Elektrisches Vielschichtbauelement |
JP2004214573A (ja) * | 2003-01-09 | 2004-07-29 | Murata Mfg Co Ltd | セラミック多層基板の製造方法 |
JP2006100445A (ja) * | 2004-09-28 | 2006-04-13 | Kyocera Corp | ガラスセラミック配線基板およびその製造方法 |
JP2006237493A (ja) * | 2005-02-28 | 2006-09-07 | Kyocera Corp | 配線基板 |
EP1999809A2 (en) * | 2006-03-29 | 2008-12-10 | Max-Planck-Gesellschaft zur Förderung der Wissenschaften | Preparation of nanostructured metals and metal compounds and their uses |
JP5481854B2 (ja) * | 2008-12-16 | 2014-04-23 | Tdk株式会社 | 電子部品 |
-
2012
- 2012-11-29 US US14/365,965 patent/US9648743B2/en not_active Expired - Fee Related
- 2012-11-29 WO PCT/JP2012/080810 patent/WO2013088957A1/ja active Application Filing
- 2012-11-29 JP JP2013549198A patent/JP6113664B2/ja active Active
- 2012-11-29 EP EP12858544.5A patent/EP2793539A4/en not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5147680B1 (ja) * | 1969-04-11 | 1976-12-16 | ||
JPH0343786B2 (ja) * | 1981-07-24 | 1991-07-03 | Hitachi Ltd | |
JPS62252901A (ja) * | 1985-11-30 | 1987-11-04 | 株式会社住友金属セラミックス | 抵抗体を有する電子回路基板 |
JPH0232865A (ja) * | 1988-07-22 | 1990-02-02 | Matsushita Electric Ind Co Ltd | サーマルヘッド |
JPH0232805A (ja) * | 1988-07-22 | 1990-02-02 | Kazuhiko Okada | 合成木材用素材 |
JPH08162762A (ja) * | 1994-12-02 | 1996-06-21 | Sumitomo Metal Mining Co Ltd | ガラスセラミック多層回路基板 |
JP2003055034A (ja) * | 2001-08-21 | 2003-02-26 | Nippon Electric Glass Co Ltd | 積層ガラスセラミック材料及び積層ガラスセラミック焼結体 |
JP2006108530A (ja) * | 2004-10-08 | 2006-04-20 | Koa Corp | 抵抗ペーストおよびそれを使用した低温焼成ガラスセラミックス回路基板 |
Also Published As
Publication number | Publication date |
---|---|
US9648743B2 (en) | 2017-05-09 |
EP2793539A1 (en) | 2014-10-22 |
JP6113664B2 (ja) | 2017-04-12 |
WO2013088957A1 (ja) | 2013-06-20 |
EP2793539A4 (en) | 2016-03-23 |
US20140305685A1 (en) | 2014-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6113664B2 (ja) | 抵抗体内蔵多層ガラスセラミック基板 | |
JP5845426B2 (ja) | セラミック積層部品 | |
JP4507012B2 (ja) | 多層セラミック基板 | |
JP6079899B2 (ja) | 積層セラミック電子部品 | |
JP5904305B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
US9370111B2 (en) | Ceramic multilayer substrate and method for producing the same | |
JP6968524B2 (ja) | 厚膜導電ペーストおよびセラミック多層積層電子部品の製造方法 | |
CN113165982A (zh) | 层叠体和电子部件 | |
WO2019059017A1 (ja) | セラミック基板の製造方法、セラミック基板、及び、モジュール | |
JP4673086B2 (ja) | ビア導体メタライズ用の導体ペーストおよびこれを用いたセラミック配線基板の製造方法 | |
JP4038602B2 (ja) | 導電性ペースト及びセラミック多層基板 | |
JP3785903B2 (ja) | 多層基板及びその製造方法 | |
JP4844317B2 (ja) | セラミック電子部品およびその製造方法 | |
JP4562282B2 (ja) | セラミック回路基板の製法 | |
JP2010278117A (ja) | 配線基板の製造方法 | |
JP2008159940A (ja) | 多層配線基板およびその製造方法 | |
JP4817855B2 (ja) | コンデンサ内蔵配線基板およびその製造方法 | |
JP6693836B2 (ja) | セラミック配線基板及びセラミック配線基板の製造方法 | |
JP3987810B2 (ja) | セラミック配線基板 | |
JPH06338686A (ja) | 多層基板の製造方法 | |
JP2007201272A (ja) | 配線基板の製造方法 | |
JP4885749B2 (ja) | セラミックス積層基板の製造方法 | |
JP2008085035A (ja) | 多層配線基板 | |
JP2010232255A (ja) | 多層配線基板の製造方法 | |
JP2005243856A (ja) | ガラスセラミック配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170315 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6113664 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |