JP4562282B2 - セラミック回路基板の製法 - Google Patents

セラミック回路基板の製法 Download PDF

Info

Publication number
JP4562282B2
JP4562282B2 JP2000395995A JP2000395995A JP4562282B2 JP 4562282 B2 JP4562282 B2 JP 4562282B2 JP 2000395995 A JP2000395995 A JP 2000395995A JP 2000395995 A JP2000395995 A JP 2000395995A JP 4562282 B2 JP4562282 B2 JP 4562282B2
Authority
JP
Japan
Prior art keywords
circuit board
silver powder
ceramic circuit
conductive paste
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000395995A
Other languages
English (en)
Other versions
JP2002197922A (ja
Inventor
秀司 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000395995A priority Critical patent/JP4562282B2/ja
Publication of JP2002197922A publication Critical patent/JP2002197922A/ja
Application granted granted Critical
Publication of JP4562282B2 publication Critical patent/JP4562282B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Conductive Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、セラミック回路基板の製法に関し、特に、通信機器や電子機器等に搭載される高周波用途の部品を構成する、低温焼成セラミック回路基板を製造する際に用いられるセラミック回路基板の製法に関するものである。
【0002】
【従来技術】
従来、セラミック回路基板は、例えば、アルミナ等のセラミック層間にWやMo等の高融点金属からなる配線導体を形成して構成されており、その表面にLSI等の半導体素子を実装した配線基板として用いられてきた。
【0003】
近年、携帯電話をはじめとする移動体通信等の発達及び普及に伴い、通信機器や電子機器等の小型化、高機能化、低価格化、低電力化等が進められ、共振器、コンデンサ、コイル、フィルタ等を内蔵した基板として、セラミック回路基板が用いられてきている。
【0004】
これら、共振器等の素子を内蔵して、高機能化、低電力化等を実現するためには、回路形成用の配線導体としてAgやCu、Auといった低抵抗の導体材料が不可欠である。Auからなる配線導体は、導電性に優れ、化学的にも安定で耐候性にも優れているが、高価であるという難点がある。また、Cuからなる配線導体は、安価であるが、酸化しやすいため還元雰囲気での焼成が必要であり、焼成工程におけるコストが高くなるという難点がある。
【0005】
一方、Agは、金属の中で最も低抵抗であり、また、比較的安価であり、大気中での焼成が可能であることから、セラミック回路基板用の導体材料として、広く用いられている。
【0006】
Agを導体材料として用いて、同時焼成によりセラミック回路基板を得るためには、Agの融点よりも低い温度で焼成する必要がある。このような基板用のセラミック材料として、ガラス成分とセラミック成分をそれぞれ半分程度の割合で含有するガラスセラミックスと、BaTiO3、MgTiO3、CaTiO3等の誘電体材料に焼結助剤を添加して低温焼成化した低温焼成の誘電体セラミックスが知られている。
【0007】
これらのセラミックスは、焼成における収縮の開始温度が約700〜850℃とAgよりも高温であり、かつ、焼成収縮率も約15%以上と大きく、同時焼成において、導体材料とセラミックスの収縮挙動が合わないため、基板が反る、歪むといった問題がある。特に、低温焼成の誘電体セラミックスでは、収縮開始温度がガラスセラミックスに比べて高いため、この問題が助長される傾向にある。
【0008】
このような問題点を改善するため、Agに、PtやPd等の金属や高軟化点のガラス、あるいは、金属酸化物等を添加して、焼成における導体材料の収縮開始温度を高温化する試みがなされてきた。
【0009】
例えば、特開平10−7435号公報には、基板材料であるガラスセラミックスを構成する原料の粒径を規定するとともに、導体材料であるAgやAu等にガラス組成物を添加することにより、基板材料と導体材料の焼成収縮挙動を近づけることが開示されている。
【0010】
また、特開平11−185528号公報には、低温焼成基板用導電ペーストを、アトマイズ法によって作製されるAg粉末を用いて形成し、Ag粉末の粒径範囲を細かく規定して、印刷性が良好で、焼成における基板反りを抑制することが開示されている。
【0011】
【発明が解決しようとする課題】
しかしながら、特開平10−7435号公報に開示された配線基板に用いられる導体材料は、特定の基板材料に対して有効なものであり、他の基板材料には適用できない。また、AgやAuに対して、PdやPt、あるいは、ガラス組成物を添加するため、導体材料の特性、特に抵抗は、AgやAuの単体に比べて大きく劣化するという問題があった。
【0012】
また、特開平11−185528号公報に開示されたAg粉末の粒径は、30μmまでの範囲を持つものであり、微細な配線のスクリーン印刷に用いられるスクリーンメッシュの開口径は20μm以下の小さなものであるから、これ以上の粒子径をもつ粉末がペースト中に含まれていると、配線の断線等が生じるという問題があった。
【0013】
さらに、アトマイズ法で作製されたAg粉末は、粉末が球形に近く、かつほとんど凝集してないため、焼成における収縮開始温度は高いが、粉末のパッキングがよいため、焼成収縮率が小さく、15%以上の焼成収縮率をもつセラミック基板材料と同時焼成すると、反りや歪みを生じるという問題があった。
【0014】
本発明は、焼成収縮挙動を基板材料に近づけて反りを抑制でき、かつ、スクリーン印刷法により微細配線を形成する場合であっても、断線等の欠陥を生じることのない、抵抗の低い導体を得ることのできるセラミック回路基板の製法を提供することを目的とする。
【0015】
【課題を解決するための手段】
本発明のセラミック回路基板の製法は、MgTiO とCaTiO を主成分とする誘電体粉末を含有する複数のグリーンシート表面に、銀粉末と有機ビヒクルとを含有する導電性ペーストを塗布して回路パターンを形成し、該回路パターンが形成されたグリーンシートを複数積層して、積層成形体を作製し、該積層成形体を焼成するセラミック回路基板の製法であって、前記導電性ペースト中の前記銀粉末複数の1次粒子が3次元状に溶着して内部に空間が形成された平均粒径が2〜10μmの多孔質2次粒子からなるとともに、前記導電性ペースト中に、前記銀粉末100重量部に対して、RuをRuO 換算で0.01〜3重量部含有することを特徴とする。
【0016】
このような構成を採用することにより、スクリーン印刷法によって微細配線を形成する場合においても、Ag粉末によるスクリーンメッシュの目詰まりが生じず、断線等の欠陥がない配線を得ることができる。
【0017】
さらに、1次粒子が3次元状に溶着して多孔質2次粒子が形成されているため、有機樹脂成分を混合して導電性ペーストを形成しても、導電性ペースト中のAgは殆どが多孔質2次粒子のままであり、多孔質2次粒子中に空間を有しており、焼成時に大きな収縮率が得られるため、15%以上の焼成収縮率をもつセラミック基板材料と同時焼成しても、セラミック回路基板の反りや歪みの発生を抑制できる。
【0018】
本発明のセラミック回路基板の製法で用いられる導電性ペースト(以下、本発明の導電性ペーストということがある)は、Ag粉末の1次粒子の平均粒径は0.1〜3μmであることが望ましい。このように1次粒子の平均粒径を0.1〜3μmとすることにより、焼成における収縮開始温度を高くでき、印刷性のよい微細な配線を得ることができる。
【0019】
本発明の導電性ペーストは、銀粉末の比表面積が0.1〜1.5m2/gであることが望ましい。BET法による比表面積が0.1〜1.5m2/gの範囲の粉末を用いることにより、粒子の表面が滑らかになるため、焼成における導体材料の収縮開始温度を高温化でき、基板材料との収縮開始温度に近づくため、セラミック回路基板の反りや歪みをさらに抑制できる。
【0020】
また、本発明の導電性ペーストは、銀粉末を全量中30体積%以上含有するとともに、密度が5.0g/cm3以下であることが望ましい。これにより、ペーストの固形分比率を高くした場合にも、大きな焼成収縮率が得られ、基板材料の焼成収縮率に近づけることができ、セラミック回路基板の反りや歪みをさらに抑制できる。
【0021】
さらに、本発明の導電性ペーストでは、銀粉末100重量部に対して、RuをRuO換算で0.01〜3重量部含有している。これにより、焼成時における収縮開始温度が、セラミックスの基板材料とほぼ同じになり、セラミック回路基板の反りや歪みをさらに抑制できる。
【0024】
【発明の実施の形態】
本発明の導電性ペーストは、銀粉末と、有機ビヒクルとを含有する導電性ペーストであって、前記銀粉末は、1次粒子が3次元状に溶着して形成された平均粒径が2〜10μmの多孔質2次粒子からなるものである。Ag粉末の1次粒子の平均粒径は0.1〜3μmであることが望ましい。
【0025】
このように、銀粉末の1次粒子の平均粒径を0.1〜3μmとしたのは、粒径が0.1μm未満であると、比表面積が大きくなりすぎるため、焼成における収縮の開始温度が低温化するからであり、3μmを超えると、溶着してできる2次粒子が大きくなりすぎ、印刷性の劣化をもたらすだけでなく、焼成において十分な収縮が得られないため、基板の反りの原因となるからである。1次粒子の平均粒径は、上記点から、0.5〜2.5μmであることが望ましい。
【0026】
多孔質2次粒子の平均粒径を2〜10μmとしたのは、2μm未満であると、溶着2次粒子の大きさが小さ過ぎるため、2次粒子内部に大きな空間が形成されず、焼成時に大きな収縮が得られないからである。また、10μmを超えると、印刷性が極端に劣化し、特に幅が数十μm程度のラインを形成する場合、ラインエッジがシャープにならない等の不具合が生じるからである。このような理由から、多孔質2次粒子の平均粒径は3〜8.5μmであることが望ましい。
【0027】
図1に本発明の導電性ペースト中の銀粉末を示す。ここで、符号1は1次粒子であり、これらの1次粒子が溶着してネック2が形成され、これにより2次粒子3が形成されていることがわかる。尚、図2に従来の導電性ペースト中の還元法で作製した銀粉末を示す。図2では、凝集していた2次粒子が分解して粒径が小さくなり、空間を含むことができなくなっていることが判る。
【0028】
有機ビヒクルは、有機バインダーおよび有機溶剤を含むものであるが、有機バインダーとしては、エチルセルロース、アクリル樹脂等がある。有機溶剤としては、テルピネオール、2,2,4−トリメチル−1,3−ペンタンジオールモノイソブチレート等があり、導電性ペーストの粘度をスクリーン印刷に適した粘度に調整する役割がある。
【0029】
さらに、導電性ペーストには、銀および添加物粉末とバインダーとの濡れ性をよくするために、界面活性剤を添加してもよく、リン酸エステル系、カルボン酸系、エーテル系等の界面活性剤がある。
【0030】
1次粒子を3次元状に溶着させる方法としては、1次粒子を作製後に、熱処理を加えて所望の大きさの多孔質2次粒子を得る方法が望ましいが、1次粒子が溶着して多孔質2次粒子が形成されればよく、方法としてはこの限りではない。
【0031】
また、BET法による銀粉末の比表面積は0.1〜1.5m2/gであることが望ましい。これにより、印刷性を向上し、焼成収縮率を大きくでき、収縮開始温度を高くでき、反りの発生を抑制できるからである。一方、銀粉末の比表面積が0.1m2/g未満になると、1次粒子径あるいは2次粒子径が大きくなりすぎるため、印刷性が劣化する、あるいは、焼成における収縮率が小さくなるからであり、1.5m2/gを超えると、銀粉末表面の凹凸が大きくなるため、焼結における収縮の開始温度が低温化し、基板の反りが大きくなるからである。BET法による銀粉末の比表面積は、上記理由から0.2〜1.2m2/gであることが望ましい。
【0032】
銀粉末の比表面積を所望の大きさにする方法としては、熱処理及び、機械的処理、コーティング等の方法が考えられるが、この中では熱処理が望ましい。熱処理温度、処理時間を変化させることにより、比表面積を容易に制御できる。
【0033】
さらに、ペーストにおける銀粉末の含有量は30体積%以上であり、かつ、ペーストの密度が5.0g/cm3以下であることが望ましい。この範囲内ならば、導体膜に残るボイド量を少なくすることができるとともに、焼成収縮率を大きく維持できるからである。一方、銀粉末の含有量が30体積%未満になると、ペースト中の銀の含有量が少なすぎるため、焼成後の導体膜に残るボイド量が多くなり、導体抵抗が大きくなり過ぎるからである。
【0034】
また、ペーストの密度が5.0g/cm3を超えると、銀粉末のパッキングが大きくなりすぎるため、焼成において収縮率が小さくなりすぎ、基板の反りが大きくなるからである。
【0035】
本発明では、銀粉末100重量部に対して,RuをRuO算で0.01〜3重量部含有している。これにより、収縮開始温度を高くでき、基板の反りを低減できる。一方、RuをRuO算で0.01重量部未満であると焼結における収縮開始温度の高温化に効果がなく、3重量部を超えると焼結抑制効果が大きくなりすぎ、銀導体が焼結しにくい、あるいは、焼結しない、あるいは、焼結しても導体抵抗が大きくなりすぎるという問題が生じ易いからである。
【0036】
Ruの供給方法としては、Ru粉末、RuO2粉末、Ruの有機化合物等を添加する方法が考えられる。添加するRu粉末等の粒径は銀粉末の多孔質2次粒径より小さいものであり、分散性を考慮すると銀粉末の1次粒径より小さいことが望ましい。
【0037】
また、本発明の導電性ペーストでは、銀とRuの他に、基板と導体の接着強度を向上する,あるいは,半田濡れ性を向上するため、白金やパラジウム、その他の金属および金属化合物、ガラス等を0.1〜5重量%含むものであってもよい。
【0038】
本発明の導電性ペーストは、例えば、1次粒子が3次元状に溶着して多孔質2次粒子が形成された銀粉末に、有機ビヒクルを添加し、さらに、所望によりRu含有物を添加して、撹拌した後、粉末及び有機バインダーの凝集体がなくなるまで3本ロールミルで混合して形成される。
【0039】
このような導電性ペーストを用いたセラミック回路基板の製法は、面方向における焼成収縮率が15%以上の複数のグリーンシート表面に、上記導電性ペーストを塗布して回路パターンを形成し、該回路パターンが形成されたグリーンシートを複数積層して、積層成形体を作製し、該積層成形体を焼成する方法である。
【0040】
本発明のセラミック回路基板の製法を具体的に説明すると、MgTiOとCaTiOを主成分とする誘電体粉末と、有機バインダー、有機溶剤を添加してなるスラリーを、ドクターブレード法により薄層化し、基板用のグリーンシートを作製し、該グリーンシート上に、スクリーン印刷により、上記した導電性ペーストを塗布して表面導体および回路パターンを形成し、この回路パターンが形成されたグリーンシートを複数積層し、積層成形体を作製する。表面導体の一部および全部をセラミックペーストやガラスペーストで覆って絶縁膜を形成してもよい。その後、積層成形体を一体焼成してセラミック回路基板を得る。
【0041】
以上のように構成された導電性ペーストでは、1次粒子が3次元状に溶着して形成された多孔質2次粒子であり、混合粉砕してペーストを作製しても2次粒子が1次粒子に殆ど分離されず、内部に大きな空間が形成されているため、焼成収縮率をセラミックに近づけることができ、回路基板の反り等の発生を抑制できる。
【0042】
また、比表面積が小さい銀粉末を用いて、ペースト中の銀粉末含有量およびペーストの密度を規定し、さらに、Ruを添加することにより、導体とセラミックスの焼成収縮挙動が一致するため、セラミック基板の反りや歪みをさらに抑制でき、かつ、抵抗の小さい導体を得ることができる。
【0043】
【実施例】
表1に示した平均粒径の1次粒子、2次粒子で構成され、表1に示す比表面積を有する銀粉末100重量部に対して、所望によりRuをRuO2換算で表1に示す量だけ添加し、さらに、有機ビヒクルと界面活性剤を添加して、表1のような銀粉末含有量およびペースト密度の導電性ペーストを得た。
【0044】
有機ビヒクルは、有機バインダーとしてエチルセルロースを5重量部と、有機溶剤として2・2・4−トリメチル−3・3−ペンタジオールモノイソブチレートを95重量部とからなるものである。界面活性剤は、リン酸エステルからなるものであり、銀粉末に対して0.5重量部添加した。
【0045】
上記した粉末及び有機ビヒクル、界面活性剤を撹拌した後、銀粉末および有機バインダーの凝集体がなくなるまで3本ロールミルで混合し、ペースト化し、導電性ペーストを作製した。この後、導電性ペーストのAg粒子を走査電子顕微鏡で観察したところ、2次粒子は、1次粒子に分離しておらず、そのままの状態で存在しており、多孔質2次粒子の平均粒径は、添加時と同程度であることを確認した。
【0046】
次に、MgO、CaO、TiO2、B23、Li2CO3からなる組成物95重%、ガラス成分としてホウケイ酸アルカリ土類ガラス5重量%を用い、これにアクリル酸系の有機バインダー、可塑剤、有機溶剤を添加してなるスラリーを、ドクターブレード法により薄層化し、基板用のグリーンシートを作製した。
【0047】
次に、上記のグリーンシートに回路パターンに応じてビアホール導体を形成すべく所定径のビアホールをパンチングによって形成し、上記の導電性ペーストをこのビアホールに充填した。また、グリーンシート上に、所定回路パターンに応じて、上記した導電性ペーストを用いて、表面導体あるいは内層導体となる導体膜を形成し、これらのグリーンシートを積層して、積層成形体を作製した。
【0048】
その後、一体的に積層した積層成形体を、大気中400℃で脱バインダー処理し、さらに910℃で焼成し、セラミック回路基板を作製した。
【0049】
焼成後のセラミック回路基板において、表面導体の7mm□の導体部の反りを表面粗さ計を用いて測定し、また、その導体部における導体のシート抵抗を抵抗測定器で測定した。
【0050】
また、比較例として、熱処理することなく、従来の還元法により形成したAg粉末を用いて、上記と同様の方法で導電性ペーストを作製し、セラミック回路基板を作製した。導電性ペースト中のAg粉末を観察したところ、1次粒子の凝集が殆どほぐれており、粒径が1〜8μmの粒子が殆どであった。この導電性ペーストを用いて作製したセラミック回路基板についても、反り、シート抵抗を測定した。この比較例の試料を表1のNo.10に記載した。尚、試料No.1、3〜9、16は参考試料である。
【0051】
【表1】
Figure 0004562282
【0052】
この表1から、本発明の導電性ペーストを用いることにより、基板の反りが、121μm以下、特に50μm以下と小さく、単位面積あたりの導体のシート抵抗が2.5mΩ/□以下、特に2.0mΩ/□以下と小さいセラミック回路基板が得られることがわかる。一方、比較例では,反りが,200 μm以上の大きな値になることがわかる。
【0053】
また、RuOを添加することにより、基板の反りをさらに小さくできることがわかる。尚、試料No.9のペースト中の銀粉末を図1に、比較例の試料No.10のペースト中の銀粉末を図2に示す。
【0054】
【発明の効果】
本発明の導電性ペーストでは、銀粉末は、1次粒子が3次元状に溶着して形成された平均粒径が2〜10μmの多孔質2次粒子からなるため、スクリーン印刷法によって微細配線を形成する場合においても、Ag粉末によるスクリーンメッシュの目詰まりが生じず、断線等の欠陥がない配線を得ることができるとともに、1次粒子が3次元状に溶着して多孔質2次粒子が形成されているため、有機樹脂成分を混合して導電性ペーストを形成しても、導電性ペースト中のAgは殆どが2次粒子のままであり、2次粒子中に空間を有しており、焼成時に大きな収縮率が得られるため、15%以上の焼成収縮率をもつセラミック基板材料と同時焼成しても、セラミック回路基板の反りや歪みの発生を抑制できる。
【図面の簡単な説明】
【図1】本発明の導電性ペースト中の銀粉末を示す図である。
【図2】従来の導電性ペースト中の銀粉末を示す図である。
【符号の説明】
1・・・1次粒子
3・・・多孔質2次粒子

Claims (4)

  1. MgTiO とCaTiO を主成分とする誘電体粉末を含有する複数のグリーンシート表面に、銀粉末と有機ビヒクルとを含有する導電性ペーストを塗布して回路パターンを形成し、該回路パターンが形成されたグリーンシートを複数積層して、積層成形体を作製し、該積層成形体を焼成するセラミック回路基板の製法であって、前記導電性ペースト中の前記銀粉末が、複数の1次粒子が3次元状に溶着して内部に空間が形成された平均粒径が2〜10μmの多孔質2次粒子からなるとともに、前記導電性ペースト中に、前記銀粉末100重量部に対して、RuをRuO 換算で0.01〜3重量部含有することを特徴とするセラミック回路基板の製法。
  2. 前記1次粒子の平均粒径が0.1〜3μmであることを特徴とする請求項1記載のセラミック回路基板の製法
  3. 前記銀粉末の比表面積が0.1〜1.5m/gであることを特徴とする請求項1または2記載のセラミック回路基板の製法
  4. 前記銀粉末を全量中30体積%以上含有するとともに、密度が5.0g/cm以下であることを特徴とする請求項1乃至3のうちいずれかに記載のセラミック回路基板の製法
JP2000395995A 2000-12-26 2000-12-26 セラミック回路基板の製法 Expired - Fee Related JP4562282B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000395995A JP4562282B2 (ja) 2000-12-26 2000-12-26 セラミック回路基板の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000395995A JP4562282B2 (ja) 2000-12-26 2000-12-26 セラミック回路基板の製法

Publications (2)

Publication Number Publication Date
JP2002197922A JP2002197922A (ja) 2002-07-12
JP4562282B2 true JP4562282B2 (ja) 2010-10-13

Family

ID=18861361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000395995A Expired - Fee Related JP4562282B2 (ja) 2000-12-26 2000-12-26 セラミック回路基板の製法

Country Status (1)

Country Link
JP (1) JP4562282B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104376896A (zh) * 2014-10-17 2015-02-25 阜阳市节源照明电器有限责任公司 一种耐焊导电银浆及其制作方法
CN104392769A (zh) * 2014-10-17 2015-03-04 阜阳市节源照明电器有限责任公司 一种坡缕石导电银浆及其制作方法
CN104392765A (zh) * 2014-10-17 2015-03-04 阜阳市节源照明电器有限责任公司 一种氮化硅抗氧化导电银浆及其制作方法
CN104392768A (zh) * 2014-10-17 2015-03-04 阜阳市节源照明电器有限责任公司 一种烧结温度低的导电银浆及其制作方法
CN104392766A (zh) * 2014-10-17 2015-03-04 阜阳市节源照明电器有限责任公司 一种添加铬粉的高硬度导电银浆及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01274308A (ja) * 1988-04-25 1989-11-02 Alps Electric Co Ltd 導電ペースト組成物
JPH03284896A (ja) * 1990-03-30 1991-12-16 Kyocera Corp 多層配線回路基板の製造方法
JPH09306240A (ja) * 1996-05-20 1997-11-28 Toyobo Co Ltd 導電性ペースト
JPH11185528A (ja) * 1997-12-25 1999-07-09 Dai Ichi Kogyo Seiyaku Co Ltd 低温焼成基板用導電ペースト

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01274308A (ja) * 1988-04-25 1989-11-02 Alps Electric Co Ltd 導電ペースト組成物
JPH03284896A (ja) * 1990-03-30 1991-12-16 Kyocera Corp 多層配線回路基板の製造方法
JPH09306240A (ja) * 1996-05-20 1997-11-28 Toyobo Co Ltd 導電性ペースト
JPH11185528A (ja) * 1997-12-25 1999-07-09 Dai Ichi Kogyo Seiyaku Co Ltd 低温焼成基板用導電ペースト

Also Published As

Publication number Publication date
JP2002197922A (ja) 2002-07-12

Similar Documents

Publication Publication Date Title
JP4507012B2 (ja) 多層セラミック基板
JP2003081683A (ja) セラミック電子部品及びその製造方法
KR101086804B1 (ko) 저온 소성 세라믹 회로 기판
JP4736342B2 (ja) ガラスセラミック原料組成物、ガラスセラミック焼結体およびガラスセラミック多層基板
JP6113664B2 (ja) 抵抗体内蔵多層ガラスセラミック基板
KR100286091B1 (ko) 비아홀용 도전성 페이스트 및 이것을 이용한 모놀리식 세라믹기판의 제조방법
JP3827060B2 (ja) 積層セラミック部品端子電極用導体ペースト
JP4562282B2 (ja) セラミック回路基板の製法
JP5206246B2 (ja) ニッケル粉末およびその製造方法
JP2007294633A (ja) セラミック電子部品用導電性ペーストおよびセラミック電子部品
WO2020166361A1 (ja) 導電性ペースト、電子部品及び積層セラミックコンデンサ
JP2002110444A (ja) 導電性ペーストおよび積層セラミック電子部品
JP3862042B2 (ja) 導電性ペースト、それを用いたセラミックス構造物及びその製造方法
JP2007273775A (ja) 導電性ペースト、及びセラミック電子部品の製造方法
JP3121822B2 (ja) 導体ペーストおよび配線基板
US11228080B2 (en) Dielectric filter and method for manufacturing the same
JP2657008B2 (ja) セラミックス用メタライズ組成物
JP3981270B2 (ja) 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法
JP2020015635A (ja) セラミックス組成物及び当該セラミックス組成物を用いた電子部品
JP2002016345A (ja) 導電性ペーストおよび導電性粉末組成物、グリーンシート、セラミック多層回路基板およびその製造方法
JP2860734B2 (ja) 多層セラミック部品、その製造方法および内部導体ペースト
JP2004055557A (ja) 銅ペーストとそれを用いた配線基板及び配線基板の製造方法
JP2003165773A (ja) 高誘電率ガラスセラミックス及びそれを用いた配線基板
JPS61144813A (ja) 積層セラミツクコンデンサとその製造方法
WO2022272224A1 (en) Conductive paste comprising copper particles and use thereof to produce electronic components

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4562282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees