JPH11251723A - 回路基板 - Google Patents

回路基板

Info

Publication number
JPH11251723A
JPH11251723A JP4601498A JP4601498A JPH11251723A JP H11251723 A JPH11251723 A JP H11251723A JP 4601498 A JP4601498 A JP 4601498A JP 4601498 A JP4601498 A JP 4601498A JP H11251723 A JPH11251723 A JP H11251723A
Authority
JP
Japan
Prior art keywords
substrate
glass
insulating layer
component
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4601498A
Other languages
English (en)
Inventor
Norio Nakano
紀男 中野
Tsutomu Oda
勉 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4601498A priority Critical patent/JPH11251723A/ja
Publication of JPH11251723A publication Critical patent/JPH11251723A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 基板材料と導体材料を同時焼成してなる回路
基板において、基板反りの発生を抑制し、かつ表面配線
パターン間の短絡を防止する。 【解決手段】基板反りの発生を抑制し、かつ表面配線パ
ターン間の短絡を防止するため、表面配線パターン上に
形成する絶縁層を、基板と実質的に同一セラミック成
分、ガラス成分から成り、そのガラス成分の配合比率を
基板材料のガラス配合比率に比較して0.1〜5.0%
多くしている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はガラス成分とセラミ
ック成分とを含むガラスセラミック基板を有する回路基
板に関するものである。
【0002】
【従来技術】ガラス成分とセラミック成分とを有するガ
ラス−セラミック基板は、単板状、積層状の基板があ
り、特徴としては比較的低温で焼結することができるも
のである。この基板では、内部または表面の所定配線パ
ターンの材料にAgやCuなどの低抵抗材料を用いるこ
とができる。従って、高周波動作する電子回路を形成す
る回路基板として非常に有望なものとなる。
【0003】この高周波動作する電子回路としは、スト
リップ線路を用いた共振回路、電圧制御型発振回路、局
発振信号形成回路、パワーアンプなどなどが例示でき
る。
【0004】例えば、積層状の基板を用いた回路基板
は、複数の絶縁層(誘電体層)を積層した基板と、前記
絶縁層の層間に配置した内部配線パターンと、前記基板
の表面に配置した形成した表面配線パターンと、絶縁層
の厚み方向を貫くように形成されたビアホール導体と、
表面配線パターンの一部を被覆する絶縁層と、表面配線
パターンに実装された各種電子部品とから構成されてい
る。
【0005】また、単板状の基板を用いた回路基板は、
基板と、表面配線パターンと、表面配線パターンの一部
を被覆する絶縁層と、表面配線パターンに実装された各
種電子部品とから構成されている。
【0006】基板は、固形成分としてガラス成分とセラ
ミック成分とからなっている。セラミック成分となるセ
ラミック粉末の粒界に、コージェライト、ムライト、ア
ノートサイト、セルジアン、スピネル、ガーナイト、ウ
イレマイト、ドロマイト、ペタライト、オオスミライト
及びその置換誘電体等の結晶相のうち少なくとも1種類
を析出して存在している。また、セラミック成分とは、
クリストバライト、石英、コランダム(αアルミナ)、
MgTiO2 −CaTiO2 系誘電体材料等が例示でき
る。
【0007】また、内部配線パターンや表面配線パター
ン、ビアホール導体は、Ag系導体、Cu系導体、Au
系導体などが例示できる。
【0008】また、表面配線パター上には、電子部品の
搭載箇所や端子電極部分を除いて、マイグレーションや
外部要因による表面配線パターン間の短絡を防止するた
めの絶縁層が被着されている。
【0009】このような回路基板は、製造工程の簡略化
のために、上述の基板、表面配線パターン、絶縁層(積
層状基板においてはさらに、内部配線パターン、ビアホ
ール導体)は、同時焼成により形成される。尚、焼成さ
れる前の基板を「基体」、同じく、配線パターンを「導
体膜」、絶縁層を「オーバコート膜」という。
【0010】基体、導体膜、オーバーコート膜を同時焼
成するためには、各々の焼結挙動、収縮挙動を近似さ
せ、回路基板全体に反り、クラック、剥離が発生しない
ようにすることが重要である。
【0011】例えば、基体の焼結挙動、収縮挙動は、基
板の固形成分となるガラス成分、セラミック成分の比率
(配合比率)を制御できる。
【0012】また、導体膜は、導電率を悪化させない範
囲で、金属酸化物粉末やガラスフリットなどを所定量添
加制御することができる。
【0013】また、オーバーコート膜は、一般に、基体
材料と同一の材料のペーストを用いることにより達成さ
れる。
【0014】
【発明が解決しようとする課題】しかし、このオーバー
コート膜は、通常、約20μmと非常に薄いため、基体
と同一材料のガラスセラミックペーストを用いて印刷
し、基体と同時焼結とすると、焼成後の絶縁層にポーラ
スな部分が多く発生してしまう。その結果、表面配線パ
ターン間でマイグレーションが発生しやすく、保護層と
しての役割を果たせなかった。
【0015】本発明は上述の課題に鑑みて案出されたも
のであり、その目的は、基体と一体焼結しても、基板の
反りが発生せず、しかも、緻密化した絶縁層を有する回
路基板を提供するものである。
【0016】
【課題を解決するための手段】本発明は、ガラス成分と
セラミック成分とから成る基体の表面に、所定配線パタ
ーンと、絶縁層とを一体焼結して成る回路基板におい
て、前記絶縁層は、前記基体と同一成分のガラス成分及
びセラミック成分を含み、且つガラス成分の配合比率
が、前記基体のガラス成分の配合比率よりも0.1〜
5.0重量%多く成っていることを特徴とする回路基板
である。
【0017】
【作用】本発明の絶縁層は、基体の固形成分であるガラ
ス成分とセラミック成分と実質的に同一材料で構成され
ている。尚、絶縁層の前記ガラス成分とセラミック成分
との配合比率において、ガラス成分の配合比率が、基体
のガラス成分の配合比率よりも、0.1〜5.0重量%
多くなっている。
【0018】従って、実質的に同一ガラス成分及びセラ
ミック成分であることにより、一体焼結した際には、基
体とオーバーコート膜との焼結挙動、収縮挙動に一致ま
たは近似させることができ、基板の反りや変形を有効に
防止することができる。
【0019】また、絶縁層のガラス成分の配合比率が基
板側のガラス成分の配合比率に比較して多くなっている
ので、絶縁層の緻密化が達成でき、耐湿信頼性が向上す
る。
【0020】これによって、表面配線パターン間のマイ
グレーションの発生を有効に抑制することができる。
【0021】なお、絶縁層側のガラス成分の配合比率
が、基体側のガラス配合比率よりもりも0.1重量%未
満の増量、または減量しては、緻密な絶縁層が得られな
い。また、5.0重量%越える増量では、基体の焼結挙
動、収縮挙動に一致または近似させることができずに、
焼成後基板の反りが100μmを越えてしまう。
【0022】
【発明の実施の形態】以下、本発明の回路基板を図面に
基づいて説明する。
【0023】図1は、本発明の回路基板の断面図であ
る。尚、説明では、積層状の基板を用いた回路基板で示
す。
【0024】図において、1は基板(焼成前を基体とい
う)、2は内部配線パターン(焼成前を内部導体膜とい
う)、3はビアホール導体(焼成前を導体という)、4
は表面配線パターン(焼成前を表面導体膜という)、5
は絶縁層(焼成前はオーバーコート膜という)、6は電
子部品である。
【0025】基板1は、複数の絶縁層(誘電体層)1
a、1b・・・とから構成されており、各絶縁層1a、
1b・・・の層間には、内部配線パターン2・・・が配
置されている。また、絶縁層1a、1b・・・の層に
は、内部配線パターン2・・・や表面配線パターン4と
を接続するビアホール導体3が形成されている。また、
基板の表面には、表面配線パターン4が形成されてお
り、また、表面配線パターン4の一部を露出するように
絶縁層5が被着形成され、さらに、表面配線パターン4
の露出部に、コンデンサ、抵抗、トランジスタ、ICチ
ップ、発振器などの電子部品6が搭載されている。
【0026】上述の内部配線パターン2や表面配線パタ
ーン4は、所定回路網を形成する以外に、例えば共振回
路を構成するストリップ線路、インダクタ導体、所定容
量成分を形成する容量平板電極、グランド導体電極など
を構成するパターンとして用いられたり、また、表面配
線パターン4は、上述のパターン以外に外部との入出力
端子電極、各種電子部品6を実装するパッドとして用い
られる。
【0027】基板1を構成する絶縁層1a、1b・・・
は、固形成分としてガラス成分とセラミック成分とから
なっている。具体的には、セラミック成分である無機物
フィラーの粒界にガラス成分が充填された状態となって
いる。ガラス成分とセラミック成分は、誘電体層1a、
1b・・・となるガラス−セラミックスリップ材(実際
には、グリーンシート化されるが)を形成する際に用い
られる材料、配合比率によって決定される。
【0028】ガラス成分は、コージェライト、ムライ
ト、アノートサイト、セルジアン、スピネル、ガーナイ
ト、ウイレマイト、ドロマイト、ペタライト、オオスミ
ライト及びその置換誘電体等の結晶相のうち少なくとも
1種類を析出し得る所定金属酸化物からなるガラス粉末
であり、所定比率のSiO2 −Al2 3 −B2 3
ZnO−MgO−PbOなどのガラスフリットが例示で
きる。
【0029】また、セラミック成分は、クリストバライ
ト、石英、コランダム(αアルミナ)、MgTiO2
CaTiO2 系誘電体材料等の無機物フィラーである。
【0030】そして上述のガラス成分となるガラス粉末
と、セラミック成分となると無機物フィラーとを所定配
合比率(ガラス成分をa重量%、セラミック成分を(1
00−a)重量%)となるように混合される。尚、ガラ
ス成分が5〜90重量%であり、その残部がセラミック
成分となっている。特に、基板の特性によってその配合
比率は相違して、例えば、基板の強度と同時に絶縁性が
要求されたり、低い誘電率とする基板(セラミック成分
として、クリストバライト、石英、コランダム(αアル
ミナ)を用いる)では、ガラス成分が40〜90重量%
であり、その残部がセラミック成分(10〜50重量
%)となっている。
【0031】そして、このような固形成分の混合粉末と
有機バインダー、可塑剤、溶剤とを均質混合してスリッ
プ材を作成し、ドクターブレード法によりテープ化し、
所定形状に切断してグリーンシートが作成される。尚、
このグリーンシートを複数枚積層し、850〜1050
℃の比較的低温で焼成することにより、複数の絶縁層1
a、1bが積層された基板1が構成される。
【0032】また、内部配線パターン2や表面配線パタ
ーン4、ビアホール導体3は、例えばAg、Cu、Au
などの導電性粉末、有機バインダー、溶剤、さらに必要
に応じてガラスフリットや金属酸化物を夫々均質混合し
てなる導電性ペーストを、グリーンシート上やグリーン
シートを積層した基体の表面に所定形状となるように印
刷して導体膜や導体を形成し、上述の基体と一体的な焼
成により形成される。
【0033】また、絶縁層5は、上述の基板と同一のセ
ラミック成分とガラス成分とから成っている。即ち、コ
ージェライト、ムライト、アノートサイト、セルジア
ン、スピネル、ガーナイト、ウイレマイト、ドロマイ
ト、ペタライト、オオスミライト及びその置換誘電体等
の結晶相のうち少なくとも1種類を析出し得る所定金属
酸化物からなるガラス粉末と、クリストバライト、石
英、コランダム(αアルミナ)、MgTiO2 −CaT
iO2 系誘電体材料等の無機物フィラーとを、バインダ
ー、溶剤で均質混合したガラス−セラミックスリップ材
を、基体の導体膜上に印刷・塗布し、オーバーコート膜
を形成した後、上述の基体と一体的な焼成により形成さ
れる。
【0034】ここで、基板1のガラス成分とセラミック
成分と、絶縁層5のガラス成分とセラミック成分は、同
一材料が用いられる。但し、ガラス成分とセラミック成
分との配合比率が相違している。
【0035】この絶縁層5の形成に用いられるスリップ
材のガラス成分とセラミック成分の配合比率は、基板1
となる基体と、絶縁層5となるオーバーコート膜との焼
結挙動、収縮挙動を考慮して、また、絶縁層5の緻密性
を考慮して決定されている。
【0036】即ち、絶縁層5となるオーバーコート膜の
ガラス成分とセラミック成分との配合比率において、基
体側のガラス成分の比率重量%よりも、0.1〜5.0
重量%多く含有している。
【0037】例えば、基体のガラス成分の比率をa重量
%、基体のセラミック成分の比率を100−a重量%、
絶縁層5のガラス成分の比率をb重量%、絶縁層5のセ
ラミック成分の比率を100−b重量%と表すと、絶縁
層5のガラス成分の配合比率b重量%はa+0.1〜a
+5.0重量%の範囲となる。同時に、セラミック成分
の配合比率100−b重量%は100−(a+5.0)
〜100−a+0.1重量%の範囲となる。
【0038】即ち、本発明のガラス成分の配合比率の差
(b−a)を0.1〜5.0重量%としている。仮に、
配合比率の差(b−a)が0.1重量%未満では、絶縁
層の緻密化が達成できず、オーバーコート膜を基体と同
時焼結して成る絶縁層5に多くのポーラスが形成され、
耐湿信頼性を大きく低下してしまい、その結果、表面配
線パターン4間でのマイグレーションが発生してしま
う。
【0039】また、ガラス成分の配合比率の差(b−
a)が5.0重量%を越えると、基体との焼結挙動、収
縮挙動が合わず、焼成された基板1に反りが発生してし
まう。
【0040】このように反りが発生すると、電子部品6
を搭載する際には、安定して搭載できなくなる。
【0041】尚、本発明においては、基板特性又は導体
特性に悪影響を及ぼさない範囲で、オーバーコートガラ
スの着色・基板との収縮挙動を合わせる目的でCo2
5 、SiO2 、V2 5 等を添加含有しても良い。
【0042】なお、上述の絶縁層5のセラミック成分に
クリストバライト、石英、コランダム(αアルミナ)を
用いた場合には、絶縁保護として作用が大きく、セラミ
ック成分にMgTiO2 −CaTiO2 系誘電体材料を
用いた場合には、絶縁保護として作用の他に、表面にコ
ンデンサ成分を形成するための誘電体膜として使用する
ことができる。
【0043】
【実験例】本発明者は、基体となるガラス−セラミック
からなるスリップ材として、表1に示す3種類作成し
た。尚、基板材料Aのガラス成分は、微量の酸化鉛を含
有しており、低軟化点(350℃〜420℃)化してホ
ウ珪酸系ガラスであり、基板材料Bのガラス成分は、酸
化鉛を含まない軟化点が約500℃のホウ珪酸系ガラス
である。
【0044】
【表1】
【0045】まず、原料として純度98%以上のAl2
3 粉末を適量秤量し、該原料粉末に媒体として純水を
加えて24時間、ZrO2 ボールを用いたボールミルに
て混合した後、該混合物を乾燥し、次いで該乾燥物を大
気中1200℃の温度で1時間仮焼した。そして、得ら
れた仮焼物に表1に示す配合比率となるように、所定量
のB−Si系ガラス等の粉末を添加し、上記ボールミル
にて24時間、混合した後、アクリル酸系のバインダ
ー、可塑剤等を加えて、ガラス−セラミックスリップ材
を作成し、ドクターブレード法にてグリーンシートを得
た(基板材料A、基板材料B)。
【0046】また、原料として純度99%以上のMgT
iO3 、CaTiO3 の各原料粉末を適量秤量し、該原
料粉末に媒体として純水を加えて24時間、ZrO2
ールを用いたボールミルにて混合した後、該混合物を乾
燥し、次いで該乾燥物を大気中1200℃の温度で1時
間仮焼した。そして、得られた仮焼物に表1に示す配合
比率となるように、所定量のLi−B−Si系ガラス等
の粉末を添加し、上記ボールミルにて24時間、混合し
た後、アクリル酸系のバインダー、可塑剤等を加えて、
ガラス−セラミックスリップ材を作成し、ドクターブレ
ード法にてグリーンシートを得た(基板材料C)。
【0047】次に、絶縁層5となるガラス−セラミック
ストリップ材において、上述の仮焼物に所定量のガラス
粉末を添加する際に、その添加量を表2のオーバーコー
ト膜の配合比率に示すように添加した。
【0048】また内部配線パターンとなる導体膜を、例
えばAg系導電性ペーストを用いて、グリーンシート上
に印刷により被着形成し、このグリーンシートを5〜1
0層積層し、さらに、その表面に、焼成後の表面配線パ
ターン4の線幅が100μm、間隔が100μmとなる
ように複数の導体膜を形成し、その表面の導体膜を被覆
するようにガラスセラミックスリップ材(ペースト)を
用いてオーバーコート膜を印刷した。その後、基体、導
体膜、オーバーコート膜を大気中で、900℃で同時焼
成した。
【0049】このようにして得られた試料について、絶
縁層5の緻密度、基板1の反りを調べた。尚、緻密度
は、85℃85%の環境中で100μmの間隔で形成し
た2つの表面配線パターン4、4に間に電圧15Vを負
荷した時1000時間後マイグレーションによる配線間
短絡が起こっていないものを良好とした。
【0050】また、基板の反りは、10mm×10mm
の基板表面部分で、100μm以下のものを良好とし
た。
【0051】その結果を表2に示す。
【0052】
【表2】
【0053】表2によれば、絶縁層のガラス成分の配合
比率の差(b−a)が0.1wt%以上とすると、基板
に一体的に焼成されて形成された絶縁層5の緻密性は良
好になり、5.0wt%を越えると基板との収縮挙動が
合わずに基板1に反りが発生してしまう。
【0054】尚、上述の実施例では、積層状態で、内部
に内部配線パターン及びビアホール導体が形成された基
板を用いて説明したが、基板を単板状とし、その表面に
表面配線パターンと絶縁層のみを形成した回路基板であ
っても構わない。要は、基板となる基体、表面配線パタ
ーンとなる導体膜及び絶縁層となるオーバーコート膜と
を同時に焼成させた回路基板であれば、構造にかかわら
ず広く利用できる。
【0055】
【発明の効果】以上のように、本発明の回路基板におい
て、ガラス−セラミック基板となる基体、表面配線パタ
ーンとなる導体膜及びガラス−セラミックを含む絶縁層
となるオーバーコート膜とを同時に焼成させた回路基板
であり、絶縁層のガラス成分、セラミック成分が、基板
のガラス成分、セラミック成分と実質的に同一であり、
絶縁層のガラス成分の配合比率が基板より0.1〜5.
0重量%多くなっている。
【0056】従って、絶縁層となるオーバーコート膜を
基体と同時焼結しても、基体の焼結挙動、収縮挙動が近
似しており、基板の反りを有効に抑えることができ、し
かも、緻密性高い絶縁層が得られる。その結果、表面配
線パターン間のマイグレーションを有効に防止すること
ができる。
【図面の簡単な説明】
【図1】本発明の回路基板の断面構造図である。
【符号の説明】 1・・・基板 2・・・内部配線パターン 3・・・・ビアホール導体 4・・・・表面配線パターン 5・・・・絶縁層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ガラス成分とセラミック成分とから成る
    基板の表面に、所定配線パターンと、絶縁層とを焼結化
    して成る回路基板において、 前記絶縁層は、前記基体と同一成分のガラス成分及びセ
    ラミック成分を含み、且つガラス成分の比率が、前記基
    板のガラス成分の比率よりも0.1〜5.0重量%多く
    成っていることを特徴とする回路基板。
JP4601498A 1998-02-26 1998-02-26 回路基板 Pending JPH11251723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4601498A JPH11251723A (ja) 1998-02-26 1998-02-26 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4601498A JPH11251723A (ja) 1998-02-26 1998-02-26 回路基板

Publications (1)

Publication Number Publication Date
JPH11251723A true JPH11251723A (ja) 1999-09-17

Family

ID=12735210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4601498A Pending JPH11251723A (ja) 1998-02-26 1998-02-26 回路基板

Country Status (1)

Country Link
JP (1) JPH11251723A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2362038A (en) * 2000-03-02 2001-11-07 Murata Manufacturing Co Wiring substrate, method of producing the same and electronic device using the same
JP2002246746A (ja) * 2001-02-15 2002-08-30 Matsushita Electric Ind Co Ltd ガラスセラミック多層基板の製造方法
US6452264B2 (en) 2000-03-02 2002-09-17 Murata Manufacturing Co. Ltd Insulating thick film composition, ceramic electronic device using the same, and electronic apparatus
WO2003000619A1 (fr) * 2001-06-25 2003-01-03 Matsushita Electric Industrial Co., Ltd. Composant ceramique et procede de fabrication associe
DE102004005664A1 (de) * 2004-02-05 2005-09-01 Epcos Ag Passivierungsmaterial, Verfahren zur Herstellung einer Passivierungsschicht und elektrisches Bauelement
JP2006093394A (ja) * 2004-09-24 2006-04-06 Kyocera Corp 配線基板
DE10164879B4 (de) * 2000-03-02 2006-06-08 Murata Manufacturing Co., Ltd., Nagaokakyo Verdrahtungssubstrat
JP2008071905A (ja) * 2006-09-13 2008-03-27 Fujitsu Ltd 多層配線基板および半導体装置、その製造方法
JP2008098599A (ja) * 2006-09-13 2008-04-24 Fujitsu Ltd コアレス多層配線基板および半導体装置、その製造方法
WO2010084813A1 (ja) * 2009-01-20 2010-07-29 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
JP2011040604A (ja) * 2009-08-12 2011-02-24 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
US20130135055A1 (en) * 2011-11-30 2013-05-30 Nihon Dempa Kogyo Co., Ltd. Surface mount piezoelectric oscillator
JP2014143290A (ja) * 2013-01-24 2014-08-07 Murata Mfg Co Ltd セラミック積層部品
JP2018026793A (ja) * 2016-08-05 2018-02-15 株式会社村田製作所 アンテナ素子

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2362038B (en) * 2000-03-02 2002-04-03 Murata Manufacturing Co Wiring substrate, method of producing the same, and electronic device using the same
US6452264B2 (en) 2000-03-02 2002-09-17 Murata Manufacturing Co. Ltd Insulating thick film composition, ceramic electronic device using the same, and electronic apparatus
US7009114B2 (en) 2000-03-02 2006-03-07 Murata Manufacturing Co., Ltd Wiring substrate, method of producing the same, and electronic device using the same
DE10164879B4 (de) * 2000-03-02 2006-06-08 Murata Manufacturing Co., Ltd., Nagaokakyo Verdrahtungssubstrat
DE10110151B4 (de) * 2000-03-02 2006-08-17 Murata Manufacturing Co., Ltd., Nagaokakyo Verdrahtungssubstrat, Verfahren zum Herstellen desselben und elektronische Vorrichtung, die dasselbe verwendet
GB2362038A (en) * 2000-03-02 2001-11-07 Murata Manufacturing Co Wiring substrate, method of producing the same and electronic device using the same
JP2002246746A (ja) * 2001-02-15 2002-08-30 Matsushita Electric Ind Co Ltd ガラスセラミック多層基板の製造方法
WO2003000619A1 (fr) * 2001-06-25 2003-01-03 Matsushita Electric Industrial Co., Ltd. Composant ceramique et procede de fabrication associe
DE102004005664B4 (de) 2004-02-05 2018-12-06 Epcos Ag Elektrisches Bauelement und Verfahren zu dessen Herstellung
DE102004005664A1 (de) * 2004-02-05 2005-09-01 Epcos Ag Passivierungsmaterial, Verfahren zur Herstellung einer Passivierungsschicht und elektrisches Bauelement
JP2006093394A (ja) * 2004-09-24 2006-04-06 Kyocera Corp 配線基板
JP2008071905A (ja) * 2006-09-13 2008-03-27 Fujitsu Ltd 多層配線基板および半導体装置、その製造方法
JP2008098599A (ja) * 2006-09-13 2008-04-24 Fujitsu Ltd コアレス多層配線基板および半導体装置、その製造方法
WO2010084813A1 (ja) * 2009-01-20 2010-07-29 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
JP5071559B2 (ja) * 2009-01-20 2012-11-14 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
US8491834B2 (en) 2009-01-20 2013-07-23 Murata Manufacturing Co., Ltd. Laminate type ceramic electronic component and method for manufacturing same
JP2011040604A (ja) * 2009-08-12 2011-02-24 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
US20130135055A1 (en) * 2011-11-30 2013-05-30 Nihon Dempa Kogyo Co., Ltd. Surface mount piezoelectric oscillator
JP2014143290A (ja) * 2013-01-24 2014-08-07 Murata Mfg Co Ltd セラミック積層部品
US9236845B2 (en) 2013-01-24 2016-01-12 Murata Manufacturing Co., Ltd. Ceramic multilayer component
JP2018026793A (ja) * 2016-08-05 2018-02-15 株式会社村田製作所 アンテナ素子

Similar Documents

Publication Publication Date Title
US5232765A (en) Distributed constant circuit board using ceramic substrate material
JPH11251723A (ja) 回路基板
JPH0458198B2 (ja)
JP2002198660A (ja) 回路基板及びその製造方法
US6444598B1 (en) Insulator composition, insulator paste and laminated electronic part
JP3019136B2 (ja) 厚膜ペースト及びそれを用いたセラミック回路基板
JP2777031B2 (ja) 多層配線基板
JP2001313469A (ja) コンデンサ内蔵配線基板
JP3792355B2 (ja) 高強度セラミック焼結体及びその製造方法並びに配線基板
JPH01166599A (ja) 積層セラミック基板の製造方法
JP2605306B2 (ja) 多層回路基板
JP2652229B2 (ja) 積層回路セラミック基板
JPH0795630B2 (ja) 複合積層セラミック部品
JPH11135899A (ja) セラミック回路基板
JP2002198624A (ja) 回路基板
JP2700920B2 (ja) コンデンサー内蔵複合回路基板
JP2551046B2 (ja) 多層回路基板
JP2003101229A (ja) セラミック多層配線基板及びその製法
JP2001039735A (ja) 結晶化ガラス組成物及びその焼結体、並びに、それを用いた回路基板
JP2000165001A (ja) 誘電体回路基板
JP2001244408A (ja) 半導体装置
JP2001220219A (ja) ガラスセラミック焼結体およびそれを用いた多層配線基板
JPH06243716A (ja) 銅ペースト
JPH0462449B2 (ja)
JPS62139394A (ja) 複合積層セラミック部品

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20050809

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051011

A02 Decision of refusal

Effective date: 20060207

Free format text: JAPANESE INTERMEDIATE CODE: A02