JPH0458198B2 - - Google Patents

Info

Publication number
JPH0458198B2
JPH0458198B2 JP61250755A JP25075586A JPH0458198B2 JP H0458198 B2 JPH0458198 B2 JP H0458198B2 JP 61250755 A JP61250755 A JP 61250755A JP 25075586 A JP25075586 A JP 25075586A JP H0458198 B2 JPH0458198 B2 JP H0458198B2
Authority
JP
Japan
Prior art keywords
weight
glass
dielectric constant
borosilicate glass
mullite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61250755A
Other languages
English (en)
Other versions
JPS63107095A (ja
Inventor
Shigenori Aoki
Yoshihiko Imanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61250755A priority Critical patent/JPS63107095A/ja
Priority to DE8787402347T priority patent/DE3768417D1/de
Priority to EP87402347A priority patent/EP0265340B1/en
Priority to KR1019870011652A priority patent/KR900005315B1/ko
Publication of JPS63107095A publication Critical patent/JPS63107095A/ja
Priority to US07/352,714 priority patent/US4939021A/en
Publication of JPH0458198B2 publication Critical patent/JPH0458198B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Glass Compositions (AREA)

Description

【発明の詳細な説明】 〔概要〕 基板の焼成中に、ほうけい酸ガラスから高熱膨
張係数のクリストバライトが析出することを防止
できる低誘電率のムライト５〜75重量％、ムライ
トより誘電率が低い石英ガラス０〜70重量％、お
よびほうけい酸ガラス25〜95重量％からなるガラ
スセラミツク焼結体を絶縁材料とする多層セラミ
ツク回路基板。
〔産業上の利用分野〕
本発明は、動作中の温度上昇に対して信頼性が
高く、かつ高速信号伝搬が可能な多層セラミツク
回路基板に関する。
〔従来の技術〕 多層セラミツク回路基板の絶縁材料としては、
熱膜張係数がシリコンチツプとほぼ同等であり、
しかも誘電率が低くて信号を高速伝搬することが
できることが必要であり、かつ銅などの低融点金
属を導体層として一体焼成することが可能なこと
が望ましい。
ほうけい酸ガラスは誘電率が4.0〜4.9、熱膨張
係数がが3.2〜4.6×10-6／℃であつて、通常ガラ
スセラミツクのマトリツクスとして使用される
が、粉末状態もしくは粉末を押し固めた状態で導
体材料の銅ペーストと一体焼成する温度に加熱す
るとクリストバライトが析出する。クリストバラ
イトは熱膨張係数が50×10-6／℃であつて、シリ
コンの3.5×10-6／℃の10倍以上であり、回路の
動作中に温度変化によつて素子の破損をおこす。
ほうけい酸ガラスからクリストバライトが析出
することを防止するために、アルミナを加えた複
合焼結体、さらにこれを誘電率が3.8と低い石英
ガラスを加えた複合焼結体を絶縁材料とすること
が知られている。しかしアルミナは誘電率が9.9
と高いので、得られる三成分系ガラスセラミツク
結焼体は熱膨張係数が4.5×10-6／℃と低いけれ
ども、誘電率が5.5〜6.5と比較的高い。このため
に回路基板の縁材料としては信号伝搬速度が十分
に高くない。他方公知のセラミツクとして、スポ
ジユーメンまたはコージライトは誘電率が5.5と
低いが、これらはほうけい酸ガラスからクリスト
バライト析出を防止することができないので、ア
ルミナの代りに加えて焼成することができない。
〔発明が解決しようとする問題点〕
多層回路基板のガラスセラミツクマトリツクス
としてほうけい酸ガラスを含むガラスセラミツク
は、銅の融点より低い温度で焼成するときに、ほ
うけい酸ガラスから熱膨張係数が高いクリストバ
ライトを析出し、また得られる焼結体の誘電率が
十分に低くない。
〔問題点を解決するための手段〕
上記問題点は、ムライト５〜75重量％、石英ガ
ラス０〜70重量％、およびほうけい酸ガラス25〜
95重量％からなるガラスセラミツクス焼結体を絶
縁材料とする多層セラミツク回路基板によつて解
決することができる。
〔作用〕
ムライト（3Al2O3・2SiO2）が５重量％より少
ないと、焼成中にほうけい酸ガラスからクリスト
バライトが析出することを防止できない。ムライ
トおよび石英ガラス（SiO2）の合量が75重量％
より多いと、ほうけい酸ガラスは25重量％より少
なくなつて焼結体に間隙を生じて、強度が低下す
る。なお石英ガラスは誘電率が3.8と低いが、ク
リストバライトの析出を防止する作用を有しない
ので、含まなくともよい。
〔実施例〕
重量比でSiO280％、B2O314％、Al2O32％およ
びNa2O2％からなるほうけい酸ガラス粉末33重
量部に、石英ガラス粉末33重量部およびムライト
粉末34重量部を加え、これにバインダとしてポリ
メチルメタクリレート10重量部、可塑剤としてジ
ブチルフタレート５重量部、および溶剤としてメ
チルエチルケトン110重量部を加えて、ボールミ
ルを用いて均質に混合し、ドクタブレード法によ
つて厚み300μmのグリーンシートを形成した。こ
のグリーンシートを150mm角に打抜くとともに、
スルーホールを孔開けした後に、銅ペーストをス
クリーン印刷して配線パターンを形成した。この
グリーンシート１０層を順次位置合わせして積層
し、温度130℃で加熱押圧して一体化した。
この積層体を水蒸気分圧0.07気圧の窒素中で
400℃に４時間保ち、次に温度を850℃に高めてさ
らに４時間保つて予備焼成をした後に、乾燥室素
中で1000℃で４時間焼成し、多層セラミツク回路
基板を形成した。
この基板の誘電率は4.6と低く、また熱膨張係
数は３×10-6／℃で、シリコンチツプの3.5×
10-6／℃に近い値を示し、曲げ強度は200MPaで
あり、従来のアルミナ−ほうけい酸ガラス複合焼
結体の誘電率5.5〜6.5、熱膨張係数4.5×10-6／℃
より低い値を示し、曲げ強度200MPaは同等であ
つた。
〔発明の効果〕
本発明の多層セラミツク回路基板は、誘電率が
低いので高速信号伝搬が可能であり、かつ熱膨張
係数はシリコンチツプとほぼ同等であつて動作中
の信頼性が高い。
【図面の簡単な説明】
第１図は、ムライト−石英ガラス−ほうけい酸
ガラスからなるガラスセラミツク焼結体の構造を
示す模式図であり、第２図は、多層セラミツク回
路基板の略断面図である。 １……ムライト、２……石英ガラス、３……ほ
うけい酸ガラス、４……絶縁層、５……導体層、
３……スルーホール。

Claims (1)

    【特許請求の範囲】
  1. １ ムライト５〜75重量％、石英ガラス０〜70重
    量％、およびほうけい酸ガラス25〜95重量％から
    なるガラスセラミツクス焼結体を絶縁材料とする
    多層セラミツク回路基板。
JP61250755A 1986-10-23 1986-10-23 多層セラミツク回路基板 Granted JPS63107095A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61250755A JPS63107095A (ja) 1986-10-23 1986-10-23 多層セラミツク回路基板
DE8787402347T DE3768417D1 (de) 1986-10-23 1987-10-20 Keramische mehrschichtplatte fuer kupferschaltung.
EP87402347A EP0265340B1 (en) 1986-10-23 1987-10-20 Multilayer ceramic copper circuit board
KR1019870011652A KR900005315B1 (ko) 1986-10-23 1987-10-20 다중충 세라믹 동회로판(Multilayer Ceramic Copper Circuit Board) 및 그 제조방법
US07/352,714 US4939021A (en) 1986-10-23 1989-05-12 Multilayer ceramic copper circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61250755A JPS63107095A (ja) 1986-10-23 1986-10-23 多層セラミツク回路基板

Publications (2)

Publication Number Publication Date
JPS63107095A JPS63107095A (ja) 1988-05-12
JPH0458198B2 true JPH0458198B2 (ja) 1992-09-16

Family

ID=17212556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61250755A Granted JPS63107095A (ja) 1986-10-23 1986-10-23 多層セラミツク回路基板

Country Status (5)

Country Link
US (1) US4939021A (ja)
EP (1) EP0265340B1 (ja)
JP (1) JPS63107095A (ja)
KR (1) KR900005315B1 (ja)
DE (1) DE3768417D1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02239168A (ja) * 1989-03-13 1990-09-21 Shoei Chem Ind Co 回路基板の製造方法
US5071794A (en) * 1989-08-04 1991-12-10 Ferro Corporation Porous dielectric compositions
WO1991002363A1 (en) * 1989-08-04 1991-02-21 Ferro Corporation Porous dielectric compositions
DE3935471A1 (de) * 1989-10-25 1991-05-02 Hoechst Ag Keramische stoffzusammensetzung und ihre verwendung
US5071793A (en) * 1990-08-23 1991-12-10 Aluminum Company Of America Low dielectric inorganic composition for multilayer ceramic package
JP3021586B2 (ja) * 1990-09-17 2000-03-15 富士通株式会社 低誘電率セラミック基板とグリーンシートの製造方法
JP2906282B2 (ja) * 1990-09-20 1999-06-14 富士通株式会社 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
US5073180A (en) * 1991-03-20 1991-12-17 International Business Machines Corporation Method for forming sealed co-fired glass ceramic structures
JPH0723252B2 (ja) * 1991-07-31 1995-03-15 日本電気株式会社 低温焼結性低誘電率無機組成物
US5316985A (en) * 1991-12-09 1994-05-31 Aluminum Company Of America Suppression of crystal growth in low dielectric inorganic composition using ultrafine alumina
US5242867A (en) * 1992-03-04 1993-09-07 Industrial Technology Research Institute Composition for making multilayer ceramic substrates and dielectric materials with low firing temperature
JPH05254923A (ja) * 1992-03-10 1993-10-05 Hitachi Ltd セラミック組成物及びセラミック回路基板
GB2310314A (en) * 1996-02-14 1997-08-20 Gec Alsthom Ltd Glass or glass ceramic substrates
JP3042441B2 (ja) * 1997-03-12 2000-05-15 日本電気株式会社 低温焼成ガラスセラミックス基板とその製造方法
US6120906A (en) * 1997-03-31 2000-09-19 Kyocera Corporation Insulated board for a wiring board
JP3860336B2 (ja) * 1998-04-28 2006-12-20 日本特殊陶業株式会社 ガラスセラミック複合体
US6592696B1 (en) * 1998-10-09 2003-07-15 Motorola, Inc. Method for fabricating a multilayered structure and the structures formed by the method
US6572830B1 (en) 1998-10-09 2003-06-03 Motorola, Inc. Integrated multilayered microfludic devices and methods for making the same
US6309993B1 (en) * 1999-04-28 2001-10-30 National Science Council Of Republic Of China Low-fire microwave dielectric compositions
DE19961842B4 (de) * 1999-12-21 2008-01-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrschichtleiterplatte
CN101027257B (zh) * 2004-09-24 2011-08-17 纳幕尔杜邦公司 密封组合物
DE102005050515A1 (de) 2005-10-21 2007-04-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flächensubstrat mit elektrisch leitender Struktur
KR101555379B1 (ko) * 2008-06-30 2015-09-23 니혼도꾸슈도교 가부시키가이샤 전기검사용 기판 및 그 제조방법
US9232645B2 (en) * 2013-11-22 2016-01-05 International Business Machines Corporation High speed differential wiring in glass ceramic MCMS

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58156552A (ja) * 1982-03-11 1983-09-17 Nec Corp 絶縁性セラミツクペ−スト用無機組成物
JPS59178752A (ja) * 1983-03-30 1984-10-11 Hitachi Ltd 多層配線基板
JPS59217392A (ja) * 1983-05-25 1984-12-07 株式会社日立製作所 多層配線回路板
JPS6014494A (ja) * 1983-07-04 1985-01-25 株式会社日立製作所 セラミツク多層配線基板およびその製造方法
JPS60240135A (ja) * 1984-05-14 1985-11-29 Fujitsu Ltd 半導体装置実装用多層基板
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
US4662215A (en) * 1984-08-20 1987-05-05 Aluminum Company Of America Apparatus and method for ultrasonic detection of inclusions in a molten body
JPS61155243A (ja) * 1984-12-28 1986-07-14 富士通株式会社 グリ−ンシ−ト組成物
US4655864A (en) * 1985-03-25 1987-04-07 E. I. Du Pont De Nemours And Company Dielectric compositions and method of forming a multilayer interconnection using same
US4654095A (en) * 1985-03-25 1987-03-31 E. I. Du Pont De Nemours And Company Dielectric composition

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58156552A (ja) * 1982-03-11 1983-09-17 Nec Corp 絶縁性セラミツクペ−スト用無機組成物
JPS59178752A (ja) * 1983-03-30 1984-10-11 Hitachi Ltd 多層配線基板
JPS59217392A (ja) * 1983-05-25 1984-12-07 株式会社日立製作所 多層配線回路板
JPS6014494A (ja) * 1983-07-04 1985-01-25 株式会社日立製作所 セラミツク多層配線基板およびその製造方法
JPS60240135A (ja) * 1984-05-14 1985-11-29 Fujitsu Ltd 半導体装置実装用多層基板
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法

Also Published As

Publication number Publication date
KR880005846A (ko) 1988-06-30
EP0265340A2 (en) 1988-04-27
US4939021A (en) 1990-07-03
EP0265340B1 (en) 1991-03-06
KR900005315B1 (ko) 1990-07-27
JPS63107095A (ja) 1988-05-12
DE3768417D1 (de) 1991-04-11
EP0265340A3 (en) 1989-01-11

Similar Documents

Publication Publication Date Title
JPH0458198B2 (ja)
JP4748435B2 (ja) 積層ガラスセラミック材料及び積層ガラスセラミック焼結体
JPH0361359B2 (ja)
JPH11511719A (ja) 低誘電損失ガラス
JPH11251723A (ja) 回路基板
JPH0676227B2 (ja) ガラスセラミツク焼結体
JP3093601B2 (ja) セラミック回路基板
JPH0617250B2 (ja) ガラスセラミツク焼結体
JPS5817695A (ja) 多層回路板とその製造方法
JPH09312476A (ja) セラミック多層配線基板の製造方法
JPH0549624B2 (ja)
JPH0738493B2 (ja) 同時焼成セラミック回路基板
JP3047985B2 (ja) 多層セラミック配線基板の製造方法
JP3152873B2 (ja) 低温焼成回路基板
JPH06104575A (ja) 抵抗体付きセラミックス回路基板
JPS63307182A (ja) 多層セラミックス回路基板
JPH0484494A (ja) 多層回路基板
JPH06279097A (ja) ガラスセラミック焼結体の製造方法及びガラスセラミック焼結体
JPH0250638B2 (ja)
JPH10215046A (ja) 回路基板
JP2727700B2 (ja) 多層セラミック回路基板の製造方法
JPH03239394A (ja) 多層セラミック回路基板の製造方法
JPH09139320A (ja) 複合積層セラミック部品
JPH11163535A (ja) 低温焼成多層基板
JPS62150856A (ja) セラミツク多層基板材料