KR900005315B1 - 다중충 세라믹 동회로판(Multilayer Ceramic Copper Circuit Board) 및 그 제조방법 - Google Patents

다중충 세라믹 동회로판(Multilayer Ceramic Copper Circuit Board) 및 그 제조방법 Download PDF

Info

Publication number
KR900005315B1
KR900005315B1 KR1019870011652A KR870011652A KR900005315B1 KR 900005315 B1 KR900005315 B1 KR 900005315B1 KR 1019870011652 A KR1019870011652 A KR 1019870011652A KR 870011652 A KR870011652 A KR 870011652A KR 900005315 B1 KR900005315 B1 KR 900005315B1
Authority
KR
South Korea
Prior art keywords
glass
ceramic
multilayer
circuit board
weight
Prior art date
Application number
KR1019870011652A
Other languages
English (en)
Other versions
KR880005846A (ko
Inventor
시게노리 아오끼
요시히꼬 이마나까
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR880005846A publication Critical patent/KR880005846A/ko
Application granted granted Critical
Publication of KR900005315B1 publication Critical patent/KR900005315B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Abstract

내용 없음.

Description

다중충 세라믹 동회로판(Multilayer Ceramic Copper Circuit Board) 및 그 제조방법
제1도는 뮤라이트, 석영유리 및 붕규산유리의 소결유리세라믹 혼합물의 상태도.
제2도는 석영유리 및 붕규산유리와 함께 형성된 유리세라믹내의 뮤라이트 또는 알루미나의 함량과 비유 전율과의 관계를 나타낸 그래프.
제3도는 석영 및 붕규산유리와 함께 형성된 유리세라믹내의 뮤라이트 또는 알루미나의 함량과 열팽창 계수와의 관계를 나타낸 그래프.
제4도는 각각 연화온도 710℃와 821℃를 갖는 뮤라이트, 석영유리 및 붕규산유리들내의 잔류탄소량과 제2예비소성 온도와의 관계를 나타낸 그래프.
제5도는 잔류탄소량과 유리세라믹의 절연내력과의 관계를 나타낸 그래프.
본 발명은 다중충 세라믹 동회로판에 관한 것이며, 특히 저비유전율 및 저열 팽창계수를 갖는 유리세라믹과 저전기 고유저항을 갖는 동도 전체들로 구성된 회로판에 관한 것이다.
다중충 회로판은 통상 세라믹인 전기적 절연체들과 금속도전체들로 구성된다. 이 세라믹은 신호들의 고속 전송이 가능하도록 저비유전율을 가져야 하고, 동작중의 온도변화에 견딜 수 있도록 세라믹판상에 장착된 실리콘 칩의 열팽창계수와 거의 같을 만큼 낮은 열팽창계수를 가져야 하고 기타 요구되는 전기적 및 기계적 성질들을 가져야 한다.
종래의 다중층 회로판은 몰리브텐 또는 텅그스텐 등의 고융점 금속과 소결 알루미나(Al2O3) 등의 세라믹으로 제조되었다. 그러나 알루미나는 9.9라는 고비유전율과 6.8×10-6/℃라는 고열팽창계수를 갖고 있어서 알루미나를 실리카, 석영유리 및 뮤라이트 등 다른 산화물로 대치함이 잘 알려져 있다. 뮤라이트(3Al2O3.2SiO2)는 6.5의 비유전율과 4.0×10-6/℃의 열팽창계수를 갖고 있다. 이는 세라믹판상에 장착된 실리콘칩의 열팽창계수 3.5×10-6/℃와 거의 같다.
근년에 동은 저전기적 고유저항과 가격때문에 도전체로 사용되었는데 이 경우에 다중층판의 소성중에 동이 산화되어서는 안되고, 세라믹 조성내에 포함된 유기 바인더(organic binder)는 잔류탄소를 남김이 없이 제거되어야 한다. 만약에 이 바인더가 완전히 타버리기 전에 매트릭스 유리가 연화되면 잔류탄소는 수증기가 있는 밀폐된 구멍들내에 갇혀서 이 탄소는 물과 반응하여 2산화탄소가스를 발생하게 되고, 기계적 강도를 감소시킨다.
그와 같은 결함들을 피하기 위하여 열적으로 해중합 가능한 레진들이 보통 세라믹 조성이 바인더로서 사용된다.
그들은 열적으로 저분자량종들로 분해될 수 있어서 비교적 저소성 온도에서 용이하게 제거되기 때문이다.
붕규산유리는 4.0-4.9의 비유전율과 4.6×10-6/℃의 열팽창계수를 갖고 있어서 유리세라믹 구조의 매트릭스로서 통상 사용되고 있다. 그러나 붕규산유리는 동의 융점이하의 온도에서 유리가 소성될 때에 크리스토바라이트(cristobalite) SiO2를 침전시키는 경향을 갖고 있다.
크리스토바라이트는 실리콘의 열팽계수 3.5×10-6/℃의 10배 이상인 약 50×10-6/℃의 열팽창계수를 갖고 있어서, 동작중에 열변화들로 인한 실리콘 반도체 장치들에 손상을 가져오게 한다.
알루미나가 붕규산유리로부터의 크리스토바라이트의 침전을 방지할 수 있음이 잘 알려져 있고, 석영유리 SiO2는 알루미나의 9.9인 고비유전율을 보완하게 될 3.8의 저비유전율을 갖고 있다.
후지쓰 구리하라 등의 미국특허 제4,642,148호에 동베이스페이스트(paste)의 패턴들과 유리세라믹층들로 구성된 다중층 구조를 형성시키는 단계들을 포함하는 다중층 세라믹 회로판의 제조방법을 개시하고 있다.
유리세라믹층들은 유리세라믹의 전체중량에 대해 10-75중량%의 α-알루미나와, 20-60중량%의 동의 융점이하의 온도에서 소결될 수 있는 결정질 또는 비결정질 유리와 5-70중량%의 석영유리의 혼합물과 열적으로 해중합가능 레진을 포함하는 바인더로 혼합되어 구성되어 있다. 분압이 0.005-0.3 기압인 수증기를 포함하는 불활성 분위기중에서 열적으로 해중합 가능 레진이 제거되는 온도에서 다중층 구조를 예비소성시키고, 수증기를 포함하지 않는 불활성 분위기중에서 동의 융점 이하의 온도에서 유리세라믹을 소결시키도록 다중층 구조를 소성시킨다.
예비소성은 350℃-450℃의 온도에서의 제1예비소성 단계와 650℃-900℃의 온도에서의 제2예비소성 단계로 구성될 수 있으며, 소서은 900℃ 이상 1083℃ 이하의 온도에서 행해진다.
듀폰사의 미국특허 제4,654,095호에서 J.I.스타인버그(Steinberg)는 유전체 조성을 공개하고 있다.
그 조성은 연화온도 630℃-700℃를 갖는 50-75중량%를 갖고 연화온도와 변형온도의 차가 50°-70℃인 비경정질 유리와, 825℃-900℃에서 유리내에 사실상 용해되지 않는 50-25중량%의 내화물을 포함하고 있다.
내화물과 유리고체들은 Al2O3, 뮤라이트, 코디라이트(cordierite), SiO2, CaZrO3, 포스테라이트(Forsterite), ZrO2및 그들의 혼합물들로부터 선택된다.
그러나 모든 예에서 스타인 버그는 내화산화물 또는 산화물들은 연알미늄규산형유리(lead alminumsilicate type glass)로 소결된 것이고, 제3 예에서는 뮤라이트는 내화물로서 사용되어 세라믹 그린 테이프들(Ceramic green tapes)이 형성되고 적층되고 350℃에서 40분동안 소성되고 공기중에서 15분간의 850℃의 피크온도를 갖는 90분간의 가열사이클에 임하게 되고, 소성된 세라믹은 실제로 변형되지 않았음을 나타내고, 1KHZ에서 6.5의 비유전율을 가졌음을 가르키고 있다. 스타인버그는 또 제4예에서 연화온도 715℃를 갖는 연알미늄바리움규산 유리는 심하게 휘인 소결된 적층부품들을 제조하였음을 가르키고 있다.
듀폰사의 미국특허 제4,655,864호에서 J.R.리릭(J.R.Rellick)은 최소 500℃의 연화온도와 1×10-6포이즈, 또는 825℃-1025℃에서는 그 이하인 점도를 갖는 전체 무기고체에 대하여 40-70용량%의 비결정질 유리와, 1-59용량%의 Al2O3와 α-석영, CaZrO3및 20용량%의 용융된 실리카로부터 선택된 59-1용량%의 제2내화물을 포함하는 60-30용량%의 내화산화물들의 혼합물로 구성되는 유전체 조성을 공개하고 있다.
리릭은 제1 예에서 연칼슘알미늄규산유리, 석영 및 알루미나를 포함하는 세라믹 그린 테이프는 그 위에 프린트된 예비소성된 동페이스트와 함께 알루미나 기판상에 적층되었고, 질소내에서 10분간의 피크온도 900℃를 갖는 1시간의 사이클 소성에 임해서 얻어진 세라믹이 1KHz에서 6.5-7.5의 비유전율과 변형되지 않았음을 나타냈음을 가르키고 있다.
스타인버그는 뮤라이트와 SiO2를 630℃-700℃의 연화온도를 갖는 비결정질 유리와 함께 사용함을 가르키고, 리릭은 제1내화물의 주성분으로서 Al2O3와 용융된 실리칼 및 뮤라이트일 수 있는 제2내화물의 내화산화물들의 혼합물을 500℃ 이상의 연화온도를 갖는 비결정질 유리와 함께 사용함을 가르키고 더 높은 연화온도를 갖는 유리는 논의되지 않았음을 주기한다.
본 발명의 목적은 저열팽창 계수를 갖는 세라믹으로 다중층 세라믹 동회로판을 제공하는데 있다.
본 발명의 다른 목적은 저비유전율을 갖는 세라믹으로 다중층 세라믹 동회로판을 제공하는데 있다.
본 발명의 또 다른 목적은 세라믹내에 바인더에 연유하는 극소량의 잔류탄소를 갖는 다중층 세라믹 동회로판을 제공하는데 있다.
본 발명에 의하면, 동도전체 패턴의 층들과, 유리세라믹 전체중량에 대해서 3-75중량%의 뮤라이트와 최소 720℃의 연화온도를 갖는 25-97중량%의 붕규산유리와 0-70중량%의 석영유리로된 유리세라믹 소결혼합물층들을 포함하는 다중층 세라믹 동회로판이 제공되는 것이다.
본 발명에 의한 다중층 세라믹 동회로판은 다음 단계들에 의해서 제조된다. 이들 단계들은 : 동 베이스 페이스트 페턴들로 된 층들과, 유리세라믹의 전체중량에 대해서 3-75중량%의 뮤라이트와 최소 720℃의 연화온도를 갖는 25-97중량%의 붕규산유리와 0-70중량%의 석영유리와 열적으로 해중합가능한 레진을 포함하는 바인더로 조성 혼합된 혼합물로 구성되는 유리세라믹을 형성시키는 단계와, 분압이 0.005-0.3 가압이고, 열적으로 해중합 가능한 레진이 제거되는 온도의 수증기를 포함하는 불활성 분위기내에서 다중층 구조를 예비소성시키는 단계와, 유리세라믹을 소결시키도록 동의 융점이하의 온도에서 수증기를 포함하지 않는 불활성 분위기내에서 다중층 구조를 소성시키는 단계이다.
제1도내의 빗금친 구역은 본 발명에 의한 유리세라믹의 조성을 나타내고 있다. 3중량% 이하의 양의 뮤라이트는 소성중에 붕규산유리로부터의 크리스토바라이트의 침전을 방지할 수 없고, 붕규산유리가 25중량%이하에 상당하는 뮤라이트와 석영유리의 합계가 70중량% 이상의 양은 불충분한 소결을 초래하게 되고, 뮤라이트와 석영유리의 입자사이에 작은 기공을 남긴다. 붕규산유리가 97중량% 이상인 양은 뮤라이트의 양을 3중량% 이하로 감소시키게 되고, 상술한 결함이 생기게 한다.
720℃ 이하의 연화온도를 갖는 붕규산유리는 제4도내에 선 TS 710로 나타낸 바와 같이 제2소성중에 750℃-900℃라는 비교적 고온에서도 바인더를 충분히 제거할 수 없다. 유리세라믹의 성분으로서 석영유리를 반드시 포함할 필요는 없다.
바인더는 0.005-0.3 기압의 수증기를 포함하는 불활성 분위기내에서 소성시킴으로써 제거되어야 한다.
0.005기압 이하의 수분은 잔류탄소를 효과적으로 태워버릴 수 없고, 0.3 기압이상의 수분은 유리세라믹 구조내에 작은 기공의 형성을 증가시키게 되어 그 강도를 감소시킨다.
예비소성은 2단계로 행해진다. 이 2단계는 : 유기바인더를 용이하게 증발되는 조각으로 분해시키도록 350℃-450℃로 제1예비소성을 하는 단계와, 잔류 탄소를 태워버리도록 750℃-900℃로 제2예비소성을 하는 단계이다.
예비소성된 유리세라믹 구조는 최종적으로 900℃ 이상 동의 용융온도인 1083℃ 이하의 온도에서 소성될 수 있다.
제1예비소성중에 바인더를 효과적으로 제거하기 위하여 열적으로 분해가능한 바인더를 사용하여야 한다.
그들은 폴리메타크릴레이트 에스텔(polymethacrylate esters), 폴리테트라플루오로 에티렌(polytetrafluoroethylene), 폴리알파메틸스티렌(poly-methylstyrene), 또는 그들의 혼합물이다.
다중층 구조는 적층그린쉬트 기술(laminated green sheet technique)이나 다중층 스크린 프린팅 기술(multilayer screen printing technique)에 의해서 형성될 수 있다.
[제1a예]
뮤라이트를 포함하는 유리세라믹이고 그 비유전율과 열팽창 계수를 알루미나를 포함하는 유리세라믹보다도 낮은 것을 보이기 위하여 다음 유리세라믹 보다도 낮은 것을 보이기 위하여 다음 유리세라믹 구조가 제조되었다.
2-34중량부의 뮤라이트(다이헤이요 랜덤 K.K. 70N 4000F), 65-33중량부의 수정유리(corning 7913) 및 33중량부의 80중량%의 SiO2, 14중량%의 B2O3, 2중량%의 Al2O3및 2중량%의 Na2O로 구성되고 821℃의 연화온도를 갖는 붕규산유리(Corning 7740)분말이 유리세라믹 혼합물을 만들기 위해서 혼합되었다.
바인더로서 10중량부의 폴리메틸 메타크릴레이트, 가소제로서 5중량부의 디부틸프타레이트(dibutylputhalate), 용제로서 110중량부의 메틸에틸 케톤이 균일한 유리세라믹 조성을 만들도록 볼밀내에서 유리세라믹 혼합물에 혼합되었다. 300㎛의 그린쉬트가 닥터 브레이드 기술(doctor blade technique)에 의해서 형성되었고, 10개의 150㎟ 그린쉬트들이 형성되도록 스탬프되었다. 이들 10매의 그린쉬트들의 충들은 차례로 적층되고, 30MPa하에 130℃에서 압축되었다.
이 적층구조는 0.07atm의 수증기를 포함하는 질소 분위기내에서 4시간동안 400℃에서 제1예비소성단계로서 소성되어 폴리메틸 메타크릴레이트를 열적으로 해중합시키고, 증발성 유기물들을 제거하였다. 그런다음 온도를 850℃로 상승시켜 제2소성단계로서 4시간동안 유지시켜 잔류탄소를 실제로 제거했다. 그런다음에 예비소성된 유리세라믹 구조는 최종적으로 1000℃의 건조된 질소 중에서 4시간 동안 소성되어서, 소결된 유리세라믹체를 얻었다. 소결된 유리세라믹체는 절단되어 50×50×2mm의 시험편을 형성했다. 그 위에 유기도전체 페이스트(Fujikura Densen K.K.)가 스크린 프린트되고 30분동안 150℃에서 건조되어 비유전율을 측정하는 전극들이 형성되었다.
JIS K6911에 의해서 1 MHz에서의 시편의 비유전율이 실온에서 커패시턴스 부리지(Hewlent Packard Ltd., 4720A)에 의해서 판단되었다. 유리세라믹체들의 비유전율의 값은 제2도내에 M로 표시된 선으로 그려졌다.
[제2a 예]
제1a예와 같은 방법으로 소결된 유리세라믹체를 절단하여 50×2.0×2.0㎜의 띠를 형성시켰다. 이 띠들의 열팽창계수는 실온 -300℃의 온도범위에서 석영유리띠를 표준으로 사용하여 푸슈로드형 열팽창계 (push-rod type thermal expansion meter)(Tokyo Industries Inc. Dilatronc)에 의해서 측정되었다.
열팽창계수의 값이 제3도내의 M로 표시된 선으로 그려졌다.
[제1b 예]
다른 유리세라믹 샘플들이 제1a예와 같은 방법으로 뮤라이트대신 알루미나를 사용하고, 알루미나와 석영유리의 중량은 5-34중량부와 62-33중량부로 각각 변경해서 제조되었다.
비유전율의 값이 제2도내의 A로 표시된 선으로 그려지고, 제1a예의 선M로 표시한 것보다 높다.
[제2b 예]
유리세라믹 샘플들은 50×2.0×2.0㎜의 띠들이 소결체로부터 절단된 것이외는 제1b예와 같은 방법으로 제조되고, 이 띠들의 열팽창계수는 제2a예와 같은 방법으로 측정되었다.
열팽창계수의 값은 제3도내의 A로 표시된 선으로 그려졌고, 제2a예의 선 M로 표시된 것보다 높다.
[제3a 예]
유리세라믹 구조가 그 조성이 5.8중량부의 뮤라이트(Taiheiyo Randamu K.K.70N 4000F), 56.7중량부의 석영유리(Corning 713) 및 37.5중량부의 붕규산유리(Corning 7740)인 것과 4시간동안 400℃에서 제1예비소성을 한 다음 4시간 동안 700℃-900℃의 온도 범위에서 제2예비소성이 행해지고 4시간 동안 1030℃에서 최종소성이 행해지는 것이외는 제1a예와 같은 방법으로 제조되었다.
소결된 유리세라믹 구조는 분쇄되어 분말로 형성되었고 잔류탄소의 농도는 탄소분석기(LECO Ltd., WR 112)에 의해서 잔류탄소를 2산화탄소로 변형시키고, 방출가스의 열전도율이 측정되고, 2산화탄소의 농도는 열전도율계에 의해서 판단되었다.
잔류탄소의 양은 그것들로부터 계산되고, 제4도내의 선 TS 821℃로 나타낸 바와 같이 그려졌다. 잔류탄소의 양은 제2예비소성에 있어서 750℃에서 100ppm이하 였었다.
[제3b 예]
다른 유리세라믹 구조가 710℃의 연화온도를 갖는 붕규산유리(Corning 7070)가 사용되고 제2예비소성이 4시간 동안 600℃-900℃의 온도 범위에서 행해지고, 4시간 동안 970℃에서 최종소성이 행해진 것 이외에는 제3a예와 같은 방법으로 제조되었다.
잔류탄소의 양은 제3a 예와 같은 방법으로 측정되었다. 이 양은 제2예비소성에 있어서 750℃ 또는 900℃에서 100ppm이하로 감소되지 않음을 주기한다.
[제4 예]
잔류탄소의 각종 함유량들을 갖는 뮤라이트, 석영유리 및 붕규산유리로 된 유리세라믹 샘플쉬트들(50×50×2㎜)이 되었다. JIS C2141에 의하여 파괴전압이 판단되었다. 샘플쉬트의 이면에 전위가 인가되고, 0.5KV/Sec의 비율로 절연이 파괴되도록까지 증가시켰다. 그때에 얻어진 파괴전압 KV를 두께 2㎜로 나눠서 절연내력 KV/㎜를 얻었다. 절연내력 100ppm 이상의 잔류탄소를 갖는 유리세라믹은 제5도에 나타낸 바와같이 급격히 감소되었다.
[제5 예]
34중량부의 뮤라이트(Taiheiyo Randamu K.K.70N, 4000F), 33중량부의 석영유리(Corning 7913) 및 821℃의 연화온도를 갖는 33중량부의 붕규산유리(Corning 7740)가 혼합되어 유리세라믹 혼합물이 만들어졌다.
바인더로서 10중량부의 폴리메틸메타크릴레이트, 가소제로서 5증량부의 디브틸 프타레이트, 용제로서 110중량부의 케톤이 유리세라믹 혼합물로 볼밀내에서 혼합되어 균일한 유리세라믹 조성이 만들어졌다. 300㎛두께의 그린쉬트가 독터 부레이드 기술에 의해서 형성되고, 스탬프되어 150㎜ 4각 쉬트들이 형성되고, 동시에 관통공이 뚫렸다. 동 베이스 페이스트가 그린쉬트들상에서 스크린 프린트되어 회로패턴들이 형성되었다. 프린트된 그린쉬트들이 10개층들이 차례로 적층되고, 30MPa하에 130℃에서 압축되었다.
이 적층된 구조는 0.7기압의 수증기를 함유하는 질소 분위기중에서 4시간동안 400℃에서 소성되어 폴리메틸 메타크릴레이트를 열적으로 해중합시키고, 증발성 유기물질을 제거하고 난다음 제2예비소성 단계로서 온도를 850℃로 상승시켜 4시간동안 유지하여 잔류탄소를 실질적으로 제거했다. 그다음에 예비소성된 유리세라믹 구조가 4시간 동안 1000℃의 건조된 질소내에서 최종적으로 소성되어, 소결된 유리세라믹 동회로판을 얻었다. 동도전체의 쉬트의 고유저항은 1.2mΩ/□이고 소결중에 동이 산화되지 않았음을 나타냈다.
유리세라믹 샘플들이 그 조성이 상술한 유리세라믹 동회로판과 같은 것이외는 제1a 및 2a예와 동일방법으로 제조되고, 4.6의 저비유전율과 3×10-6/℃의 열팽창계수를 나타냈고, 이것은 회로판상에 장착될 실리콘칩들의 열팽창계수인 3.5×10-6/℃와 거의 같고, 벤딩강도는 200MPa이다. 잔류탄소의 양은 백만분이 35중량부였고, 이것은 50KV/㎜인 절연내력에 상당하는 것이다.

Claims (6)

  1. 다중층 세라믹 동회로판의 제조방법에 있어서, 그 단계들이 : 동베이스-페이스트 패턴들로 된 층들, 유리세라믹의 전체중량에 대해서 3-75중량%의 뮤라이트, 최소 720℃의 연화온도를 갖는 25-97중량%의 붕규산유리 및 0-70중량%의 석영유리를 포함하는 유리세라믹의 층들과 열적으로 해중합 가능한 레진을 함유하는 바인더 조성물로 구성되는 다중층 구조를 형성시키는 단계 : 수증기를 함유하고, 0.005-0.3기압의 분압을 갖는 불활성 분위기중에서 열적으로 해중합 가능한 레진이 제거되는 온도에서 다중층 구조를 예비소성시키는 단계 : 및 동의 융점이하의 온도에서 수증기를 함유하지 않는 불활성 분위기 내에서 다중층 구조를 소성시키는 단계로 구성되는 다중층 세라믹 동회로판 제조방법.
  2. 제1항에 있어서, 상기 열적으로 해중합 가능한 레진이 폴리메타크릴레이트 에스텔(polymethacrylate esters), 폴리테트라폴루오로에티렌(polytetrafluoroethlene), 폴리-α-메틸스티렌(poly-α-methylstyrene) 또는 그들의 혼합물인 것을 특징으로 하는 다중층 세라믹 동회로판의 제조방법.
  3. 제1항에 있어서, 상기 예비소성이 350℃-450℃에서의 제1예비소성단계와 750℃-900℃에서의 제2예비소성단계를 포함하고, 상기 소성이 900℃이상 1083℃이하의 온도에서 행해지는 것을 특징으로 하는 다중층 세라믹 동회로판의 제조방법.
  4. 제1항에 있어서, 상기 다중층 구조가 적층 그린쉬트 기술에 의해서 형성되는 것을 특징으로 하는 다중층 세라믹 동회로판의 제조방법.
  5. 제1항에 있어서, 상기 다중층 구조가 다중층 스크린 프린팅 기술에 의해서 형성되는 것을 특징으로 하는 다중층 세라믹 동회판의 제조방법.
  6. 다중층 세라믹 동회로판에 있어서, 그 구성이 동도전체 패턴들과, 유리세라믹의 전체중량에 대해서 5-75중량%의 뮤라이트, 최소 720℃의 연화온도를 갖는 붕규산유리 및 0-70중량%의 석영유리로 된 유리세라믹 혼합물의 층들로 구성되고, 상기 유리세라믹이 소결되고, 잔류 탄소량이 100ppm 이하인 것을 특징으로 하는 다중층 세라믹 동회로판.
KR1019870011652A 1986-10-23 1987-10-20 다중충 세라믹 동회로판(Multilayer Ceramic Copper Circuit Board) 및 그 제조방법 KR900005315B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP87-250755 1986-10-23
JP61250755A JPS63107095A (ja) 1986-10-23 1986-10-23 多層セラミツク回路基板
JP250755 1986-10-23

Publications (2)

Publication Number Publication Date
KR880005846A KR880005846A (ko) 1988-06-30
KR900005315B1 true KR900005315B1 (ko) 1990-07-27

Family

ID=17212556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870011652A KR900005315B1 (ko) 1986-10-23 1987-10-20 다중충 세라믹 동회로판(Multilayer Ceramic Copper Circuit Board) 및 그 제조방법

Country Status (5)

Country Link
US (1) US4939021A (ko)
EP (1) EP0265340B1 (ko)
JP (1) JPS63107095A (ko)
KR (1) KR900005315B1 (ko)
DE (1) DE3768417D1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02239168A (ja) * 1989-03-13 1990-09-21 Shoei Chem Ind Co 回路基板の製造方法
AU6345990A (en) * 1989-08-04 1991-03-11 Ferro Corporation Porous dielectric compositions
US5071794A (en) * 1989-08-04 1991-12-10 Ferro Corporation Porous dielectric compositions
DE3935471A1 (de) * 1989-10-25 1991-05-02 Hoechst Ag Keramische stoffzusammensetzung und ihre verwendung
US5071793A (en) * 1990-08-23 1991-12-10 Aluminum Company Of America Low dielectric inorganic composition for multilayer ceramic package
JP3021586B2 (ja) * 1990-09-17 2000-03-15 富士通株式会社 低誘電率セラミック基板とグリーンシートの製造方法
JP2906282B2 (ja) * 1990-09-20 1999-06-14 富士通株式会社 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
US5073180A (en) * 1991-03-20 1991-12-17 International Business Machines Corporation Method for forming sealed co-fired glass ceramic structures
JPH0723252B2 (ja) * 1991-07-31 1995-03-15 日本電気株式会社 低温焼結性低誘電率無機組成物
US5316985A (en) * 1991-12-09 1994-05-31 Aluminum Company Of America Suppression of crystal growth in low dielectric inorganic composition using ultrafine alumina
US5242867A (en) * 1992-03-04 1993-09-07 Industrial Technology Research Institute Composition for making multilayer ceramic substrates and dielectric materials with low firing temperature
JPH05254923A (ja) * 1992-03-10 1993-10-05 Hitachi Ltd セラミック組成物及びセラミック回路基板
GB2310314A (en) * 1996-02-14 1997-08-20 Gec Alsthom Ltd Glass or glass ceramic substrates
JP3042441B2 (ja) * 1997-03-12 2000-05-15 日本電気株式会社 低温焼成ガラスセラミックス基板とその製造方法
US6120906A (en) * 1997-03-31 2000-09-19 Kyocera Corporation Insulated board for a wiring board
JP3860336B2 (ja) * 1998-04-28 2006-12-20 日本特殊陶業株式会社 ガラスセラミック複合体
US6572830B1 (en) 1998-10-09 2003-06-03 Motorola, Inc. Integrated multilayered microfludic devices and methods for making the same
US6592696B1 (en) * 1998-10-09 2003-07-15 Motorola, Inc. Method for fabricating a multilayered structure and the structures formed by the method
US6309993B1 (en) * 1999-04-28 2001-10-30 National Science Council Of Republic Of China Low-fire microwave dielectric compositions
DE19961842B4 (de) * 1999-12-21 2008-01-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrschichtleiterplatte
US20070194687A1 (en) * 2004-09-24 2007-08-23 Lech Wilczek Sealing compositions
DE102005050515A1 (de) * 2005-10-21 2007-04-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flächensubstrat mit elektrisch leitender Struktur
US8193456B2 (en) * 2008-06-30 2012-06-05 Ngk Spark Plug Co., Ltd. Electrical inspection substrate unit and manufacturing method therefore
US9232645B2 (en) * 2013-11-22 2016-01-05 International Business Machines Corporation High speed differential wiring in glass ceramic MCMS

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
JPS58156552A (ja) * 1982-03-11 1983-09-17 Nec Corp 絶縁性セラミツクペ−スト用無機組成物
JPS59178752A (ja) * 1983-03-30 1984-10-11 Hitachi Ltd 多層配線基板
JPS59217392A (ja) * 1983-05-25 1984-12-07 株式会社日立製作所 多層配線回路板
JPS6014494A (ja) * 1983-07-04 1985-01-25 株式会社日立製作所 セラミツク多層配線基板およびその製造方法
JPS60240135A (ja) * 1984-05-14 1985-11-29 Fujitsu Ltd 半導体装置実装用多層基板
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
US4662215A (en) * 1984-08-20 1987-05-05 Aluminum Company Of America Apparatus and method for ultrasonic detection of inclusions in a molten body
JPS61155243A (ja) * 1984-12-28 1986-07-14 富士通株式会社 グリ−ンシ−ト組成物
US4655864A (en) * 1985-03-25 1987-04-07 E. I. Du Pont De Nemours And Company Dielectric compositions and method of forming a multilayer interconnection using same
US4654095A (en) * 1985-03-25 1987-03-31 E. I. Du Pont De Nemours And Company Dielectric composition

Also Published As

Publication number Publication date
EP0265340B1 (en) 1991-03-06
JPS63107095A (ja) 1988-05-12
KR880005846A (ko) 1988-06-30
DE3768417D1 (de) 1991-04-11
EP0265340A2 (en) 1988-04-27
EP0265340A3 (en) 1989-01-11
JPH0458198B2 (ko) 1992-09-16
US4939021A (en) 1990-07-03

Similar Documents

Publication Publication Date Title
KR900005315B1 (ko) 다중충 세라믹 동회로판(Multilayer Ceramic Copper Circuit Board) 및 그 제조방법
US5024975A (en) Crystallizable, low dielectric constant, low dielectric loss composition
US4504339A (en) Method for producing multilayered glass-ceramic structure with copper-based conductors therein
US4812422A (en) Dielectric paste and method of manufacturing the paste
JPH0249550B2 (ko)
EP0480468A1 (en) Glassy low dielectric inorganic composition
JPH04243962A (ja) 多層セラミックパッケージ用低誘電性無機組成物、及びその調製方法
JPH05211005A (ja) 誘電体組成物
US5210057A (en) Partially crystallizable glass compositions
US6270880B1 (en) Crystalline glass composition for use in circuit board, sintered crystalline glass, insulator composition insulating paste and thick film circuit board
JP3678260B2 (ja) ガラスセラミックス組成物
JP3890779B2 (ja) ガラスセラミックス組成物
EP0498410A1 (en) Partially crystallizable glass compositions
JPH05116985A (ja) セラミツク基板
JP4407199B2 (ja) 結晶化無鉛ガラス、ガラスセラミックス組成物、グリーンシートおよび電子回路基板
JP2872273B2 (ja) セラミツク基板材料
JPH0517211A (ja) 基板材料及び回路基板
JP2005216998A (ja) セラミック回路基板及びその製造方法
JPS59162169A (ja) セラミック多層配線板
JPS62252340A (ja) ガラス焼結体およびガラスセラミツク焼結体
JPH06243716A (ja) 銅ペースト
JP2022052429A (ja) ガラスセラミック誘電体材料、焼結体及び高周波用回路部材
JPH0797236A (ja) ガラスセラミックス組成物
JP2007288070A (ja) 配線基板および配線基板の製造方法
JPH1154660A (ja) 配線基板

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990716

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee