JPH06104575A - 抵抗体付きセラミックス回路基板 - Google Patents
抵抗体付きセラミックス回路基板Info
- Publication number
- JPH06104575A JPH06104575A JP4277835A JP27783592A JPH06104575A JP H06104575 A JPH06104575 A JP H06104575A JP 4277835 A JP4277835 A JP 4277835A JP 27783592 A JP27783592 A JP 27783592A JP H06104575 A JPH06104575 A JP H06104575A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- circuit board
- hole conductor
- ceramic
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 ストレスの蓄積がなく，クラックが発生しな
い抵抗体付きセラミックス回路基板を提供すること。 【構成】 セラミックス基板９８，９９と，セラミック
ス基板９８の表面に形成された抵抗体３と，セラミック
ス基板９８に穿設されたビアホール９０〜９３と，該ビ
アホールに充填されたビアホール導体５とを有する。抵
抗体３とビアホール９０，９１との間には，抵抗体３の
熱膨張係数とビアホール導体５の熱膨張係数の間の熱膨
張係数を有し，かつビアホール導体５のヤング率よりも
大きいヤング率を有する中間層１０，１１を形成する。
い抵抗体付きセラミックス回路基板を提供すること。 【構成】 セラミックス基板９８，９９と，セラミック
ス基板９８の表面に形成された抵抗体３と，セラミック
ス基板９８に穿設されたビアホール９０〜９３と，該ビ
アホールに充填されたビアホール導体５とを有する。抵
抗体３とビアホール９０，９１との間には，抵抗体３の
熱膨張係数とビアホール導体５の熱膨張係数の間の熱膨
張係数を有し，かつビアホール導体５のヤング率よりも
大きいヤング率を有する中間層１０，１１を形成する。
Description
【０００１】
【産業上の利用分野】本発明は，抵抗体を有する抵抗体
付きセラミックス回路基板に関する。
付きセラミックス回路基板に関する。
【０００２】
【従来技術】従来，セラミックス回路基板としては，例
えば，図２に示すものがある。該セラミックス回路基板
９は，セラミックス基板９８，９９と，セラミックス基
板９８に穿設されたビアホール９０，９１とを有する。
えば，図２に示すものがある。該セラミックス回路基板
９は，セラミックス基板９８，９９と，セラミックス基
板９８に穿設されたビアホール９０，９１とを有する。
【０００３】上記セラミックス回路基板に抵抗体を設け
る場合には，例えば，図２に示すごとく，ビアホール９
０，９１の上に，高密度実装化のために抵抗体３を直接
印刷形成する方法が提案されている。抵抗体３は，ビア
ホール９０，９１と電気的に接続される。
る場合には，例えば，図２に示すごとく，ビアホール９
０，９１の上に，高密度実装化のために抵抗体３を直接
印刷形成する方法が提案されている。抵抗体３は，ビア
ホール９０，９１と電気的に接続される。
【０００４】セラミックス回路基板９の内部には，内層
パターン５１，５２が形成されている。内層パターン５
１，５２は，上記ビアホール９０，９１とそれぞれ接続
している。ビアホール９０，９１の内部にはビアホール
導体５が充填されている。ビアホール導体５としては，
Ａｇペースト，Ａｇ−ＰｄペーストなどのＡｇ系ペース
トが用いられている。特に，Ａｇペーストは，導通抵抗
が低く，かつ空気焼成ができるためにコストが安く，ビ
アホール導体に最適な材料である。
パターン５１，５２が形成されている。内層パターン５
１，５２は，上記ビアホール９０，９１とそれぞれ接続
している。ビアホール９０，９１の内部にはビアホール
導体５が充填されている。ビアホール導体５としては，
Ａｇペースト，Ａｇ−ＰｄペーストなどのＡｇ系ペース
トが用いられている。特に，Ａｇペーストは，導通抵抗
が低く，かつ空気焼成ができるためにコストが安く，ビ
アホール導体に最適な材料である。
【０００５】次に，上記抵抗体付きセラミックス回路基
板の製造方法について説明する。まず，セラミックス基
板９８形成用のグリーンシートに，ビアホール９０，９
１を穿設し，該ビアホール９０，９１内にビアホール導
体５を充填する。このビアホール９０，９１の真上に抵
抗体３を直接印刷形成する。また，セラミックス基板９
９形成用のグリーンシートの上に内層パターン５１，５
２を形成する。
板の製造方法について説明する。まず，セラミックス基
板９８形成用のグリーンシートに，ビアホール９０，９
１を穿設し，該ビアホール９０，９１内にビアホール導
体５を充填する。このビアホール９０，９１の真上に抵
抗体３を直接印刷形成する。また，セラミックス基板９
９形成用のグリーンシートの上に内層パターン５１，５
２を形成する。
【０００６】次に，セラミックス基板９９形成用の上記
グリーンシートの上に，別のセラミックス基板９８形成
用の上記グリーンシートを載置し，これらを熱圧着し，
その後上記グリーンシートの焼結温度で焼成して，セラ
ミックス基板９８，９９を得る。その後，セラミックス
基板９８の上に抵抗ペーストを印刷し，８５０℃で焼成
し，その後冷却する。これにより抵抗体３を有する抵抗
体付きセラミックス回路基板９が得られる。
グリーンシートの上に，別のセラミックス基板９８形成
用の上記グリーンシートを載置し，これらを熱圧着し，
その後上記グリーンシートの焼結温度で焼成して，セラ
ミックス基板９８，９９を得る。その後，セラミックス
基板９８の上に抵抗ペーストを印刷し，８５０℃で焼成
し，その後冷却する。これにより抵抗体３を有する抵抗
体付きセラミックス回路基板９が得られる。
【０００７】上記セラミックス基板及び抵抗体は，熱膨
張係数の差により発生するストレスを少なくするため
に，互いに近似した熱膨張係数を有する材料が用いられ
ている。例えば，セラミックス基板９８，９９には，熱
膨張係数７〜８×１０-6／Ｋのアルミナ基板材料，熱膨
張係数４〜８×１０-6／Ｋの低温焼成セラミックス基板
材料等が用いられる。また，抵抗体３は，熱膨張係数５
〜９×１０-6／ＫのＲｕＯ2 ガラス等の抵抗ペーストを
用いる。
張係数の差により発生するストレスを少なくするため
に，互いに近似した熱膨張係数を有する材料が用いられ
ている。例えば，セラミックス基板９８，９９には，熱
膨張係数７〜８×１０-6／Ｋのアルミナ基板材料，熱膨
張係数４〜８×１０-6／Ｋの低温焼成セラミックス基板
材料等が用いられる。また，抵抗体３は，熱膨張係数５
〜９×１０-6／ＫのＲｕＯ2 ガラス等の抵抗ペーストを
用いる。
【０００８】
【解決しようとする課題】しかしながら，上記ビアホー
ル導体５に用いられているＡｇペーストの熱膨張係数は
２０×１０-6／Ｋである。そのために，焼成後の冷却時
にビアホール導体５と直接接続している抵抗体３に水平
方向及び軸方向にストレスが蓄積し，クラックが発生す
るおそれがある。
ル導体５に用いられているＡｇペーストの熱膨張係数は
２０×１０-6／Ｋである。そのために，焼成後の冷却時
にビアホール導体５と直接接続している抵抗体３に水平
方向及び軸方向にストレスが蓄積し，クラックが発生す
るおそれがある。
【０００９】ここで，抵抗体の軸方向にストレスが蓄積
される場合について例示する。例えば，熱膨張係数２０
×１０-6／Ｋのビアホール導体を長さ０．３ｍｍのビア
ホールに充填し，その真上に熱膨張係数７×１０-6／Ｋ
のＲｕＯ2 ガラスを用いた抵抗体を厚さ１０〜１５μｍ
に印刷形成する。その後，これらを上記ＲｕＯ2 ガラス
の軟化温度（６２５℃）を越える８５０℃で焼成し，２
５℃まで冷却する。
される場合について例示する。例えば，熱膨張係数２０
×１０-6／Ｋのビアホール導体を長さ０．３ｍｍのビア
ホールに充填し，その真上に熱膨張係数７×１０-6／Ｋ
のＲｕＯ2 ガラスを用いた抵抗体を厚さ１０〜１５μｍ
に印刷形成する。その後，これらを上記ＲｕＯ2 ガラス
の軟化温度（６２５℃）を越える８５０℃で焼成し，２
５℃まで冷却する。
【００１０】この場合に，ビアホール導体が上方向のみ
に収縮するとすれば，その収縮量は約３．６μｍであ
る。この収縮のために，ビアホールの真上に形成された
抵抗体は下方へ沈もうとする。この沈み量は，抵抗体の
厚さの２２〜３６％に相当する。従って，抵抗体は下方
からの応力を受けてストレスが蓄積されるのである。
に収縮するとすれば，その収縮量は約３．６μｍであ
る。この収縮のために，ビアホールの真上に形成された
抵抗体は下方へ沈もうとする。この沈み量は，抵抗体の
厚さの２２〜３６％に相当する。従って，抵抗体は下方
からの応力を受けてストレスが蓄積されるのである。
【００１１】また，抵抗体の水平方向においても，上記
と同様の原理によりストレスが蓄積される。本発明はか
かる問題点に鑑み，ストレスの蓄積がなく，クラックが
発生しない抵抗体付きセラミックス回路基板を提供しよ
うとするものである。
と同様の原理によりストレスが蓄積される。本発明はか
かる問題点に鑑み，ストレスの蓄積がなく，クラックが
発生しない抵抗体付きセラミックス回路基板を提供しよ
うとするものである。
【００１２】
【課題の解決手段】本発明は，セラミックス基板と，該
セラミックス基板の表面に形成された抵抗体と，上記セ
ラミックス基板に穿設されたビアホールと，該ビアホー
ルに充填されたビアホール導体とを有する抵抗体付きセ
ラミックス回路基板において，上記抵抗体とビアホール
との間には，抵抗体の熱膨張係数とビアホール導体の熱
膨張係数の間の熱膨張係数を有し，かつビアホール導体
のヤング率よりも大きいヤング率を有する中間層を形成
したことを特徴とする抵抗体付きセラミックス回路基板
にある。
セラミックス基板の表面に形成された抵抗体と，上記セ
ラミックス基板に穿設されたビアホールと，該ビアホー
ルに充填されたビアホール導体とを有する抵抗体付きセ
ラミックス回路基板において，上記抵抗体とビアホール
との間には，抵抗体の熱膨張係数とビアホール導体の熱
膨張係数の間の熱膨張係数を有し，かつビアホール導体
のヤング率よりも大きいヤング率を有する中間層を形成
したことを特徴とする抵抗体付きセラミックス回路基板
にある。
【００１３】本発明において，上記中間層は，抵抗体と
ビアホールとの間に形成する。中間層は，抵抗体の熱膨
張係数とビアホール導体の熱膨張係数の間の熱膨張係数
を有し，かつビアホール導体のヤング率よりも大きいヤ
ング率を有する。上記中間層は，ガラスと導電物質との
混合物，或いは該混合物に骨材を加えたものである。
ビアホールとの間に形成する。中間層は，抵抗体の熱膨
張係数とビアホール導体の熱膨張係数の間の熱膨張係数
を有し，かつビアホール導体のヤング率よりも大きいヤ
ング率を有する。上記中間層は，ガラスと導電物質との
混合物，或いは該混合物に骨材を加えたものである。
【００１４】上記ガラスは，ＣａＯ−Ａｌ2 Ｏ3 −Ｓｉ
Ｏ2 −Ｂ2 Ｏ3 系ガラス，又はＰｂＯ−ＳｉＯ2 −Ａｌ
2 Ｏ3 −Ｂ2 Ｏ3 系ガラス等の１種以上を用いる。導電
物質は，ＲｕＯ2 （酸化ルテニウム），Ａｇ（銀），Ａ
ｕ（金），Ｐｄ（パラジウム）等の１種以上を用いる。
骨材は，Ａｌ2 Ｏ3 （アルミナ），ＺｒＯ2 （酸化ジル
コニウム）等の１種以上を用いる。
Ｏ2 −Ｂ2 Ｏ3 系ガラス，又はＰｂＯ−ＳｉＯ2 −Ａｌ
2 Ｏ3 −Ｂ2 Ｏ3 系ガラス等の１種以上を用いる。導電
物質は，ＲｕＯ2 （酸化ルテニウム），Ａｇ（銀），Ａ
ｕ（金），Ｐｄ（パラジウム）等の１種以上を用いる。
骨材は，Ａｌ2 Ｏ3 （アルミナ），ＺｒＯ2 （酸化ジル
コニウム）等の１種以上を用いる。
【００１５】
【作用及び効果】本発明の抵抗体付きセラミックス回路
基板においては，抵抗体とビアホールとの間に，抵抗体
の熱膨張係数とビアホール導体の熱膨張係数の間の熱膨
張係数を有する中間層を形成している。そのため，抵抗
体付きセラミックス回路基板製造時において，焼成後の
冷却の際には，上記中間層が，抵抗体とビアホール導体
の間の収縮率の差を緩和する。従って，抵抗体に蓄積さ
れる水平方向のストレスを緩和させることができる。
基板においては，抵抗体とビアホールとの間に，抵抗体
の熱膨張係数とビアホール導体の熱膨張係数の間の熱膨
張係数を有する中間層を形成している。そのため，抵抗
体付きセラミックス回路基板製造時において，焼成後の
冷却の際には，上記中間層が，抵抗体とビアホール導体
の間の収縮率の差を緩和する。従って，抵抗体に蓄積さ
れる水平方向のストレスを緩和させることができる。
【００１６】また，上記中間層はビアホール導体のヤン
グ率よりも大きいヤング率を有する。そのため，ビアホ
ール導体が収縮することによる抵抗体への軸方向のスト
レスを緩和することができる。このように上記焼成冷却
時には，抵抗体のストレスが緩和されるので，抵抗体に
クラックが発生することがない。したがって，本発明に
よれば，ストレスの蓄積がなく，クラックが発生しない
抵抗体付きセラミックス回路基板を提供することができ
る。
グ率よりも大きいヤング率を有する。そのため，ビアホ
ール導体が収縮することによる抵抗体への軸方向のスト
レスを緩和することができる。このように上記焼成冷却
時には，抵抗体のストレスが緩和されるので，抵抗体に
クラックが発生することがない。したがって，本発明に
よれば，ストレスの蓄積がなく，クラックが発生しない
抵抗体付きセラミックス回路基板を提供することができ
る。
【００１７】
実施例１ 本発明にかかる実施例につき，図１を用いて説明する。
本例の抵抗体付きセラミックス回路基板９は，図１に示
すごとく，セラミックス基板９８，９９と，セラミック
ス基板９８の表面に形成された抵抗体３と，セラミック
ス基板９８に穿設されたビアホール９０〜９３とを有す
る。上記抵抗体３は，ビアホール９０，９１の真上に形
成されている。ビアホール９０〜９３内には，ビアホー
ル導体５が充填されている。抵抗体３とビアホール９
０，９１の間には，中間層１０，１１が形成されてい
る。上記中間層１０，１１，抵抗体３，ビアホール導体
５，及びセラミックス基板９８，９９について，各々熱
膨張係数及びヤング率を表１に示す。
本例の抵抗体付きセラミックス回路基板９は，図１に示
すごとく，セラミックス基板９８，９９と，セラミック
ス基板９８の表面に形成された抵抗体３と，セラミック
ス基板９８に穿設されたビアホール９０〜９３とを有す
る。上記抵抗体３は，ビアホール９０，９１の真上に形
成されている。ビアホール９０〜９３内には，ビアホー
ル導体５が充填されている。抵抗体３とビアホール９
０，９１の間には，中間層１０，１１が形成されてい
る。上記中間層１０，１１，抵抗体３，ビアホール導体
５，及びセラミックス基板９８，９９について，各々熱
膨張係数及びヤング率を表１に示す。
【００１８】
【表１】
【００１９】上記中間層１０，１１は，Ａｇ７０ｗｔ
％，ＣａＯ−Ａｌ2 Ｏ3 ─ＳｉＯ2 ─Ｂ2 Ｏ3 系ガラス
２０ｗｔ％，Ｐｄ５ｗｔ％，及びＲｕＯ2 ５ｗｔ％より
なる混合物である。抵抗体３としては，抵抗ペーストを
用いる。抵抗ペーストは，ＣａＯ−Ａｌ2Ｏ3 ─ＳｉＯ
2 ─Ｂ2 Ｏ3 系ガラス８０ｗｔ％とＲｕＯ2 ２０ｗｔ％
との混合物に有機ビヒクルを加えたＲｕＯ2 ガラスであ
る。
％，ＣａＯ−Ａｌ2 Ｏ3 ─ＳｉＯ2 ─Ｂ2 Ｏ3 系ガラス
２０ｗｔ％，Ｐｄ５ｗｔ％，及びＲｕＯ2 ５ｗｔ％より
なる混合物である。抵抗体３としては，抵抗ペーストを
用いる。抵抗ペーストは，ＣａＯ−Ａｌ2Ｏ3 ─ＳｉＯ
2 ─Ｂ2 Ｏ3 系ガラス８０ｗｔ％とＲｕＯ2 ２０ｗｔ％
との混合物に有機ビヒクルを加えたＲｕＯ2 ガラスであ
る。
【００２０】セラミックス基板９８，９９は，ＣａＯ−
Ａｌ2 Ｏ3 ─ＳｉＯ2 ─Ｂ2 Ｏ3 系ガラス６０ｗｔ％と
アルミナ粉末４０ｗｔ％とよりなるグリーンシートを１
０００℃以下の低温で焼結した低温焼成基板である。ビ
アホール導体５としては，Ａｇ７７ｗｔ％とＰｄ１７ｗ
ｔ％とＡｕ１ｗｔ％とＰｂＯ−ＳｉＯ2 ─Ｂ2 Ｏ3 系ガ
ラス５ｗｔ％とからなる混合物に有機ビヒクルを加えた
Ａｇ系ペーストを用いる。
Ａｌ2 Ｏ3 ─ＳｉＯ2 ─Ｂ2 Ｏ3 系ガラス６０ｗｔ％と
アルミナ粉末４０ｗｔ％とよりなるグリーンシートを１
０００℃以下の低温で焼結した低温焼成基板である。ビ
アホール導体５としては，Ａｇ７７ｗｔ％とＰｄ１７ｗ
ｔ％とＡｕ１ｗｔ％とＰｂＯ−ＳｉＯ2 ─Ｂ2 Ｏ3 系ガ
ラス５ｗｔ％とからなる混合物に有機ビヒクルを加えた
Ａｇ系ペーストを用いる。
【００２１】上記抵抗体３は，縦０．７ｍｍ，横１．３
ｍｍ，厚さ１０〜１５μｍである。セラミックス基板９
８，９９は，それぞれ縦１５０ｍｍ，横１５０ｍｍ，厚
さ０．３ｍｍである。ビアホール９０，９１の口径Ｒは
０．２ｍｍである。ビアホール９０，９１の間の距離は
０．７ｍｍである。中間層１０，１１は直径０．３ｍ
ｍ，厚さ５μｍである。抵抗体３は，図示しないオーバ
ーコートガラスにより被覆されている。
ｍｍ，厚さ１０〜１５μｍである。セラミックス基板９
８，９９は，それぞれ縦１５０ｍｍ，横１５０ｍｍ，厚
さ０．３ｍｍである。ビアホール９０，９１の口径Ｒは
０．２ｍｍである。ビアホール９０，９１の間の距離は
０．７ｍｍである。中間層１０，１１は直径０．３ｍ
ｍ，厚さ５μｍである。抵抗体３は，図示しないオーバ
ーコートガラスにより被覆されている。
【００２２】セラミックス回路基板９の内部には，図１
に示すごとく，内層パターン５１，５２が形成されてい
る。内層パターン５１はビアホール９０，９２と，内層
パターン５２はビアホール９１，９３と，それぞれ接続
している。セラミックス基板９８には，抵抗測定用端子
５８，５９が形成されている。抵抗測定用端子５８，５
９は，内層パターン５１，５２及びビアホール９０〜９
３を介して，抵抗体３と電気的に接続している。
に示すごとく，内層パターン５１，５２が形成されてい
る。内層パターン５１はビアホール９０，９２と，内層
パターン５２はビアホール９１，９３と，それぞれ接続
している。セラミックス基板９８には，抵抗測定用端子
５８，５９が形成されている。抵抗測定用端子５８，５
９は，内層パターン５１，５２及びビアホール９０〜９
３を介して，抵抗体３と電気的に接続している。
【００２３】次に，上記抵抗体付きセラミックス回路基
板の製造方法について説明する。まず，上記組成よりな
る低温焼成セラミックスグリーンシートを厚さ０．３ｍ
ｍに成形し，１５０ｍｍ×１５０ｍｍの大きさに切断す
る。この低温焼成セラミックスグリーンシートを２枚準
備し，その一方にはビアホール９０〜９３を穿設し，該
ビアホール内にスクリーン印刷によりビアホール導体５
を充填する。また，他方の低温焼成セラミックスグリー
ンシートの表面側に内層パターン５１，５２を印刷す
る。
板の製造方法について説明する。まず，上記組成よりな
る低温焼成セラミックスグリーンシートを厚さ０．３ｍ
ｍに成形し，１５０ｍｍ×１５０ｍｍの大きさに切断す
る。この低温焼成セラミックスグリーンシートを２枚準
備し，その一方にはビアホール９０〜９３を穿設し，該
ビアホール内にスクリーン印刷によりビアホール導体５
を充填する。また，他方の低温焼成セラミックスグリー
ンシートの表面側に内層パターン５１，５２を印刷す
る。
【００２４】次に，内層パターン５１，５２を形成した
低温焼成セラミックスグリーンシートの上に，ビアホー
ルを有する低温焼成セラミックスグリーンシートを積層
し，熱圧着した後，最高９００℃にて２０分間焼成す
る。次に，ビアホール９０，９１の上に，上記組成より
なる中間層１０，１１と抵抗測定用端子５８，５９とを
印刷形成する。
低温焼成セラミックスグリーンシートの上に，ビアホー
ルを有する低温焼成セラミックスグリーンシートを積層
し，熱圧着した後，最高９００℃にて２０分間焼成す
る。次に，ビアホール９０，９１の上に，上記組成より
なる中間層１０，１１と抵抗測定用端子５８，５９とを
印刷形成する。
【００２５】次いで，抵抗体３をビアホール９０，９１
の真上にスクリーン印刷法により印刷する。その後，８
５０℃の温度で１０分間焼成する。この温度は，抵抗体
３に用いられているＲｕＯ2 ガラスの軟化温度（６５０
℃）よりも高い温度である。これにより，上記抵抗体付
きセラミックス回路基板９が得られる。
の真上にスクリーン印刷法により印刷する。その後，８
５０℃の温度で１０分間焼成する。この温度は，抵抗体
３に用いられているＲｕＯ2 ガラスの軟化温度（６５０
℃）よりも高い温度である。これにより，上記抵抗体付
きセラミックス回路基板９が得られる。
【００２６】次に，本例の作用効果につき説明する。本
例の抵抗体付きセラミックス回路基板９は，抵抗体３と
ビアホール９０，９１との間に，抵抗体３の熱膨張係数
（６．０×１０-6／Ｋ）とビアホール導体５の熱膨張係
数（２０．０×１０-6／Ｋ）の間の熱膨張係数（８．５
×１０-6／Ｋ）を有する中間層１０，１１を形成してい
る。
例の抵抗体付きセラミックス回路基板９は，抵抗体３と
ビアホール９０，９１との間に，抵抗体３の熱膨張係数
（６．０×１０-6／Ｋ）とビアホール導体５の熱膨張係
数（２０．０×１０-6／Ｋ）の間の熱膨張係数（８．５
×１０-6／Ｋ）を有する中間層１０，１１を形成してい
る。
【００２７】そのため，抵抗体付きセラミックス回路基
板製造時において，焼成後の冷却の際には，上記中間層
１０，１１が，抵抗体３とビアホール導体５の間の収縮
率の差を緩和する。従って，抵抗体３に蓄積される水平
方向のストレスを緩和させることができる。
板製造時において，焼成後の冷却の際には，上記中間層
１０，１１が，抵抗体３とビアホール導体５の間の収縮
率の差を緩和する。従って，抵抗体３に蓄積される水平
方向のストレスを緩和させることができる。
【００２８】また，上記中間層１０，１１は，ビアホー
ル導体５のヤング率（０．８３×１０11Ｎ／ｍ2 ）より
も大きいヤング率（１．２×１０11Ｎ／ｍ2 ）を有す
る。そのため，ビアホール導体５が収縮することによる
抵抗体３への軸方向のストレスを緩和することができ
る。このように上記焼成冷却時には，抵抗体３のストレ
スが緩和されるので，抵抗体３にクラックが発生するこ
とがない。
ル導体５のヤング率（０．８３×１０11Ｎ／ｍ2 ）より
も大きいヤング率（１．２×１０11Ｎ／ｍ2 ）を有す
る。そのため，ビアホール導体５が収縮することによる
抵抗体３への軸方向のストレスを緩和することができ
る。このように上記焼成冷却時には，抵抗体３のストレ
スが緩和されるので，抵抗体３にクラックが発生するこ
とがない。
【００２９】実施例２ 本例における中間層は，熱膨張係数９．０×１０-6／Ｋ
であり，かつヤング率１．０×１０11Ｎ／ｍ2 である。
該中間層は，Ａｇ８５ｗｔ％，ＣａＯ−Ａｌ2Ｏ3 ─Ｓ
ｉＯ2 ─Ｂ2 Ｏ3 系ガラス５ｗｔ％，Ｐｄ１５ｗｔ％よ
りなるＡｇ系ペーストを用いている。その他は，実施例
１と同様である。本例においても，実施例１と同様の効
果を得ることができる。
であり，かつヤング率１．０×１０11Ｎ／ｍ2 である。
該中間層は，Ａｇ８５ｗｔ％，ＣａＯ−Ａｌ2Ｏ3 ─Ｓ
ｉＯ2 ─Ｂ2 Ｏ3 系ガラス５ｗｔ％，Ｐｄ１５ｗｔ％よ
りなるＡｇ系ペーストを用いている。その他は，実施例
１と同様である。本例においても，実施例１と同様の効
果を得ることができる。
【００３０】実施例３ 本例においては，前記実施例１及び実施例２の抵抗体付
きセラミックス回路基板について，抵抗体のクラック発
生の有無と，熱衝撃製テストを行った。上記評価に当た
っては，上記抵抗体付きセラミックス回路基板を−５５
〜１５０℃の温度差を１００サイクル繰り返した。そし
て，温度差を与える前後の抵抗体の抵抗値変化率を測定
した。また，温度変化後の抵抗体のクラック発生の有無
を検査した。
きセラミックス回路基板について，抵抗体のクラック発
生の有無と，熱衝撃製テストを行った。上記評価に当た
っては，上記抵抗体付きセラミックス回路基板を−５５
〜１５０℃の温度差を１００サイクル繰り返した。そし
て，温度差を与える前後の抵抗体の抵抗値変化率を測定
した。また，温度変化後の抵抗体のクラック発生の有無
を検査した。
【００３１】尚，比較のために中間層を用いていない抵
抗体付きセラミックス回路基板（比較例）を作製し，上
記と同様の測定を行った。その結果を表２に示す。
抗体付きセラミックス回路基板（比較例）を作製し，上
記と同様の測定を行った。その結果を表２に示す。
【００３２】表２より知られるように，実施例１及び実
施例２にかかる抵抗体は，クラックの発生がなく，また
熱衝撃による抵抗値変化率も０．１％であった。一方，
比較例においては，クラックが発生し，かつ抵抗値変化
率もかなり大きなものであった。このことからも，抵抗
体とビアホール導体との間に中間層を介在させることに
より，抵抗体にクラックが発生しないことがわかる。
施例２にかかる抵抗体は，クラックの発生がなく，また
熱衝撃による抵抗値変化率も０．１％であった。一方，
比較例においては，クラックが発生し，かつ抵抗値変化
率もかなり大きなものであった。このことからも，抵抗
体とビアホール導体との間に中間層を介在させることに
より，抵抗体にクラックが発生しないことがわかる。
【００３３】
【表２】
【図１】実施例１の抵抗体付きセラミックス回路基板の
断面図。
断面図。
【図２】従来例の抵抗体付きセラミックス回路基板の断
面図。
面図。
【符号の説明】 １０，１１．．．中間層， ３．．．抵抗体， ５．．．ビアホール導体， ９．．．抵抗体付きセラミックス回路基板， ９０〜９３．．．ビアホール， ９８，９９．．．セラミックス基板，
Claims (1)
- 【請求項１】 セラミックス基板と，該セラミックス基
板の表面に形成された抵抗体と，上記セラミックス基板
に穿設されたビアホールと，該ビアホールに充填された
ビアホール導体とを有する抵抗体付きセラミックス回路
基板において，上記抵抗体とビアホールとの間には，抵
抗体の熱膨張係数とビアホール導体の熱膨張係数の間の
熱膨張係数を有し，かつビアホール導体のヤング率より
も大きいヤング率を有する中間層を形成したことを特徴
とする抵抗体付きセラミックス回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4277835A JPH06104575A (ja) | 1992-09-22 | 1992-09-22 | 抵抗体付きセラミックス回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4277835A JPH06104575A (ja) | 1992-09-22 | 1992-09-22 | 抵抗体付きセラミックス回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104575A true JPH06104575A (ja) | 1994-04-15 |
Family
ID=17588932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4277835A Pending JPH06104575A (ja) | 1992-09-22 | 1992-09-22 | 抵抗体付きセラミックス回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104575A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307573A (ja) * | 1994-05-13 | 1995-11-21 | Nec Corp | 多層配線セラミック基板のビア構造及びその製造方法 |
| JP2002353378A (ja) * | 2001-05-22 | 2002-12-06 | Fuji Electric Co Ltd | 半導体装置 |
| KR100449227B1 (ko) * | 2000-11-27 | 2004-09-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 다층 세라믹 기판 및 그 제조 방법 |
| JP2011518336A (ja) * | 2008-04-21 | 2011-06-23 | トップ エンジニアリング カンパニー リミテッド | Ｍｅｍｓプローブカード及びその製造方法 |
-
1992
- 1992-09-22 JP JP4277835A patent/JPH06104575A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307573A (ja) * | 1994-05-13 | 1995-11-21 | Nec Corp | 多層配線セラミック基板のビア構造及びその製造方法 |
| KR100449227B1 (ko) * | 2000-11-27 | 2004-09-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 다층 세라믹 기판 및 그 제조 방법 |
| JP2002353378A (ja) * | 2001-05-22 | 2002-12-06 | Fuji Electric Co Ltd | 半導体装置 |
| JP2011518336A (ja) * | 2008-04-21 | 2011-06-23 | トップ エンジニアリング カンパニー リミテッド | Ｍｅｍｓプローブカード及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5601638A (en) | Thick film paste | |
| JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
| JPH0458198B2 (ja) | ||
| JPH11195505A (ja) | 厚膜抵抗体及びその製造方法 | |
| JPH08236936A (ja) | 積層ガラス−セラミック回路基板 | |
| JPH06104575A (ja) | 抵抗体付きセラミックス回路基板 | |
| JP3019136B2 (ja) | 厚膜ペースト及びそれを用いたセラミック回路基板 | |
| US20060009036A1 (en) | High thermal cycle conductor system | |
| JP3093601B2 (ja) | セラミック回路基板 | |
| US6596382B2 (en) | Multilayered board and method for fabricating the same | |
| US5955938A (en) | RuO2 resistor paste, substrate and overcoat system | |
| JP2872273B2 (ja) | セラミツク基板材料 | |
| JP3635669B2 (ja) | 厚膜多層基板の製造方法 | |
| JP2515202B2 (ja) | セラミックス配線基板及びその製造方法 | |
| JP3064047B2 (ja) | 多層セラミック回路基板 | |
| JP3419474B2 (ja) | 導電性組成物及び多層回路基板 | |
| JP3130914B2 (ja) | 多層回路基板 | |
| JP3093602B2 (ja) | セラミック回路基板の製造方法 | |
| JP2681328B2 (ja) | 回路基板の製造方法 | |
| JP2695602B2 (ja) | ガラスセラミックス多層基板 | |
| JP3864586B2 (ja) | 低温焼成セラミック多層回路基板 | |
| JP3076214B2 (ja) | 低温焼成セラミック多層回路基板 | |
| JP3210587B2 (ja) | 低温焼成セラミック回路基板 | |
| JPH0677660A (ja) | 抵抗体付きセラミックス回路基板 | |
| JP3719518B2 (ja) | 厚膜多層基板の製造方法 |