JP3864586B2 - 低温焼成セラミック多層回路基板 - Google Patents

低温焼成セラミック多層回路基板 Download PDF

Info

Publication number
JP3864586B2
JP3864586B2 JP31744598A JP31744598A JP3864586B2 JP 3864586 B2 JP3864586 B2 JP 3864586B2 JP 31744598 A JP31744598 A JP 31744598A JP 31744598 A JP31744598 A JP 31744598A JP 3864586 B2 JP3864586 B2 JP 3864586B2
Authority
JP
Japan
Prior art keywords
resistor
surface layer
conductor pattern
glass
inner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31744598A
Other languages
English (en)
Other versions
JP2000151103A (ja
Inventor
知子 松尾
昌志 深谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP31744598A priority Critical patent/JP3864586B2/ja
Publication of JP2000151103A publication Critical patent/JP2000151103A/ja
Application granted granted Critical
Publication of JP3864586B2 publication Critical patent/JP3864586B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、低温焼成セラミック多層基板の表層に表層抵抗体を形成した低温焼成セラミック多層回路基板に関するものである。
【0002】
【従来の技術】
800℃〜1000℃で焼成する低温焼成セラミック基板は、1600℃前後で焼成するアルミナ基板と比較して、(1)誘電率が低く、信号処理の高速化が可能であると共に、(2)セラミックと同時焼成する配線導体として導通抵抗の小さいAg系導体、Cu等の低融点金属を用いることができる等の利点があり、近年益々需要が増大しつつある。低温焼成セラミック多層回路基板には、図4に示すように、基板内層に内層導体パターン11を形成し、基板表層に表層抵抗体12を形成したものがある。表層抵抗体12としては、例えばRuO2 系の厚膜抵抗体ペーストを用いて厚膜抵抗体パターンを印刷し、これを600〜900℃で焼成したものが用いられる。
【0003】
【発明が解決しようとする課題】
ところで、焼成工程では、生産性向上、表層導体に用いるPd化合物等の酸化防止のために、焼結後に急速に冷却するようにしている。このため、焼成冷却時に、表層抵抗体12が先に冷やされ、それからやや遅れて基板内層のセラミック層13や内層導体パターン11の温度が低下するため、焼成冷却時に、表層抵抗体12の温度が基板内層の温度よりも100℃程度低くなることがある。低温焼成セラミックは、焼結温度が低いため、焼成冷却時に、基板内部の温度がある程度低下するまでは、基板内層のセラミック層13のガラス成分が柔らかいため、内層導体パターン11が温度低下に伴って収縮すると、基板内層の柔らかいセラミック層13も内層導体パターン11と一体的にずれ動いて、基板表層に圧縮力又は引張力が作用する。例えば、図4(a),(b)に示すように、表層抵抗体12の直下の領域に部分的に内層導体パターン11が存在すると、焼成冷却時の内層導体パターン11の矢印方向の収縮力によって表層抵抗体12に引張力が作用し、この引張力が冷却終了後も残留する。
【0004】
一般に、焼成後の表層抵抗体12は、抵抗値がばらついているので、焼成後に表層抵抗体12をレーザトリミング法でトリミングして抵抗値を調整するようにしているが、上述したように、表層抵抗体12に引張力が残留した状態では、レーザトリミング時の熱歪により表層抵抗体12にマイクロクラックが発生しやすく、しかも、このマイクロクラックが比較的短期間で拡大しやすい。このようなマイクロクラックの発生・拡大は、表層抵抗体12の抵抗値を経時変化させて、回路の電気的特性を劣化させる原因となる。
【0005】
本発明はこのような事情を考慮してなされたものであり、従ってその目的は、表層抵抗体の抵抗値の経時変化を少なくすることができる低温焼成セラミック多層回路基板を提供することにある。
【0006】
【課題を解決するための手段】
低温焼成セラミック多層回路基板において、表層抵抗体の直下の領域全体に内層導体パターンを延在させると共に、該内層導体パターンを該表層抵抗体の電極間の間隔よりも大きく形成した場合、焼成冷却時の内層導体パターンの収縮力によって表層抵抗体に圧縮力が作用し、この圧縮力が冷却終了後も残留するようになる。このように、表層抵抗体に圧縮力が残留した状態では、レーザトリミング時に表層抵抗体にマイクロクラックが発生しにくくなり、また、仮に、マイクロクラックが発生したとしても、その拡大が抑えられる。この結果、表層抵抗体の抵抗値の経時変化が少なくなり、長期間にわたって安定した電気的特性が得られる。
【0007】
この場合、表層抵抗体直下の内層導体パターンを、該表層抵抗体から下方に100μm以上離れた位置に形成すると良い。つまり、表層抵抗体と内層導体パターンとの間に介在されるセラミック層が100μmよりも薄いと、表層抵抗体と内層導体パターンとの間の絶縁性が低下するおそれがある。従って、表層抵抗体と内層導体パターンとの間の絶縁性を良好に保つためには、表層抵抗体から内層導体パターンまでの距離を100μm以上確保することが好ましい。
【0008】
また、内層導体パターンの両端を表層抵抗体の電極間の間隔より50μm以上、はみ出させるように形成することが好ましい。このようにすれば、内層導体パターンの印刷ずれが生じても、内層導体パターンの両端を確実に表層抵抗体の電極間の間隔よりはみ出させることができ、内層導体パターンから表層抵抗体に圧縮力を確実に作用させることができる。
【0009】
ところで、焼成工程では、生産性向上、表層導体の酸化防止のために、焼結後に急速に冷却するようにしているため、焼成冷却時に、表層抵抗体が先に冷却され、それからやや遅れて基板内層の温度が低下する。このため、焼成冷却時に、基板表層の温度が基板内層の温度より100℃程度低くなることがある。この場合、セラミック層に含まれるガラスAの転移点より表層抵抗体に含まれるガラスBの転移点の方が低く、ガラスAの転移点とガラスBの転移点の間に100℃を超える差がある場合には、焼成冷却時に、セラミック層が先に固化し、その後に表層抵抗体が固化するようになる。従って、セラミック層が固化する前は、表層抵抗体も固化しておらず、表層抵抗体にストレスは発生しない。そして、セラミック層が固化した後は、内層導体パターンの収縮力がセラミック層で受けられるようになるため、セラミック層の固化後も、内層導体パターンから表層抵抗体に引張力が作用することはない。
【0010】
ところで、表層抵抗体と内層導体パターンとの間に介在されるセラミック層が厚くなるほど、焼成冷却時の内層導体パターンの収縮力がセラミック層で緩和され、内層導体パターンから表層抵抗体に作用する引張力が小さくなる。そこで、 表層抵抗体から下方に1mm以内の領域を、内層導体パターンを形成しない領域とし、表層抵抗体の直下であり、かつ表層抵抗体から下方1mmを超える領域に内層導体パターンを形成した構成としても良い。本発明者の試験結果(図6参照)によれば、厚膜抵抗体から内層導体パターンまでの距離が1mmよりも大きくなると、表層抵抗体と内層導体パターンの位置関係や大きさを問わず、内層導体パターンの収縮による厚膜抵抗体への影響が少なくなり、表層抵抗体 の抵抗値の経時変化が少なくなる。
【0011】
本願発明の請求項1の低温焼成セラミック多層回路基板は、このような状況を考慮し、基板表層に表層抵抗体を有し、基板内層に内層導体パターンを有する低温焼成セラミック多層回路基板において、セラミック層に含まれるガラス成分をガラスAとし、前記表層抵抗体に含まれるガラス成分をガラスBとした場合、ガラスAの転移点よりもガラスBの転移点の方が低く、かつ、ガラスAの転移点とガラスBの転移点の間には100℃を超える差があるようにしたことを特徴としている。
【0012】
上記構成のようにすれば、焼成冷却時に、セラミック層が先に固化し、その後に表層抵抗体が固化するようになるため、表層抵抗体と内層導体パターンの位置関係や大きさを問わず、内層導体パターンから表層抵抗体に引張力が作用することを防止することが可能になり、表層抵抗体の抵抗値の経時変化を少なくすることができる。
【0013】
また、請求項2の低温焼成セラミック多層回路基板は、前記表層抵抗体は、RuO 2 系の厚膜抵抗体ペーストにより形成され、セラミック層は、CaO−Al 2 3 −SiO 2 −B 2 3 系、又はMgO−Al 2 3 −SiO 2 −B 2 3 系のガラス粉末とAl 2 3 粉末との混合物より成る低温焼成セラミック材料により形成されていることを特徴としている。
【0014】
表層抵抗体をRuO2 系の厚膜抵抗体ペーストにより形成し、セラミック層を、CaO−Al23 −SiO2 −B23 系、又はMgO−Al23 −SiO2 −B23 系のガラス粉末とAl23 粉末との混合物より成る低温焼成セラミック材料により形成するようにした場合、RuO2 系の厚膜抵抗体は、化学的な安定性に優れ、抵抗値のばらつきが少ないという利点があり、また、CaO−Al23 −SiO2 −B23 系又はMgO−Al23−SiO2 −B23 系の低温焼成セラミックは、焼結性が良く、低誘電率、低熱膨張係数等の優れた特長を備えているため、特性の良好な低温焼成セラミック多層回路基板を提供することが可能になる。
【0015】
【発明の実施の形態】
以下、本発明を具体化した低温焼成セラミック多層回路基板の構成例を説明する。図1、図2、図3は、それぞれ表層抵抗体12の下層部分の異なる構成例を示している。低温焼成セラミック基板10は、複数枚の低温焼成セラミックのグリーンシート(焼成前のセラミック層13)を積層して800〜1000℃で焼成したものである。低温焼成セラミックのグリーンシートはCaO−Al23−SiO2 −B23 系又はMgO−Al23 −SiO2 −B23 系のガラス粉末50〜65重量%(好ましくは60重量%)とAl23 粉末50〜35重量%(好ましくは40重量%)との混合物より成る低温焼成セラミック材料により形成されている。
【0016】
積層前に、表層(最上層)を除く各層のグリーンシートには、Ag、Ag/Pd、Ag/Pt等のAg系導体又はCu、Au等の電気抵抗値の小さい低融点金属のペーストを使用して内層導体パターン11をスクリーン印刷し、表層のグリーンシートには、同じ低融点金属のペーストを使用して表層配線パターン(図示せず)や表層抵抗体12の電極14をスクリーン印刷する。
【0017】
積層後に、800〜1000℃で焼成して得られた低温焼成セラミック基板10の表層(上面)に、RuO2 系の厚膜抵抗体ペーストを用いて表層抵抗体12をスクリーン印刷し、その表層抵抗体12上に、オーバーコートペーストを用いてオーバーコート層15をスクリーン印刷する。ここで使用するRuO2 系厚膜抵抗体ペーストは、RuO2 粉末に有機バインダと溶剤を加えて混練したものであり、オーバーコートペーストは、ガラス粉末に有機バインダと溶剤を加えて混練したものである。
【0018】
この場合、表層抵抗体12の直下の領域に内層導体パターン11を延在させると共に、該内層導体パターン11を表層抵抗体12の電極14,14間の間隔よりも大きく形成している。具体的には、該内層導体パターン11の両端が表層抵抗体12の電極14,14間の間隔より50μm以上、はみ出るように形成している。更に、この内層導体パターン11は、表層抵抗体12から下方に100μm以上離れた位置に形成されている(換言すれば、表層抵抗体12と内層導体パターン11との間に介在されるセラミック層13の厚みが100μm以上に設定されている)。
【0019】
尚、表層抵抗体12の直下の2層以上の領域に内層導体パターンを形成する場合には、図3に示すように、表層抵抗体12に近い内層導体パターン11をその両端が表層抵抗体12の電極14,14間の間隔より50μm以上、はみ出るように形成すれば良く、その下層の内層導体パターン11aはこのような制限を受けず、自由に形成すれば良い。
【0020】
次に、図5に基づいて焼成後の冷却速度と表層抵抗体12の抵抗変化率との関係を考察する。焼成工程では、生産性向上、表層導体の酸化防止のために、焼結後に20〜100℃/minの速度で急速に冷却する。このため、焼成冷却時に表層抵抗体12が先に冷やされ、それからやや遅れて基板内層のセラミック層13や内層導体パターン11の温度が低下するため、焼成冷却時に、表層抵抗体12の温度と基板内層の温度との間に温度差が生じ、この温度差は、冷却速度が速くなるほど、大きくなる。
【0021】
例えば、図4(a)の構造では、焼成冷却時の内層導体パターン11の矢印方向の収縮力によって表層抵抗体12に引張力が作用し、この引張力が冷却終了後も残留する。この場合、冷却速度が速くなるほど、(つまり表層抵抗体12と基板内層との間の温度差が大きくなるほど)、表層抵抗体12に作用する引張力が大きくなり、それに伴って、レーザトリミング時の熱歪により表層抵抗体12にマイクロクラックが発生しやすく、しかも、このマイクロクラックが比較的短期間で拡大しやすい。このため、冷却速度が速くなるほど、表層抵抗体12の抵抗変化率が大きくなる。
【0022】
これに対し、図1の構造では、焼成冷却時の内層導体パターン11の収縮力によって表層抵抗体12に圧縮力が作用し、この圧縮力が冷却終了後も残留するようになる。このように、表層抵抗体12に圧縮力が残留した状態では、レーザトリミング時に表層抵抗体12にマイクロクラックが発生しにくくなり、また、仮に、マイクロクラックが発生したとしても、その拡大が抑えられる。この結果、表層抵抗体12の抵抗変化率が極めて少なくなる(図5参照)。
【0023】
次に、表層抵抗体12から内層導体パターン11までの距離の適正範囲について考察する。図1の構造では、焼成冷却時の内層導体パターン11の矢印方向の収縮力によって表層抵抗体12に収縮力を作用させるため、表層抵抗体12から内層導体パターン11までの距離が短くなるほど、表層抵抗体12に大きな収縮力を作用させることができ、レーザトリミング時に表層抵抗体12にマイクロクラックが発生しにくくなる。しかし、表層抵抗体12と内層導体パターン11との間に介在されるセラミック層13が薄くなり過ぎると、表層抵抗体12と内層導体パターン11との間の絶縁性が低下する。従って、表層抵抗体12と内層導体パターン11との間の絶縁性を良好に保つためには、表層抵抗体12から内層導体パターン11までの距離(両者間のセラミック層13の厚み)を100μm以上確保することが好ましい。
【0024】
また、図4(a),(b)の構造でも、表層抵抗体12と内層導体パターン11との間に介在されるセラミック層13が厚くなるほど、焼成冷却時の内層導体パターン11の収縮力がセラミック層13で緩和され、内層導体パターン11から表層抵抗体12に作用する引張力が小さくなり、表層抵抗体12の抵抗変化率が小さくなる。本発明者の試験結果によれば、図6に示すように、厚膜抵抗体12から内層導体パターン11までの距離(両者間のセラミック層13の厚み)が1mmよりも大きくなると、たとえ図4(a),(b)の構造であっても、内層導体パターン11の収縮による厚膜抵抗体12への影響が少なくなり、表層抵抗体12の抵抗変化率が少なくなる。従って、表層抵抗体12から下方に1mm以内の領域を、内層導体パターン11を形成しない領域とし、これ以外の領域に内層導体パターン11を形成した構成とすれば、図1〜図3のように内層導体パターン11を形成しなくても、表層抵抗体12の抵抗変化率が少なくなる。
【0025】
次に、表層抵抗体12の熱膨張係数と抵抗変化率との関係を考察する。一般的に、厚膜表層抵抗体の熱膨張係数は、その表層抵抗体の信頼性を得るために、その表層抵抗体が形成されるセラミック基板の熱膨張係数と等しいか、それより小さくなるように設計されている。表層抵抗体の直下に内層導体パターンが無い基板では、表層抵抗体の熱膨張係数≦基板の熱膨張係数の関係があれば、基板から表層抵抗体に引張力が加わらないため、トリミング時に表層抵抗体に発生したマイクロクラックが進行することが抑えられる。
【0026】
しかしながら、表層抵抗体の熱膨張係数≦基板の熱膨張係数の関係があっても、図4(a),(b)に示すように、表層抵抗体の直下に部分的に内層導体パターンが存在すると、焼成冷却時の内層導体パターンの収縮力によって表層抵抗体に引張力が作用し、この引張力が冷却終了後も残留する。このため、トリミング時に表層抵抗体に発生したマイクロクラックが進行して、表層抵抗体の抵抗値が増加する。
【0027】
本発明者は、2mm×1mmの表層抵抗体を形成した3種類のサンプルを用いて、トリミング後、100サイクル後の抵抗変化率を測定したところ、図7に示すような結果が得られた。図4(a)の構造のサンプルでは、内層導体パターンの収縮力によって表層抵抗体に引張力が作用するため、表層抵抗体の熱膨張係数がセラミック基板の熱膨張係数(5.5×10-6/℃)より小さくても、抵抗変化率が大きく、しかも、表層抵抗体の熱膨張係数がセラミック基板の熱膨張係数より大きくなるほど、抵抗変化率が急激に大きくなった。
【0028】
一方、表層抵抗体の直下に内層導体パターンの無いサンプルと、図1の構造のサンプルでは、内層導体パターンから表層抵抗体に引張力が作用しないため、トリミング時に表層抵抗体に発生したマイクロクラックが進行することが抑えられ、全体的に抵抗変化率が小さい。この場合でも、表層抵抗体の熱膨張係数がセラミック基板の熱膨張係数より大きくなるほど、抵抗変化率が大きくなる傾向があるが、図4(a)の構造のサンプルと比較すれば、抵抗変化率の増加幅が少なく、安定した抵抗値が得られる。
【0029】
次に、セラミック層13と表層抵抗体12に含まれるガラスの転移点と表層抵抗体12の抵抗変化率との関係を考察する。焼成冷却時に、表層抵抗体12のガラスBが固化する前は、表層抵抗体12にはストレスが発生しない。また、セラミック層13のガラスAが固化した後は、内層導体パターン11の収縮力がセラミック層13で受けられるため、セラミック層13の固化後は、内層導体パターン11から表層抵抗体12に引張力が作用することはない。従って、焼成冷却時に、セラミック層13が先に固化してから、表層抵抗体12が固化すれば、内層導体パターン11から表層抵抗体12に引張力が作用することはなく、表層抵抗体12の抵抗変化率が少なくなるものと推定される。
【0030】
焼成工程では、生産性向上、表層導体の酸化防止のために、焼結後に急速に冷却するため、焼成冷却時に、表層抵抗体12が先に冷却され、それからやや遅れて基板内層の温度が低下する。このため、焼成冷却時に、基板表層の温度が基板内層の温度より100℃程度低くなることがある。
【0031】
従って、セラミック層13のガラスAの転移点と表層抵抗体12のガラスBの転移点との差が100℃以下の場合には、ガラスA,Bの転移点の差が少なくなるほど(つまり表層抵抗体12のガラスBの転移点が高くなるほど)、表層抵抗体12が固化した後にセラミック層13が固化する傾向が強くなる。本発明者の試験結果(図8参照)によれば、図4(a)の構造では、表層抵抗体12のガラスBの転移点が高くなるほど、表層抵抗体12の抵抗変化率が大きくなった
【0032】
また、セラミック層13のガラスAの転移点(680℃)よりも表層抵抗体12のガラスBの転移点の方を100℃以上低く設定すれば、焼成冷却時に、セラミック層13が先に固化し、その後に表層抵抗体12が固化するようになる。この場合、セラミック層13が固化する前は、表層抵抗体12も固化しておらず、表層抵抗体12にストレスは発生しない。そして、セラミック層13が固化した後は、内層導体パターン11の収縮力がセラミック層13で受けられるようになるため、セラミック層13の固化後も、内層導体パターン11から表層抵抗体12に引張力が作用することはない。従って、セラミック層13のガラスAの転移点よりも表層抵抗体12のガラスBの転移点の方を100℃以上低く設定すれば、たとえ図4(a),(b)に示すような構造であっても、内層導体パターン11から表層抵抗体12に引張力が作用することを防止でき、表層抵抗体12の抵抗変化率を少なくできる。
【0033】
尚、図2の構造では、表層抵抗体12の直下の内層導体パターン11の一方側が長く延びている。この構造では、内層導体パターン11のうちの表層抵抗体12の直下の部分が一方向(矢印方向)に収縮するため、内層導体パターン11から表層抵抗体12に引張力が作用することはなく、表層抵抗体12の抵抗変化率が少なくなる。
【0034】
また、図3の構造では、表層抵抗体12に近い内層導体パターン11をその両端が表層抵抗体12の電極14,14間の間隔より50μm以上、はみ出るように形成し、その下層に両側から2つの内層導体パターン11aの端部を延長している。この構造では、焼成冷却時に、2つの内層導体パターン11aの矢印方向の収縮力によってその上層の内層導体パターン11に引張力が作用するが、この引張力は、内層導体パターン11自身の収縮力によって打ち消される。従って、この構造でも、内層導体パターン11から表層抵抗体12に引張力が作用することはなく、表層抵抗体12の抵抗変化率が少なくなる。
【0035】
【発明の効果】
以上の説明から明らかな通り、本願請求項1の発明の低温焼成セラミック多層回路基板のように、セラミック層のガラスAの転移点よりも表層抵抗体のガラスBの転移点の方を低くし、かつ、ガラスAの転移点とガラスBの転移点の間には100℃を超える差があるようにした場合、焼成冷却時に、セラミック層が先に固化し、その後に表層抵抗体が固化するようになり、内層導体パターンから表層抵抗体に引張力が作用することを防止して、抵抗変化率の小さい、特性の安定した低温焼成セラミック多層回路基板を提供することができる。
【0036】
また、請求項2のように、表層抵抗体をRuO2 系の厚膜抵抗体ペーストにより形成し、セラミック層を、CaO−Al23 −SiO2 −B23 系又はMgO−Al23 −SiO2 −B23 系のガラス粉末とAl23 粉末との混合物より成る低温焼成セラミック材料により形成するようにした場合、表層抵抗体の抵抗値のばらつきを少なくすることができると共に、セラミック基板の低誘電率、低熱膨張係数等の要求を満たすことができる。
【図面の簡単な説明】
【図1】 本発明の一実施形態の第1例を示す主要部の縦断面図
【図2】 本発明の一実施形態の第2例を示す主要部の縦断面図
【図3】 本発明の一実施形態の第3例を示す主要部の縦断面図
【図4】 (a)は比較例(第1例)の主要部の縦断面図、(b)は比較例(第2例)の主要部の縦断面図
【図5】 焼成後の冷却速度と表層抵抗体の抵抗変化率との関係を示すグラフ
【図6】 表層抵抗体から内層導体パターンまでの距離と表層抵抗体の抵抗変化率との関係を示すグラフ
【図7】 表層抵抗体の熱膨張係数と抵抗変化率との関係を示すグラフ
【図8】 表層抵抗体のガラス転移点と抵抗変化率との関係を示すグラフ
【符号の説明】
10…低温焼成セラミック基板、11…内層導体パターン、12…表層抵抗体、13…セラミック層、14…電極、15…オーバーコート層

Claims (2)

  1. 基板表層に表層抵抗体を有し、基板内層に内層導体パターンを有する低温焼成セラミック多層回路基板において、
    セラミック層に含まれるガラス成分をガラスAとし、前記表層抵抗体に含まれるガラス成分をガラスBとした場合、ガラスAの転移点よりもガラスBの転移点の方が低く、かつ、ガラスAの転移点とガラスBの転移点の間には100℃を超える差があることを特徴とする低温焼成セラミック多層回路基板。
  2. 前記表層抵抗体は、RuO2 系の厚膜抵抗体ペーストにより形成され、
    セラミック層は、CaO−Al23 −SiO2 −B23 系、又はMgO−Al23 −SiO2 −B23 系のガラス粉末とAl23 粉末との混合物より成る低温焼成セラミック材料により形成されていることを特徴とする請求項1記載の低温焼成セラミック多層回路基板。
JP31744598A 1998-11-09 1998-11-09 低温焼成セラミック多層回路基板 Expired - Lifetime JP3864586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31744598A JP3864586B2 (ja) 1998-11-09 1998-11-09 低温焼成セラミック多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31744598A JP3864586B2 (ja) 1998-11-09 1998-11-09 低温焼成セラミック多層回路基板

Publications (2)

Publication Number Publication Date
JP2000151103A JP2000151103A (ja) 2000-05-30
JP3864586B2 true JP3864586B2 (ja) 2007-01-10

Family

ID=18088308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31744598A Expired - Lifetime JP3864586B2 (ja) 1998-11-09 1998-11-09 低温焼成セラミック多層回路基板

Country Status (1)

Country Link
JP (1) JP3864586B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332754A (ja) 2002-05-15 2003-11-21 Internatl Business Mach Corp <Ibm> 多層プリント配線板

Also Published As

Publication number Publication date
JP2000151103A (ja) 2000-05-30

Similar Documents

Publication Publication Date Title
JPH0361359B2 (ja)
JPH09180957A (ja) 積層型セラミックコンデンサ
JP3961033B2 (ja) 積層ガラス−セラミック回路基板
JP2002368422A (ja) 多層セラミック基板及びその製造方法
JP3864586B2 (ja) 低温焼成セラミック多層回路基板
JP2008251782A (ja) セラミック配線基板およびその製造方法
JP3093601B2 (ja) セラミック回路基板
JPH08250829A (ja) 厚膜ペースト及びそれを用いたセラミック回路基板
JP3686687B2 (ja) 低温焼成セラミック回路基板
JP3093602B2 (ja) セラミック回路基板の製造方法
JP3258231B2 (ja) セラミック回路基板およびその製造方法
JP2515202B2 (ja) セラミックス配線基板及びその製造方法
JP2816742B2 (ja) 回路基板
JP2506281B2 (ja) 低温焼結多層基板
JP2605306B2 (ja) 多層回路基板
JP2931910B2 (ja) 回路基板
JPH0260236B2 (ja)
JP2712496B2 (ja) セラミック多層配線基板の製造方法
JP3210587B2 (ja) 低温焼成セラミック回路基板
JPH0521935A (ja) 回路基板
JP3914957B2 (ja) 積層ガラス−セラミック回路基板の製造方法
JPH1154660A (ja) 配線基板
JP3719518B2 (ja) 厚膜多層基板の製造方法
JPH0213955B2 (ja)
JP2001102695A (ja) セラミック回路基板およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060724

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060925

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131013

Year of fee payment: 7

EXPY Cancellation because of completion of term