JP4387475B2

JP4387475B2 - 配線基板

Info

Publication number: JP4387475B2
Application number: JP10884498A
Authority: JP
Inventors: 大野　　猛
Original assignee: NGK Spark Plug Co Ltd
Current assignee: NGK Spark Plug Co Ltd
Priority date: 1998-04-20
Filing date: 1998-04-20
Publication date: 2009-12-16
Anticipated expiration: 2018-04-20
Also published as: JPH11307677A

Description

【０００１】
【発明の属する技術分野】
本発明は、配線基板に関し、詳しくはフリップチップ接続方式の半導体集積回路チップを電気的に接続するための電極用パッド群（多数の電極用パッド）を有する配線基板に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化・薄型化および信号処理速度の高速化が急速に進むなかで、半導体集積回路チップ（以下、単にチップという）の実装技術が製品の性能を左右するまでになってきている。最近では、チップサイズパッケージ（ＣＳＰ）や、パッケージを用いずにチップを基板に直接ボンディングするフリップチップ実装を用いたマルチチップモジュール（ＭＣＭ）が盛んに開発されている。
【０００３】
チップ実装方式のうち、フリップチップ接続方式は、一主面の所定の箇所に電極（入出力接続端子）用パッドを配置したチップを配線基板の各電極用パッドに電気的に接続するものであり、実装面積や実装高さといった点で高密度化を実現できる方式である。チップと配線基板との接続を最短距離で接続でき、また、ワイヤボンディング方式と比較してインダクタンス成分を減らすことができるため、信号処理の高速化や高周波化にも有利である。コンピューターのＭＰＵ用パッケージにおいては、フリップチップ接続方式はクロック動作周波数が３００ＭＨｚ以上の領域では必須の実装方式になるといわれている。具体的には、ボールグリットアレイ（ＢＧＡ）、ピングリットアレイ（ＰＧＡ）、ランドグリットアレイ（ＬＧＡ）等の配線基板（以下、単に基板ともいう）に広く採用されている。
【０００４】
このような配線基板およびその電極用パッド（以下、単にパッドともいう）は、例えば、アルミナセラミックからなるセラミック製の薄膜配線基板にあっては、次のようにして製造される。すなわち、アルミナグリーンシートに金型等を用いて表裏面を貫通するビアホールを穿設した後、タングステンやモリブデン等の高融点金属粉末を主体とするメタライズペーストをビアホール中に充填し、同時焼成して、基板の両面間を電気的に接続するためのビア導体を有する基板を得る。
【０００５】
得られた基板の両面を研磨加工して平らにした後、基板の一主面にスパッタ法により薄膜層を形成する。該薄膜層上に感光性レジストを塗布してレジスト膜を形成し、フォトリソ加工によりパターン抜きを行なう。そのパターン抜き部に電気メッキにより配線層を形成する。その後、残ったレジスト層を剥離し、該配線層以外の薄膜層をエッチング除去し、薄膜パターンを得る。基板のもう一方の主面についても同様の作業を行なう。但し、もう一方の主面上のパターンへの電気的導通を確保するために、エッチングは、もう一方の主面のメッキ終了後に行なう。こうして表裏面の薄膜パターンを形成した後、再び感光性レジストを塗布してメッキレジスト層を形成し、今度はフリップチップ接続に必要とされる部位を選択的にパターン抜きする。そしてパターン開口部に電解銅メッキを施した後、防錆用に電解金メッキを薄付けする。更に、フリップチップ接続時にチップ側の金バンプと低融点合金を形成するためのスズメッキを施した後、メッキレジストを剥離して、電極用パッドの形成を完了する。
【０００６】
そして、フリップチップ接続方式によるアッセンブリーにおいては、図１乃至図３に示されるように、配線基板１の各電極用パッド１１とチップ３１の各電極用パッド３２に形成した金バンプ３３とが一致するようにして重ね、リフロー炉等を用いて加熱して、配線基板１の電極用パッド１１の最表層にあるスズメッキ層６とチップ３１の電極用パッド３２に形成した金バンプ３３とが低融点合金を形成してハンダ付けすることにより、パッド１１、３２間の電気的接続を行なっていた。
【０００７】
ところが、近時においては配線基板１のパッド１１の最表層にあるスズメッキ層６とチップ３１のパッド３２に形成した金バンプ３３とが低融点合金を形成してハンダ付けが行なわれたにもかかわらず、所望の接合強度が得られず、パッド１１、３２間の電気的接続の信頼性に問題があるといった指摘が浮上してきた。
【０００８】
こうした中、本願発明者らはフリップチップ接続強度不足の原因は、配線基板１上のパッド１１のスズメッキ層６表面への残留レジストなどの有機物残さが影響しているものと考え、最終工程まで経た製品のパッド１１の表面状態を分析調査したところ、図４に示されるように、スズメッキ層６の表面にはボイドが多数存在していることを確認した。
【０００９】
従来のスズメッキ層の形成方法においては、例えば直径５０μｍといった微小面積の電極用パッド上のメッキ厚みバラツキを安定させることを目的として、スズメッキの電流密度を０．５〜０．８Ａ／ｄｍ^２程度の比較的低い範囲に限定して行なっていた。その結果、得られるスズメッキの表面状態は比較的ポーラスであり、最長径０．３μｍ以上のボイドが多数存在していた。図６乃至図７に示すチップの接合力試験を実施すると、正常な接合を得られた場合の破断モードは、図９に示すように基板側の薄付け金メッキ付き銅メッキ層５で破断するモード、あるいは、３３ａの金バンプで破断するモードであるが、従来のポーラスな状態のスズメッキ品を用いた場合の破断モードは、図８に示すようにチップ側の金バンプ３３と基板側のスズメッキ層６との接合領域付近で破断するモードであり、スズメッキの表面状態がチップの接合力に影響を与えていることを示唆する結果であった。チップの接合力劣化の原因としては、図１０に示すようにスズメッキ層６の表面のボイド７中にレジストがトラップされて有機物残さ８となり、その後のチップ接続時のハンダ濡れ性が劣化したものと推察された。そこで、本願発明者らは、スズメッキ工程の条件を変化させて、スズメッキ層６の表面状態を種々変えたサンプルを作り、これにチップをフリップチップ接続し、接合強度試験を繰り返し実施して、接合強度とスズメッキ層６の表面状態との相関関係を調査した結果、スズメッキ層６の表面に存在するボイド７の寸法と発生数を所定の範囲に設定した場合には、フリップチップ接続の接合強度を格段に向上できることを見出した。
【００１０】
本発明は、かかる知見に基づいてなされたもので、その目的とするところは、フリップチップ接続方式の配線基板であって、その電極用パッドをなす導体層の最表面にスズメッキされてなるものにおいて、そのスズメッキ層の最表面に存在するボイドの寸法と発生数を所定の範囲に設定することで、フリップチップ接続による電気的接続の信頼性を高めることのできる配線基板を提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するために本発明の配線基板は、金バンプを有するフリップチップ接続方式の集積回路チップを電気的に接続するための電極用パッド群を備え、該各電極用パッドの最表層に厚さ１〜６μｍのスズメッキ層を有してなる配線基板であって、
該スズメッキ層の表面において、最長径が０．３μｍ以上であるボイドの個数が、１００μｍ^２当り５０個以下であって、スズメッキ層の異常成長がないことを特徴とする。
【００１２】
上記電極用パッドの寸法としては通常、直径３０〜１００μｍといった微小面積のものが多く、特に直径５０μｍ程度の大きさのものが多用されている。このような微小面積の電極用パッド上のスズメッキにおいては、直径１００μｍ以上の比較的大面積のパッドでは影響のでない程度のボイドがあっても、微小面積にあっては、例えばハンダ付け性が劣化するといった影響がでる。これはフリップチップ接続におけるチップの金バンプと基板の電極用パッド上のスズメッキとの接合強度の劣化を引き起こす。微小面積の電極用パッドの場合でも安定した接合強度を得るためには、スズメッキ層の表面に存在するボイドを量、質共に通常の場合よりもシビアにコントロールすることが必須である。特に、最長径が０．３μｍ以上であるボイドの個数を、１００μｍ^２当り５０個以下にすることが、安定した接合強度を得るために効果的である。良好な結果が得られる具体的なスズメッキの表面状態を図５に示す。
【００１３】
スズメッキ上のボイドがフリップチップ接続の接合強度を劣化させる原因は必ずしも明らかではないが、図１０に示すようにスズメッキ層６表面６ａのボイド７中にトラップされたレジスト材等の有機物残さ８が原因であると推察される。その根拠を示す実験データとしては以下のものがある。すなわち、本願発明者らは、スズメッキ工程の条件を変化させて、スズメッキ層６の表面状態を種々変えたサンプルを作り、これにチップをフリップチップ接続し、接合強度試験を繰り返し実施して、接合強度とスズメッキ層６の表面状態との相関関係を調査した結果、スズメッキ層６の表面６ａに存在するボイド７の寸法と発生数を所定の範囲に設定した場合には、フリップチップ接続の接合強度を格段に向上できることを見出した。併せて上記スズメッキの表面状態ごとに、その表面近傍のスズ、酸素および炭素含有量をオージェ電子分析した結果、該スズメッキ表面近傍のスズ、酸素および炭素の３成分の原子％の合計を１００％とした場合において、該スズメッキの表面近傍で検出されるスズの原子％に対する炭素の原子％の比が０．５以下であるものが優れたチップ接合強度を示した。このことから、チップ接合強度にはスズメッキ表面近傍の有機物の付着が大きく影響していることが示唆され、その有機物が付着するポイントが上記スズメッキ表面６ａのボイド７であると推察したのである。
【００１４】
ちなみに、ここでいう「表面近傍」とは、スズメッキ表面から５０オングストローム（０．００５μｍ）程度の深さまでをいい、オージェ分析装置による表面分析で知見を得ることが可能な深さの範囲を指す。実質的には、ボイドの径が０．３μｍあった場合、有機物残さは「表面近傍」よりも深いところ、つまりはスズメッキ表面から５０オングストローム以上の深さまで入っているものと思われるが、ここではオージェ分析により検出可能な表面および深さまでの分析結果を用いて発明を規定した。何故なら、フリップチップ接続では電極用パッドの表面状態が、接合強度等の接続信頼性に最も大きく影響するからである。
【００１５】
ボイドをコントロールした上記スズメッキの厚みとしては、１〜６μｍの範囲が望ましく、特には２〜４μｍの範囲が好ましい。スズメッキ厚みが１μｍ以下では、メッキ上のボイドのコントロールが困難である。スズメッキ厚みが６μｍ以上では、メッキ被膜の応力が大きくなり、基板側の導体薄膜の密着力を低下させる原因となる。
【００１６】
配線基板には、薄膜や厚膜を用いたセラミック配線基板を用いることができる。セラミックの材質は特に限定されるものではないが、アルミナ、窒化アルミニウム、セラミックフィラーをガラスに添加したセラミック−ガラス複合材料（いわゆるガラスセラミックあるいは低温焼成材料）、各種誘電体材料、炭化珪素あるいは窒化珪素といったものを用いることができる。
【００１７】
セラミック薄膜配線基板においては、電極用パッドのスズメッキの下地となる配線として、基板面から順にチタン−銅−金の３層からなる薄膜導体上に、上記薄膜面から順に銅−金の２層からなるメッキを施したものを用いることができる。本願における薄膜導体の層構成としては、チタン−銅−金の３層構造に限ったものではなく、セラミック基板と化学的接合力が得られる層構成であれば、あらゆる層構成の薄膜が使用可能である。同じく、本願におけるスズメッキ層の下地のメッキ層の構成としては、銅−金の２層構造に限ったものではなく、銅のみ、あるいは銅−パラジウムといった任意の組合わせが可能である。
【００１８】
配線基板としては他に、単板あるいは多層のセラミック厚膜配線基板を用いることができる。セラミック厚膜配線基板においては、電極用パッドのスズメッキの下地となる配線として、銅、銀、白金、パラジウム、金の少なくとも１種類の金属からなる厚膜導体上に、上記厚膜面から順にニッケル−金の２層からなるメッキを施したものを用いることができる。本願におけるスズメッキ層の下地のメッキ層の構成としては、ニッケル−金の２層構造に限ったものではなく、ニッケルのみ、ニッケル−パラジウム、ニッケル−銅、ニッケル−銅−パラジウムあるいはニッケル−銅−金といった任意の組合わせが可能である。貴金属系の厚膜材料はパラジウム、白金を除いて耐ハンダ性が低いため、メッキの第１層目は耐ハンダ性の高いニッケルメッキを施すことが好ましい。また、ニッケルメッキには、Ｎｉ−Ｂメッキ、Ｎｉ−Ｐメッキ、Ｎｉ−Ｃｏメッキ等のＮｉ合金メッキも含む。
【００１９】
配線基板として更には、ＢＴ（ビスマレイミド−トリアジン）あるいはエポキシといった耐熱性樹脂を主成分とするプリント配線基板を用いることができる。電極用パッドのスズメッキの下地となる配線として、上記基板面から順に銅−ニッケル−金の３層からなるメッキを施したものを用いることができる。本願におけるスズメッキ層の下地のメッキ層の構成としては、銅−ニッケル−金の３層構造に限ったものではなく、銅−ニッケル−パラジウム、あるいは銅−ニッケルといった任意の組合わせが可能である。ちなみに銅は銀や金と比較して耐ハンダ性は高いものの、やはり銅の上には耐ハンダ性の高いニッケルメッキを施すことが好ましい。また、ニッケルメッキには、Ｎｉ−Ｂメッキ、Ｎｉ−Ｐメッキ、Ｎｉ−Ｃｏメッキ等のＮｉ合金メッキも含む。
【００２０】
本願発明の配線基板のスズメッキ層を形成するにあたっては、スズメッキ浴に負荷する電流密度を０．８〜３．０Ａ／ｄｍ^２とすることが好ましい。電流密度が０．８Ａ／ｄｍ^２以下の場合、スズメッキ層の表面にボイドが多数発生し、フリップチップ接続の信頼性を低下させる。一方、電流密度が３．０Ａ／ｄｍ^２以上の場合、スズメッキ層の表面のボイドは発生しないが、その代わりにスズメッキの異常成長が起こり、スズメッキ表面に瘤のような凸部が多数発生するようになる。この凸部はスズメッキ被膜の品質を低下させるものなので、このような電流密度を用いることは好ましくない。本範囲の電流密度でスズメッキを行なえばメッキ被膜は密になり、ボイドや異常成長による凸部の発生が抑えられ、レジスト等の有機物残さがスズメッキの表面に残りにくくなる。
【００２１】
【発明の実施の形態】
以下、実施例によって本発明を詳しく説明する。
セラミック薄膜配線基板の作製
公知技術のドクターブレード法を用いて、厚み４８０μｍのアルミナグリーンシートを作成する。該アルミナグリーンシートに対して、金型を用いて直径１５０μｍのビアホールを所定のパターンに従がって穿設する。タングステン粉末を導電成分とするメタライズペーストを上記ビアホール中に充填した後、１５００℃で同時焼成して、基板の両面間を電気的に接続するためのビア導体を有するセラミック基板を得る。
【００２２】
得られたセラミック基板の両面を研磨加工して平らにした後、基板の一主面全体に、チタン、パラジウムの順番でスパッタ法により２層構造の薄膜層を形成した。該薄膜層上に感光性レジストをスピンコーターを用いて塗布してレジスト膜を形成した。表面実装用パターンを含めた配線基板のパターンを表したガラスマスクを用いて紫外線光を照射して露光・現像を行い、所定の表面実装用パターンを形成した。そのパターン抜き部に電解金メッキにより配線層を形成する。その後、残ったレジスト層を剥離し、該配線層以外の薄膜層のエッチング除去を行い、所望の表面実装用薄膜配線パターンを得るが、もう一方の主面の電気的導通の確保のため、もう一方の主面の電解メッキ終了後に行なう。
【００２３】
基板のもう一方の主面についても同様に、全体にチタン、銅の順番でスパッタ法により２層構造の薄膜層を形成した。該薄膜層上に感光性レジストをスピンコーターを用いて塗布してレジスト膜を形成した。表面実装用パターンを含めた配線基板のパターンを表したガラスマスクを用いて紫外線光を照射して露光・現像を行い、所定の表面実装用パターンを形成した。そのパターン抜き部に銅、金の順に電解メッキにより配線層を形成する。その後、残ったレジスト層を剥離する。
【００２４】
再び感光性レジストを塗布してメッキレジスト層を形成し、フリップチップ接続のための電極用パッドのパターンを表したガラスマスクを用いて紫外線光を照射して露光・現像を行い、フリップチップ接続に必要とされる部位のみを選択的にパターン抜きした。そして該パターン開口部に電解銅メッキを３μｍの厚みで施した後、防錆用に電解金メッキを０．１μｍの厚みで薄付けした。その後、残ったレジストを剥離し、該配線層以外の薄膜層をエッチング除去し、所望の表面実装用の薄膜配線パターンを得た。再び感光性レジストを塗布してメッキレジスト層を形成し、フリップチップ接続のための電極用パッドのパターンを表したガラスマスクを用いて紫外線光を照射して露光・現像を行い、フリップチップ接続に必要とされる部位のみを選択的にパターン抜きした。更に、該パターン開口部に、電流密度を０．２５〜３．５Ａ／ｄｍ^２の範囲で振ってスズメッキを施した。スズメッキ液は、第１硫酸錫を３０ｇ／ｌ、濃硫酸を１０５ｍｌ／ｌおよび光沢剤（商品名：ティングロコーモスターコンク（ジャパンメタル社製））を２０ｇ／ｌ添加して調整したものを使用した。スズメッキ後、メッキレジストを剥離して、電極用パッドの形成を完了した。
【００２５】
フリップチップ接続工程
寸法が１０ｍｍ角×厚み１．０ｍｍで、直径５０μｍの電極用パッドを１．６ｍｍ角中に１３列×１３行、すなわち、１６９個有するアルミナセラミック製薄膜配線基板を用意した。また、寸法が２．０ｍｍ角×厚み０．５ｍｍで、直径５８μｍの金バンプを１．６ｍｍ角中に１３列×１３行、すなわち、１６９個有するシリコンチップを用意した。薄膜配線基板の電極用パッドとシリコンチップの各電極用パッドに形成した金バンプとが一致するようにして重ね、最高温度３５０℃×５分の条件でリフロー炉を通して加熱・接合した。
【００２６】
フリップチップ接合力試験
フリップチップ接続した薄膜配線基板をセラミック板に接着剤で接着・固定した後、該セラミック板をプッシュゲージのステージに固定した。プッシュゲージを用いてシリコンチップの側面からフリップチップ接続部にせん断力を加えて行き、チップ接続部で破断が生じたときの強度および破断が接続部のどの部位で発生したかの破断モードを測定・確認した。試験の概要を図６乃至図７に示した。接合力試験の結果を表１に併記した。
【００２７】
ボイドの最長径の測定方法
スズメッキ浴に印加する電流密度の値を０．２５〜３．５Ａ／ｄｍ^２の範囲で振って、電流密度がスズメッキの表面状態にどのような影響を与えるのかを調査するために、スズメッキを施した電極用パッドの表面状態について、以下のように分析・確認した。すなわち、１００μｍ^２の面積のスズメッキ表面にある、最長径φｍａｘが０．３μｍ以上であるボイドの個数をＳＥＭ写真上で確認した。ここで言う「最長径」とは、不定形なボイドにおいて最も大きい寸法値が得られる部位の長さを示すものである。ボイドの最長径φｍａｘの測定方法を図１１に示した。
【００２８】
スズメッキ表面近傍のオージェ電子分析
スズメッキ層の表面状態が、スズメッキ表面近傍における有機物残さの量や酸化の度合いにどのような影響を与えるのかを調査・確認するために、スズメッキ表面近傍のオージェ電子分析を行なった。オージェ電子分析によるスズ、酸素および炭素の各含有量の分析・測定は以下のような条件で行なった。
分析装置：ＪＡＭＰ−３０（日本電子製）
加速電圧：１０ｋＶ
照射電流：３×１０^−７ｍＡ
スポット径（分析面積）：φ２０μｍ
これらの測定条件では、測定資料の表面から約５０オングストローム（０．００５μｍ）の深さまでの物質の情報が得られる。ここで分析領域を５０オングストローム（０．００５μｍ）の深さまでに限定した理由は、フリップチップ接続の信頼性を大きく左右するのが、スズメッキの表面近傍の異物付着や酸化だからである。分析結果を表１に併記した。
【００２９】
【表１】

【００３０】
表１に示した接合強度試験の結果をみると、スズメッキ層の表面において、最長径が０．３μｍ以上であるボイドの個数が、１００μｍ^２当り５０個以上である試料番号１および２の接合強度試験での破断モードは、配線基板側のスズメッキ層とフリップチップ側の金バンプとの接合界面で破断するモードであった。この破断モードは、スズメッキ層と金バンプとの間で充分な接合を得るだけの合金化が促進されなかったことを示すものである。接合強度についても、２ｋｇ以下の低い値であった。
【００３１】
一方、スズメッキ層の表面において、最長径が０．３μｍ以上であるボイドの個数が、１００μｍ^２当り５０個以下である試料番号３乃至６の接合強度試験での破断モードは、配線基板側の銅メッキ層での破断であった。この破断モードは、スズメッキ層と金バンプとの間で充分な接合を得るだけの合金化が促進されたことを示すものである。接合強度についても、３ｋｇ以上の高い値であった。これらの結果を比較すれば、スズメッキ層のボイドの状態によってフリップチップ接続の接合強度が左右されることは明らかである。
【００３２】
また、表１に示したスズメッキ表面近傍のオージェ電子分析の結果をみると、スズメッキ層の表面において、最長径が０．３μｍ以上であるボイドの個数が、１００μｍ^２当り５０個以上である試料番号１および２については、スズ含有量に対する炭素含有量の比が２以上ある。
【００３３】
一方、スズメッキ層の表面において、最長径が０．３μｍ以上であるボイドの個数が、１００μｍ^２当り５０個以下である試料番号３乃至６については、スズ含有量に対する炭素含有量の比が０．５以下である。これらの結果を比較すれば、スズメッキの表面状態が粗になる程、有機物残さを取り込み易くなる傾向が高まることがわかる。
【００３４】
更に、表１に示した電流密度の値をみると、良好なフリップチップ接続性が得られた試料番号３乃至６では、電流密度を０．８〜３．０Ａ／ｄｍ^２の範囲に設定していたことがわかる。電流密度が本願範囲より低い場合では、スズメッキ表面に多数のボイドが発生し、フリップチップ接続の信頼性を低下させていることがわかる。
【００３５】
一方、電流密度が本願範囲より高い場合では、スズメッキ表面のボイドの発生は抑制できるが、過剰な電流密度に起因する瘤状の凸部がスズメッキ表面に異常成長し、スズメッキの品質を劣化させてしまう。以上の結果より、本願範囲の電流密度でスズメッキ工程を実施することで、良好なフリップチップ接続性を有する配線基板が得られる。
【００３６】
【発明の効果】
以上に説明したように本願発明の配線基板は、フリップチップ接続する電極用パッドの最表面において、最長径が０．３μｍ以上であるボイドの個数が、１００μｍ^２当り５０個以下であるようにスズメッキを施すことによって、良好な接合強度を有するフリップチップ接続が可能となる。
【００３７】
【図面の簡単な説明】
【図１】本発明に係る配線基板の実施形態を説明するパッド部分の拡大断面図。
【図２】図１の配線基板のパッドに、フリップチップ接続方式の集積回路チップをそのパッドを位置決めして搭載したリフロー前の状態を説明する拡大断面図。
【図３】図２においてリフローして集積回路チップを配線基板の電極用パッドにフリップチップ接続した際のパッド間の接続状態を説明する拡大断面図。
【図４】従来のスズメッキの表面状態を示すＳＥＭ写真像。
【図５】本願発明におけるスズメッキの表面状態を示すＳＥＭ写真像。
【図６】配線基板にフリップチップ接続してなる集積回路チップに接合強度試験において負荷を印加した際の説明図。
【図７】配線基板から集積回路チップが破断した際の説明図。
【図８】従来の表面状態のスズメッキを有する配線基板を用いた場合において、配線基板から集積回路チップを破断させた際の説明図。
【図９】本願発明の表面状態のスズメッキを有する配線基板を用いた場合において、配線基板から集積回路チップを破断させた際の説明図。
【図１０】従来の配線基板における電極用パッドの最表面に形成したスズメッキに発生したボイド中に有機物残さがトラップされた状態を示す説明図。
【図１１】本願発明におけるスズメッキ表面のボイドの最長径の測定方法を示す説明図。
【符号の説明】
１配線基板
２セラミック基板
３ビアホール導体
電極パッド用の薄膜層
４ａチタン薄膜
４ｂ銅薄膜
薄付け金メッキ付き銅メッキ層
５ａ銅メッキ層
５ｂ金メッキ層
６スズメッキ層
７スズメッキ表面のボイド
８スズメッキ表面のボイド中の有機物残さ
１１配線基板の電極用パッド
フリップチップ接続方式の集積回路チップ
集積回路チップの電極用パッド
金バンプ

Claims

金バンプを有するフリップチップ接続方式の集積回路チップを電気的に接続するための電極用パッド群を備え、該各電極用パッドの最表層に厚さ１〜６μｍのスズメッキ層を有してなる配線基板であって、
該スズメッキ層の表面において、最長径が０．３μｍ以上であるボイドの個数が、１００μｍ^２当り５０個以下であって、スズメッキ層の異常成長がないことを特徴とする配線基板。
前記配線基板がセラミック配線基板であることを特徴とする請求項１に記載の配線基板。
前記電極用パッドの前記スズメッキ層直下の金属層が、銅または金からなることを特徴とする請求項２に記載の配線基板。
前記電極用パッドは、基板面から順にチタン−銅−金の３層からなる複層構造の薄膜と、該薄膜面から順に銅−金−スズの３層からなる複層構造のメッキ膜と、からなることを特徴とする請求項２に記載の配線基板。
前記電極用パッドは、基板面に形成した銅、銀、白金、金、パラジウムの少なくとも１種類の金属からなる厚膜と、該厚膜面から順にニッケル−金−スズの３層からなる複層構造のメッキ膜と、からなることを特徴とする請求項２に記載の配線基板。
前記電極用パッドは、基板面に形成した銅、銀、白金、パラジウム、金の少なくとも１種類の金属からなる厚膜と、該厚膜面から順にニッケル−スズの２層からなる複層構造のメッキ膜と、からなることを特徴とする請求項２に記載の配線基板。
前記配線基板が耐熱性樹脂を主成分とするプリント配線基板であることを特徴とする請求項１に記載の配線基板。
スズメッキ表面近傍のスズ、酸素および炭素の３成分の原子％の合計を１００％とした場合において、スズメッキの表面近傍で検出されるスズの原子％に対する炭素の原子％の比が０．５以下であることを特徴とする、請求項１に記載の配線基板。