JP2001077528A - 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法 - Google Patents

無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法

Info

Publication number
JP2001077528A
JP2001077528A JP25015299A JP25015299A JP2001077528A JP 2001077528 A JP2001077528 A JP 2001077528A JP 25015299 A JP25015299 A JP 25015299A JP 25015299 A JP25015299 A JP 25015299A JP 2001077528 A JP2001077528 A JP 2001077528A
Authority
JP
Japan
Prior art keywords
nickel
solder
soldering
wiring
electroless nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25015299A
Other languages
English (en)
Other versions
JP3444245B2 (ja
Inventor
Kazuyuki Kawashima
和之 川嶋
Yasunori Tanaka
靖則 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25015299A priority Critical patent/JP3444245B2/ja
Priority to EP00250291A priority patent/EP1080823B1/en
Priority to DE60023416T priority patent/DE60023416T2/de
Priority to US09/653,865 priority patent/US6669077B1/en
Priority to AU56450/00A priority patent/AU770552B2/en
Priority to CNB00124311XA priority patent/CN1151008C/zh
Publication of JP2001077528A publication Critical patent/JP2001077528A/ja
Application granted granted Critical
Publication of JP3444245B2 publication Critical patent/JP3444245B2/ja
Priority to US10/665,492 priority patent/US6919137B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B23K35/007—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of copper or another noble metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/125—Deflectable by temperature change [e.g., thermostat element]
    • Y10T428/12507—More than two components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/125—Deflectable by temperature change [e.g., thermostat element]
    • Y10T428/12514—One component Cu-based
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12944—Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12993—Surface feature [e.g., rough, mirror]

Abstract

(57)【要約】 【課題】 無電解ニッケル／金メッキに対するはんだ付
け強度を高め、はんだ接合部の破壊、特に剥離破壊を防
止する。 【解決手段】 無電解ニッケル／金メッキへのはんだ付
けを、スズ、銀、銅を含んだはんだを用いて行う。この
ようなはんだを用いた場合、接合強度、特に剥離破壊が
生じにくい。なお、この場合の接合界面には、下地層／
ニッケル層／金属間化合物層／はんだ層という略層構造
が形成されている。この金属間化合物は、スズと銅とを
主成分とし、さらに、ニッケルを含んだものである。そ
して、この金属間化合物のはんだ層側での外観は、カリ
フラワー状となっている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、無電解ニッケル
／金メッキへのはんだ付け方法、さらには、配線構造
体、回路装置及びこれらの製造方法に関する。
【０００２】
【従来の技術】電子部品をプリント基板に実装する際の
電子部品とプリント基板配線との電気的な接続は、はん
だ付けによってなされることが多い。このはんだ付け
は、単に電気的な接続のみならず、電子部品をプリント
基板へ機械的に固定する役割も負っていることが多い。
このため、はんだ付けの強度を確保することが、実装技
術上の重要な要素の一つとなっている。しかしながら、
比較的大型の電子部品でははんだ付けの対象となる電極
の面積（すなわち、はんだ付けによる接合面積）が大き
いため、このはんだ付けの強度が設計上のネックとなる
ことは少なかった。このため、機械的性質が特に優れて
いるわけではないが必要十分な機械的強度が得られ、さ
らに、融点が低く扱いやすいという利点から、これまで
は、ＳｎとＰｂとの共晶はんだ（Ｓｎ−Ｐｂ共晶はん
だ）が多用されてきた。
【０００３】
【発明が解決しようとする課題】ところが、昨今の電子
部品の小型化はとどまることを知らず、ＣＳＰ（Ｃｈｉ
ｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と呼ばれるＬＳＩのパッ
ケージに至っては、ベアチップとほとんど同サイズのパ
ッケージを実現するに至っている。そして、このような
超小型のパッケージにおいては当然ながら、はんだ付け
の対象となる電極面積（すなわち、はんだ付けによる接
合面積）も極めて小さくなっている。そして、このよう
なＣＳＰで構成された電子部品をプリント基板に搭載す
る場合には、当然ながら、電子部品の外部電極と直接接
合されることになるプリント基板のパッドも従来よりも
大幅に小さくせざるを得ない。
【０００４】例えば、プリント基板のパッドとの接合に
供される外部電極が、直径約０．５ｍｍのはんだボール
を、０．８ｍｍピッチで配列することで構成されている
場合もある。そして、このようなサイズの電子部品に対
応するためには、プリント基板のパッドを直径０．４ｍ
ｍ程度にまで小さくせざるを得ない。この直径０．４ｍ
ｍのパッドとは、従来の０．５ｍｍピッチＱＦＰ（Ｑｕ
ａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の電子部品を搭載する
際に使用されているパッドと較べて、その大きさ（面
積）が数分の一である。このように電子部品の小型化の
進展に伴って、はんだ付けによる接合面積が小さくなっ
ており、これまであまり問題とはなっていなかったはん
だ付け部分の機械的強度の確保が大きな問題となりつつ
ある。
【０００５】ところで、通常、配線はアルミ、銅で構成
されていることが多いが、これらはそのままでははんだ
付けに対する適性が低い。また、はんだ付けが行われる
までに錆びてしまうこともある。このため、はんだ付け
の対象となる配線部分（電極、パッド等）には、その表
面をはんだ付けに適した状態にするため、さらには、錆
を防止するために、表面処理が施されているのが通常で
ある。この表面処理としては、かつては、はんだメッキ
が行われていたが、近年では、ニッケル／金メッキも数
多くなってきている。
【０００６】このメッキには、周知の通り、電気を流し
て行う電気メッキ法と、化学的な酸化還元反応を利用し
て行う無電解メッキ法とがある。電気メッキ法は安価で
はあるものの、原理上、パッケージ、プリント基板等に
通電のための配線を設ける必要がある。高密度化が進む
につれて、このメッキ用の配線が設計上の障害となるこ
とも増えており、最近では、無電解メッキ法への移行が
徐々に進みつつある。なお、ニッケルをメッキするため
の無電解メッキ法としては、ニッケル−リンメッキ法が
一般的である。
【０００７】ところが、ニッケルメッキ層をこの無電解
ニッケル−リンメッキ法によって形成したニッケル／金
メッキ（以下、「無電解ニッケル／金メッキ」と呼ぶ）
は、はんだ接合部の機械的強度が劣ることが明らかとな
った。例えば、パッド表面に無電解ニッケル／金メッキ
が形成されたプリント基板へＣＳＰ（外部電極（はんだ
ボール）：直径０．５ｍｍ、０．８ｍｍピッチ）をＳｎ
−Ｐｂの共晶はんだを用いてはんだ付けした場合には、
はんだ接合部においてニッケル層の界面からはんだが剥
離する剥離破壊が観察される。
【０００８】無電解ニッケル／金メッキへのはんだ付け
において生じるこのような剥離破壊に対する保護対策と
して、はんだ付け後にはんだ付け部分の周辺に接着剤を
充填して固化させること等が行われている。例えば、Ｃ
ＳＰをプリント基板に実装する場合には、ＣＳＰとプリ
ント基板の間に接着剤を充填している。しかし、このよ
うな保護対策は、コストが高いという問題があった。
【０００９】これ以外にも、はんだ付け面積を意図的に
大きくすることではんだ付け部分の強度を高める手法が
試みられている。つまり、電気的動作に本来は不要な大
型の補強電極を設け、これをはんだ付けすることで、全
体としてのはんだ付け強度を高め破壊を防止している。
しかしこの手法は、大型の補強電極を設けることが必要
であり、小型軽量というＣＳＰの最大の特徴を損なうも
のであった。
【００１０】配線表面へ施す表面処理を変更することも
考えられる。例えば、無電解ニッケル／金メッキに代え
て、以前に行われていたはんだメッキを行うことも考え
られる。しかし、はんだメッキは、はんだメッキ後の平
滑性に劣るため、実装時に部品が安定せずに製造不良が
多発する可能性がある。特に、部品の小型化に伴っては
んだ付けの対象となる電極もより微細化しているため、
この問題は従来よりも大きい。この他にも有機被膜を用
いることも考えられる。しかし、有機被膜は防錆能力の
保持時間が短い等の問題があった。このように、無電解
ニッケル／金メッキに代わる実用的な表面処理技術がな
いのが現状であった。
【００１１】この発明は、上述の事情に鑑みてなされた
もので、無電解ニッケル／金メッキへの信頼性の高いは
んだ付け方法、さらには、これを適用した配線構造体、
回路装置及びこれらの製造方法を提供することを目的と
している。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、無電解ニッケル−リンメッ
キ法によって形成されたニッケル層と、この上に形成さ
れた金層とから構成された無電解ニッケル／金メッキへ
のはんだ付け方法であって、スズと銀と銅とを含んだは
んだを用いることを特徴としている。
【００１３】請求項２記載の発明は、請求項１記載の無
電解ニッケル／金メッキへのはんだ付け方法であって、
前記はんだの組成は、Ｓｎ−３．５Ａｇ−０．７５Ｃｕ
であることを特徴としている。
【００１４】請求項３記載の発明は、無電解ニッケル−
リンメッキ法によって形成されたニッケル層と、この上
に形成された金層とから構成された無電解ニッケル／金
メッキへのはんだ付け方法であって、前記ニッケル層と
の接合界面において、カリフラワー状の金属間化合物を
形成するはんだを用いることを特徴としている。
【００１５】請求項４記載の発明は、請求項３記載の無
電解ニッケル／金メッキへのはんだ付け方法に係り、前
記金属間化合物は、スズと銅とを主成分とし、さらにニ
ッケルを含んだものであることを特徴としている。
【００１６】請求項５記載の発明は、請求項１、２、３
又は４記載の無電解ニッケル／金メッキへのはんだ付け
方法に係り、前記金層は、置換メッキ法によって形成さ
れたものであることを特徴としている。
【００１７】請求項６記載の発明は、はんだ付けが施さ
れた配線を有する配線構造体であって、電気信号及び／
又は電流が入出力される配線を構成する導体配線材と、
前記導体配線材を、他の前記導体配線材及び／又は他の
いずれかの部分に接合するはんだ付け部とを備え、前記
はんだ付け部は、無電解ニッケル−リンメッキ法によっ
て作られたニッケル／スズと銅とニッケルとを含んだ金
属間化合物／スズと銀と銅とを含んだはんだ、という略
層構造を有したものであることを特徴としている。
【００１８】請求項７記載の発明は、請求項６記載の配
線構造体に係り、前記金属間化合物は、スズと銅とを主
成分としたものであることを特徴としている。
【００１９】また、請求項８記載の発明は、請求項６又
は７記載の配線構造体に係り、前記金属間化合物は、前
記はんだと接した側の表面形状がカリフラワー状である
ことを特徴としている。
【００２０】請求項９記載の発明は、はんだ付けが施さ
れた配線を有する配線構造体であって、電気信号及び／
又は前記電流が入出力される配線を構成する導体配線材
と、前記導体配線材を、他の前記導体配線材及び／又は
他のいずれかの部分に接合するはんだ付け部とを備え、
前記はんだ付け部は、無電解ニッケル−リンメッキ法に
よって作られたニッケル／金属間化合物／はんだ、とい
う略層構造を有したものであり、前記金属間化合物は、
前記はんだと接した側の表面形状がカリフラワー状であ
ることを特徴としている。
【００２１】請求項１０記載の発明は、請求項６、７、
８又は９記載の配線構造体に係り、前記導体配線材は、
銅を主成分として構成されたものであることを特徴とし
ている。
【００２２】請求項１１記載の発明は、はんだ付けが施
された配線を有する回路装置であって、請求項６、７、
８、９又は１０記載の配線構造体と、前記配線構造体の
有する導体配線及び／又ははんだ付け部を通じて、電気
信号及び／又は電流を入出することで所望の機能を発揮
する機能部とを有することを特徴としている。
【００２３】請求項１２記載の発明は、請求項１１記載
の回路装置に係り、前記機能部は、半導体チップである
ことを特徴としている。
【００２４】また、請求項１３記載の発明は、はんだ付
け部分を有して構成された配線構造体の製造方法であっ
て、無電解ニッケル−リンメッキ法によって形成された
ニッケル層と、このニッケル層の上に形成された金層と
から構成された無電解ニッケル／金メッキが形成された
配線へのはんだ付けを、スズと銀と銅とを含んだはんだ
を用いて行うことを特徴としている。
【００２５】請求項１４記載の発明は、請求項１３記載
の配線構造体の製造方法に係り、前記はんだの組成は、
Ｓｎ−３．５Ａｇ−０．７５Ｃｕであることを特徴とし
ている。
【００２６】請求項１５記載の発明は、はんだ付け部分
を有して構成された配線構造体の製造方法であって、無
電解ニッケル−リンメッキ法によって形成されたニッケ
ル層と、このニッケル層の上に形成された金層とから構
成された無電解ニッケル／金メッキが形成された配線へ
のはんだ付けを、前記ニッケル層との接合界面におい
て、カリフラワー状の金属間化合物を形成するはんだを
用いて行うことを特徴としている。
【００２７】請求項１６記載の発明は、請求項１５記載
の無電解ニッケル／金メッキへのはんだ付け方法に係
り、前記金属間化合物は、スズと銅とを主成分とし、さ
らにニッケルを含んだものであることを特徴としてい
る。
【００２８】また、請求項１７記載の発明は、請求項１
３、１４、１５又は１６記載の配線構造体の製造方法に
係り、前記金層は、置換メッキ法によって形成されたも
のであることを特徴としている。
【００２９】さらにまた、請求項１８記載の発明は、請
求項１１又は１２に記載された回路装置を製造するため
の、回路装置の製造方法であって、配線構造体を、請求
項１３、１４、１５又は１６記載の配線構造体の製造方
法を用いて製造することを特徴としている。
【００３０】この発明の作用について説明する。無電解
ニッケル／金メッキへのはんだ付けは、ニッケル層との
接合界面において、カリフラワー状の金属間化合物を形
成するはんだを用いて行う。あるいは、無電解ニッケル
／金メッキへのはんだ付けは、スズと銀と銅とを含んだ
はんだを用いて行う。この成分組成は特に限定されない
が、例えば、Ｓｎ−３．５Ａｇ−０．７５Ｃｕであって
もよい。このようなスズと銀と銅とを含んだはんだを用
いた場合、はんだ付け部は、無電解ニッケル−リンメッ
キ法によって作られたニッケル／スズと銅とニッケルと
を含んだ金属間化合物／スズと銀と銅とを含んだはん
だ、という略層構造となる。この場合に形成される金属
間化合物は、上記三成分のうち、スズと銅とを主成分と
している。なお、このはんだを用いてはんだ付けを行っ
た場合にできる金属間化合物は、ニッケル層との接合界
面において、カリフラワー状の外観を呈している。この
ようなはんだを用いてはんだ付けを行った場合には、は
んだ付け部分の強度が高く、特に剥離破壊が生じにく
い。
【００３１】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。図１は、この発明の実
施の形態におけるはんだ接合部の構造を模式的に示す
図、図２は、同実施の形態を適用した回路装置の一例を
示す図、図３は、この実施の形態を適用した配線構造体
の一例を示す図、図４は、Ｃｕ片とＳｎ−Ｐｂ共晶はん
だの金属間化合物の外観図、図５は、電解ニッケル／金
メッキとＳｎ−Ｐｂ共晶はんだの金属間化合物の外観
図、図６は、無電解ニッケル／金メッキとＳｎ−Ｐｂ共
晶はんだとによって形成される針状の金属間化合物の外
観図、また、図７は、無電解ニッケル／金メッキと、ス
ズと銀と銅とを含んだはんだとによって形成される、カ
リフラワー状の外観を呈する金属間化合物の外観図であ
る。
【００３２】この実施の形態は、スズ（Ｓｎ）と銀（Ａ
ｇ）と銅（Ｃｕ）とを含んだはんだを用いることで、無
電解ニッケル／金メッキに対するはんだ付けにおいて、
高い接合強度を実現したものである。なお、この明細書
において「無電解ニッケル／金メッキ」とは、ニッケル
メッキ層が無電解ニッケル−リンメッキ法によって形成
されたニッケル／金メッキを意味する。回路基板等にお
ける配線は銅等によって構成されている。そして、はん
だ付けの対象となる端子等には、防錆等のために無電解
ニッケル／金メッキが施されている。従って、はんだ付
けは、直接的には、この無電解ニッケル／金メッキに対
して行われることになる。この実施の形態では、この無
電解ニッケル／金メッキに対するはんだ付けを、スズと
銀と銅とを含んだはんだを用いて行う。このはんだの具
体的な成分組成は、特に限定されるものではないが、例
えば、Ｓｎ−３．５Ａｇ−０．７５Ｃｕのものを用いる
ことができる。
【００３３】このはんだを用いてはんだ付けを行った場
合における、はんだ接合部の構造は、図１に示すよう
に、下地層１（ここでは、銅配線）／ニッケル層２／金
属間化合物層３／はんだ層４、という略層構造なってい
る。また、この場合に形成されている金属間化合物（金
属化合物層３）は、スズと銅を主体としさらにニッケル
を含んだものである。なお、この金属間化合物の詳細等
については後ほど詳細に述べることにする。
【００３４】この実施の形態のはんだを用いて無電解ニ
ッケル／金メッキ面へはんだ付けを行った場合のはんだ
接合部の強度等を破壊寿命試験によって確認した結果、
強度が高く、金属間化合物とはんだとの界面における剥
離破壊等は容易には生じないことが確認された。この破
壊寿命試験の詳細については後ほど実施例として説明す
る。
【００３５】このように、この形態では、無電解ニッケ
ル／金メッキの施された接合面へのはんだ付けにおい
て、はんだ付けの強度を高め、はんだとニッケルとの界
面での剥離破壊を防止する事ができる。すなわち、接合
強度が高く信頼性の高いはんだ接合を実現できる。例え
ば、図２，図３に示しすように、はんだ接合部の信頼性
の高い配線構造体及び回路装置を実現できる。
【００３６】図２に示す半導体装置１０は、同図に示す
ように、ＢＧＡタイプのパッケージ基板１１に半導体チ
ップ１４を搭載してなり、パッケージ基板１１の内部等
には配線１２が形成されている。また、その表面には、
この配線１２と繋がった基板端子１３が設けられてい
る。そして、この基板端子１３の上には、スズと銀と銅
とを含んだはんだボール１５が取り付けられている。こ
のはんだボール１５を取り付ける前の段階においては基
板端子１３の表面には、無電解ニッケル／金メッキが施
されていた。はんだボール１５をはんだ付けした状態で
の、この基板端子１３とはんだボール１５との接合部
（はんだ接合部１６）の構造は、図１に示すとおりとな
っている。この半導体装置１０は、他のプリント基板等
に実装して用いられるが、はんだボール１５と接合され
るこのプリント基板における端子部分にも無電解ニッケ
ル／金メッキが施されていてもよい。なお、このはんだ
ボール１５が設けられたパッケージ基板１１も、この後
述べる図３の例と同様に、配線構造体の一例である。
【００３７】図３は、プリント基板２０上にコネクタ２
３を取り付けた配線構造体を示し、プリント基板２０の
表面及び内部には配線２１が形成されている。そして、
その表面には、この配線２１と繋がった基板端子２２が
設けられている。そして、この基板端子２２は、コネク
タ２３の端子２４とはんだ接合部２５において接続され
ている。なお、はんだ付けを行う前の段階においては、
この基板端子２２及び端子２４の表面には、無電解ニッ
ケル／金メッキが施されていた。はんだ接合部２５の構
造は、図１に示すとおりである。但し、この基板端子２
２及び端子２４の両側に無電解ニッケル／金メッキが施
されていたことに起因して、この場合には、図１のはん
だ層４の両側に金属間化合物層３、ニッケルメッキ層２
がある。このはんだは、スズと銀と銅とを含んだもので
ある。このプリント基板２０は、コネクタ２３に所定の
機能を備えた回路装置等が接続されて使用されることに
なる。
【００３８】上述したように、この出願に係る発明者等
は無電解ニッケル／金メッキ面に対し高い接合強度の得
られるはんだ付け方法並びにこのはんだ付け方法を適用
することではんだ接合部の信頼性の高めた回路装置等を
完成するに至った。この発明者等はこの発明を完成する
にあたり、接合強度の高いはんだ接合部が実現されるメ
カニズムを探求するべく様々な検討を行ってきた。以下
においてはその検討結果の一部を述べることにする。
【００３９】はんだ接合部に高い強度が得られる組み合
わせ（はんだの種類、接合面）としては、従来から下記
（１）（２）（３）の組み合わせが知られている。な
お、ここでいう銅箔とは、具体的にはプリント基板上に
銅で形成された配線である。
【００４０】（１） Ｓｎ−Ｐｂ共晶はんだと、銅箔 （２） Ｓｎ−Ｐｂ共晶はんだと、はんだメッキされ
た銅箔 （３） Ｓｎ−Ｐｂ共晶はんだと、電解ニッケル／金
メッキされた銅箔 この（１）,（２）の場合には、はんだと銅箔との接合
界面付近において銅とスズとの金属間化合物が形成され
ている。また、（３）の場合には、ニッケル（Ｎｉ）と
スズとの金属間化合物が形成されている。本願発明者は
はんだ接合部の強度の違いがどのような要因で決定づけ
られるかを調べる検討の一環として上記（１）,（２）,
（３）の場合に形成される金属間化合物の外観状態を観
察した。当然ながら、これら金属間化合物は、はんだ接
合部内において形成されている。そのため、この観察
は、はんだ接合部におけるはんだを薬品によって溶解さ
せることで、金属間化合物を露出させて行った。その結
果、上記（１）（２）（３）のいずれの場合について
も、はんだ接合部において形成された金属間化合物は、
その外観がカリフラワー状になっていることが明らかと
なった。図４に上記（１）の場合に形成される金属間化
合物、つまり、Ｃｕ片とＳｎ−Ｐｂ共晶はんだとの金属
間化合物の外観図を示す。また、図５に上記（３）の場
合に形成される金属間化合物、つまり、電解ニッケル／
金メッキとＳｎ−Ｐｂ共晶はんだとの金属間化合物の外
観図を示す。
【００４１】ところで、この発明が対象としている無電
解ニッケル／金メッキにはんだ付けを行った場合の界面
反応は、過去の研究並びに本願発明者の検討結果から以
下のようなものであることがわかっている。すなわち、
はんだ付けを行うと、まず、金がはんだ中に拡散する
（「ソルダリングイン・エレクトロニクス」日刊工業新
聞社ｐ201参照）。その後にはんだのスズとニッケルが
反応して、スズとニッケルとの金属間化合物が形成され
る（「ソルダリングイン・エレクトロニクス」日刊工業
新聞社ｐ98参照）。
【００４２】本願発明者は、より深い知見を得るべく、
はんだの種類によってこの場合に形成される金属間化合
物等にどのような違いがあるかを検討した。その結果、
はんだとして、Ｓｎ−Ｐｂ共晶はんだを用いている場合
には、スズとニッケルとの金属間化合物はその外観（形
状）が針状となっており、これがニッケル面（ニッケル
層）からはんだ中に向かって成長していることを見いだ
した。また、図６は、この針状の金属間化合物を示し、
このような針状の金属間化合物は、ニッケル面（ニッケ
ル層）から非常に剥離しやすいことを確認した。
【００４３】一方、はんだとして、この発明のスズと銀
と銅とを含んだはんだを用いた場合、はんだとニッケル
メッキとの界面には、スズと銅を主体としさらにニッケ
ルを含んだ金属間化合物が形成されていることを見いだ
した。また、この金属間化合物の外観は、図７に示すよ
うに、カリフラワー状であることを見いだした。
【００４４】このように高い接合強度が得られているの
は、いずれも接合界面付近に形成された金属間化合物の
外観がカリフラワー状となっている場合であることが、
本願発明者の検討結果から明らかとなった。以上のこと
から、接合界面付近に形成された金属間化合物の外観
（あるいは、形状）が、接合強度と関係があることがわ
かった。特に、その外観（形状）がカリフラワー状とな
っている金属間化合物を形成することが、高い接合強度
を実現する上で重要であることがわかった。無電解ニッ
ケル／金メッキへのはんだ付けにスズと銀と銅とを含ん
だはんだを用いることは、本願発明者が得たこのような
知見を指針として探索を行った結果としてなされたもの
である。
【００４５】
【実施例】図８は、この発明の一実施例におけるサンプ
ルの詳細を示す図である。図９は、評価基板のパターン
を示す図である。この実施例の効果を確認するべく破壊
寿命の試験を行った。
【００４６】１．評価基板 プリント基板（１００×４０ｍｍ）に電子部品をはんだ
付けし、これを評価基板とした。ここでは、図８に示す
とおり、はんだの組成及び電子部品のタイプが異なる４
種類の評価基板（サンプルＡ，Ｂ，Ｃ，Ｄ）を用意し
た。評価基板の作成に用いた、はんだ、プリント基板の
詳細については下記の通りである。
【００４７】１．１ はんだ この実施例のはんだ、すなわち、スズと銀と銅とを含ん
だ合金からなるはんだ（Ｓｎ−３．５Ａｇ−０．７５Ｃ
ｕ）を用いた（サンプルＡ，Ｂ）。また、比較例とし
て、Ｓｎ−Ｐｂ共晶はんだを用いた（サンプルＣ，
Ｄ）。なお、はんだ付けは、リフロー温度（ピーク時温
度）が２３５℃で行った。
【００４８】１．２ 電子部品 ＢＧＡ（Ball Grid Alley）、ＬＧＡ（Land Grid Arra
y）のパッケージが施された電子部品を用いた。はんだ
付けの対象となる端子の配列については、図９の端子Ｔ
の通りである。
【００４９】１．３ プリント基板 プリント基板には、図９に示すものを採用した。このプ
リント基板の配線は銅で構成されている。そして、はん
だ付けされる端子ｔ（図中、小さい円として描いた）
は、プリント基板の中央に略格子状に配列されている。
各端子ｔ間には、各端子ｔをデイジーチェーン状に繋ぐ
ように抵抗ｒが設けられている。なお、各抵抗ｒの抵抗
値は、１．１〜１．４Ωである。また、この各所の端子
ｔは、引き出し線によって、プリント基板の各所に設け
られた測定パッド（ＴＰ1、ＴＰ2、ａ1，ａ2，・・・，
ａ13、ｂ1，ｂ2，・・・，ｂ32）に繋がれている。この
測定パッドを利用して、所望の端子間における導通状態
を確認できるようになっている。
【００５０】はんだ付けされる端子ｔには、あらかじめ
無電解ニッケル／金メッキが施されている。この無電解
ニッケル／金メッキは、ニッケルメッキの厚さが３〜５
ミクロン、金メッキの厚さが０．０５ミクロン程度のも
のを用いた。なお、このような仕様（厚さ）は、その機
能（ニッケルの防錆）上の要求と、製造コストとの観点
から決められたものであり、一般的に用いられているも
のである。なお、この無電解ニッケル／金メッキは、以
下の工程１〜工程４によって形成されたものである。
【００５１】工程１ 前処理 前処理は、（１）アルカリ脱脂、（２）酸性脱脂、
（３）ソフトエッチング、（４）脱スマット、（５）プ
リディップ、（６）触媒付与、（７）ポストディップの
順に行った。各処理の詳細は下記の通りである。
【００５２】アルカリ脱脂は、アルカリ洗浄液を用い、
６５℃でプリント基板をブラッシングすることで行っ
た。このアルカリ脱脂の後は、２回、水洗した。酸性脱
脂は、酸洗浄液を用い、４５℃で５分間行った。ソフト
エッチングのエッチング液には、過硫酸ナトリウムが１
００ｇ／Ｌ、９８％硫酸が１０ｍｌ／Ｌ含まれるものを
用いた。エッチングは、２５℃で１分間行った。エッチ
ング後は、２回、水洗した。脱スマットは、９８％硫酸
が１００ｍｌ／Ｌ含まれる処理液を用いて、２５℃で１
分間行った。プリディップは、プリント基板を、３５％
塩酸が１００ｍｌ／Ｌ含まれる処理液に、２５℃、１分
間浸すことで行った。触媒付与は、プリント基板を触媒
付与のための処理液に２５℃で１分間浸すことで行っ
た。
【００５３】工程２ ニッケルメッキ 無電解ニッケル−リンメッキ法によって８５℃で２２分
間処理することで、プリント基板の端子ｔにニッケルメ
ッキを形成した。この後、２回水洗し、さらに、その
後、純水によって水洗した。なお、無電解ニッケル−リ
ンメッキ法については、既に周知であるため説明を省略
する。
【００５４】工程３ 金メッキ 置換メッキ法によって８５℃で７分間処理することで、
工程７で形成したニッケルメッキの上に金メッキを形成
した。この後、プリント基板を２回水洗した。置換メッ
キ法については既に周知であるため、説明を省略する。
【００５５】工程４ 後処理 純水を用いて、２５℃で１分間、プリント基板を水洗し
た。その後、ドライヤーを用い、プリント基板を乾燥さ
せた。
【００５６】２．試験 ２．１ 試験方法 評価基板に対して曲げ試験器を用いて繰り返し曲げ試験
を行った。 ２．２ 曲げ試験器 （株）敬和の曲げ試験器（製品番号 ＭＳＢ７６−１２
４１３）を用いて、評価基板に対して曲げ試験を行っ
た。 ２．３ 曲げ試験の条件 曲げ試験に際しては、支持スパンの長さを８０ｍｍ、押
し込み量を３ｍｍに設定した。またコントローラでの設
定値は、押し込み速度が３０ｍｍ／ｓｅｃ、加速度が
０．３Ｇ、上下点それぞれでのウエイトが０．２ｓｅ
ｃ、動作周波数が０．７２ｓｅｃ／回とした。
【００５７】３．評価方法 曲げ試験中、プリント基板（図９）上、デイジーチェー
ンされた端子ｔ間の抵抗値を監視し、抵抗値が１００％
（約１Ω）上昇した時点で破壊されたものと見なした。
評価は、この破壊が生じるまでの曲げ回数に基づいて行
った。
【００５８】４．評価結果 通常のＳｎ−Ｐｂ共晶はんだを用いてはんだ付けを行っ
た評価基板（サンプルＣ，Ｄ）では、早い時期にはんだ
付け界面における剥離破壊が生じていた。具体的には、
サンプルＤでは３５１８回の折り曲げで剥離破壊が生じ
た。さらに、サンプルＣに至ってはわずか２０７回折り
曲げただけで剥離破壊が生じた。サンプルＣでのこの剥
離破壊の様子を図１０，図１１に示す。図１０は、無電
解ニッケル／金メッキの施された電極に、Ｓｎ−Ｐｂ共
晶はんだによるはんだ付けを行った場合における、はん
だの剥離の様子を示す図である。また、図１１は、図１
０における剥離部分の拡大図である。図１０，図１１に
示されているように、はんだ接合部においてニッケル層
の界面からはんだが剥離している。なお、図１１におい
ては上側のまだら状の灰白色部分がはんだであり、その
下端面（図の略中央）において剥離が生じている。
【００５９】これに対しこの発明のはんだを用いてはん
だ付けを行った評価基板（サンプルＡ，Ｂ）について
は、実験を行った範囲ではこのような剥離破壊は生じな
かった。具体的には、サンプルＡについては絶縁層が破
壊されるまで（２万回）試験を行ったが、はんだ接合面
の剥離破壊は生じなかった。サンプルＢについてもはん
だクラックが生じる６３４１回まで試験を行ったが、剥
離破壊は生じなかった。このようにスズと銀と銅とを含
んだはんだを用いた場合、無電解ニッケル／金メッキへ
のはんだ付けにおいて高い信頼性が得られること、特
に、はんだ接合面での剥離破壊が防止されることが確認
された。
【００６０】以上、この発明の実施の形態及び実施例を
図面により詳述してきたが、具体的な構成はこの実施の
形態、実施例に限られるものではなく、この発明の要旨
を逸脱しない範囲の設計変更などがあってもこの発明に
含まれる。例えば、はんだの具体的な組成は上述した実
施例に限定されるものではない。スズ、銀、銅を含んだ
はんだは、広い組成範囲で上述した効果を発揮する。
【００６１】また、上述の実施の形態は、無電解ニッケ
ル／金メッキの施された銅箔（特に、プリント基板の銅
配線）にはんだ付けを行うようにした例であるが、これ
に限らず、無電解ニッケル／金メッキが施される層（下
地層）は、必ずしも銅（銅箔）である必要はない。はん
だ接合部での構造（図１）から明らかなとおり、金属、
非金属を含むどのような材料（下地）の上に形成された
無電解ニッケル／金メッキに対するはんだ付けに対して
もこの発明は有効である。
【００６２】上記したように、おり金メッキは、はんだ
付けの早い時期にはんだ中に拡散してしまう。また、金
は、化学的にも安定している。このため、拡散後のはん
だ中での金の状態は金メッキの製法によらず同様のもの
と思われる。その製法によって金メッキの形態に違いが
あったとしても、この違いが接合強度に影響を与えるこ
とはないと考えられる。従って、金メッキを例えば、電
気メッキ法で作成した場合についてもこの発明は同様に
有効であると考えられる。
【００６３】この発明は、あらゆる場面での無電解ニッ
ケル／金メッキに対するはんだ付けに適用可能である。
例えば、ＣＳＰによって構成された電子部品（半導体装
置）をプリント基板に表面実装する場合に適用可能であ
る。さらには、ＬＳＩの実装技術としてフリップチップ
ボンディング（ＦＣＢ：Flip Chip Bonding）技術が研
究開発されているが、このＦＣＢ技術においてもバンプ
の表面に無電解ニッケル／金メッキを形成した上ではん
だを用いて接合することが提案されている。この場合に
は、無電解ニッケル／金メッキによってバンプを形成
し、このバンプをはんだ付けによって接合することが考
えられる。さらには、無電解ニッケル／金メッキによっ
て拡散のバリア層を形成し、このバリア層の上にはんだ
ボールを配置して接合に供することが考えられる。この
発明はこのような場合にも有効である。
【００６４】
【発明の効果】以上説明したように、この発明の構成に
よれば、無電解ニッケル／金メッキに対するはんだ付け
において高い強度が実現できる。また、はんだ接合部の
信頼性が高い配線構造体、回路装置が実現できる。
【図面の簡単な説明】
【図１】この発明の実施の形態におけるはんだ接合部の
構造を模式的に示す図である。
【図２】この実施の形態を適用した回路装置の一例を示
す図である。
【図３】この実施の形態を適用した配線構造体の一例を
示す図である。
【図４】Ｃｕ片とＳｎ−Ｐｂ共晶はんだの金属間化合物
の外観を示す図である。
【図５】電解ニッケル／金メッキとＳｎ−Ｐｂ共晶はん
だの金属間化合物の外観を示す図である。
【図６】無電解ニッケル／金メッキとＳｎ−Ｐｂ共晶は
んだとによって形成される、針状の金属間化合物の外観
を示す図である。
【図７】無電解ニッケル／金メッキと、スズと銀と銅と
を含んだはんだとによって形成される、カリフラワー状
の外観を呈する金属間化合物の外観を示す図である。
【図８】実施例におけるサンプルの詳細を示す図であ
る。
【図９】同実施例における評価基板のパターンを示す図
である。
【図１０】無電解ニッケル／金メッキの施された電極
に、Ｓｎ−Ｐｂ共晶はんだによるはんだ付けを行った場
合における、はんだの剥離の様子を示す図である。
【図１１】図１０における剥離部分の拡大図である。
【符号の説明】
１ 下地層 ２ ニッケル層 ３ 金属間化合物層 ４ はんだ層 １０ 半導体装置（回路装置） １１ パッケージ基板（配線構造体の一部） １２ 配線（導体配線材の一部） １３ 基板端子（導体配線材の一部） １４ 半導体チップ（機能部） １５ はんだボール（配線構造体の一部） １６ はんだ接合部（はんだ付け部、配線構造体の一
部） ２０ プリント基板（配線構造体の一部） ２１ 配線（導体配線材の一部） ２２ 基板端子（導体配線材の一部） ２３ コネクタ（配線構造体の一部） ２４ 端子（導体配線材の一部） ２５ はんだ接合部（はんだ付け部）

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 無電解ニッケル−リンメッキ法によって
    形成されたニッケル層と、この上に形成された金層とか
    ら構成された無電解ニッケル／金メッキへのはんだ付け
    方法であって、スズと銀と銅とを含んだはんだを用いる
    ことを特徴とする無電解ニッケル／金メッキへのはんだ
    付け方法。
  2. 【請求項２】 前記はんだの組成は、Ｓｎ−３．５Ａｇ
    −０．７５Ｃｕであることを特徴とする請求項１記載の
    無電解ニッケル／金メッキへのはんだ付け方法。
  3. 【請求項３】 無電解ニッケル−リンメッキ法によって
    形成されたニッケル層と、この上に形成された金層とか
    ら構成された無電解ニッケル／金メッキへのはんだ付け
    方法であって、 前記ニッケル層との接合界面において、カリフラワー状
    の金属間化合物を形成するはんだを用いることを特徴と
    する無電解ニッケル／金メッキへのはんだ付け方法。
  4. 【請求項４】 前記金属間化合物は、スズと銅とを主成
    分とし、さらにニッケルを含んだものであることを特徴
    とする請求項３記載の無電解ニッケル／金メッキへのは
    んだ付け方法。
  5. 【請求項５】 前記金層は、置換メッキ法によって、形
    成されたものであることを特徴とする請求項１、２、３
    又は４記載の無電解ニッケル／金メッキへのはんだ付け
    方法。
  6. 【請求項６】 はんだ付けが施された配線を有する配線
    構造体であって電気信号及び／又は電流が入出力される
    配線を構成する導体配線材と、前記導体配線材を、他の
    前記導体配線材及び／又は他のいずれかの部分に接合す
    るはんだ付け部とを備え、前記はんだ付け部は、無電解
    ニッケル−リンメッキ法によって作られたニッケル／ス
    ズと銅とニッケルとを含んだ金属間化合物／スズと銀と
    銅とを含んだはんだ、という略層構造を有したものであ
    ることを特徴とする配線構造体。
  7. 【請求項７】 前記金属間化合物は、スズと銅とを主成
    分としたものであることを特徴とする請求項６記載の配
    線構造体。
  8. 【請求項８】 前記金属間化合物は、前記はんだと接し
    た側の表面形状がカリフラワー状であることを特徴とす
    る請求項６又は７記載の配線構造体。
  9. 【請求項９】 はんだ付けが施された配線を有する配線
    構造体であって、電気信号及び／又は前記電流が入出力
    される配線を構成する導体配線材と、前記導体配線材
    を、他の前記導体配線材及び／又は他のいずれかの部分
    に接合するはんだ付け部とを備え、前記はんだ付け部
    は、無電解ニッケル−リンメッキ法によって作られたニ
    ッケル／金属間化合物／はんだ、という略層構造を有し
    たものであり、 前記金属間化合物は、前記はんだと接した側の表面形状
    がカリフラワー状であることを特徴とする配線構造体。
  10. 【請求項１０】 前記導体配線材は、銅を主成分として
    構成されたものであることを特徴とする請求項６、７、
    ８又は９記載の配線構造体。
  11. 【請求項１１】 はんだ付けが施された配線を有する回
    路装置であって請求項６、７、８、９又は１０記載の配
    線構造体と、前記配線構造体の有する導体配線及び／又
    ははんだ付け部を通じて、電気信号及び／又は電流を入
    出することで所望の機能を発揮する機能部とを有するこ
    とを特徴とする回路装置。
  12. 【請求項１２】 前記機能部は、半導体チップであるこ
    とを特徴とする請求項１１記載の回路装置。
  13. 【請求項１３】 はんだ付け部分を有して構成された配
    線構造体の製造方法であって、無電解ニッケル−リンメ
    ッキ法によって形成されたニッケル層と、このニッケル
    層の上に形成された金層とから構成された無電解ニッケ
    ル／金メッキが形成された配線へのはんだ付けを、スズ
    と銀と銅とを含んだはんだを用いて行うことを特徴とす
    る配線構造体の製造方法。
  14. 【請求項１４】 前記はんだの組成は、Ｓｎ−３．５Ａ
    ｇ−０．７５Ｃｕであることを特徴とする請求項１３記
    載の配線構造体の製造方法。
  15. 【請求項１５】 はんだ付け部分を有して構成された配
    線構造体の製造方法であって、無電解ニッケル−リンメ
    ッキ法によって形成されたニッケル層と、このニッケル
    層の上に形成された金層とから構成された無電解ニッケ
    ル／金メッキが形成された配線へのはんだ付けを、前記
    ニッケル層との接合界面において、カリフラワー状の金
    属間化合物を形成するはんだを用いて行うことを特徴と
    する配線構造体の製造方法。
  16. 【請求項１６】 前記金属間化合物は、スズと銅とを主
    成分とし、さらにニッケルを含んだものであることを特
    徴とする請求項１５記載の配線構造体の製造方法。
  17. 【請求項１７】 前記金層は、置換メッキ法によって形
    成されたものであることを特徴とする請求項１３、１
    ４、１５又は１６記載の配線構造体の製造方法。
  18. 【請求項１８】 請求項１１又は１２に記載された回路
    装置を製造するための、回路装置の製造方法であって、
    配線構造体を、請求項１３、１４、１５、１６又は１７
    記載の配線構造体の製造方法を用いて製造することを特
    徴とする回路装置の製造方法。
JP25015299A 1999-09-03 1999-09-03 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法 Expired - Lifetime JP3444245B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP25015299A JP3444245B2 (ja) 1999-09-03 1999-09-03 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法
DE60023416T DE60023416T2 (de) 1999-09-03 2000-09-01 Weichlotverbindung mit hoher Festigkeit
US09/653,865 US6669077B1 (en) 1999-09-03 2000-09-01 High-strength solder joint
EP00250291A EP1080823B1 (en) 1999-09-03 2000-09-01 High-strength solder joint
AU56450/00A AU770552B2 (en) 1999-09-03 2000-09-04 High-strength solder joint
CNB00124311XA CN1151008C (zh) 1999-09-03 2000-09-04 高强度焊接头
US10/665,492 US6919137B2 (en) 1999-09-03 2003-09-22 High-strength solder joint

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25015299A JP3444245B2 (ja) 1999-09-03 1999-09-03 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001077528A true JP2001077528A (ja) 2001-03-23
JP3444245B2 JP3444245B2 (ja) 2003-09-08

Family

ID=17203605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25015299A Expired - Lifetime JP3444245B2 (ja) 1999-09-03 1999-09-03 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法

Country Status (6)

Country Link
US (2) US6669077B1 (ja)
EP (1) EP1080823B1 (ja)
JP (1) JP3444245B2 (ja)
CN (1) CN1151008C (ja)
AU (1) AU770552B2 (ja)
DE (1) DE60023416T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849939B2 (en) 2001-03-27 2005-02-01 Neomax Co., Ltd. Electronic component package and method of manufacturing same
US7217645B2 (en) 2002-02-28 2007-05-15 Hitachi, Ltd. Method for manufacturing semiconductor device and electronic device and method for calculating connection condition
JP2009260191A (ja) * 2008-04-21 2009-11-05 Dowa Metaltech Kk Ｐｂレス半田の半田付け方法及びその半田付け品
KR102064345B1 (ko) * 2012-01-30 2020-01-09 도판 인사츠 가부시키가이샤 배선 기판 및 배선 기판의 제조 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7007378B2 (en) * 1999-06-24 2006-03-07 International Business Machines Corporation Process for manufacturing a printed wiring board
JP2002359459A (ja) * 2001-06-01 2002-12-13 Nec Corp 電子部品の実装方法、プリント配線基板および実装構造体
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
DE10251658B4 (de) * 2002-11-01 2005-08-25 Atotech Deutschland Gmbh Verfahren zum Verbinden von zur Herstellung von Mikrostrukturbauteilen geeigneten, mikrostrukturierten Bauteillagen sowie Mikrostrukturbauteil
US7325716B2 (en) * 2004-08-24 2008-02-05 Intel Corporation Dense intermetallic compound layer
US20060068218A1 (en) * 2004-09-28 2006-03-30 Hooghan Kultaransingh N Whisker-free lead frames
KR100718169B1 (ko) * 2006-01-12 2007-05-15 한국과학기술원 니켈 표면 처리된 전자부품과 무전해 니켈 표면 처리된전자부품의 접합방법
KR100744930B1 (ko) * 2006-02-01 2007-08-01 삼성전기주식회사 Ｌｔｃｃ 모듈의 제조 방법
US8242378B2 (en) * 2007-09-21 2012-08-14 Agere Systems Inc. Soldering method and related device for improved resistance to brittle fracture with an intermetallic compound region coupling a solder mass to an Ni layer which has a low concentration of P, wherein the amount of P in the underlying Ni layer is controlled as a function of the expected volume of the solder mass
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
US7847399B2 (en) * 2007-12-07 2010-12-07 Texas Instruments Incorporated Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
US8367244B2 (en) * 2008-04-17 2013-02-05 Enovix Corporation Anode material having a uniform metal-semiconductor alloy layer
US8592995B2 (en) * 2009-07-02 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
JP5680342B2 (ja) * 2009-09-02 2015-03-04 Tdk株式会社 めっき膜、プリント配線板及びモジュール基板
TW201113993A (en) * 2009-10-01 2011-04-16 Anpec Electronics Corp Pre-packaged structure
DE102009054068A1 (de) 2009-11-20 2011-05-26 Epcos Ag Lotmaterial zur Befestigung einer Außenelektrode bei einem piezoelektrischen Bauelement und piezoelektrisches Bauelement mit einem Lotmaterial
US8698306B2 (en) 2010-05-20 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate contact opening
CN102248241B (zh) * 2011-05-18 2013-12-04 清华大学 含Co基薄膜的凸点底部金属层与无铅焊点连接的方法
JP6046406B2 (ja) * 2011-07-26 2016-12-14 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ 高温耐性銀コート基体
US9786622B2 (en) * 2011-10-20 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US20150041183A1 (en) * 2013-08-06 2015-02-12 Kinsus Interconnect Technology Corp. Chip board package structure
WO2017086324A1 (ja) * 2015-11-16 2017-05-26 株式会社豊田中央研究所 接合構造体およびその製造方法
CN110099522A (zh) * 2018-01-31 2019-08-06 嘉联益电子(昆山)有限公司 卷对卷柔性线路板及其快速加工方法
US10604169B1 (en) * 2019-03-21 2020-03-31 Shinn Fu Company Of America, Inc. Multi-configuration mechanical apparatus

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53122766A (en) * 1977-04-01 1978-10-26 Hitachi Ltd Method of producing printed circuit board
US4824009A (en) * 1981-12-31 1989-04-25 International Business Machines Corporation Process for braze attachment of electronic package members
US4871108A (en) * 1985-01-17 1989-10-03 Stemcor Corporation Silicon carbide-to-metal joint and method of making same
JPS6283844A (ja) * 1985-10-08 1987-04-17 Meiji Milk Prod Co Ltd チ−ズ食品およびその製造法
JP2762672B2 (ja) * 1990-04-09 1998-06-04 富士通株式会社 半田接続用パッドとその形成方法
US5260234A (en) * 1990-12-20 1993-11-09 Vlsi Technology, Inc. Method for bonding a lead to a die pad using an electroless plating solution
US5199487A (en) * 1991-05-31 1993-04-06 Hughes Aircraft Company Electroformed high efficiency heat exchanger and method for making
JP3353960B2 (ja) * 1993-04-23 2002-12-09 イビデン株式会社 プリント配線板のボンディングパッド及び導体パターンの無電解金メッキ方法
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
US6224690B1 (en) * 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
JPH09326554A (ja) 1996-06-06 1997-12-16 Matsushita Electric Ind Co Ltd 電子部品接合用電極のはんだ合金及びはんだ付け方法
US5973932A (en) * 1997-02-14 1999-10-26 Pulse Engineering, Inc. Soldered component bonding in a printed circuit assembly
EP1009202B1 (en) * 1997-06-04 2007-10-17 Ibiden Co., Ltd. Soldering member for printed wiring boards
JP3339384B2 (ja) 1997-07-14 2002-10-28 イビデン株式会社 半田材料並びにプリント配線板及びその製造方法
US6137690A (en) * 1997-08-18 2000-10-24 Motorola Electronic assembly
JPH11307565A (ja) * 1998-04-24 1999-11-05 Mitsubishi Electric Corp 半導体装置の電極およびその製造方法ならびに半導体装置
US6175152B1 (en) * 1998-06-25 2001-01-16 Citizen Watch Co., Ltd. Semiconductor device
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849939B2 (en) 2001-03-27 2005-02-01 Neomax Co., Ltd. Electronic component package and method of manufacturing same
US7166497B2 (en) 2001-03-27 2007-01-23 Neomax Materials Co., Ltd. Electronic component package and method of manufacturing same
US7217645B2 (en) 2002-02-28 2007-05-15 Hitachi, Ltd. Method for manufacturing semiconductor device and electronic device and method for calculating connection condition
JP2009260191A (ja) * 2008-04-21 2009-11-05 Dowa Metaltech Kk Ｐｂレス半田の半田付け方法及びその半田付け品
KR102064345B1 (ko) * 2012-01-30 2020-01-09 도판 인사츠 가부시키가이샤 배선 기판 및 배선 기판의 제조 방법

Also Published As

Publication number Publication date
EP1080823A3 (en) 2004-01-21
DE60023416T2 (de) 2006-07-27
CN1151008C (zh) 2004-05-26
DE60023416D1 (de) 2005-12-01
CN1287035A (zh) 2001-03-14
AU5645000A (en) 2001-03-08
US20040058192A1 (en) 2004-03-25
AU770552B2 (en) 2004-02-26
EP1080823A2 (en) 2001-03-07
JP3444245B2 (ja) 2003-09-08
US6669077B1 (en) 2003-12-30
US6919137B2 (en) 2005-07-19
EP1080823B1 (en) 2005-10-26

Similar Documents

Publication Publication Date Title
JP3444245B2 (ja) 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法
KR100688833B1 (ko) 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
US7268077B2 (en) Carbon nanotube reinforced metallic layer
KR101279291B1 (ko) 납프리 땜납 접속 구조체 및 땜납 볼
JP4619292B2 (ja) 配線基板のパッド構造及び配線基板
JP2000269398A (ja) 半導体デバイスのアルミニウム製リードフレームおよび製造方法
JP4888096B2 (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
JP2013012739A (ja) 電気接続端子構造体及びその製造方法
JP4438190B2 (ja) 配線板と球状はんだとの接合部分の界面強度を評価する破壊試験方法
JP4667637B2 (ja) 電子部品の接合方法
JP2000252380A (ja) はんだ接続用パッドおよびそのはんだ接続用パッドを用いた半導体搭載用基板
JP2005317729A (ja) 接続端子、その接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法
JP2004165511A (ja) Ｃｓｐ接続方法
JP3980473B2 (ja) 電子部品の製造方法
JP2006222257A (ja) 配線基板とその製造方法、およびそれを用いた半導体装置
JP4387475B2 (ja) 配線基板
JP2001352005A (ja) 配線基板および半導体装置
JP4379054B2 (ja) 多層配線基板の製造方法
JP2000307223A (ja) 電子回路用基板及びそれを用いた電子回路の製造方法
JP2003347716A (ja) 配線基板
US20110042802A1 (en) Semiconductor device, external connection terminal, method of manufacturing semiconductor device, and method of manufacturing external connection terminal
JP2002118134A (ja) 接続端子とその接続端子を用いた半導体パッケージ並びに半導体パッケージの製造方法
KR20020070584A (ko) 언더 범프 메탈의 제조방법 및 그 구조
JP2001267734A (ja) 電子部品の実装構造およびこの実装構造に用いられる電子部品構成体

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3444245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term