JP2000307223A - 電子回路用基板及びそれを用いた電子回路の製造方法 - Google Patents
電子回路用基板及びそれを用いた電子回路の製造方法Info
- Publication number
- JP2000307223A JP2000307223A JP11540399A JP11540399A JP2000307223A JP 2000307223 A JP2000307223 A JP 2000307223A JP 11540399 A JP11540399 A JP 11540399A JP 11540399 A JP11540399 A JP 11540399A JP 2000307223 A JP2000307223 A JP 2000307223A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electronic circuit
- lead
- nickel
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 絶縁性樹脂基板上に電子回路を形成するため
の金属膜を形成したプリント配線板において、少なくと
も電子部品をフロー実装する領域の金属膜上にニッケル
膜またはニッケル合金膜を形成することにより、鉛フリ
ーはんだを用いて電子部品をプリント配線板にフロー実
装する際に発生するリフトオフ現象の発生を著しく抑え
ることを目的とする。 【解決手段】 スルーホールを有するガラスエポキシ樹
脂基板４の上に銅膜５を形成したガラスエポキシ製プリ
ント配線板（厚み１．６ｍｍ、１０ｃｍ角）の銅膜上
に、電気めっきによりニッケル膜６を１〜３μｍの厚み
で形成する。この電子回路用基板に、鉛フリーの皮膜２
を形成した電極端子１を接合用鉛フリーはんだ３によっ
てフロー実装する。
の金属膜を形成したプリント配線板において、少なくと
も電子部品をフロー実装する領域の金属膜上にニッケル
膜またはニッケル合金膜を形成することにより、鉛フリ
ーはんだを用いて電子部品をプリント配線板にフロー実
装する際に発生するリフトオフ現象の発生を著しく抑え
ることを目的とする。 【解決手段】 スルーホールを有するガラスエポキシ樹
脂基板４の上に銅膜５を形成したガラスエポキシ製プリ
ント配線板（厚み１．６ｍｍ、１０ｃｍ角）の銅膜上
に、電気めっきによりニッケル膜６を１〜３μｍの厚み
で形成する。この電子回路用基板に、鉛フリーの皮膜２
を形成した電極端子１を接合用鉛フリーはんだ３によっ
てフロー実装する。
Description
【０００１】
【発明の属する技術分野】本発明は、フロー実装法によ
ってプリント配線板上に回路形成する電子回路用基板に
関し、特に鉛フリーはんだを接合用はんだとして用いる
場合に適する電子回路用基板及びそれを用いた電子回路
の製造方法に関する。
ってプリント配線板上に回路形成する電子回路用基板に
関し、特に鉛フリーはんだを接合用はんだとして用いる
場合に適する電子回路用基板及びそれを用いた電子回路
の製造方法に関する。
【０００２】
【従来の技術】近年、廃棄される家電製品や自動車に含
まれるプリント配線板上のはんだから地下水中に溶出す
る鉛の危険性が指摘されている（日経メカニカル，１９
９７．７．２１，ｎｏ．５１１，第４０〜４３頁）。こ
のような溶出鉛に対する汚染対策の主流としては、家電
製品などの組み立て時から鉛を含まないはんだや電子部
品を用いることが進められている。例えば、鉛を含まな
いはんだ（鉛フリーはんだ）として、すずに銀、銅、ビ
スマス、亜鉛等を添加したものが使用されている。ま
た、電子部品の電極端子に付着形成しているはんだ皮膜
についても、パラジウムやすずにビスマス、銀、銅等を
添加した合金が使用されている。
まれるプリント配線板上のはんだから地下水中に溶出す
る鉛の危険性が指摘されている（日経メカニカル，１９
９７．７．２１，ｎｏ．５１１，第４０〜４３頁）。こ
のような溶出鉛に対する汚染対策の主流としては、家電
製品などの組み立て時から鉛を含まないはんだや電子部
品を用いることが進められている。例えば、鉛を含まな
いはんだ（鉛フリーはんだ）として、すずに銀、銅、ビ
スマス、亜鉛等を添加したものが使用されている。ま
た、電子部品の電極端子に付着形成しているはんだ皮膜
についても、パラジウムやすずにビスマス、銀、銅等を
添加した合金が使用されている。
【０００３】このような鉛フリーはんだは従来の鉛はん
だに比べていくつかの欠点を有するが、それらの中に電
子部品をプリント配線板にフロー実装する際に発生する
剥離現象がある（回路実装学会誌Ｖｏｌ．１２，Ｎｏ．
２（１９９７），第８３〜８９頁）。この剥離現象はリ
フトオフ現象と呼ばれ、実装品の接合端部において主に
発生する。例えば、図３は従来のフロー実装用電子回路
基板と実装後の接合部の断面図であるが、スルーホール
を有する絶縁性樹脂基板４の上に銅からなる金属膜５を
形成してプリント配線板を製造し（図３（ａ））、その
プリント配線板に皮膜２で覆われた電極端子１を接合用
鉛フリーはんだ３で実装した場合に、接合端部において
リフトオフ現象が発生する（図３（ｂ））。
だに比べていくつかの欠点を有するが、それらの中に電
子部品をプリント配線板にフロー実装する際に発生する
剥離現象がある（回路実装学会誌Ｖｏｌ．１２，Ｎｏ．
２（１９９７），第８３〜８９頁）。この剥離現象はリ
フトオフ現象と呼ばれ、実装品の接合端部において主に
発生する。例えば、図３は従来のフロー実装用電子回路
基板と実装後の接合部の断面図であるが、スルーホール
を有する絶縁性樹脂基板４の上に銅からなる金属膜５を
形成してプリント配線板を製造し（図３（ａ））、その
プリント配線板に皮膜２で覆われた電極端子１を接合用
鉛フリーはんだ３で実装した場合に、接合端部において
リフトオフ現象が発生する（図３（ｂ））。
【０００４】このようなリフトオフ現象は、基板として
スルーホールを有するプリント配線板を用いた際に、接
合用はんだとしてビスマス含有量が５重量％を超えるよ
うな、ビスマス含有量の高いすず主体のはんだを用いた
場合や、鉛を含んだ接合用はんだや電子部品を用いた場
合に発生しやすい。
スルーホールを有するプリント配線板を用いた際に、接
合用はんだとしてビスマス含有量が５重量％を超えるよ
うな、ビスマス含有量の高いすず主体のはんだを用いた
場合や、鉛を含んだ接合用はんだや電子部品を用いた場
合に発生しやすい。
【０００５】このようなリフトオフ現象の存在は、例え
ば、熱衝撃の繰り返しによって接合強度が低下するな
ど、接合の信頼性に大きく影響し、ひいては回路基板上
に形成した電子回路の信頼性を低下することとなり、重
要な問題となっている。
ば、熱衝撃の繰り返しによって接合強度が低下するな
ど、接合の信頼性に大きく影響し、ひいては回路基板上
に形成した電子回路の信頼性を低下することとなり、重
要な問題となっている。
【０００６】
【発明が解決しようとする課題】本発明は、鉛フリーは
んだを用いて電子部品をプリント配線板にフロー実装す
る際に発生するリフトオフ現象の発生を著しく抑えるこ
とに適した電子回路用基板及び、高い信頼性の電子回路
を得る方法を提供することを目的とする。
んだを用いて電子部品をプリント配線板にフロー実装す
る際に発生するリフトオフ現象の発生を著しく抑えるこ
とに適した電子回路用基板及び、高い信頼性の電子回路
を得る方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】前記課題を解決するため
に、本発明の電子回路用基板は、絶縁性樹脂基板上に電
子回路を形成するための金属膜を形成したプリント配線
板において、少なくとも電子部品をフロー実装する領域
の金属膜上にニッケル膜またはニッケル合金膜を形成す
ることを特徴とする。
に、本発明の電子回路用基板は、絶縁性樹脂基板上に電
子回路を形成するための金属膜を形成したプリント配線
板において、少なくとも電子部品をフロー実装する領域
の金属膜上にニッケル膜またはニッケル合金膜を形成す
ることを特徴とする。
【０００８】また、本発明の電子回路の製造方法は、前
記本発明の電子回路用基板の上にすずを含有する鉛フリ
ーはんだを用いて電子部品をフロー実装することを特徴
とする。
記本発明の電子回路用基板の上にすずを含有する鉛フリ
ーはんだを用いて電子部品をフロー実装することを特徴
とする。
【０００９】図３に示す従来のフロー実装用電子回路基
板と実装後の接合部において、剥離部を解析すると、剥
離した両面には銅とすずとの化合物７，８が存在してお
り、図３における銅からなる金属膜５とはんだ３との界
面に銅とすずとの化合物が反応形成していることが判明
した。金属膜とはんだとの接合部の断面はプリント配線
板上の金属膜の銅側からＣｕ（金属膜の銅）／Ｃｕ3Ｓ
ｎ／Ｃｕ6Ｓｎ5／Ｓｎ（はんだ中のすず）の４層構造と
なっており、これらの各層のヌープ硬度はそれぞれ５６
／１２８／７６／７である。従って、接合後の収縮応力
は銅とすずとの化合物に蓄積されているため、Ｃｕ3Ｓ
ｎの層とＣｕ6Ｓｎ5の層との間で剥離（破壊）するもの
と推定される。
板と実装後の接合部において、剥離部を解析すると、剥
離した両面には銅とすずとの化合物７，８が存在してお
り、図３における銅からなる金属膜５とはんだ３との界
面に銅とすずとの化合物が反応形成していることが判明
した。金属膜とはんだとの接合部の断面はプリント配線
板上の金属膜の銅側からＣｕ（金属膜の銅）／Ｃｕ3Ｓ
ｎ／Ｃｕ6Ｓｎ5／Ｓｎ（はんだ中のすず）の４層構造と
なっており、これらの各層のヌープ硬度はそれぞれ５６
／１２８／７６／７である。従って、接合後の収縮応力
は銅とすずとの化合物に蓄積されているため、Ｃｕ3Ｓ
ｎの層とＣｕ6Ｓｎ5の層との間で剥離（破壊）するもの
と推定される。
【００１０】本発明においては、プリント配線板上の銅
からなる金属膜の上にさらにニッケル膜またはニッケル
合金膜を形成し直接的に銅とすずとを接触させないよう
にすることによって、銅とすずとの化合物の形成を阻止
し、このような剥離現象を排除する。すなわち、銅とす
ずとの化学反応を防ぐために、金属膜上に銅やすずの拡
散しない（拡散の遅い）膜を形成する。
からなる金属膜の上にさらにニッケル膜またはニッケル
合金膜を形成し直接的に銅とすずとを接触させないよう
にすることによって、銅とすずとの化合物の形成を阻止
し、このような剥離現象を排除する。すなわち、銅とす
ずとの化学反応を防ぐために、金属膜上に銅やすずの拡
散しない（拡散の遅い）膜を形成する。
【００１１】本発明においては、金属膜へのニッケル膜
またはニッケル合金膜の形成は電気めっきや無電解めっ
きによって容易に可能であり、この膜を絶縁基板上に張
り付けることで容易に本発明の電子回路用基板が完成す
る。また、絶縁基板上に金属膜を張り付けた後に、ニッ
ケル膜またはニッケル合金膜をめっきしても良い。
またはニッケル合金膜の形成は電気めっきや無電解めっ
きによって容易に可能であり、この膜を絶縁基板上に張
り付けることで容易に本発明の電子回路用基板が完成す
る。また、絶縁基板上に金属膜を張り付けた後に、ニッ
ケル膜またはニッケル合金膜をめっきしても良い。
【００１２】膜の材料としては、上記したニッケルまた
はニッケル合金が適し、ニッケル合金としては、クロ
ム、パラジウム、銅等を合金中５重量％未満添加したも
のや、クロム、パラジウム、銅等を合金中５〜３０重量
％添加したもの等が挙げられるが、クロム、パラジウ
ム、銅等を合金中５重量％未満添加したものが好まし
い。
はニッケル合金が適し、ニッケル合金としては、クロ
ム、パラジウム、銅等を合金中５重量％未満添加したも
のや、クロム、パラジウム、銅等を合金中５〜３０重量
％添加したもの等が挙げられるが、クロム、パラジウ
ム、銅等を合金中５重量％未満添加したものが好まし
い。
【００１３】膜の形成方法としては、上記した電気めっ
き（例えば、ワット浴など）、無電解めっき（例えば、
次亜リン酸ソーダを還元剤としたものなど）の他、真空
蒸着（例えば、電子線によるもの）などが挙げられる
が、簡便性の点から電気めっきが好ましい。
き（例えば、ワット浴など）、無電解めっき（例えば、
次亜リン酸ソーダを還元剤としたものなど）の他、真空
蒸着（例えば、電子線によるもの）などが挙げられる
が、簡便性の点から電気めっきが好ましい。
【００１４】ニッケル膜またはニッケル合金膜の膜厚は
０．０５〜５μｍの範囲が好ましく、１〜３μｍの範囲
がさらに好ましい。膜厚が０．０５μｍ未満の場合は膜
の効果が弱くなり、一方膜厚が５μｍを超えると銅から
なる金属膜にクラックを発生させたり、膜形成に時間を
要し経済的に不利になる傾向がある。
０．０５〜５μｍの範囲が好ましく、１〜３μｍの範囲
がさらに好ましい。膜厚が０．０５μｍ未満の場合は膜
の効果が弱くなり、一方膜厚が５μｍを超えると銅から
なる金属膜にクラックを発生させたり、膜形成に時間を
要し経済的に不利になる傾向がある。
【００１５】本発明においては、その後、鉛フリーはん
だを用いたフロー実装によって電子部品をプリント配線
板に実装し電子回路を形成する。
だを用いたフロー実装によって電子部品をプリント配線
板に実装し電子回路を形成する。
【００１６】用いられる鉛フリーはんだは、すずを主成
分として含有するもので、Ｓｎ−Ａｇ系はんだ、Ｓｎ−
Ｂｉ系はんだ、Ｓｎ−Ｚｎ系はんだ等である。
分として含有するもので、Ｓｎ−Ａｇ系はんだ、Ｓｎ−
Ｂｉ系はんだ、Ｓｎ−Ｚｎ系はんだ等である。
【００１７】
【発明の実施の形態】（実施の形態１）図１は本発明の
フロー実装用電子回路基板と実装後の接合部の断面図で
ある。以下、図１を用いて本発明の実施の形態を説明す
る。
フロー実装用電子回路基板と実装後の接合部の断面図で
ある。以下、図１を用いて本発明の実施の形態を説明す
る。
【００１８】図１（ａ）に示すように、スルーホールを
有する絶縁性樹脂基板４の上に銅膜５を形成したガラス
エポキシ製プリント配線板（厚み１．６ｍｍ、１０ｃｍ
角）の上に、電気めっきによりニッケル膜を１．５±
０．５μｍの厚みで形成した（図１（ａ））。この電子
回路用基板に、表１に示す接合用鉛フリーはんだを用い
て、表１に示す皮膜を厚み２０μｍディップした（サン
プル５はめっき）電極端子（ＴＯ−２２０パッケージ）
６個を、２６０℃、１０秒間でフロー実装した。１０箇
所の接合部で観察した実装直後の剥離発生数を表１に示
す。また、比較品としてニッケル膜を形成しない電子回
路用基板についても同様の実験を行った。その結果も表
１に示す。
有する絶縁性樹脂基板４の上に銅膜５を形成したガラス
エポキシ製プリント配線板（厚み１．６ｍｍ、１０ｃｍ
角）の上に、電気めっきによりニッケル膜を１．５±
０．５μｍの厚みで形成した（図１（ａ））。この電子
回路用基板に、表１に示す接合用鉛フリーはんだを用い
て、表１に示す皮膜を厚み２０μｍディップした（サン
プル５はめっき）電極端子（ＴＯ−２２０パッケージ）
６個を、２６０℃、１０秒間でフロー実装した。１０箇
所の接合部で観察した実装直後の剥離発生数を表１に示
す。また、比較品としてニッケル膜を形成しない電子回
路用基板についても同様の実験を行った。その結果も表
１に示す。
【００１９】尚、表１中、例えば「Ｓｎ／２Ａｇ／２Ｂ
ｉ／０．５Ｃｕ」とは、ＳｎとＡｇとＢｉとＣｕとがＳ
ｎ：Ａｇ：Ｂｉ：Ｃｕ＝９５．５：２：２：０．５の重
量比で配合された合金であることを示す（Ｓｎ以外の係
数は合金中の重量％を表す意味であり、以下同様）。
ｉ／０．５Ｃｕ」とは、ＳｎとＡｇとＢｉとＣｕとがＳ
ｎ：Ａｇ：Ｂｉ：Ｃｕ＝９５．５：２：２：０．５の重
量比で配合された合金であることを示す（Ｓｎ以外の係
数は合金中の重量％を表す意味であり、以下同様）。
【００２０】
【表１】
【００２１】表１の結果より、ニッケル膜を形成した電
子回路用基板に鉛フリーはんだを用いて製造した電子回
路は、従来の鉛はんだを用いて製造した電子回路（サン
プル６）と同様の剥離防止効果を有することがわかる。
子回路用基板に鉛フリーはんだを用いて製造した電子回
路は、従来の鉛はんだを用いて製造した電子回路（サン
プル６）と同様の剥離防止効果を有することがわかる。
【００２２】この他、接合用はんだとしてＳｎ／０．５
Ｃｕを用い、電極端子皮膜としてＳｎ／２Ａｇ／２〜１
０Ｂｉ／０．５Ｃｕディップ皮膜やＳｎ／２Ｂｉめっき
皮膜を用いた場合も同様の効果を有する。
Ｃｕを用い、電極端子皮膜としてＳｎ／２Ａｇ／２〜１
０Ｂｉ／０．５Ｃｕディップ皮膜やＳｎ／２Ｂｉめっき
皮膜を用いた場合も同様の効果を有する。
【００２３】尚、本発明では鉛を含む接合用はんだを用
いても剥離現象を加速発生させることはないので、鉛フ
リーの過渡期、すなわち鉛を含む電子部品と鉛を含まな
い電子部品とを併用する場合にも効果的に使用すること
ができる。
いても剥離現象を加速発生させることはないので、鉛フ
リーの過渡期、すなわち鉛を含む電子部品と鉛を含まな
い電子部品とを併用する場合にも効果的に使用すること
ができる。
【００２４】（実施の形態２）実施の形態１におけるサ
ンプル１〜６の電子回路について熱衝撃試験を行った。
熱衝撃試験は電子回路に熱衝撃を与えて接合強度を測定
することにより行った。接合強度は実装した電極をプリ
ント配線板の反対方向に直角に引っ張り、破壊した強度
を接合強度とした。尚、試験は液相中で行い、−６５℃
と１５０℃を各５分間保持するのを１サイクルとし、０
〜５００サイクルにおける接合強度を測定した。結果を
図２に示す。
ンプル１〜６の電子回路について熱衝撃試験を行った。
熱衝撃試験は電子回路に熱衝撃を与えて接合強度を測定
することにより行った。接合強度は実装した電極をプリ
ント配線板の反対方向に直角に引っ張り、破壊した強度
を接合強度とした。尚、試験は液相中で行い、−６５℃
と１５０℃を各５分間保持するのを１サイクルとし、０
〜５００サイクルにおける接合強度を測定した。結果を
図２に示す。
【００２５】図２の結果より、実装直後の接合強度は、
ニッケル膜を形成した電子回路も形成しない電子回路も
ほぼ同値を示すが、熱衝撃のサイクル数を増やすと銅膜
にニッケル膜を形成しない電子回路の接合強度が著しく
低下するのに対して、ニッケル膜を形成した電子回路の
接合強度は低下が少ないことがわかる。
ニッケル膜を形成した電子回路も形成しない電子回路も
ほぼ同値を示すが、熱衝撃のサイクル数を増やすと銅膜
にニッケル膜を形成しない電子回路の接合強度が著しく
低下するのに対して、ニッケル膜を形成した電子回路の
接合強度は低下が少ないことがわかる。
【００２６】（実施の形態３）実施の形態１と同じガラ
スエポキシ製プリント配線板の上に、電気めっきにより
ニッケル膜を厚みを変えて（０．０５μｍ未満、１〜３
μｍ、５μｍを超える厚み）形成した。この電子回路用
基板に、Ｓｎ／２Ａｇ／７．５Ｂｉ／Ｃｕからなる接合
用鉛フリーはんだを用いて実施の形態１におけるサンプ
ル１と同様にフロー実装した。この電子回路についてリ
ードの折れとリフトオフ現象の発生を観察したところ、
ニッケル膜の厚みが１〜３μｍの電子回路ではリードの
折れもリフトオフ現象も発生しなかったが、０．０５μ
ｍ未満の電子回路ではリフトオフ現象が発生し、５μｍ
を超える電子回路ではリードの折れが発生した。尚、ニ
ッケル膜を形成しない従来の電子回路ではリフトオフ現
象が多発した。
スエポキシ製プリント配線板の上に、電気めっきにより
ニッケル膜を厚みを変えて（０．０５μｍ未満、１〜３
μｍ、５μｍを超える厚み）形成した。この電子回路用
基板に、Ｓｎ／２Ａｇ／７．５Ｂｉ／Ｃｕからなる接合
用鉛フリーはんだを用いて実施の形態１におけるサンプ
ル１と同様にフロー実装した。この電子回路についてリ
ードの折れとリフトオフ現象の発生を観察したところ、
ニッケル膜の厚みが１〜３μｍの電子回路ではリードの
折れもリフトオフ現象も発生しなかったが、０．０５μ
ｍ未満の電子回路ではリフトオフ現象が発生し、５μｍ
を超える電子回路ではリードの折れが発生した。尚、ニ
ッケル膜を形成しない従来の電子回路ではリフトオフ現
象が多発した。
【００２７】
【発明の効果】本発明によれば、鉛フリーはんだを用い
て電子部品をプリント配線板にフロー実装する際に発生
するリフトオフ現象の発生を著しく抑えることができる
ため、環境的な問題が少なくかつ高い信頼性の電子回路
を得ることができる。
て電子部品をプリント配線板にフロー実装する際に発生
するリフトオフ現象の発生を著しく抑えることができる
ため、環境的な問題が少なくかつ高い信頼性の電子回路
を得ることができる。
【図１】本発明のフロー実装用電子回路基板と実装後の
接合部の断面図である。
接合部の断面図である。
【図２】実施の形態２における熱衝撃試験の結果を示す
グラフである。
グラフである。
【図３】従来のフロー実装用電子回路基板と実装後の接
合部の断面図である。
合部の断面図である。
１ 電極端子 ２ 電極端子皮膜 ３ 接合用鉛フリーはんだ ４ 絶縁性樹脂基板 ５ 金属膜 ６ ニッケル膜 ７ 銅とすずとの化合物 ８ 銅とすずとの化合物
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｂ２３Ｋ 101:42 (72)発明者 河本 芳久 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 坂口 茂樹 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 5E319 AC01 AC17 BB01 CC33
Claims (2)
- 【請求項１】 絶縁性樹脂基板上に電子回路を形成する
ための金属膜を形成したプリント配線板において、少な
くとも電子部品をフロー実装する領域の金属膜上にニッ
ケル膜またはニッケル合金膜を形成することを特徴とす
る電子回路用基板。 - 【請求項２】 請求項１に記載の電子回路用基板の上に
すずを含有する鉛フリーはんだを用いて電子部品をフロ
ー実装することを特徴とする電子回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11540399A JP2000307223A (ja) | 1999-04-22 | 1999-04-22 | 電子回路用基板及びそれを用いた電子回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11540399A JP2000307223A (ja) | 1999-04-22 | 1999-04-22 | 電子回路用基板及びそれを用いた電子回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000307223A true JP2000307223A (ja) | 2000-11-02 |
Family
ID=14661716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11540399A Pending JP2000307223A (ja) | 1999-04-22 | 1999-04-22 | 電子回路用基板及びそれを用いた電子回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000307223A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001069990A1 (fr) * | 2000-03-15 | 2001-09-20 | Matsushita Electric Industrial Co., Ltd. | Structure liee et carte a circuit imprime electronique |
| JP2004259703A (ja) * | 2004-04-07 | 2004-09-16 | K-Tech Devices Corp | 抵抗発熱体 |
| KR100497862B1 (ko) * | 2000-12-19 | 2005-06-29 | 가부시끼가이샤 도시바 | 부품실장기판과 그 제조방법 |
| JP2010066174A (ja) * | 2008-09-11 | 2010-03-25 | Citizen Finetech Miyota Co Ltd | ガスセンサ |
-
1999
- 1999-04-22 JP JP11540399A patent/JP2000307223A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001069990A1 (fr) * | 2000-03-15 | 2001-09-20 | Matsushita Electric Industrial Co., Ltd. | Structure liee et carte a circuit imprime electronique |
| US6657135B2 (en) | 2000-03-15 | 2003-12-02 | Matsushita Electric Industrial Co., Ltd. | Connection structure and electronic circuit board |
| KR100497862B1 (ko) * | 2000-12-19 | 2005-06-29 | 가부시끼가이샤 도시바 | 부품실장기판과 그 제조방법 |
| JP2004259703A (ja) * | 2004-04-07 | 2004-09-16 | K-Tech Devices Corp | 抵抗発熱体 |
| JP2010066174A (ja) * | 2008-09-11 | 2010-03-25 | Citizen Finetech Miyota Co Ltd | ガスセンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3444245B2 (ja) | 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法 | |
| JP3682654B2 (ja) | 無電解Ｎｉメッキ部分へのはんだ付け用はんだ合金 | |
| US6586683B2 (en) | Printed circuit board with mixed metallurgy pads and method of fabrication | |
| JPH11350188A (ja) | 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品 | |
| US6264093B1 (en) | Lead-free solder process for printed wiring boards | |
| JPH08164496A (ja) | Ｓｎ−Ｚｎ系、Ｓｎ−Ｚｎ−Ｂｉ系はんだ及びその表面処理方法並びにそれを用いた実装品 | |
| JPH0148355B2 (ja) | ||
| JP2000153388A (ja) | はんだ付け物品 | |
| KR20100126584A (ko) | 배선 기판 및 그 제조 방법, 전자 장치의 제조 방법 | |
| JP2001274539A (ja) | 電子デバイス搭載プリント配線板の電極接合方法 | |
| JP2003332731A (ja) | Ｐｂフリー半田付け物品 | |
| JP2000307223A (ja) | 電子回路用基板及びそれを用いた電子回路の製造方法 | |
| JPH1093004A (ja) | 電子部品およびその製造方法 | |
| JP2684631B2 (ja) | コンデンサ用リード線 | |
| JPH01262092A (ja) | Ｃｕ系材料接合用はんだ及びはんだ付方法 | |
| JP5019596B2 (ja) | プリント配線板及びプリント回路板 | |
| EP1103995A1 (en) | Electronic component, and electronic apparatus in which the electronic component is mounted and its manufacturing method | |
| EP0697805A1 (en) | Printed circuit board manufacture utilizing electroless palladium | |
| JPH11251503A (ja) | 電子部品およびその製造方法 | |
| JP2000208934A (ja) | 電子部品実装品とその製造方法、およびこれに用いるはんだ | |
| JP2006086201A (ja) | フレキシブル配線板及びその表面処理方法 | |
| JPH06302952A (ja) | スルーホール回路基板の製造法 | |
| JP2003347716A (ja) | 配線基板 | |
| JP2001168513A (ja) | 非鉛系はんだ材料被覆基板の製造方法 | |
| JP2006083410A (ja) | 電子部品の製造方法 |