DE60023416T2 - Weichlotverbindung mit hoher Festigkeit - Google Patents

Weichlotverbindung mit hoher Festigkeit Download PDF

Info

Publication number
DE60023416T2
DE60023416T2 DE60023416T DE60023416T DE60023416T2 DE 60023416 T2 DE60023416 T2 DE 60023416T2 DE 60023416 T DE60023416 T DE 60023416T DE 60023416 T DE60023416 T DE 60023416T DE 60023416 T2 DE60023416 T2 DE 60023416T2
Authority
DE
Germany
Prior art keywords
solder
nickel
layer
substrate
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60023416T
Other languages
English (en)
Other versions
DE60023416D1 (de
Inventor
Kazuyuki Kawashima
Yasunori Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Application granted granted Critical
Publication of DE60023416D1 publication Critical patent/DE60023416D1/de
Publication of DE60023416T2 publication Critical patent/DE60023416T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B23K35/007—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of copper or another noble metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/125—Deflectable by temperature change [e.g., thermostat element]
    • Y10T428/12507—More than two components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/125—Deflectable by temperature change [e.g., thermostat element]
    • Y10T428/12514—One component Cu-based
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12944—Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12993—Surface feature [e.g., rough, mirror]

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Chemically Coating (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Lötverfahren und eine Lötverbindung für eine stromlos plattierte Nickel-/Goldoberfläche gemäß dem Oberbegriff der Ansprüche 1 und 6. Die vorliegende Erfindung kann auf eine Verdrahtungsstruktur, eine Schaltung und ein Verfahren zur Herstellung derselben angewendet werden.
  • Löten wird nicht nur verwendet, um eine elektronische Einrichtung mit einem gedruckten Schaltungssubstrat zu verbinden, sondern auch, um sie mechanisch an dem gedruckten Schaltungssubstrat zu befestigen. Daher ist es eines der wichtigen Probleme im Gebiet der Montagetechniken, an einer Lötverbindung eine ausreichende Festigkeit sicherzustellen.
  • Im Fall einer elektronischen Einrichtung von relativ großer Dimensionierung ist auch ihre zu lötende Elektrodenfläche, also die Lötkontaktfläche, relativ groß, und daher ist die Festigkeit der Lötverbindung bei der Konstruktion kein signifikantes Problem. Da im Fall einer relativ groß dimensionierten Einrichtung eine mechanisch ausreichende Lötverbindungsfestigkeit erreicht wird, wurde ein eutektisches Sn-Pb-Lötmittel weithin verwendet, weil es ein leicht handhabbares Material mit einem niedrigen Schmelzpunkt ist. Man beachte, dass das eutektische Sn-Pb-Lötmittel selbst keine ausgezeichnete mechanische Festigkeit aufweist.
  • Im Fall einer elektronischen Einrichtung von sehr kleiner Dimensionierung, wie z.B. einem CSP (Chip Size Package) ist ihre zu lötende Elektrodenfläche, also die Lötkontaktfläche, jedoch auch sehr klein. Es bedarf keiner Erwähnung, dass auch die Fläche eines Lötauges auf einem gedruckten Schaltungssubstrat reduziert werden muss, um mit den äußeren Elektroden einer Einrichtung vom CSP-Typ zusammenzupassen.
  • In dem Fall, dass ein Paket vom BGA (Ball Grid Array = Kugelgitteranordnung)-Typ, wobei die Abstände 0,8 mm sind und jede Lötkugel im Durchmesser etwa 0,5 mm beträgt, an einem gedruckten Schaltungssubstrat angebracht ist, ist es zum Beispiel notwendig, den Durchmesser eines Lötauges auf dem gedruckten Schaltungssubstrat auf 0,4 mm zu reduzieren. Die Fläche eines solchen Lötauges von 0,4 mm im Durchmesser beträgt nur einen Bruchteil der Fläche eines Lötauges auf einem gedruckten Schaltungssubstrat, das mit einem herkömmlichen QFP (Quad Flat Package) mit einem Abstand von 0,5 mm montiert wird.
  • Je mehr eine elektronische Einrichtung miniaturisiert wird, desto kleiner ist die Elektrodenfläche einer zu lötenden Kontaktfläche, also des Lötmittelkontaktbereichs. Daher wird die Festigkeit einer Lötverbindung bei der Konstruktion ein signifikantes Problem.
  • Allgemein ist ein Verdrahtungsleiter aus Kupfer (Cu) oder Aluminium (A1) hergestellt. Man kann jedoch nicht sagen, dass sich Kupfer und Aluminium notwendigerweise zur Verwendung beim Löten eignen, und außerdem können diese Materialien vor dem Löten rosten. Um die zu lötende Oberfläche eines Verdrahtungsleiters zum Löten geeignet zu machen und sie am Rosten zu hindern, wird auf der erforderlichen Oberfläche des Verdrahtungsleiters üblicherweise eine Oberflächenbehandlung wie z.B. Lötplattieren oder dieser Tage auch Nickel-/Goldplattieren ausgeführt.
  • Da zum Elektroplattieren besondere Drähte zum Elektroplattieren auf einem Paket und einem gedruckten Schaltungssubstrat benötigt werden, geht der Trend in jüngerer Zeit dahin, Elektroplattieren durch stromloses Plattieren zu ersetzen. Als stromloses Plattieren wird im Allgemeinen Nickel-Phosphor-Plattieren zum Nickelplattieren eingesetzt. Im Folgenden wird eine plattierte Nickel-/Goldschicht, in der eine Nickelschicht durch stromloses Nickel-Phosphor-Plattieren gebildet wird, "stromlos plattierte Nickel-/Goldschicht" genannt.
  • Die Erfinder haben jedoch gefunden, dass eine stromlos plattierte Nickel-/Goldschicht eine geringere mechanische Festigkeit aufweist. Im Fall, dass eine CSP-Einrichtung mit Abständen von 0,8 mm, wobei jede eutektische Sn-Pb-Lötkugel 0,5 mm im Durchmesser beträgt, an entsprechende stromlos plattierte Nickel-/Goldlötaugen auf einem gedruckten Schaltungssubstrat gelötet wird, wird zum Beispiel beobachtet, dass das Lötmittel von der Grenzfläche der Nickelschicht abblättert.
  • Als eines der Schutzverfahren, um ein solches zerstörerisches Abblätterphänomen zu vermeiden, wird der Raum zwischen der CSP-Einrichtung und dem gedruckten Schaltungssubstrat mit einem Klebemittel gefüllt. Dieses Verfahren ist jedoch kostspielig.
  • Als anderes Schutzverfahren wird absichtlich eine größere gelötete Fläche gebildet, um die mechanische Festigkeit an einer Lötverbindung zu erhöhen. Zum Beispiel werden im voraus große Verstärkungselektroden gebildet, und durch Löten dieser Verstärkungselektroden kann eine ausreichende mechanische Festigkeit erhalten werden. Diese großen Verstärkungselektroden stehen jedoch der Miniaturisierung im Wege, die das wichtigste Merkmal des CSP ist.
  • Als weiteres Schutzverfahren wird überlegt, anstelle des stromlosen Nickel-/Goldplattierens die Lötplattierung einzusetzen. Die Lötplattierung bietet nach dem Plattieren jedoch eine geringere Glattheit, was zu einer instabilen Montage von Teilen führt. Dies kann dazu führen, dass die Herstellungsausbeute verringert wird. Ein solcher Nachteil ist deshalb bedeutender, weil die Elektrodenfläche einer zu lötenden Kontaktfläche durch jüngere Fortschritte in der Miniaturisierung kleiner wird.
  • Als noch weiteres Schutzverfahren wird überlegt, einen Überzug aus einer organischen Verbindung einzusetzen. Ein Überzug aus einer organischen Verbindung kann jedoch nicht für eine ausreichend lange Zeit verhindern, dass der Leiter rostet.
  • Wie oben beschrieben, ist die Wahlfreiheit bisher darauf beschränkt, das stromlose Nickel-/Goldplattieren auszuwählen.
  • Es ist das Ziel der vorliegenden Erfindung, ein Lötverfahren und eine Lötverbindung bereitzustellen, die eine Verbindung mit hoher Festigkeit zwischen einem Lötmittel und einer stromlos plattieren Nickel-/Goldoberfläche bereitstellt.
  • Die Erfindung erreicht dieses Ziel mit den Merkmalen der Ansprüche 1 und 6.
  • 1 ist ein schematisches Diagramm, dass die Schichtstruktur einer Lötverbindung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 2 ist ein Diagramm, das eine Halbleitereinrichtung zeigt, auf die die Ausführungsform der vorliegenden Erfindung angewendet wird;
  • 3 ist ein Diagramm, das eine Verdrahtungsstruktur zeigt, auf die die Ausführungsform der vorliegenden Erfindung angewendet wird,
  • 4 ist ein Diagramm, das das Aussehen einer intermetallischen Verbindung zeigt, die aus einem Cu-Stück und einem eutektischen Sn-Pb-Lötmittel gebildet ist;
  • 5 ist ein Diagramm, das das Aussehen einer intermetallischen Verbindung zeigt, die aus einer elektroplattierten Nickel-/Goldoberfläche und einem eutektischen Sn-Pb-Lötmittel gebildet ist;
  • 6 ist ein Diagramm, das das Aussehen einer nadelartigen intermetallischen Verbindung zeigt, die aus einer stromlos plattierten Nickel-/Goldoberfläche und einem eutektischen Sn-Pb-Lötmittel gebildet ist;
  • 7 ist ein Diagramm, das das Aussehen einer blumenkohlartigen intermetallischen Verbindung zeigt, die aus einer stromlos plattierten Nickel-/Goldoberfläche und einem Sn-Ag-Cu-Lötmittel gebildet ist;
  • 8 ist ein Diagramm, das ein Beispiel eines Schaltungsmusters zeigt, das auf einer Musterleiterplatte gebildet ist, an der Elemente montiert sind;
  • 9 ist ein Diagramm, das ein solches Aussehen zeigt, dass eine aus einer stromlos plattierten Nickel-/Goldoberfläche und einem eutektischen Sn-Pb-Lötmittel gebildete Lötverbindung abblättert; und
  • 10 ist ein vergrößertes Diagramm, das die abgeblätterte Lötverbindung der 9 zeigt.
  • Eine stromlos plattierte Nickel-/Goldschicht wird als Schicht definiert, die aus einer Nickelschicht und einer auf der Nickelschicht gebildeten Goldschicht besteht, wobei die Nickelschicht durch das wohlbekannte stromlose Nickel-Phosphor-Plattieren gebildet ist.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird ein Sn-Ag-Cu-Lötmittel verwendet, um Löten für eine stromlos plattierte Nickel-/Goldschicht durchzuführen. In dieser Ausführungsform kann zum Beispiel ein Sn-3,5Ag-0,75Cu-Lötmittel verwendet werden. Weil ein aus Kupfer (Cu) hergestelltes Lötauge auf einem gedruckten Schaltungssubstrat eine darauf gebildete stromlos plattierte Nickel-/Goldschicht aufweist, um Rost oder dergleichen zu verhindern, wird das Löten mit dem Sn-Ag-Cu-Lötmittel direkt auf der stromlos plattierten Nickel-/Goldschicht durchgeführt. Wie später beschrieben wird, wird beim Löten die Goldschicht der stromlos plattierten Nickel-/Goldschicht in das Sn-Ag-Cu-Lötmittel geschmolzen. Die Verwendung eines Sn-Ag-Cu-Lötmittels für die stromlos plattierte Nickel-/Goldschicht ergibt eine Lötverbindung mit hoher Festigkeit. Die Details werden im nachfolgenden beschrieben.
  • Wie in 1 gezeigt, ist eine Lötverbindung gemäß der Ausführungsform aus einer Schichtstruktur aufgebaut: eine zugrunde liegende Schicht 1 (hier ein Kupferdraht)/eine Nickelschicht 2/eine Intermetallverbindungsschicht 3/eine Lötschicht 4. Die Goldschicht der stromlos plattierten Nickel-/Goldschicht wurde in das Lötmittel geschmolzen. Die Intermetallverbindungsschicht 3 besteht hauptsächlich aus Zinn und Kupfer und umfasst weiterhin Nickel. Die Details einer intermetallischen Verbindung werden später beschrieben.
  • Eine solche Lötverbindung gemäß der Ausführungsform war der Gegenstand einer zerstörenden Lebensdauerprüfung. Das Ergebnis war, dass die Festigkeit der Lötverbindung hoch war, und daher fand an der Grenzfläche zwischen der Nickelschicht 2 und der Intermetallverbindungsschicht 3 kaum ein zerstörerisches Abblättern statt. Daher kann eine verlässliche Lötverbindung erhalten werden. Die Details der zerstörenden Lebensdauerprüfung werden später beschrieben.
  • Mit Bezug auf 2 ist eine Halbleitereinrichtung 10 aus einem Paketsubstrat 11 vom BGA-Typ aufgebaut, an dem ein Halbleiterchip 14 angebracht ist. Das Paketsubstrat 11 weist darauf gebildete Verbindungen 12 und Substratanschlüsse 13 auf, die mit entsprechenden Verbindungen 12 verbunden sind. Weiterhin weist das Paketsubstrat 11 Lötkugeln auf, die auf entsprechenden Substratanschlüssen 13 gebildet sind.
  • Wie oben beschrieben, existieren die stromlos plattierten Nickel-/Goldschichten auf entsprechenden Substratanschlüssen 13, bevor die Lötkugeln gebildet werden. Jede der Lötverbindungen 16 weist die in 1 gezeigte Schichtstruktur auf, nachdem die Lötkugeln gebildet wurden.
  • Die Halbleitereinrichtung 10 kann auch an einer gedruckten Leiterplatte (nicht gezeigt) angebracht sein. Jeder Anschluss an der gedruckten Leiterplatte kann auf ihrer Oberfläche die stromlos plattierte Nickel-/Goldschicht gebildet haben, bevor die Hableitereinrichtung 10 an die gedruckte Leiterplatte gelötet wird.
  • Mit Bezug auf 3 ist eine Verdrahtungsstruktur aus einer gedruckten Leiterplatte 20 aufgebaut, die mit einem Verbindungselement 23 angebracht ist. Die gedruckte Leiterplatte 20 weist Drähte 21 darin und mit entsprechenden der Drähte 21 verbundene Anschlüsse 22 auf. Das Verbindungselement 23 weist Anschlüsse 24 auf. Die entsprechenden Anschlüsse 22 sind durch Lötverbindungen 25 elektrisch und mechanisch mit den Anschlüssen 24 des Verbindungsstücks 23 verbunden. Jeder Anschluss 22 und 24 weist auf seiner Oberfläche gebildet die stromlos plattierte Nickel-/Goldschicht auf, bevor das Verbindungselement 23 an die gedruckte Leiterplatte 20 gelötet wird. Daher wird ein Sn-Ag-Cu-Lötmittel verwendet, um die Lötverbindungen 25 zu bilden, von denen jede Seite die in 1 gezeigte Schichtstruktur aufweist, was zu einer Lötverbindung mit hoher Festigkeit führt.
  • Wie oben beschrieben wurde, kann eine Lötverbindung mit hoher Festigkeit für eine stromlos plattierte Nickel-/Goldoberfläche erhalten werden, was die Verlässlichkeit einer Struktur wie z.B. der Halbleitereinrichtung 10 oder einer Verdrahtungsstruktur einschließlich des Paketsubstrats 11 und der mit dem Verbindungselement 23 angebrachten gedruckten Leiterplatte 20 verbessert.
  • Die Erfinder haben einen Mechanismus verfolgt, der eine solche hohe Lötverbindungsfestigkeit bereitstellt. Nachfolgend wird ein Teil der Analyse des Mechanismus beschrieben.
  • Die folgenden Kombinationen, die eine hohe Festigkeit an einer Lötverbindung bereitstellen, sind bekannt:
    • (1) eutektisches Sn-Pb-Lötmittel und Kupferfolie;
    • (2) eutektisches Sn-Pb-Lötmittel und lötplattierte Kupferfolie; und
    • (3) eutektisches Sn-Pb-Lötmittel und mit Nickel/Gold elektroplattierte Kupferfolie, wobei die Kupferfolie zum Beispiel ein auf einem gedruckten Schaltungssubstrat gebildeter Kupferdraht ist.
  • In den Fällen (1) und (2) wird an einer Grenzfläche zwischen dem eutektischen Sn-Pb-Lötmittel und der Kupferfolie eine intermetallische Verbindung aus Kupfer und Zinn gebildet. Im Fall (3) wird eine intermetallische Verbindung aus Nickel und Zinn an einer Grenzfläche zwischen dem eutektischen Sn-Pb-Lötmittel und der mit Nickel/Gold elektroplattierten Kupferfolie gebildet.
  • Die Erfinder haben das jeweilige Aussehen der in den obigen drei Fällen (1)–(3) gebildeten intermetallischen Verbindungen beobachtet, um den Grund der Unterschiede der mechanischen Festigkeit zu finden. Da in der Lötverbindung eine Intermetallverbindung gebildet wurde, erfolgt die Beobachtung, nachdem die Intermetallverbindung durch Auflösen der Lötmittelkomponente der Lötverbindung unter Verwendung eines chemischen Agens freigelegt worden ist. Als Ergebnis fanden die Erfinder, dass die intermetallische Verbindung in allen Fällen (1)–(3) in der Lötverbindung wie ein Blumenkohl geformt war. 4 zeigt das Aussehen einer intermetallischen Verbindung, die im Fall (1) aus eutektischem Sn-Pb-Lötmittel und Kupfer gebildet wurde. 5 zeigt das Aussehen einer intermetallischen Verbindung, die im Fall (3) aus einer elektroplattierten Nickel-/Goldoberfläche und eutektischem Sn-Pb-Lötmittel gebildet wurde.
  • Die Grenzflächenreaktion im Fall des Lötens für eine stromlos plattierte Nickel-/Goldoberfläche wurde bereits ermittelt. Genauer gesagt wird Gold in ein Lötmittel diffundiert (siehe "Soldering in electronics", herausgegeben von THE NIKKAN KOGYO SHIMBUN, LTD., S. 201), und danach reagiert Zinn mit Nickel, um die intermetallische Verbindung zu bilden (siehe "Soldering in electronics", herausgegeben von THE NIKKAN KOGYO SHIMBUN, LTD., S. 98).
  • Weiterhin bestimmten die Erfinder, wie die intermetallische Verbindung abhängig von der An des Lötmittels variiert. Als Ergebnis fanden die Erfinder im Fall, dass ein eutektisches Sn-Pb-Lötmittel für eine stromlos plattierte Nickel-/Goldoberfläche verwendet wird, dass eine nadelartige Intermetallverbindung aus Zinn und Nickel von der Nickeloberfläche (Nickelschicht) zum Lötmittel hin gebildet worden war, wie in 6 gezeigt. Die Erfinder fanden weiterhin, dass eine solche nadelartige Intermetallverbindung sehr leicht von der Nickeloberfläche (Nickelschicht) abgeblättert werden konnte.
  • Im Gegensatz dazu wurde gemäß der vorliegenden Erfindung im Fall, dass ein Sn-Ag-Cu-Lötmittel verwendet wurde, um eine Lötverbindung zu bilden, an der Grenzfläche zwischen der Lötmittelschicht und der Nickelschicht eine blumenkohlförmige Intermetallverbindung gebildet, hauptsächlich aus Zinn und Kupfer bestehend und weiterhin Nickel umfassend, wie in 7 gezeigt.
  • Die Schlussfolgerung aus den obigen Untersuchungen ist, dass die mechanische Festigkeit einer Lötverbindung eng mit dem Aussehen oder der Form einer in der Nähe der Grenzfläche zwischen der Nickel- und der Lötmittelschicht gebildeten Intermetallverbindung zusammenhängt. Insbesondere wird eine Lötverbindung mit hoher Festigkeit durch eine blumenkohlförmige Intermetallverbindung erzeugt, die in der Nähe einer Grenzfläche zwischen der Nickel- und der Lötmittelschicht gebildet wird. Mit anderen Worten ist es wichtig, ein Verfahren zum Bilden einer blumenkohlförmigen Intermetallverbindung zu finden, um die Verbindungsfestigkeit zu verbessern.
  • Als Konsequenz der obigen Untersuchungen entschieden die Erfinder, ein Sn-Ag-Cu-Lötmittel zu verwenden, um eine Lötverbindung für eine stromlos plattierte Nickel-/Goldoberfläche zu bilden.
  • BEISPIELE
  • Um zu bestätigen, dass die Ausführungsform eine Lötverbindung mit hoher Festigkeit bereitstellt, wurden zerstörende Lebensdauerprüfungen der Proben A, B, C und D unter den in der folgenden Tabelle gezeigten Bedingungen durchgeführt, wobei als Beispiel ein gedrucktes Schaltungssubstrat, wie in 8 gezeigt, verwendet wurde.
  • TABELLE
    Figure 00080001
  • 1. Zu prüfende Substrate
  • Ein zu prüfendes Substrat wird durch Löten von elektronischen Teilen auf ein gedrucktes Schaltungssubstrat (100 × 40 mm) gebildet. Wie in der obigen Tabelle gezeigt, werden hier vier Substrate mit unterschiedlichen Lötmittelzusammensetzungen und unterschiedlichen Arten der montierten Einrichtung (Proben A, B, C und D) präpariert. Die Details des Lötmittels und des gedruckten Schaltungssubstrats werden nachfolgend beschrieben.
  • 1.1 Lötmittel
  • Die Proben A und B verwenden ein Sn-3,5Ag-0,75Cu-Lötmittel. Die Proben C und D verwenden in vergleichbarer Weise ein eutektisches Sn-Pb-Lötmittel. Das Löten erfolgte bei einer Aufschmelz(peak)temperatur von 235 Grad Celsius.
  • 1.2 Elektronische Teile
  • In diesem Beispiel wird ein elektronisches Teil mit einem BGA(Ball Grid Array)- oder LGA(Land Grid Array)-Paket verwendet. Ein zu lötendes Muster von Anschlüssen ist in 8 gezeigt, in der jeder zu lötende Anschluss durch einen kleinen Buchstaben "t" oder einen kleinen Kreis bezeichnet wird.
  • 1.3 Gedrucktes Schaltungssubstrat
  • Ein Muster aus Anschlüssen und Drähten, hergestellt aus Kupfer, ist in 8 gezeigt. Die zu lötenden Anschlüsse, jeweils durch einen kleinen Buchstaben "t" oder einen kleinen Kreis bezeichnet, sind wie ein Gitter im mittleren Abschnitt des gedruckten Schaltungssubstrats angeordnet. Register, jeweils durch einen kleinen Buchstaben "r" bezeichnet, sind zwischen benachbarten Anschlüssen geschaltet, um die Anschlüsse t zu verketten. Jedes Register ist 1,1 bis 1,4 Ohm.
  • In 8 ist ein durch eine doppelte Linie bezeichnetes Register r an der Elementmontageseite des gedruckten Schaltungssubstrats vorgesehen, und ein weiteres, durch eine einfache Linie bezeichnetes Register r ist an seiner anderen Seite vorgesehen.
  • Die zu lötenden Anschlüsse t werden mit entsprechenden Testlötaugen verbunden, die durch TP1, TP2, a1, a2, ..., a13, b1, b2, ..., b32 bezeichnet werden. Diese Testlötaugen werden verwendet, um die Kontinuität zwischen den gewünschten Anschlüssen zu testen.
  • Wie oben beschrieben, weist jeder Anschluss t bereits eine darauf gebildete stromlos plattierte Nickel-/Goldschicht auf. Hier ist die stromlos plattierte Nickel-/Goldschicht aus einer nickelplattierten, 3–5 m (Mikrometer) starken Schicht und einer goldplattierten, etwa 0,05 m (Mikrometer) starken Schicht aufgebaut. Die Stärke der Nickel-/Goldschicht wird allgemein verwendet und hinsichtlich ihrer Funktion (Korrosionsschutz) und Herstellungskosten bestimmt. Die stromlos plattierte Nickel-/Goldschicht wird durch die Verfahrensschritte 1–4 gebildet, wie nachfolgend beschrieben.
  • Verfahrensschritt 1 (Vorbehandlung)
  • Die Vorbehandlung wurde in der folgenden Reihenfolge durchgeführt: 1) Alkalientfetten; 2) Säureentfetten; 3) Weichätzen; 4) Desmut-Vorgang; 5) Vortauchen; 6) Hinzufügen von Katalysator; und 7) Nachtauchen. Die Details werden im Folgenden beschrieben.
  • Das Alkalientfetten wird durch Bürsten des gedruckten Schaltungssubstrats in einer alkalischen Reinigungsflüssigkeit bei einer Temperatur von 65 Grad Celsius durchgeführt. Nach dem alkalischen Entfettungsvorgang wird zweimal eine Reinigung mit Wasser durchgeführt. Das Säureentfetten wird in einer Säurereinigungsflüssigkeit bei einer Temperatur von 45 Grad Celsius für fünf Minuten durchgeführt. Die im Weichätzvorgang verwendete Ätzlösung enthält 100 g/L Natriumpersulfat und 10 ml/L 98%ige Schwefelsäure. Das Ätzen wird für eine Minute bei einer Temperatur von 25 Grad Celsius durchgeführt. Nach dem Ätzen wird zweimal eine Reinigung mit Wasser durchgeführt. Der Desmut-Vorgang wird für eine Minute bei einer Temperatur von 25 Grad Celsius unter Verwendung einer Lösung enthaltend 100 ml/L 98%ige Schwefelsäure durchgeführt. Zum Vortauchen wird das gedruckte Schaltungssubstrat bei einer Temperatur von 25 Grad Celsius für eine Minute in eine Lösung enthaltend 100 ml/L 35%ige Salzsäure getaucht. Die Zugabe von Katalysator wird bei einer Temperatur von 25 Grad Celsius für eine Minute durch Tauchen des gedruckten Schaltungssubstrats in eine Lösung zur Katalysatorzugabe durchgeführt.
  • Verfahrensschritt 2 (Nickelplattieren)
  • Das gedruckte Schaltungssubstrat wird durch stromloses Nickel-/Goldplattieren bei einer Temperatur von 85 Grad Celsius für 22 Minuten behandelt, wodurch auf jedem Anschluss t davon eine Nickelschicht gebildet wird (siehe 8). Danach wird zweimal eine Reinigung mit Wasser durchgeführt. Anschließend wird eine Reinigung mit reinem Wasser durchgeführt. Da das stromlose Nickel-/Goldplattieren ein bekanntes Verfahren ist, unterbleibt seine Beschreibung.
  • Verfahrensschritt 3 (Goldplattieren)
  • Das gedruckte Schaltungssubstrat wird durch Ersetzungsplattieren für 7 Minuten bei einer Temperatur von 85 Grad Celsius behandelt, wodurch auf der durch den Verfahrensschritt 2 gebildete Nickelschicht für jeden Anschluss t davon eine Goldschicht gebildet wird. Danach wird zweimal eine Reinigung mit Wasser durchgeführt. Anschließend wird eine Reinigung mit reinem Wasser durchgeführt. Da das Ersetzungsplattieren ein bekanntes Verfahren ist, unterbleibt seine Beschreibung.
  • Verfahrensschritt 4 (Nachbehandlung)
  • Das gedruckte Schaltungssubstrat mit den darauf gebildeten nickel-/goldplattierten Anschlüssen wird unter Verwendung von reinem Wasser für eine Minute bei einer Temperatur von 25 Grad Celsius gereinigt. Danach wird das gedruckte Schaltungssubstrat mit einem Trockner getrocknet.
  • 2. Prüfung
  • 2.1 Prüfverfahren
  • Eine Biegetestmaschine wird verwendet, um an den in der obigen Tabelle gezeigten Proben A, B, C und D einen wiederholten Biegetest durchzuführen
  • 2.2 Biegeprüfmaschine
  • Die wiederholte Biegeprüfung wird durch die von KEIWA Co. zur Verfügung gestellte Biegeprüfmaschine (Produktnr. MSB76-12413) durchgeführt.
  • 2.3 Bedingungen
  • In der Biegeprüfung werden die Tragspanne und die Eindrücktiefe auf 80 mm bzw. 3 mm eingestellt. Die Steuerung wird auf eine Eindrückrate von 30 mm/Sek, eine Beschleunigung von 0,3 G, jeweilige Wartezeiten an der obersten und untersten Position von 0,2 Sek und eine Betriebsdauer von 0,72 Sek/Zyklus eingestellt
  • 3. Auswertungsverfahren
  • Der Widerstand jedes über die verketteten Anschlüsse t geschalteten Registers wird während der Prüfung überwacht. Wenn der Widerstand 100% steigt (entspricht etwa 1 Ohm), wird angenommen, dass das gedruckte Schaltungssubstrat zerstört ist. Die Auswertung erfolgt basierend auf der Anzahl der Male, die das gedruckte Schaltungssubstrat gebogen wurde, bis die Zerstörung auftritt.
  • 4. Auswertung
  • In einem frühen Stadium wurden die Proben C und D unter Verwendung des herkömmlichen eutektischen Sn-Pb-Lötmittels abgeblättert und an der Grenzfläche der Lötverbindung zerstört. Genauer wurde die Probe D durch 3518 Biegungen abgeblättert und zerstört. Die Probe C wurde durch nur 207 Biegungen abgeblättert und zerstört.
  • 9 und 10 zeigen das Aussehen einer abgeblätterten Lötverbindung der Probe C. An der Lötverbindung der Probe C wird das Lötmittel von der Grenzfläche der Nickelschicht abgeblättert. In 10 ist der gesprenkelte hellgraue Abschnitt (die obere Hälfte) davon das Lötmittel, das an der Oberfläche am unteren Ende des gesprenkelten hellgrauen Abschnitts abblättert.
  • Im Gegensatz dazu trat das obige Abblätterphänomen bei den Proben A und B, die das Sn-Ag-Cu-Lötmittel gemäß der vorliegenden Ausführungsform verwenden, nicht auf. Genauer wurde die Isolierschicht der Probe A durch 20000 Biegungen zerstört, aber die Lötverbindung blätterte nicht von der Grenzfläche der Nickelschicht ab. Das Lötmittel der Probe A wurde durch 6341 Biegungen gesprengt, aber die Lötverbindung blätterte nicht von der Grenzfläche der Nickelschicht ab. Demgemäß führt ein Sn-Ag-Cu-Lötmittel für die stromlos plattierte Nickel-/Goldschicht zu einer Lötverbindung mit hoher Festigkeit, was eine verbesserte Verlässlichkeit einer Lötverbindung zur Folge hat.
  • Es sollte verständlich sein, dass die vorliegende Erfindung nicht auf die oben beschriebenen speziellen Ausführungsformen beschränkt ist und dass verschiedene Änderungen und Modifikationen an der Erfindung vorgenommen werden können, ohne von ihrem Umfang abzuweichen.
  • Zum Beispiel ist das Sn-Ag-Cu-Lötmittel nicht auf das in der Ausführungsform verwendete Sn-3,5Ag-0,75Cu-Lötmittel beschränkt. Die Zusammensetzung des Sn-Ag-Cu-Lötmittels kann in einem weiten Bereich bestimmt werden, der den gleichen Vorteil bietet.
  • In 1 ist die zugrunde liegende Schicht 1, auf der eine stromlos plattierte Nickel-/Goldschicht gebildet werden soll, nicht auf einen Kupferdraht beschränkt. Die zugrunde liegende Schicht 1 kann ein Metall oder ein Nichtmetall sein. Eine Kombination des Sn-Ag-Cu-Lötmittels und der stromlos plattierten Nickel-/Goldschicht bietet die Vorteile der vorliegenden Erfindung.
  • Die auf die Nickelschicht plattierte Goldschicht wird beim Löten in das Lötmittel diffundiert. Da Gold chemisch stabil ist, betrachtet man es unabhängig vom Plattierverfahren als im gleichen Zustand befindlich. Selbst wenn sich die Form einer goldplattierten Schicht abhängig vom Plattierverfahren verändert, beeinflusst diese Veränderung die mechanische Festigkeit der Lötverbindung daher nicht. Mit anderen Worten kann eine auf die Nickelschicht elektroplattierte Goldschicht den gleichen Vorteil wie die vorliegende Erfindung bieten.
  • Die vorliegende Erfindung kann auf verschiedene Lötorte für die stromlos plattierte Nickel-/Goldoberfläche angewendet werden. Die vorliegende Erfindung kann zum Beispiel in einem Fall angewendet werden, in dem eine CSP-Einrichtung (Halbleitereinrichtung) durch Löten an einem gedruckten Schaltungssubstrat oberflächenmontiert wird. Die vorliegende Erfindung kann auch auf Flip-Chip-Bonding (FCB) angewendet werden. Genauer kann eine stromlos plattierte Nickel-/Goldzuleitung gebildet und dann unter Verwendung eines Sn-Ag-Cu-Lötmittels gelötet werden, um eine Lötverbindung herzustellen. Darüber hinaus wird durch stromloses Nickel-/Goldplattieren eine diffundierte Barriereschicht gebildet, und eine Sn-Ag-Cu-Lötkugel kann auf der Barriereschicht platziert und gelötet werden, um eine Lötverbindung herzustellen. Die vorliegende Erfindung kann auf diese Fälle wirkungsvoll angewendet werden.

Claims (16)

  1. Lötverfahren, umfassend die folgenden Schritte: Herstellen einer stromlos plattierten Nickel-/Goldschicht, bestehend aus einer Nickelschicht, die durch stromloses Nickel-Phosphor-Plattieren gebildet ist, und einer auf der Nickelschicht gebildeten Goldschicht; gekennzeichnet durch Löten der stromlos plattierten Nickel-/Goldschicht unter Verwendung eines Sn-Ag-Cu-Lötmittels.
  2. Lötverfahren nach Anspruch 1, wobei eine Zusammensetzung des Lötmittels Sn-3,5Ag-0,75Cu ist.
  3. Lötverfahren nach Anspruch 1, gekennzeichnet durch Löten der stromlos plattierten Nickel-/Goldschicht unter Verwendung des Lötmittels, so dass an einer Grenzfläche zwischen der Nickelschicht und dem Lötmittel eine intermetallische Verbindung gebildet wird, wobei die intermetallische Verbindung blumenkohlartig geformt ist.
  4. Lötverfahren nach Anspruch 3, wobei die intermetallische Verbindung hauptsächlich aus Zinn (Sn) und Kupfer (Cu) besteht und weiterhin Nickel (Ni) umfasst.
  5. Lötverfahren nach einem der Ansprüche 1–4, wobei die Goldschicht durch Verschiebungsplattieren gebildet ist.
  6. Nach dem Verfahren von Anspruch 1 gebildete Lötverbindung zwischen einem Lötmittel und einem Leiteranschluss, der auf einer Verdrahtungsstruktur gebildet ist, gekennzeichnet durch: eine Nickelschicht, die durch stromloses Nickel-Phosphor-Plattieren auf dem Leiteranschluss gebildet ist; eine intermetallische Verbindungsschicht, die auf der Nickelschicht gebildet ist, und eine Lötmittelschicht, die auf der intermetallischen Verbindungsschicht gebildet ist, wobei die Lötmittelschicht Zinn (Sn), Silber (Ag) und Kupfer (Cu) umfasst.
  7. Lötverbindung nach Anspruch 6, wobei die intermetallische Verbindungsschicht Zinn (Sn), Kupfer (Cu) und Nickel (Ni) umfasst.
  8. Lötverbindung nach Anspruch 6, wobei die intermetallische Verbindung hauptsächlich aus Zinn (Sn) und Kupfer (Cu) besteht.
  9. Lötverbindung nach einem der Ansprüche 6 bis 8, wobei die intermetallische Verbindungsschicht blumenkohlförmige Oberflächen aufweist, die in einer Lötmittelschichtseite davon gebildet sind.
  10. Lötverbindung nach einem der Ansprüche 6 bis 9, wobei der Leiteranschluss hauptsächlich aus Kupfer besteht.
  11. Verdrahtungsstruktur mit einer Mehrzahl darauf gebildeter Leiteranschlüsse, von denen jeder gelötet wird, um eine Lötverbindung nach einem der Ansprüche 6 bis 10 zu bilden.
  12. Einrichtung, umfassend: ein Verdrahtungssubstrat mit einer Mehrzahl darauf gebildeter Substratanschlüsse; und eine funktionelle Schaltung mit einer Mehrzahl Schaltanschlüsse, wobei die Substratanschlüsse an Lötverbindungen an jeweilige Schaltanschlüsse gelötet sind, dadurch gekennzeichnet, dass jede der Lötverbindungen nach einem der Ansprüche 6 bis 10 hergestellt ist.
  13. Einrichtung, umfassend: ein gedrucktes Schaltungssubstrat mit einer Mehrzahl darauf gebildeter Substratanschlüsse; und ein Halbleiterchippaket mit einer Mehrzahl Paketanschlüsse, wobei die Substratanschlüsse an Lötverbindungen an jeweilige der Paketanschlüsse gelötet sind, dadurch gekennzeichnet, dass jede der Lötverbindungen nach einem der Ansprüche 6 bis 10 hergestellt ist.
  14. Verfahren zum Bilden einer Verdrahtungsstruktur mit einer Mehrzahl darauf gebildeter Leiteranschlüsse, gekennzeichnet durch Verwendung des Lötverfahrens nach einem der Ansprüche 1 bis 5 durch Bilden der stromlos plattierten Nickel-/Goldsschicht auf jedem der Leiteranschlüsse; und Löten der stromlos plattierten Nickel-/Goldschicht unter Verwendung des Lötmittels.
  15. Verfahren zum Bilden einer Einrichtung, umfassend: ein Verdrahtungssubstrat mit einer Mehrzahl darauf gebildeter Substratanschlüsse; und eine funktionelle Schaltung mit einer Mehrzahl Schaltungsanschlüsse, wobei die Substratanschlüsse mit den jeweiligen Schaltungsanschlüssen verbunden sind, gekennzeichnet durch Verwendung des Verfahrens nach einem der Ansprüche 1 bis 5 durch Bilden der stromlos plattierten Nickel-/Goldsschicht auf jedem der Substratanschlüsse; und Löten der stromlos plattierten Nickel-/Goldschichten auf den Substratabschlüssen an die jeweiligen Schaltungsanschlüsse unter Verwendung des Lötmittels.
  16. Verfahren zum Bilden einer Einrichtung, umfassend: ein gedrucktes Schaltungssubstrat mit einer Mehrzahl darauf gebildeter Substratanschlüsse; und eine Halbleiterchippaket mit einer Mehrzahl Paketanschlüsse, wobei die Substratanschlüsse mit den jeweiligen Paketanschlüssen verbunden sind, gekennzeichnet durch Verwendung des Verfahrens nach einem der Ansprüche 1 bis 5 durch Bilden der stromlos plattierten Nickel-/Goldschicht auf sowohl einem korrespondierenden Substratanschluss als auch einem korrespondierenden Paketanschluss; und Löten der stromlos plattierten Nickel-/Goldschichten an sowohl einen korrespondierenden Substratanschluss als auch einen korrespondierenden Paketanschluss unter Verwendung des Lötmittels, um sie zu verbinden.
DE60023416T 1999-09-03 2000-09-01 Weichlotverbindung mit hoher Festigkeit Expired - Lifetime DE60023416T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25015299 1999-09-03
JP25015299A JP3444245B2 (ja) 1999-09-03 1999-09-03 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE60023416D1 DE60023416D1 (de) 2005-12-01
DE60023416T2 true DE60023416T2 (de) 2006-07-27

Family

ID=17203605

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60023416T Expired - Lifetime DE60023416T2 (de) 1999-09-03 2000-09-01 Weichlotverbindung mit hoher Festigkeit

Country Status (6)

Country Link
US (2) US6669077B1 (de)
EP (1) EP1080823B1 (de)
JP (1) JP3444245B2 (de)
CN (1) CN1151008C (de)
AU (1) AU770552B2 (de)
DE (1) DE60023416T2 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7007378B2 (en) * 1999-06-24 2006-03-07 International Business Machines Corporation Process for manufacturing a printed wiring board
KR100856610B1 (ko) 2001-03-27 2008-09-03 가부시키가이샤 네오맥스 마테리아르 전자부품용 팩키지 및 그 제조방법
JP2002359459A (ja) * 2001-06-01 2002-12-13 Nec Corp 電子部品の実装方法、プリント配線基板および実装構造体
JP4136641B2 (ja) 2002-02-28 2008-08-20 株式会社ルネサステクノロジ 半導体装置の接続条件の算出方法
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
DE10251658B4 (de) * 2002-11-01 2005-08-25 Atotech Deutschland Gmbh Verfahren zum Verbinden von zur Herstellung von Mikrostrukturbauteilen geeigneten, mikrostrukturierten Bauteillagen sowie Mikrostrukturbauteil
US7325716B2 (en) * 2004-08-24 2008-02-05 Intel Corporation Dense intermetallic compound layer
US20060068218A1 (en) * 2004-09-28 2006-03-30 Hooghan Kultaransingh N Whisker-free lead frames
KR100718169B1 (ko) * 2006-01-12 2007-05-15 한국과학기술원 니켈 표면 처리된 전자부품과 무전해 니켈 표면 처리된전자부품의 접합방법
KR100744930B1 (ko) * 2006-02-01 2007-08-01 삼성전기주식회사 Ｌｔｃｃ 모듈의 제조 방법
US8242378B2 (en) * 2007-09-21 2012-08-14 Agere Systems Inc. Soldering method and related device for improved resistance to brittle fracture with an intermetallic compound region coupling a solder mass to an Ni layer which has a low concentration of P, wherein the amount of P in the underlying Ni layer is controlled as a function of the expected volume of the solder mass
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
US7847399B2 (en) * 2007-12-07 2010-12-07 Texas Instruments Incorporated Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
US8367244B2 (en) * 2008-04-17 2013-02-05 Enovix Corporation Anode material having a uniform metal-semiconductor alloy layer
JP5065978B2 (ja) * 2008-04-21 2012-11-07 Ｄｏｗａメタルテック株式会社 Ｐｂレス半田の半田付け方法及びその半田付け品
US8592995B2 (en) * 2009-07-02 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
JP5680342B2 (ja) * 2009-09-02 2015-03-04 Tdk株式会社 めっき膜、プリント配線板及びモジュール基板
TW201113993A (en) * 2009-10-01 2011-04-16 Anpec Electronics Corp Pre-packaged structure
DE102009054068A1 (de) * 2009-11-20 2011-05-26 Epcos Ag Lotmaterial zur Befestigung einer Außenelektrode bei einem piezoelektrischen Bauelement und piezoelektrisches Bauelement mit einem Lotmaterial
US8698306B2 (en) 2010-05-20 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate contact opening
CN102248241B (zh) * 2011-05-18 2013-12-04 清华大学 含Co基薄膜的凸点底部金属层与无铅焊点连接的方法
JP6046406B2 (ja) * 2011-07-26 2016-12-14 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ 高温耐性銀コート基体
US9786622B2 (en) * 2011-10-20 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
JP6061369B2 (ja) * 2012-01-30 2017-01-18 凸版印刷株式会社 配線基板およびその製造方法、ならびにはんだ付き配線基板の製造方法
US20150041183A1 (en) * 2013-08-06 2015-02-12 Kinsus Interconnect Technology Corp. Chip board package structure
US11094661B2 (en) * 2015-11-16 2021-08-17 Kabushiki Kaisha Toyota Chuo Kenkyusho Bonded structure and method of manufacturing the same
CN110099522A (zh) * 2018-01-31 2019-08-06 嘉联益电子(昆山)有限公司 卷对卷柔性线路板及其快速加工方法
US10604169B1 (en) * 2019-03-21 2020-03-31 Shinn Fu Company Of America, Inc. Multi-configuration mechanical apparatus

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53122766A (en) * 1977-04-01 1978-10-26 Hitachi Ltd Method of producing printed circuit board
US4824009A (en) * 1981-12-31 1989-04-25 International Business Machines Corporation Process for braze attachment of electronic package members
US4871108A (en) * 1985-01-17 1989-10-03 Stemcor Corporation Silicon carbide-to-metal joint and method of making same
JPS6283844A (ja) * 1985-10-08 1987-04-17 Meiji Milk Prod Co Ltd チ−ズ食品およびその製造法
JP2762672B2 (ja) * 1990-04-09 1998-06-04 富士通株式会社 半田接続用パッドとその形成方法
US5260234A (en) * 1990-12-20 1993-11-09 Vlsi Technology, Inc. Method for bonding a lead to a die pad using an electroless plating solution
US5199487A (en) * 1991-05-31 1993-04-06 Hughes Aircraft Company Electroformed high efficiency heat exchanger and method for making
JP3353960B2 (ja) * 1993-04-23 2002-12-09 イビデン株式会社 プリント配線板のボンディングパッド及び導体パターンの無電解金メッキ方法
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
US6224690B1 (en) * 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
JPH09326554A (ja) 1996-06-06 1997-12-16 Matsushita Electric Ind Co Ltd 電子部品接合用電極のはんだ合金及びはんだ付け方法
US5973932A (en) * 1997-02-14 1999-10-26 Pulse Engineering, Inc. Soldered component bonding in a printed circuit assembly
JP3339384B2 (ja) 1997-07-14 2002-10-28 イビデン株式会社 半田材料並びにプリント配線板及びその製造方法
KR100376253B1 (ko) * 1997-06-04 2003-03-15 이비덴 가부시키가이샤 인쇄 배선판용 솔더 부재
US6137690A (en) * 1997-08-18 2000-10-24 Motorola Electronic assembly
JPH11307565A (ja) * 1998-04-24 1999-11-05 Mitsubishi Electric Corp 半導体装置の電極およびその製造方法ならびに半導体装置
US6175152B1 (en) * 1998-06-25 2001-01-16 Citizen Watch Co., Ltd. Semiconductor device
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子

Also Published As

Publication number Publication date
US6669077B1 (en) 2003-12-30
AU770552B2 (en) 2004-02-26
DE60023416D1 (de) 2005-12-01
EP1080823B1 (de) 2005-10-26
JP3444245B2 (ja) 2003-09-08
JP2001077528A (ja) 2001-03-23
EP1080823A2 (de) 2001-03-07
US20040058192A1 (en) 2004-03-25
EP1080823A3 (de) 2004-01-21
CN1151008C (zh) 2004-05-26
AU5645000A (en) 2001-03-08
CN1287035A (zh) 2001-03-14
US6919137B2 (en) 2005-07-19

Similar Documents

Publication Publication Date Title
DE60023416T2 (de) Weichlotverbindung mit hoher Festigkeit
DE69836230T2 (de) Mit einem bleifreien lötmittel verbundene struktur und elektronische vorrichtung
DE4442960C1 (de) Lothöcker für die Flip-Chip-Montage und Verfahren zu dessen Herstellung
DE19916618B4 (de) Verwendung eines bleifreien Lötmittels
DE3401065A1 (de) Kupferlegierungen mit verbesserter loetfaehigkeits-haltbarkeit
DE69834768T2 (de) Universelle Oberflächenendbeschichtung für DCA, SMT und Kontaktfläche-auf-Kontaktfläche-Zwischenverbindungen
DE69813701T2 (de) Elektrodenstruktur einer Siliziumhalbleiteranordnung
DE3016132C2 (de) Verfahren zur Herstellung von gegen Hitzeschockeinwirkung widerstandsfähigen gedruckten Schaltungen
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE102006011232A1 (de) Substrat zum Montieren eines elektronischen Teils sowie elektronisches Teil
DE60300675T2 (de) Die Verwendung von Lötmetallen auf Nickel-plattierten stromlosen Oberflächen
DE60109827T2 (de) Bleifreie lötlegierung und diese verwendende elektronischen teile
DE4311872A1 (de) Leiterrahmen für integrierte Schaltungen
DE1943519A1 (de) Halbleiterbauelement
WO2016012311A1 (de) Sensorelement, sensoranordnung und verfahren zur herstellung eines sensorelements und einer sensoranordnung
DE10121774A1 (de) Material für elektronische Bauelemente, Verfharen zum Verbinden eines Materials für elektronische Bauelemente, elektronische Bauelemente des Ball-Grid-Array-Typs und Verfahren zum Verbinden elektronischer Bauteile des Ball-Grid-Array-Typs
DE1627762A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE60300669T2 (de) Bleifreie Weichlötlegierung
DE102006025219A1 (de) Produkt mit Leiter aus Zink oder einer Zink-Aluminium-Legierung
DE102006036100B3 (de) Verfahren zur Herstellung eines Temperaturmessfühlers
DE60218639T2 (de) Metall-Keramik-Verbundgegenstand und zugehöriges Herstellungsverfahren
DE60305119T2 (de) Auslaugbeständige Lötlegierungen für elektrisch leitende Dickfilme auf Silberbasis
DE3312713A1 (de) Silberbeschichtete elektrische materialien und verfahren zu ihrer herstellung
DE1102914B (de) Verfahren zur Herstellung von Halbleiteranordnungen, wie Dioden, Transistoren od. dgl., mit einem Silizium-Halbleiterkoerper
EP1047523B1 (de) Verfahren zur herstellung eines bleifreien substrates

Legal Events

Date Code Title Description
8364 No opposition during term of opposition