JP6970137B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP6970137B2
JP6970137B2 JP2019076507A JP2019076507A JP6970137B2 JP 6970137 B2 JP6970137 B2 JP 6970137B2 JP 2019076507 A JP2019076507 A JP 2019076507A JP 2019076507 A JP2019076507 A JP 2019076507A JP 6970137 B2 JP6970137 B2 JP 6970137B2
Authority
JP
Japan
Prior art keywords
electrode pad
holes
insulating layer
wiring board
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019076507A
Other languages
English (en)
Other versions
JP2020077837A (ja
Inventor
孝有 奈須
健悟 谷森
洋右 近藤
将宏 亀谷
浩太 木全
潤也 真面
文男 白木
光柱 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to US16/585,021 priority Critical patent/US10834818B2/en
Priority to KR1020190136791A priority patent/KR102400749B1/ko
Publication of JP2020077837A publication Critical patent/JP2020077837A/ja
Application granted granted Critical
Publication of JP6970137B2 publication Critical patent/JP6970137B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本開示は、配線基板に関する。
セラミック絶縁層を備えた配線基板において、例えばプローブ等の端子を接続するための電極パッドがセラミック絶縁層の表面に設けられる(特許文献1参照)。電極パッドは、セラミック絶縁層を貫通する導体(いわゆるビア)と電気的に接続される。
特開2009−74823号公報
図4に示すように、セラミック絶縁層102の表面には、焼成時のセラミックの伸縮によってボイドVが形成される。このボイドVには、電極パッド104を含む配線の形成に用いられるめっき前処理液、このめっき前処理液と導体103との反応物等の残渣が溜まる。
このような残渣が溜まったボイドVの上に電極パッド104が形成されると、セラミック絶縁層102に積層された樹脂層のキュア、配線基板への部品のろう付け又ははんだ付け等の加熱工程において、上記残渣が気化し、電極パッド104に膨れが発生する。
この膨れによって、セラミック絶縁層102を貫通する導体103と電極パッド104との電気的な接続が不十分となり得る。つまり、電極パッド104における接続信頼性が低下する。
本開示の一局面は、セラミック製の絶縁層の表面に配置された電極パッドの接続信頼性を高められる配線基板を提供することを目的とする。
本開示の一態様は、セラミックを主成分とする絶縁層と、絶縁層を厚み方向に貫通する導体と、導体と電気的に接続されると共に、絶縁層の表面に配置された電極パッドと、を備える配線基板である。電極パッドは、絶縁層の厚み方向において導体と重ならない位置に設けられると共に、電極パッドを厚み方向に貫通する複数の貫通孔を有する。
このような構成によれば、電極パッドに設けられた複数の貫通孔のうちボイドと重なった貫通孔から、ボイド内の残渣が気化したガスを排出することができる。そのため、加熱工程における電極パッドの膨れが抑制される。その結果、電極パッドの接続信頼性が高められる。
本開示の一態様では、電極パッドは、複数の貫通孔が設けられた中央部と、中央部を囲むように配置されると共に、複数の貫通孔が設けられない外周部と、を有してもよい。このような構成によれば、電極パッドのうち導体との接続に寄与する中央部において膨れを抑制しつつ、外周部によって電極パッドと絶縁層との接合強度を高めることができる。
本開示の一態様では、複数の貫通孔の開口形状は、四角形であってもよい。このような構成によれば、複数の貫通孔を等間隔に並べた際に、複数の貫通孔間の領域を小さくできる。その結果、複数の貫通孔の大きさを抑えつつ、複数の貫通孔をボイドと重ならせやすくすることができる。
本開示の一態様では、絶縁層は、低温同時焼成セラミックを主成分としてもよい。このような構成によれば、焼成による収縮が比較的大きいためボイドが形成されやすい低温同時焼成セラミックを用いた配線基板において、効果的に電極パッドの膨れを抑制することができる。
本開示の一態様では、絶縁層は、表面に露出したボイドを有してもよい。複数の貫通孔のうち少なくとも1つの貫通孔は、絶縁層の厚み方向においてボイドと重なってもよい。このような構成によれば、ボイド内で発生したガスが貫通孔から電極パッドの外側に効率よく排出される。
実施形態の配線基板の模式的な部分平面図である。 図1のII−II線での模式的な断面図である。 図1とは異なる実施形態における配線基板の模式的な部分平面図である。 従来の配線基板の模式的な断面図である。
以下、本開示が適用された実施形態について、図面を用いて説明する。
[1.第1実施形態]
[1−1.構成]
図1に示す配線基板1は、セラミック基板2と、電極パッド4とを備える。なお、図1では、1つの電極パッド4が図示されているが、配線基板1は、複数の電極パッド4を備えてもよい。
本実施形態の配線基板1は、例えば、複数の半導体素子が形成されたウェハを電気検査するために用いられるプローブカード用配線基板として用いられる。プローブカード用配線基板は、複数のプローブが取り付けられることでウェハの検査に供される。
<セラミック基板>
セラミック基板2は、図2に示すように、セラミックを主成分とする複数の絶縁層21,22,23,24と、複数の絶縁層21,22,23,24に配置された配線(図示省略)とを有する。
ここで、「主成分」とは、90質量%以上含まれる成分である。なお、図1では、絶縁層は4層とされているが、絶縁層は4層以外であってもよく、絶縁層は単層であってもよい。
セラミック基板2の配線は、各絶縁層の表面に配置された少なくとも1つの配線パターンと、各絶縁層を厚み方向に貫通する導体(つまりビア)3とを含む。なお、図1では、1つの導体3が図示されているが、セラミック基板2は、複数の導体3を有してもよい。
セラミック基板2が有する配線の材質としては、例えば、タングステン(W)、モリブデン(Mo)、マンガン(Mn)、銅(Cu)、銀(Ag)、これらの合金等が挙げられる。これらの中でも、焼成時の耐熱性の観点からWが好適に使用される。
各絶縁層は、セラミックグリーンシートを焼成することで形成されている。そのため、各絶縁層の表面には、焼成時の収縮に起因するボイドVが形成され得る。ボイドVは、絶縁層の厚み方向に凹んだ凹部であり、各絶縁層の表面(特にセラミック基板2の表面)に露出している。ボイドVの平面視での最大幅は、例えば30μm程度である。
各絶縁層を構成するセラミックは、特に限定されず、アルミナ、低温同時焼成セラミック(LTCC)、中温同時焼成セラミック(MTCC)等が使用できる。これらの中でも、LTCCが好ましい。
LTCCを用いることで、セラミック基板2の焼成温度を下げられるため、配線として銅合金(例えばCu−W)を使用することができる。その結果、セラミック基板2の製造コストを低減しつつ、配線の導電性を高めることができる。一方で、LTCCは、焼成による収縮が比較的大きいためボイドが形成されやすいが、本開示によれば、後述する複数の貫通孔4Aにより、効果的に電極パッド4の膨れを抑制することができる。
<電極パッド>
電極パッド4は、導体3と電気的に接続されると共に、セラミック基板2の表面(つまり、最表層の絶縁層21の表面)に配置されている。
具体的には、電極パッド4は、セラミック基板2の表面に露出した導体3と重なるように、セラミック基板2の表面に積層されている。セラミック基板2の伸縮による平面方向の位置ずれを考慮して、電極パッド4の平面面積は、導体3の断面面積よりも大きくされている。電極パッド4の平均厚みは、例えば1μm以上20μm以下である。
電極パッド4は、電極パッド4を厚み方向に貫通する複数の貫通孔4Aを有する。複数の貫通孔4Aは、セラミック基板2の厚み方向(つまり絶縁層21,22,23,24の厚み方向)において導体3と重ならない位置に設けられている。換言すると、複数の貫通孔4Aは、セラミック基板2の厚み方向において導体3と重なる位置を避けて設けられている。また、複数の貫通孔4Aは、セラミック基板2の表面まで到達している。つまり、セラミック基板2の表面のうち複数の貫通孔4Aと重なる部分は、それぞれ電極パッド4に覆われずに露出している。
したがって、複数の貫通孔4Aのいずれかと絶縁層21,22,23,24の厚み方向において重なる位置に存在するボイドVは、複数の貫通孔4Aによって電極パッド4の外側と連通している。そのため、ボイドV内で発生したガスは、複数の貫通孔4Aから電極パッド4の外側に排出される。
電極パッド4は、図1に示すように、複数の貫通孔4Aが設けられた中央部41と、中央部41を囲むように配置されると共に、複数の貫通孔4Aが設けられていない外周部42とを有する。
中央部41は、電極パッド4の平面視(つまり、厚み方向視)における中心(例えば幾何学的重心)を含み、導体3と重なり得る部位である。つまり、中央部41は、電極パッド4の中心からの距離が一定範囲の部位である。
中央部41の幅(つまり、中央部41を包含する最小円の径)は、導体3の径と、セラミック基板2のサイズ及び収縮率とによって適宜設計される。
外周部42は、平面視で電極パッド4において中央部41よりも外側の部位であり、電極パッド4の外縁を含む。
本実施形態では、複数の貫通孔4Aは全て同一形状である。また、複数の貫通孔4Aは、中央部41において、格子状に(つまり、縦及び横に並列して)、等間隔で配置されている。なお、図1では、導体3との接続面積を大きくするために、中央部41の中心には貫通孔4Aが形成されない領域が存在する。また、複数の貫通孔4Aは、例えば千鳥状に配置されてもよい。
複数の貫通孔4Aの開口形状は、特に限定されず、図1に示す四角形、四角形以外の多角形、円等とすることができるが、四角形が好ましい。複数の貫通孔4Aの開口形状を四角形とすることで、複数の貫通孔4Aを等間隔に並べた際に、複数の貫通孔4A間の領域を小さくできる。その結果、複数の貫通孔4Aの大きさを抑えつつ、複数の貫通孔4AをボイドVと重ならせやすくすることができる。
複数の貫通孔4Aの開口形状が四角形の場合、1辺の長さとしては、5μm以上80μm以下が好ましい。同様に、複数の貫通孔4Aの開口形状が円の場合、径としては、5μm以上80μm以下が好ましい。
貫通孔4Aが小さすぎると、いずれの貫通孔4AもボイドVと重ならないおそれがある。一方、貫通孔4Aが大きすぎると、電極パッド4と絶縁層21との接続強度が不十分となるおそれがある。
複数の貫通孔4Aの間隔Dとしては、10μm以上25μm以下が好ましい。間隔Dが小さすぎると、電極パッド4と絶縁層21との接続強度が不十分となるおそれがある。一方、間隔Dが大きすぎると、いずれの貫通孔4AもボイドVと重ならないおそれがある。
電極パッド4は、下地層と、被覆層とを有する。下地層の材質としては、例えば、W、Mo、Mn、Cu、Ag、これらの合金等が挙げられる。被覆層の材質としては、Ni(ニッケル)、Au(金)等が挙げられる。例えば、電極パッド4として、Cu電極をNi及びAuで被覆したものが使用できる。
複数の貫通孔4Aは、例えば、セミアディティブ法により形成できる。具体的には、下地層に貫通孔4Aに対応するマスクを積層した状態で被覆層をめっきし、その後下地層における貫通孔4Aの形成部位をエッチングにより除去する。
[1−2.効果]
以上詳述した実施形態によれば、以下の効果が得られる。
(1a)電極パッド4に設けられた複数の貫通孔4AのうちボイドVと重なった貫通孔4Aから、ボイドV内の残渣が気化したガスを排出することができる。そのため、加熱工程における電極パッド4の膨れが抑制される。その結果、電極パッド4の接続信頼性が高められる。
(1b)電極パッド4が中央部41と外周部42とを有することで、電極パッド4のうち導体3との接続に寄与する中央部41において膨れを抑制しつつ、外周部42によって電極パッド4と絶縁層21との接合強度を高めることができる。
[2.他の実施形態]
以上、本開示の実施形態について説明したが、本開示は、上記実施形態に限定されることなく、種々の形態を採り得ることは言うまでもない。
(2a)上記実施形態の配線基板1において、樹脂を主成分とする樹脂絶縁層を有する樹脂基板がセラミック基板2に重ね合わされてもよい。
(2b)上記実施形態の配線基板1において、電極パッド4は、必ずしも外周部42を有しなくてもよい。つまり、電極パッド4は、平面視で全体に複数の貫通孔4Aが形成されていてもよい。
(2c)上記実施形態の配線基板1において、導体3及び複数の貫通孔4Aは、必ずしも電極パッド4の中心に配置されなくてもよい。例えば、図3に示すように、導体3及び複数の貫通孔4A(つまり中央部41)は、電極パッド4の角部に配置されてもよい。このように電極パッド4の角部に複数の貫通孔4Aが設けられることで、電極パッド4の中心にプローブ等の端子を取り付ける際に、複数の貫通孔4Aに端子が引っ掛かることが抑制される。その結果、端子の取り付け不具合が抑えられる。
(2d)上記実施形態における1つの構成要素が有する機能を複数の構成要素として分散させたり、複数の構成要素が有する機能を1つの構成要素に統合したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加、置換等してもよい。なお、特許請求の範囲に記載の文言から特定される技術思想に含まれるあらゆる態様が本開示の実施形態である。
[3.実施例]
以下に、本開示の効果を確認するために行った試験の内容とその評価とについて説明する。
<実施例1>
貫通孔4Aの間隔を20μm、中央部41の幅を350μm、全体の平面寸法を920μm四方、厚みを16μmとした図1の複数の電極パッド4をセラミック基板上に形成した試料1−3を用意した。
試料1では貫通孔4Aの1辺の長さを25μm、試料2では21μm、試料3では17μmとした。試料1−3を330℃で加熱し、膨れの有無を確認したところ、いずれの試料にも電極パッド4の膨れの発生はなかった。
<実施例2>
厚みを5μmとした以外は、実施例1と同じ形状の複数の電極パッド4をセラミック基板上に形成した試料4−6を用意した。
試料4では貫通孔4Aの1辺の長さを25μm、試料5では21μm、試料6では17μmとした。試料4−6を330℃で加熱し、膨れの有無を確認したところ、いずれの試料にも電極パッド4の膨れの発生はなかった。
<比較例1>
貫通孔を有さない実施例1と同じ大きさの複数の電極パッドをセラミック基板上に形成した試料7を用意した。330℃で加熱し、膨れの有無を確認したところ、膨れが発生した電極パッドの割合は0.04%であった。
<比較例2>
貫通孔を有さない実施例2と同じ大きさの複数の電極パッドをセラミック基板上に形成した試料8を用意した。330℃で加熱し、膨れの有無を確認したところ、膨れが発生した電極パッドの割合は1.6%であった。
<考察>
実施例1,2と比較例1,2との結果から、複数の貫通孔によって電極パッドの膨れが抑制できることが示された。また、電極パッドの膨れは、電極パッドの厚みが小さい場合に発生しやすいことから、複数の貫通孔による膨れ抑制効果は、薄い電極パッドに対してより有効であることがわかる。
1…配線基板、2…セラミック基板、3…導体、4…電極パッド、4A…貫通孔、
21,22,23,24…絶縁層、41…中央部、42…外周部。

Claims (5)

  1. セラミックを主成分とする絶縁層と、
    前記絶縁層を厚み方向に貫通する導体と、
    前記導体と電気的に接続されると共に、前記絶縁層の表面に配置された電極パッドと、
    を備える配線基板であって、
    前記電極パッドは、前記絶縁層の厚み方向において前記導体と重ならない位置に設けられると共に、前記電極パッドを厚み方向に貫通する複数の貫通孔を有し、
    前記複数の貫通孔は、前記絶縁層の表面から前記電極パッドの外側に通じる空洞を有する、配線基板。
  2. 前記電極パッドは、
    前記複数の貫通孔が設けられた中央部と、
    前記中央部を囲むように配置されると共に、前記複数の貫通孔が設けられない外周部と、
    を有する、請求項1に記載の配線基板。
  3. 前記複数の貫通孔の開口形状は、四角形である、請求項1又は請求項2に記載の配線基板。
  4. 前記絶縁層は、低温同時焼成セラミックを主成分とする、請求項1から請求項3のいずれか1項に記載の配線基板。
  5. 前記絶縁層は、前記表面に露出したボイドを有し、
    前記複数の貫通孔のうち少なくとも1つの貫通孔は、前記絶縁層の厚み方向において前記ボイドと重なる、請求項1から請求項4のいずれか1項に記載の配線基板。
JP2019076507A 2018-11-05 2019-04-12 配線基板 Active JP6970137B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/585,021 US10834818B2 (en) 2018-11-05 2019-09-27 Wiring board
KR1020190136791A KR102400749B1 (ko) 2018-11-05 2019-10-30 배선기판

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018208186 2018-11-05
JP2018208186 2018-11-05

Publications (2)

Publication Number Publication Date
JP2020077837A JP2020077837A (ja) 2020-05-21
JP6970137B2 true JP6970137B2 (ja) 2021-11-24

Family

ID=70725204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019076507A Active JP6970137B2 (ja) 2018-11-05 2019-04-12 配線基板

Country Status (2)

Country Link
JP (1) JP6970137B2 (ja)
KR (1) KR102400749B1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423486A (ja) * 1990-05-18 1992-01-27 Nec Corp セラミック多層配線基板
JP2009074823A (ja) 2007-09-19 2009-04-09 Ngk Spark Plug Co Ltd 電子部品検査装置用配線基板およびその製造方法
JP6666200B2 (ja) * 2016-05-25 2020-03-13 京セラ株式会社 配線基板および電子装置

Also Published As

Publication number Publication date
KR20200051486A (ko) 2020-05-13
JP2020077837A (ja) 2020-05-21
KR102400749B1 (ko) 2022-05-20

Similar Documents

Publication Publication Date Title
JP6297082B2 (ja) セラミック基板およびその製造方法
JP5585080B2 (ja) 電極構造及びその製造方法、回路基板、半導体モジュール
JP6298163B2 (ja) 配線基板、電子装置および電子モジュール
CN104412722B (zh) 布线基板、电子装置以及发光装置
JP6030370B2 (ja) 配線基板および電子装置
JP2009071299A (ja) 配線基板
KR102165507B1 (ko) 전자부품 검사장치용 배선기판
US20130162278A1 (en) Probe pin, probe card using the probe pin, and method of manufacturing the probe card
JP6970137B2 (ja) 配線基板
JP5848901B2 (ja) 配線基板
TWI749359B (zh) 配線基板
JP4756169B2 (ja) セラミックス回路基板及びその製造方法
US10834818B2 (en) Wiring board
JP2014232853A (ja) 多層配線基板およびプローブカード用基板
JP5787808B2 (ja) プローブカード用配線基板およびそれを用いたプローブカード
JP4663975B2 (ja) 電子部品用パッケージ
JP6392630B2 (ja) 回路基板および回路装置
JP7386139B2 (ja) 配線基板
JP7345514B2 (ja) 配線基板
WO2022224841A1 (ja) 配線基板
JP6738690B2 (ja) セラミックス配線基板の製造方法
JP2010056506A (ja) 電子装置の実装構造
JP6219695B2 (ja) 配線基板およびそれを備えた半導体装置
JP6514036B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP3340610B2 (ja) 電子部品用パッケージ本体及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211028

R150 Certificate of patent or registration of utility model

Ref document number: 6970137

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350