JP7345514B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP7345514B2
JP7345514B2 JP2021032606A JP2021032606A JP7345514B2 JP 7345514 B2 JP7345514 B2 JP 7345514B2 JP 2021032606 A JP2021032606 A JP 2021032606A JP 2021032606 A JP2021032606 A JP 2021032606A JP 7345514 B2 JP7345514 B2 JP 7345514B2
Authority
JP
Japan
Prior art keywords
wiring
ceramic layer
width
wiring board
coat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021032606A
Other languages
English (en)
Other versions
JP2022133742A (ja
Inventor
憲助 松橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2021032606A priority Critical patent/JP7345514B2/ja
Priority to US18/263,163 priority patent/US20240113008A1/en
Priority to EP21929230.7A priority patent/EP4303913A1/en
Priority to CN202180090691.7A priority patent/CN116830261A/zh
Priority to PCT/JP2021/046921 priority patent/WO2022185673A1/ja
Publication of JP2022133742A publication Critical patent/JP2022133742A/ja
Application granted granted Critical
Publication of JP7345514B2 publication Critical patent/JP7345514B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、半導体チップなどを載置するための段差を有している配線基板に関する。
集積回路などを搭載した半導体チップは、例えば、スイッチング素子、抵抗、コンデンサなどの様々な回路素子で構成されている。この半導体チップは、非導電性材料であるセラミックで形成されているセラミック基板上に搭載され、モジュール化された配線基板を構成する。
半導体チップが搭載される配線基板は、非導電性のセラミック基板、および、このセラミック基板の内部および表面に金属などの導電性材料を用いて形成されている配線パターンなどを備えている。また、半導体チップが搭載される配線基板には、半導体チップを収容するための段差または凹部が設けられている。この段差または凹部は、形状の異なる複数のセラミック基板を積層することによって形成され得る。
例えば、特許文献１には、集積回路を収容する凹部の内周壁を、段部上面および段部側面を有するように階段状に形成し、また、複数のメタライズ層を、前記内周壁の内部から前記段部上面と段部側面との境界部を通り、前記段部上面上に延出するように形成してなる集積回路用セラミックパッケージ本体が開示されている。
特開平７－１４７３５５号公報
特許文献１に開示されている集積回路用セラミックパッケージ本体では、前記段部上面及び複数のメタライズ層のうち前記境界部の近傍に位置する各部分を、絶縁コーティング層で被覆している。これにより、階段状内周壁の段部上面に並んで配置された各メタライズ層上にメッキ処理を行ったときに、各メタライズ層の間に存在するセラミック部分まで余分にメッキされる、いわゆる「メッキだれ」の発生を防止している。そのため、メタライズ層同士の短絡を防止することができる。
ところで、配線基板上に形成される複数の配線の幅は、それぞれに異なっている場合がある。このような幅の異なる複数の配線が設けられている配線基板において、上記のような絶縁コーティング層（絶縁コートとも呼ぶ）を形成すると、比較的幅の広い配線上の絶縁コーティング層に剥がれが発生しやすくなる。セラミック基板の段差の境界において、このような絶縁コーティング層の剥がれが発生すると、メッキが段差の内部に入り込みやすくなり、隣り合う配線同士の短絡の原因となり得る。
そこで、本発明では、セラミック基板の段差部分に形成される絶縁コートの剥がれを抑えることのできる配線基板を提供することを目的とする。
本発明の一局面にかかる配線基板は、第１セラミック層と、前記第１セラミック層上に積層され、上面視で前記第１セラミック層の上面の一部を囲う枠状の第２セラミック層と、前記第１セラミック層と前記第２セラミック層との間に介在し、上面視で前記第２セラミック層に囲われた前記第１セラミック層上にはみ出ているはみ出し部をそれぞれ有する、電気的に独立した複数の配線部と備えている。この配線基板には、前記第２セラミック層の内周面と、前記第１セラミック層の上面及び前記はみ出し部の上面とで形成される入隅部の一部を被覆する絶縁コートが設けられており、前記複数の配線部のうち、上面視において前記はみ出し部の前記第２セラミック層と隣接する部分の幅が最大のものには少なくとも、前記絶縁コートが設けられていない露出部が存在する。
上記の構成によれば、絶縁コートが入隅部を被覆するように設けられていることで、第１セラミック層の上面に並んで配置された各配線部のはみ出し部上にメッキ処理を行ったときに、セラミック部分まで余分にメッキされる「メッキだれ」の発生を防止することができる。そのため、隣接する配線部同士の短絡を防止することができる。
さらに、複数の配線部のうち、前記幅が最大のものには少なくとも、前記絶縁コートが設けられていない構成とすることで、前記幅が比較的大きな配線部上に絶縁コートを形成した場合に起こり得る絶縁コートの剥がれを抑えることができる。
上記の本発明の一局面にかかる配線基板において、前記幅が２．５ｍｍ以上である前記配線部には、前記絶縁コートが設けられていない露出部が存在してもよい。
前記幅が２．５ｍｍ以上の配線部上に絶縁コートが設けられていると、絶縁コートが剥がれやすい。そのため、上記の構成によれば、複数の配線部のうちの一部の配線部において、絶縁コートの剥がれが発生することをより確実に抑えることができる。
上記の本発明の一局面にかかる配線基板において、前記絶縁コートは、前記露出部が存在する前記配線部と隣り合う前記配線部を被覆しており、前記絶縁コートの端部がそれらの配線部間の第１セラミック層上に配置されており、前記露出部は、前記配線部の幅方向の全領域にわたって設けられていてもよい。
上記の構成によれば、絶縁コートの端部がセラミック層上に配置されるため、絶縁コートの端部が配線部上にある場合と比較して、絶縁コートの剥がれをより確実に抑えることができる。
上記の本発明の一局面にかかる配線基板において、前記露出部が存在する前記配線部は、前記入隅部において前記配線部の幅が部分的に狭められた狭幅部を有していてもよい。
上記の構成によれば、狭幅部を有する配線部と、それに隣接して配置される配線部との間隔をより大きくすることができる。そのため、配線部と配線部との間に絶縁コートの端部を配置する領域を確保しやすくなり、絶縁コートの端部を配線間に配置することがより容易になる。
上記の本発明の一局面にかかる配線基板において、前記狭幅部上に位置する前記露出部の幅は、前記はみ出し部における前記狭幅部以外の位置における前記配線部の幅よりも小さくなっていてもよい。
上記の構成によれば、はみ出し部におけるボンディングワイヤの接続エリアを確保しつつ、絶縁コートと第１セラミック層との接合エリアをより広範囲に設けることができる。
上記の本発明の一局面にかかる配線基板において、前記入隅部に沿った前記露出部の最大幅は、前記入隅部に沿った前記配線部の最大幅よりも小さくなっており、前記配線部の幅方向の端部上には、前記絶縁コートが設けられていてもよい。
上記の構成によれば、配線部の幅方向の両端部において、絶縁コートの一部が第２セラミック層と配線部との間に配置されるため、それらの間に隙間が発生しにくくなる。したがって、メッキがこの隙間に入り込むことが抑制され、「メッキだれ」が起こりにくくなる。
本発明の一局面にかかる配線基板によれば、セラミック基板の段差部分に形成される絶縁コートの剥がれを抑えることができる。
本発明の一実施形態にかかる配線基板の構成を示す平面模式図である。 図１に示す配線基板に半導体素子が搭載された半導体パッケージの構成を示す平面模式図である。 図１に示す配線基板のＡ－Ａ線部分の構成を示す断面図である。 図１に示す配線基板のＢ－Ｂ線部分の構成を示す断面図である。 第１の実施形態にかかる配線基板の一部分の構成を示す平面図である。 第２の実施形態にかかる配線基板の一部分の構成を示す平面図である。 第３の実施形態にかかる配線基板の一部分の構成を示す平面図である。 従来の配線基板の一部分の構成を示す平面図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。
〔第１の実施形態〕
本実施形態では、本発明にかかる配線基板の一例として、配線基板１を例に挙げて説明する。この配線基板１には、半導体チップ（半導体素子）５１が搭載され、半導体モジュール５０を構成する。
図１には、配線基板１の平面構成を模式的に示す。配線基板１は、上面視で略四角形状を有している。配線基板１の外形は、複数のセラミック層を含むセラミック基材で形成されている。セラミック基材の上面の中央部には、上面視で略四角形状の凹部１０が形成されている。凹部１０の底面には、半導体チップ５１などの半導体素子が搭載される素子搭載予定部１０ａとなっている。
上記のような構成を有する配線基板１の素子搭載予定部１０ａには、半導体チップ５１が搭載される。これにより、半導体モジュール５０が得られる。図２には、半導体モジュール５０の概略構成を示す。
配線基板１は、ボンディングワイヤ５２を介して半導体チップ５１と電気的に接続される。具体的には、配線基板１の配線群３０に含まれる各配線部３１と、半導体チップ５１の各接続端子（図示せず）とが、ボンディングワイヤ５２によって電気的に接続される。これにより、各配線部３１と半導体チップ５１との間で電気信号の伝達が可能となる。
配線基板１上に半導体チップ５１が搭載された状態で、セラミック基材の凹部１０には、液状の樹脂材料が流し込まれる。この樹脂材料が硬化することで、凹部１０には、樹脂が充填された状態となる。これにより、半導体モジュール５０が得られる。なお、セラミック基材の凹部１０に樹脂材料を流し込まない構成も可能である。すなわち、別の実施態様では、半導体モジュール５０は、配線基板１上に半導体チップ５１を載せ、これらを互いに電気的に接続させることによって形成される。
図３および図４には、配線基板１の一部分の断面構成を示す。図３は、図１に示す配線基板１のＡ－Ａ線部分の構成を示す断面図である。図４は、図１に示す配線基板１のＢ－Ｂ部分の構成を示す断面図である。
配線基板１は、主として、複数のセラミック層を積層した積層構造を有している。本実施形態では、配線基板１は、下層から順に、基台セラミック層２０、第１セラミック層２１、および第２セラミック層２２が積層された構成を有している。
各セラミック層は、例えば、アルミナ（Ａｌ２Ｏ３）を主成分とする高温焼成セラミックで形成することができる。また、別の実施態様では、セラミックシートは、ガラス－セラミックなどの中温焼成セラミック（ＭＴＣＣ）、または低温焼成セラミック（ＬＴＣＣ）で形成されていてもよい。
基台セラミック層２０は、略四角形の平板状を有している。基台セラミック層２０の上面の中央部は、素子搭載予定部１０ａとなっている。
第１セラミック層２１は、基台セラミック層２０と略同じ大きさの略四角形の平板状を有しており、中央部に開口部を有する枠状の形状を有している。第１セラミック層２１は、基台セラミック層２０上に積層され、上面視で基台セラミック層２０の上面の外周部分を囲うように設けられている。
なお、本実施形態では、第１セラミック層２１は中央部に開口部を有する枠状の形状を有しているが、本発明では、第１セラミック層２１に開口部が設けられていない構成も可能である。例えば、配線基板が、第１セラミック層２１と第２セラミック層２２との二層構造の場合には、第１セラミック層２１は開口部を有していない平板状の形状とすることができる。
第２セラミック層２２は、基台セラミック層２０および第１セラミック層２１と略同じ大きさの略四角形の平板状を有しており、中央部に開口部を有する枠状の形状を有している。第２セラミック層２２の開口部は、第１セラミック層２１の開口部よりも大きな開口面積を有している。第２セラミック層２２は、第１セラミック層２１上に積層され、上面視で第１セラミック層２１の上面の外周部分を囲うように設けられている。
上記の構成により、配線基板１のセラミック基材の上面の中央部には、凹部１０が形成される。また、第１セラミック層２１および第２セラミック層２２に形成されている互いに大きさの異なる開口部によって、凹部１０の底面から第２セラミック層２２の上面に向かって、段差が形成される（図３など参照）。
この段差のうち、第１セラミック層２１と第２セラミック層２２とで形成される段差部には、第１セラミック層２１の上面２１ａ上に複数の配線部３１からなる配線群３０などが設けられている。図１では、この段差部分にドットのパターン模様を付している。第１セラミック層２１の上面２１ａと第２セラミック層２２の開口部の内周面２２ａとで形成される領域を入隅部Ｃ（図３など参照）と呼ぶ。
第１セラミック層２１の上面２１ａ上に形成されている配線群３０は、導電性材料を所定形状に成形して得られる導電パターンで形成されている。導電パターンは、例えば、銅（Ｃｕ）、タングステン（Ｗ）、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、またはマンガン（Ｍｎ）などの金属材料、あるいはこれらの金属材料を主成分とする合金材料によって形成することができる。
導電パターンの形成には、例えば、印刷ペーストによるメタライズ法、パターン状の金属層を転写する方法などの従来公知の方法が用いられる。これらの各方法の中でも、例えば、メタライズ法を用いることが好ましい。
配線群３０を構成している各配線部３１は、第１セラミック層２１の上面２１ａの開口部側から外周端部へ向けて延びている。この各配線部３１が延びる方向を、配線部３１の伸長方向と呼ぶ。
本実施形態では、図１に示すように、各配線部３１は、略四角形状の第１セラミック層２１の上面２１ａにおいて、４つの端辺から開口部の各端辺向かって線状に延びている。一つの端辺に沿って並んで配置されている複数の配線部３１は、間隔Ｌ（図５参照）を空けて、互いに略平行に配置されている。間隔Ｌの大きさは一定であっても、異なっていてもよい。これにより、電気的に独立した複数の配線部３１からなる配線群３０が構成される。なお、図１に示す各配線部３１のパターン構成は一例であり、本発明はこれに限定されない。
図３などに示すように、配線部３１は、一部分（配線基板１の凹部１０側の部分）が段差部を形成している第１セラミック層２１の上面２１ａに位置しており、その他の部分（配線基板１の外周側の部分）が第１セラミック層２１と第２セラミック層２２との間に介在している。配線部３１において、段差部を形成している第１セラミック層２１の上面２１ａ上にはみ出している部分をはみ出し部３１ａと呼ぶ。なお、図３および図４などに示すように、はみ出し部３１ａの一部は、入隅部Ｃに形成されている。各配線部３１のはみ出し部３１ａの表面は、メッキ層（図示せず）で覆われている。
配線基板１に半導体チップ５１が搭載された半導体モジュール５０においては、各配線部３１と、半導体チップ５１の各接続端子（図示せず）とが、ボンディングワイヤ５２によって電気的に接続される。図２に示すように、ボンディングワイヤ５２の一端が、各配線部３１のはみ出し部３１ａに取り付けられる。これにより、各配線部３１と半導体チップ５１との間で電気信号の伝達が可能となる。
また、第１セラミック層２１と第２セラミック層２２とで形成される段差部において、第２セラミック層２２の開口部の内周面２２ａと、第１セラミック層２１の上面２１ａおよび配線部３１のはみ出し部３１ａとで形成される入隅部Ｃには、アルミナコート（絶縁コート）４１が設けられている。図３に示すように、アルミナコート４１の一部分は、第１セラミック層２１と第２セラミック層２２との間に挟まれた状態となっており、その他の部分は、入隅部Ｃにおいて第１セラミック層２１の上面２１ａ上に配置されている。
図１に示すように、アルミナコート４１は、入隅部Ｃの全領域に形成されているのではなく、入隅部Ｃの一部に形成されている。アルミナコートは、第１セラミック層２１などのセラミック層と同じ材料で形成されている。そのため、セラミック層上にアルミナコートを載せた状態で焼成すると、アルミナコートはセラミック層と一体化し、アルミナコートとセラミック層との間に挟まれた配線部３１などの導電パターンの密着性が向上する。
また、アルミナコート４１が入隅部Ｃに設けられていることで、セラミック基材において段差部を形成している第１セラミック層２１の上面に並んで配置された各配線部３１上にメッキ処理を行ったときに、各配線部３１の間に存在するセラミック部分まで余分にメッキされる「メッキだれ」の発生を防止することができる。そのため、隣接する配線部３１同士の短絡を防止することができる。
なお、「メッキだれ」による配線間の短絡は、隣り合う配線同士の間隔が狭い場合（例えば、この間隔２００μｍ以下の場合）に発生しやすい。そこで、本実施形態では、隣接する配線部３１同士の間隔Ｌが２００μｍ以下の場合に、アルミナコート４１を設けることが好ましく、間隔Ｌが１００μｍ以下の場合に、アルミナコート４１を設けることがより好ましい。
以下では、アルミナコート４１が形成される領域の具体的な例について、図５を参照しながら説明する。図５には、第１の実施形態にかかる配線基板１の一端辺の上面を拡大して示す。また、比較のために、図８には、従来の配線基板１の一端辺の上面の構成を示す。
図５に示す配線基板１の一端辺には、互いに異なる幅を有する複数の配線部３１（具体的には、８個の配線部３１）で構成された配線群３０が設けられている。ここで、配線部３１の幅とは、第１セラミック層２１の上面２１ａ上において、配線部３１の伸長方向と直交する方向の配線部３１のはみ出し部３１ａの長さを意味する。
また、本実施形態では、上面視においてはみ出し部３１ａの第２セラミック層２２と隣接する部分（すなわち、入隅部Ｃの角部分）の幅を、幅Ｗとする。なお、比較的幅の小さい配線部３１に関しては、配線部３１の幅はその伸長方向において一定であり、幅Ｗと一致する。一方、例えば、配線部３１Ａのように、比較的幅の大きい配線部３１に関しては、配線部３１の幅が部分的に異なっている。この場合には、上面視においてはみ出し部３１ａの第２セラミック層２２と隣接する部分（すなわち、入隅部Ｃの角部分）の幅を、幅Ｗ１とし、それ以外の部分の幅を、幅Ｗ２とする。
本実施形態では、図５に示すように、配線基板１の一端辺に間隔Ｌを空けて並んでいる複数の配線部３１のうち、幅Ｗが最大の配線部３１（すなわち、幅Ｗ１を有する配線部３１Ａ）およびその左右両側周辺には、アルミナコート４１が設けられていない。すなわち、幅Ｗ１を有する配線部３１Ａおよびその左右両側に隣接する第１セラミック層２１上には、アルミナコート４１が存在せず、配線部３１の表面などが露出した露出部Ｅとなっている。
このように、アルミナコート４１が設けられていない露出部Ｅは、複数の配線部３１のうち、幅Ｗが最大の配線部３１Ａ上には少なくとも存在する。これにより、幅Ｗが比較的大きな配線部３１上にアルミナコート４１を形成した場合に起こり得るアルミナコート４１の剥がれを抑えることができる。
ここで、比較のために、従来の配線基板９０１の構成について、図８を参照しながら説明する。図８には、配線基板９０１の一部分の平面構成を示す。
配線基板９０１の外形は、本実施形態にかかる配線基板１と同様に、セラミック基材で形成されている。セラミック基材の上面の中央部には、上面視で略四角形状の凹部１０が形成されている。
図８に示す配線基板９０１の一端辺には、互いに異なる幅を有する複数の配線部３１（具体的には、７個の配線部３１）で構成された配線群３０が設けられている。
図８に示す配線基板９０１では、第１セラミック層２１と第２セラミック層２２とで形成される段差部において、第２セラミック層２２の開口部の内周面２２ａと、第１セラミック層２１の上面２１ａおよび配線部３１のはみ出し部３１ａとで形成される入隅部Ｃの全領域にアルミナコート９４１が設けられている。
すなわち、アルミナコート９４１は、配線部３１の幅Ｗとは無関係に、すべての配線部３１上に設けられている。このような構成では、幅Ｗが大きな配線部３１上に形成されたアルミナコート９４１が、配線部３１の表面と密着せず、アルミナコート９４１の剥がれが発生し得る。このようなアルミナコート９４１の剥がれが発生すると、配線部３１表面に対するメッキ処理時にメッキ液が配線部３１と剥がれたアルミナコート９４１との隙間に入り込みやすくなり、隣り合う配線同士の短絡の原因となり得る。
そこで、本実施形態にかかる配線基板１においては、複数の配線部３１のうち、幅Ｗが最大のものには少なくとも、アルミナコート４１が設けられていない露出部Ｅが存在するように構成されている。
本実施形態では、アルミナコート４１は、露出部Ｅが存在する配線部３１Ａと隣り合う配線部３１を被覆しており、アルミナコート４１の端部がそれらの配線部間の第１セラミック層２１上に配置されている。そして、露出部Ｅが存在する配線部３１Ａにおいて、露出部Ｅは、配線部３１Ａの幅方向の全領域にわたって設けられている。アルミナコート４１の端部が第１セラミック層２１上に配置されることで、アルミナコート４１の端部が配線部上にある場合と比較して、アルミナコート４１の剥がれをより確実に抑えることができる。
なお、上記のようなアルミナコートの剥がれは、幅Ｗが２．５ｍｍ以上の配線部３１において発生しやすい傾向にある。そのため、幅Ｗが２．５ｍｍ以上である配線部３１上に、アルミナコート４１が設けられていない露出部Ｅが存在することが好ましい。
すなわち、配線基板１においては、一端辺に並んで配置されている複数の配線部３１のうち、幅Ｗが最大のものに加えて、幅Ｗが２．５ｍｍ以上のものにも露出部Ｅが存在することが好ましい。これにより、アルミナコートの剥がれをより確実に抑えることができる。
また、本実施形態にかかる配線基板１においては、露出部Ｅが存在する配線部３１Ａは、入隅部Ｃにおいて配線部の幅が部分的に狭められた狭幅部３２を有している。
この構成によれば、狭幅部３２を有する配線部３１と、それに隣接して配置される配線部３１との間隔（すなわち、隣接する配線部３１間の第１セラミック層２１の幅）をより大きくすることができる。そのため、狭幅部３２を有する配線部３１Ａの幅方向の全領域に露出部Ｅを設けつつ、配線部３１Ａとそれに隣り合う配線部３１との間にアルミナコート４１の端部を配置する領域を確保しやすくなる。したがって、アルミナコート４１の端部を配線間に存在する第１セラミック層２１上に配置することがより容易になる。
このような狭幅部３２を有する配線部３１においては、狭幅部３２の幅Ｗ１が、他の配線部３１の幅Ｗよりも大きくなっている。すなわち、一端辺に並んで配置されている複数の配線部３１の各幅Ｗのうち、幅Ｗ２が最大となっている。また、この幅Ｗ１は、２．５ｍｍ以上となっていることが好ましい。
図５に示すように、狭幅部３２の幅方向の左右両側は、導電パターンが一部切り欠かれた切り欠き部になっている。アルミナコート４１は、この切り欠き部に入り込むように設けられている。すなわち、狭幅部３２上に位置する露出部Ｅの幅ｗ１は、狭幅部３２以外の位置における配線部３１の幅Ｗ２よりも小さくなっている。これにより、狭幅部３２には露出部Ｅを設けつつ、配線部３１Ａとそれに隣り合う配線部３１との間にアルミナコート４１の端部を配置する領域を確保しやすくなる。したがって、アルミナコート４１の端部を配線間に存在する第１セラミック層２１上により広範囲にわたって配置することが可能となる。
なお、幅Ｗが最大となる配線部３１が複数存在する場合には、それらすべての配線部３１上に、アルミナコート４１が設けられていない露出部Ｅが存在してもよい。
また、図１に示す例のように、同一の辺に間隔を空けて並んでいる複数の配線部３１のうち、幅Ｗが最大の配線部３１に、アルミナコート４１が設けられていない露出部Ｅが存在してもよい。すなわち、露出部Ｅは、略四角形状の配線基板１の４つの端辺のそれぞれに存在してもよい。また、露出部Ｅは、１つの配線基板１において複数個存在してもよい。
配線部３１の幅Ｗは、配線基板１の上面側からＸ線照射装置（例えば、マイクロフォーカスＸ線ＣＴシステム（株式会社ユニハイトシステム製、型番：ＸＶＡ－１６０Ｎ）を用いてＸ線を照射することによって測定することができる。
（第１の実施形態のまとめ）
以上のように、本実施形態にかかる配線基板１は、第１セラミック層２１と、第１セラミック層２１上に積層され、上面視で第１セラミック層２１の上面の一部を囲う枠状の第２セラミック層２２とを備えている。第１セラミック層２１と第２セラミック層２２との間には、電気的に互いに独立した複数の配線部３１が設けられている。この配線部３１は、上面視で第２セラミック層２２に囲われた第１セラミック層２１上にはみ出ているはみ出し部３１ａを有している。
第２セラミック層２２の内周面２２ａと、第１セラミック層２１の上面２１ａおよびはみ出し部３１ａの上面とで形成される入隅部Ｃには、その一部を被覆するようにアルミナコート（絶縁コート）４１が設けられている。複数の配線部３１のうち、幅Ｗが最大のものには少なくとも、アルミナコート４１が設けられていない露出部Ｅが存在する。すなわち、露出部Ｅは、第２セラミック層の内周面２２ａと、配線部３１の上面とで形成されている入隅部Ｃが露出している部分である（図４参照）。
上記の構成によれば、幅Ｗが比較的大きな配線部３１上にアルミナコート４１を形成した場合に起こり得るアルミナコート４１の剥がれを抑えることができる。なお、幅Ｗが最大となる配線部３１が複数存在する場合には、それらすべての配線部３１上に、アルミナコート４１が設けられていない露出部Ｅが存在することが好ましい。
本実施形態では、絶縁コートの一例としてアルミナコートを挙げているが、絶縁コートの材料は非導電性を有しているものであればよく、アルミナに限定はされない。
〔第２の実施形態〕
続いて、第２の実施形態にかかる配線基板１について、図６を参照しながら説明する。図６には、第２の実施形態にかかる配線基板１の一端辺の上面を拡大して示す。
図６に示す配線基板１の一端辺には、互いに異なる幅を有する複数の配線部３１（具体的には、８個の配線部３１）で構成された配線群３０が設けられている。ここで、配線部３１の幅とは、第１セラミック層２１の上面２１ａ上において、配線部３１の伸長方向と直交する方向の配線部３１のはみ出し部３１ａの長さを意味する。また、本実施形態では、上面視においてはみ出し部３１ａの第２セラミック層２２と隣接する部分（すなわち、入隅部Ｃの角部分）の幅を、幅Ｗとする。
本実施形態では、図６に示すように、配線基板１の一端辺に間隔Ｌを空けて並んでいる複数の配線部３１のうち、幅Ｗが最大の配線部３１（すなわち、配線部３１Ｂ）およびその左右両側周辺には、アルミナコート４１が設けられていない。すなわち、配線部３１Ｂおよびその左右両側に隣接する第１セラミック層２１上には、アルミナコート４１が存在せず、配線部３１の表面などが露出した露出部Ｅとなっている。
このように、アルミナコート４１が設けられていない露出部Ｅは、複数の配線部３１のうち、幅Ｗが最大の配線部３１Ｂ上には少なくとも存在する。これにより、幅Ｗが比較的大きな配線部３１上にアルミナコート４１を形成した場合に起こり得るアルミナコート４１の剥がれを抑えることができる。
本実施形態では、配線群３０に含まれるすべての配線部３１は、その伸長方向において幅が一定となっている。すなわち、配線部３１Ｂには、第１の実施形態で説明した配線部３１Ａのような狭幅部３２は設けられていない。
以上のように、本実施形態にかかる配線基板１においては、本実施形態にかかる配線基板１においては、複数の配線部３１のうち、幅Ｗが最大のもの（すなわち、配線部３１Ｂ）には少なくとも、アルミナコート４１が設けられていない露出部Ｅが存在する。
本実施形態では、アルミナコート４１は、露出部Ｅが存在する配線部３１Ｂと隣り合う配線部３１を被覆しており、アルミナコート４１の端部がそれらの配線部間の第１セラミック層２１上に配置されている。そして、露出部Ｅが存在する配線部３１Ｂにおいて、露出部Ｅは、配線部３１Ｂの幅方向の全領域にわたって設けられている。アルミナコート４１の端部が第１セラミック層２１上に配置されることで、アルミナコート４１の端部が配線部上にある場合と比較して、アルミナコート４１の剥がれをより確実に抑えることができる。
なお、上記のようなアルミナコートの剥がれは、幅Ｗが２．５ｍｍ以上の配線部３１において発生しやすい傾向にある。そのため、幅Ｗが２．５ｍｍ以上である配線部３１上に、アルミナコート４１が設けられていない露出部Ｅが存在することが好ましい。
また、配線基板１においては、一端辺に並んで配置されている複数の配線部３１のうち、幅Ｗが最大のものに加えて、幅Ｗが２．５ｍｍ以上のものにも露出部Ｅが存在することが好ましい。これにより、アルミナコートの剥がれをより確実に抑えることができる。
〔第３の実施形態〕
続いて、第３の実施形態にかかる配線基板１について、図７を参照しながら説明する。図７には、第３の実施形態にかかる配線基板１の一端辺の上面を拡大して示す。
図７に示す配線基板１の一端辺には、互いに異なる幅を有する複数の配線部３１（具体的には、７個の配線部３１）で構成された配線群３０が設けられている。ここで、配線部３１の幅とは、第１セラミック層２１の上面２１ａ上において、配線部３１の伸長方向と直交する方向の配線部３１のはみ出し部３１ａの長さを意味する。また、本実施形態では、上面視においてはみ出し部３１ａの第２セラミック層２２と隣接する部分（すなわち、入隅部Ｃの角部分）の幅を、幅Ｗとする。
本実施形態では、図７に示すように、配線基板１の一端辺に間隔Ｌを空けて並んでいる複数の配線部３１のうち、幅Ｗが所定値以上（例えば、２．５ｍｍ以上）となっている配線部３１（すなわち、配線部３１Ｃおよび配線部３１Ｄ）の幅方向の中央部には、アルミナコート４１が設けられていない。すなわち、配線部３１Ｃおよび配線部３１Ｄ上には、一部分を除いてアルミナコート４１が存在せず、配線部３１の表面が露出した露出部Ｅとなっている。
このように、アルミナコート４１が設けられていない露出部Ｅは、複数の配線部３１のうち、幅Ｗが所定値以上となっている配線部３１Ｃおよび配線部３１Ｄの幅方向の中央部には少なくとも存在する。これにより、幅Ｗが比較的大きな配線部３１上にアルミナコート４１を形成した場合に起こり得るアルミナコート４１の剥がれを抑えることができる。
本実施形態では、配線群３０に含まれるすべての配線部３１は、その伸長方向において幅が一定となっている。すなわち、配線部３１Ｃおよび配線部３１Ｄには、第１の実施形態で説明した配線部３１Ａのような狭幅部３２は設けられていない。
また、本実施形態では、入隅部Ｃに沿った露出部Ｅの最大幅は、入隅部Ｃに沿った配線部３１の最大幅よりも小さくなっている。例えば、図７に示すように、入隅部Ｃに沿った露出部Ｅの幅ｗは、入隅部Ｃに沿った配線部３１の幅Ｗよりも小さくなっている。そして、配線部３１の幅方向の左右両側の端部上には、アルミナコート４１が設けられている。
この構成では、配線部３１Ｃおよび３１Ｄの幅方向の両端部は、アルミナコート４１と第１セラミック層２１の上面２１ａとで挟まれた状態となる。これにより、第１セラミック層２１と第２セラミック層２２との間に存在する配線部３１の幅方向の端部近傍に隙間が発生しにくくなる。したがって、メッキがこの隙間に入り込むことが抑制され、「メッキだれ」が起こりにくくなる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、本明細書で説明した異なる実施形態の構成を互いに組み合わせて得られる構成についても、本発明の範疇に含まれる。
１ ：配線基板
１０ ：凹部
１０ａ ：素子搭載予定部
２０ ：基台セラミック層
２１ ：第１セラミック層
２１ａ ：第１セラミック層の上面
２２ ：第２セラミック層
２２ａ ：第２セラミック層の内周面
３０ ：配線群
３１ ：配線部
３１ａ ：はみ出し部
３２ ：狭幅部
４１ ：アルミナコート（絶縁コート）
５０ ：半導体パッケージ（電子部品）
５１ ：半導体素子
Ｃ ：入隅部
Ｅ ：露出部
Ｗ ：入隅部における配線部の幅

Claims (6)

  1. 第１セラミック層と、
    前記第１セラミック層上に積層され、上面視で前記第１セラミック層の上面の一部を囲う枠状の第２セラミック層と、
    前記第１セラミック層と前記第２セラミック層との間に介在し、上面視で前記第２セラミック層に囲われた前記第１セラミック層上にはみ出ているはみ出し部をそれぞれ有する、電気的に独立した複数の配線部と
    備えている配線基板であって、
    前記第２セラミック層の内周面と、前記第１セラミック層の上面及び前記はみ出し部の上面とで形成される入隅部の一部を被覆する絶縁コートが設けられており、
    前記複数の配線部のうち、上面視において前記はみ出し部の前記第２セラミック層と隣接する部分の幅が最大のものには少なくとも、前記絶縁コートが設けられていない露出部が存在する、
    配線基板。
  2. 前記幅が２．５ｍｍ以上である前記配線部には、前記絶縁コートが設けられていない露出部が存在する、
    請求項１に記載の配線基板。
  3. 前記絶縁コートは、前記露出部が存在する前記配線部と隣り合う前記配線部を被覆しており、前記絶縁コートの端部がそれらの配線部間の第１セラミック層上に配置されており、
    前記露出部は、前記配線部の幅方向の全領域にわたって設けられている、
    請求項１または２に記載の配線基板。
  4. 前記露出部が存在する前記配線部は、前記入隅部において前記配線部の幅が部分的に狭められた狭幅部を有している、請求項３に記載の配線基板。
  5. 前記狭幅部上に位置する前記露出部の幅は、前記はみ出し部における前記狭幅部以外の位置における前記配線部の幅よりも小さくなっている、請求項４に記載の配線基板。
  6. 前記入隅部に沿った前記露出部の最大幅は、前記入隅部に沿った前記配線部の最大幅よりも小さくなっており、
    前記配線部の幅方向の端部上には、前記絶縁コートが設けられている、
    請求項１または２に記載の配線基板。
JP2021032606A 2021-03-02 2021-03-02 配線基板 Active JP7345514B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021032606A JP7345514B2 (ja) 2021-03-02 2021-03-02 配線基板
US18/263,163 US20240113008A1 (en) 2021-03-02 2021-12-20 Wiring substrate
EP21929230.7A EP4303913A1 (en) 2021-03-02 2021-12-20 Wiring substrate
CN202180090691.7A CN116830261A (zh) 2021-03-02 2021-12-20 布线基板
PCT/JP2021/046921 WO2022185673A1 (ja) 2021-03-02 2021-12-20 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021032606A JP7345514B2 (ja) 2021-03-02 2021-03-02 配線基板

Publications (2)

Publication Number Publication Date
JP2022133742A JP2022133742A (ja) 2022-09-14
JP7345514B2 true JP7345514B2 (ja) 2023-09-15

Family

ID=83155296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021032606A Active JP7345514B2 (ja) 2021-03-02 2021-03-02 配線基板

Country Status (5)

Country Link
US (1) US20240113008A1 (ja)
EP (1) EP4303913A1 (ja)
JP (1) JP7345514B2 (ja)
CN (1) CN116830261A (ja)
WO (1) WO2022185673A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111246A (ja) 2014-12-09 2016-06-20 Ｎｇｋエレクトロデバイス株式会社 電子部品収納用パッケージ
JP2018181972A (ja) 2017-04-07 2018-11-15 日本特殊陶業株式会社 セラミック基板
JP7147355B2 (ja) 2018-08-13 2022-10-05 セイコーエプソン株式会社 電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3138377B2 (ja) * 1993-11-22 2001-02-26 日本特殊陶業株式会社 集積回路用セラミックパッケージ本体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111246A (ja) 2014-12-09 2016-06-20 Ｎｇｋエレクトロデバイス株式会社 電子部品収納用パッケージ
JP2018181972A (ja) 2017-04-07 2018-11-15 日本特殊陶業株式会社 セラミック基板
JP7147355B2 (ja) 2018-08-13 2022-10-05 セイコーエプソン株式会社 電子機器

Also Published As

Publication number Publication date
JP2022133742A (ja) 2022-09-14
EP4303913A1 (en) 2024-01-10
US20240113008A1 (en) 2024-04-04
CN116830261A (zh) 2023-09-29
WO2022185673A1 (ja) 2022-09-09

Similar Documents

Publication Publication Date Title
JPS62216259A (ja) 混成集積回路の製造方法および構造
EP3633719A1 (en) Electronic component mounting substrate, electronic device, and electronic module
EP3030060B1 (en) Wiring base plate and electronic device
JP2003142623A (ja) 配線基板とその製造方法，半導体装置並びに配線基板形成用のベース基板
JP7345514B2 (ja) 配線基板
JP2003031945A (ja) 配線基板、配線基板の製造方法、および、電気回路装置
JP2005277355A (ja) 回路装置
JP3838935B2 (ja) 多数個取り配線基板
JP4574025B2 (ja) 配線モジュール
JP4540223B2 (ja) 電子部品搭載基板
JP3740374B2 (ja) 多数個取り配線基板
WO2024024945A1 (ja) 回路基板、半導体装置及び電子モジュール
JP4587587B2 (ja) 電子部品搭載用基板
JP5981389B2 (ja) 配線基板
JP7561083B2 (ja) 配線基板
JP7438781B2 (ja) 配線基板
JPH10173083A (ja) 電子部品搭載用配線基板とその製造方法
KR102400749B1 (ko) 배선기판
US7213333B2 (en) Method for manufacturing mounting substrate and method for manufacturing circuit device
JP3340610B2 (ja) 電子部品用パッケージ本体及びその製造方法
JP3683859B2 (ja) 半導体素子収納用パッケージ
JP4395227B2 (ja) 配線基板
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP2005019749A (ja) 配線基板および多数個取り配線基板
KR20220118417A (ko) 배선 회로 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230905

R150 Certificate of patent or registration of utility model

Ref document number: 7345514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150