JP2018181972A - セラミック基板 - Google Patents
セラミック基板 Download PDFInfo
- Publication number
- JP2018181972A JP2018181972A JP2017076548A JP2017076548A JP2018181972A JP 2018181972 A JP2018181972 A JP 2018181972A JP 2017076548 A JP2017076548 A JP 2017076548A JP 2017076548 A JP2017076548 A JP 2017076548A JP 2018181972 A JP2018181972 A JP 2018181972A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- inner layer
- view
- substrate
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】基板本体の側面のセラミック層間に内層配線が露出または近接していても、該内層配線の付近に位置する隙間に起因して不用意な短絡や汚れなどの不具合のないセラミック基板を提供する。
【解決手段】セラミック層c1,c3を積層してなり、平面視の外形が矩形状の表面3および裏面4と、これらの間に位置する側面5とを有する基板本体2bと、平面視で上記表面3の中央側に位置する電子部品の実装領域9と、平面視で実装領域9の外側におけるセラミック層c1,c3間に位置し且つ下層側のセラミック層c1の上面に形成され、平面視で基板本体2bの側面5と交差する内層配線12と、を備え、側面視で内層配線12が形成された下層側のセラミック層c1の上面と、上層側のセラミック層c3の下面との間であり、平面視で実装領域9の外側で且つ該実装領域9側よりも側面5側に、少なくとも内層配線12の両側に沿った絶縁部14が形成されている、セラミック基板1b。
【選択図】 図2
【解決手段】セラミック層c1,c3を積層してなり、平面視の外形が矩形状の表面3および裏面4と、これらの間に位置する側面5とを有する基板本体2bと、平面視で上記表面3の中央側に位置する電子部品の実装領域9と、平面視で実装領域9の外側におけるセラミック層c1,c3間に位置し且つ下層側のセラミック層c1の上面に形成され、平面視で基板本体2bの側面5と交差する内層配線12と、を備え、側面視で内層配線12が形成された下層側のセラミック層c1の上面と、上層側のセラミック層c3の下面との間であり、平面視で実装領域9の外側で且つ該実装領域9側よりも側面5側に、少なくとも内層配線12の両側に沿った絶縁部14が形成されている、セラミック基板1b。
【選択図】 図2
Description
本発明は、複数のセラミック層を積層してなる基板本体の側面における前記セラミック層間に内層配線が露出または近接しているセラミック基板に関する。
例えば、セラミック基板の表面に開口するキャビティの階段状内周壁の水平状壁部と垂直状壁部との境界近傍に位置する前記垂直状壁部と複数のメタライズ層(接続端子)ごととの間に、所定の幅で絶縁層をコーティングすることにより、前記境界近傍に生じる微細な隙間を埋めるようにした集積回路用セラミックパッケージ本体が提案されている(例えば、特許文献1参照)。
前記集積回路用セラミックパッケージ本体によれば、前記メタライズ層の表面に電解メッキを施した際に電解成分が不用意に残留して、隣接するメタライズ層側の前記水平状壁部のセラミック部分にまで余分にメッキがされず、ファインピッチで配置された複数のメタライズ層相互間における不用意な短絡を防止できる。
前記集積回路用セラミックパッケージ本体によれば、前記メタライズ層の表面に電解メッキを施した際に電解成分が不用意に残留して、隣接するメタライズ層側の前記水平状壁部のセラミック部分にまで余分にメッキがされず、ファインピッチで配置された複数のメタライズ層相互間における不用意な短絡を防止できる。
ところで、前記特許文献1に記載されたように、前記キャビティ内の階段状内周壁の水平状壁部と垂直状壁部との境界近傍に位置する該垂直状壁部と、複数のメタライズ層(接続端子)ごととの間に、所定幅の絶縁層をコーティングすることによって、上記境界近傍に生じる微細な隙間を埋めている。かかる場合、前記絶縁層をコーティングする際に、絶縁性ペーストに含まれている溶剤により、上記接続端子が配置される領域にうねりなどの変形が生じるため、搭載された半導体素子と上記接続端子との電気的な接続が困難になる、という問題があった。
また、前記集積回路用セラミックパッケージ本体のように、複数のセラミック層を積層したセラミック基板において、外部に露出するメタライズ層の表面に電解メッキにより金属膜を多数個取り基板の形態で被覆する場合、隣接する複数のセラミック基板領域の境界を交差して貫通するメッキ用の内層配線が、上層側のセラミック層と下層側のセラミック層との間に形成されている。上記多数個取り基板を上記境界に沿って分割し、複数のセラミック基板に分割した際、該セラミック基板の側面に、上記メッキ用の内層配線の端面が、上層側のセラミック層と下層側のセラミック層との間に露出すると共に、該内層配線の端面付近に当該内層配線の厚みに起因して微細な隙間が生じる場合がある。かかる隙間に前記メッキ工程で用いた洗浄水が残留していると、上記内層配線を構成している金属成分が溶出または滲み出して、隣接する内層配線などとの間で不用意な短絡を生じたり、前記セラミック基板の側面が汚れるなどの不具合を生じる場合があった。
更に、前記セラミック基板において、内層配線の近傍に隙間を生じていると、該セラミック基板自体の気密性が損なわれる、という不具合を招く場合もあった。
また、前記集積回路用セラミックパッケージ本体のように、複数のセラミック層を積層したセラミック基板において、外部に露出するメタライズ層の表面に電解メッキにより金属膜を多数個取り基板の形態で被覆する場合、隣接する複数のセラミック基板領域の境界を交差して貫通するメッキ用の内層配線が、上層側のセラミック層と下層側のセラミック層との間に形成されている。上記多数個取り基板を上記境界に沿って分割し、複数のセラミック基板に分割した際、該セラミック基板の側面に、上記メッキ用の内層配線の端面が、上層側のセラミック層と下層側のセラミック層との間に露出すると共に、該内層配線の端面付近に当該内層配線の厚みに起因して微細な隙間が生じる場合がある。かかる隙間に前記メッキ工程で用いた洗浄水が残留していると、上記内層配線を構成している金属成分が溶出または滲み出して、隣接する内層配線などとの間で不用意な短絡を生じたり、前記セラミック基板の側面が汚れるなどの不具合を生じる場合があった。
更に、前記セラミック基板において、内層配線の近傍に隙間を生じていると、該セラミック基板自体の気密性が損なわれる、という不具合を招く場合もあった。
本発明は、背景技術で説明した問題点を解決し、複数のセラミック層を積層してなる基板本体の側面のセラミック層間に内層配線が露出または近接していても、該内層配線の付近に位置する隙間に起因して、前述した不用意な短絡や汚れなどの不具合、接続端子が配置される領域における変形の不具合、および基板本体の気密性に関する不具合の少なくとも1つを解決したセラミック基板を提供する、ことを課題とする。
本発明は、前記課題を解決するため、複数のセラミック層を積層してなる基板本体の側面のセラミック層間に露出または近接する内層配線付近に対し、予め隙間を穴埋めするための絶縁部を形成する、ことに着想して成されたものである。
即ち、本発明のセラミック基板(請求項1)は、複数のセラミック層を積層してなり、平面視の外形が矩形状を呈して対向する表面および裏面と、該表面と裏面との間に位置する側面とを有する基板本体と、平面視において少なくとも上記基板本体の表面の中央側に位置する電子部品の実装領域と、平面視で上記実装領域の外側における上記複数のセラミック層間に位置し且つ下層側のセラミック層の上面に形成され、平面視で上記基板本体の側面と交差するか、あるいは、上記実装領域よりも側面側に接近する内層配線と、を備えたセラミック基板であって、上記基板本体の表面または裏面と直交する方向の側面視で、上記内層配線が形成された下層側のセラミック層の上面と、該下層側のセラミック層に対して上層側のセラミック層の下面との間であると共に、平面視で上記基板本体の実装領域の外側で且つ該実装領域側よりも側面側に、少なくとも上記内層配線の両側に沿った絶縁部が形成されている、ことを特徴とする。
即ち、本発明のセラミック基板(請求項1)は、複数のセラミック層を積層してなり、平面視の外形が矩形状を呈して対向する表面および裏面と、該表面と裏面との間に位置する側面とを有する基板本体と、平面視において少なくとも上記基板本体の表面の中央側に位置する電子部品の実装領域と、平面視で上記実装領域の外側における上記複数のセラミック層間に位置し且つ下層側のセラミック層の上面に形成され、平面視で上記基板本体の側面と交差するか、あるいは、上記実装領域よりも側面側に接近する内層配線と、を備えたセラミック基板であって、上記基板本体の表面または裏面と直交する方向の側面視で、上記内層配線が形成された下層側のセラミック層の上面と、該下層側のセラミック層に対して上層側のセラミック層の下面との間であると共に、平面視で上記基板本体の実装領域の外側で且つ該実装領域側よりも側面側に、少なくとも上記内層配線の両側に沿った絶縁部が形成されている、ことを特徴とする。
前記セラミック基板によれば、以下の効果(1)〜(4)を奏する。
(1)前記側面視で、前記内層配線が形成された下層側のセラミック層の上面と上層側のセラミック層の下面との間であると共に、平面視で上記基板本体の実装領域の外側における領域で、且つ該実装領域側よりも側面側に、少なくとも上記内層配線の両側に沿った絶縁部が形成されているので、該内層配線の厚みに起因した隙間が上記絶縁部によって埋められている。従って、前述した不用意な短絡や基板本体の側面における汚れなどの不具合を抑制したセラミック基板となっている。
(2)前記絶縁部が平面視で前記基板本体における実装領域の外側の領域で、且つ該実装領域よりも側面側に形成され、該絶縁部の配設に伴って、前記実装領域の歪みを含む変形を抑制できるので、半導体素子などの電子部品の実装を実装する際における位置ずれなどの不具合が抑制可能となる。
(3)前記絶縁部により内層配線の厚みに起因する凹凸が基板本体の表面における側面(周辺)側に現れにくいので、追って該表面の周辺に沿って平板状あるいは箱形状の封止部材を、高い気密性をもって接合することが可能となる。
(4)上記(1)〜(3)の効果に起因して、安定した接続信頼性などの優れた電気的特性、高精度な実装性、および高い封止性を備えた信頼性の高いセラミック基板を提供できる。
(1)前記側面視で、前記内層配線が形成された下層側のセラミック層の上面と上層側のセラミック層の下面との間であると共に、平面視で上記基板本体の実装領域の外側における領域で、且つ該実装領域側よりも側面側に、少なくとも上記内層配線の両側に沿った絶縁部が形成されているので、該内層配線の厚みに起因した隙間が上記絶縁部によって埋められている。従って、前述した不用意な短絡や基板本体の側面における汚れなどの不具合を抑制したセラミック基板となっている。
(2)前記絶縁部が平面視で前記基板本体における実装領域の外側の領域で、且つ該実装領域よりも側面側に形成され、該絶縁部の配設に伴って、前記実装領域の歪みを含む変形を抑制できるので、半導体素子などの電子部品の実装を実装する際における位置ずれなどの不具合が抑制可能となる。
(3)前記絶縁部により内層配線の厚みに起因する凹凸が基板本体の表面における側面(周辺)側に現れにくいので、追って該表面の周辺に沿って平板状あるいは箱形状の封止部材を、高い気密性をもって接合することが可能となる。
(4)上記(1)〜(3)の効果に起因して、安定した接続信頼性などの優れた電気的特性、高精度な実装性、および高い封止性を備えた信頼性の高いセラミック基板を提供できる。
尚、前記セラミック層および絶縁部は、同種または異種のセラミックからなり、これらのセラミックは、例えば、アルミナ、窒化アルミニウム、ムライトなどの高温焼成セラミック、あるいは、例えば、カラス−セラミックなどの低温焼成セラミックからなる。
また、前記基板本体の少なくとも表面は、平面視が矩形状の平面であるか、あるいは、該表面の中央側に開口するキャビティの開口部を囲む平面視が矩形枠状の形態である。
更に、前記実装領域は、前記基板本体の平面からなる表面の平面視における中央側に位置しているか、あるいは、平面視が矩形枠状である前記基板本体の表面に開口する前記キャビティの底面のほぼ全域である。かかる実装領域には、複数の実装用パッドが形成されている。
また、前記基板本体の少なくとも表面は、平面視が矩形状の平面であるか、あるいは、該表面の中央側に開口するキャビティの開口部を囲む平面視が矩形枠状の形態である。
更に、前記実装領域は、前記基板本体の平面からなる表面の平面視における中央側に位置しているか、あるいは、平面視が矩形枠状である前記基板本体の表面に開口する前記キャビティの底面のほぼ全域である。かかる実装領域には、複数の実装用パッドが形成されている。
また、前記絶縁部は、前記セラミック基板の製造工程において、追って前記セラミック層となるセラミックグリーンシートよりも、比較的多い溶剤が配合された絶縁性ペーストあるいは前記グリーンシートによって形成されたものである。
更に、前記内層配線は、多数個取りの製造工程において、隣接する複数のセラミック基板領域同士の境界面を貫通するメッキ用配線、あるいは、個々のセラミック基板における基板本体の側面の何れかに接近している形態の配線である。
また、前記内層配線は、前記セラミック層や絶縁部が前記高温焼成セラミックの場合には、タングステンあるいはモリブデンが主成分に用いられ、前記低温焼成セラミックの場合には、銅あるいは銀が主成分に用いられる。
加えて、前記「内層配線の両側に沿った」とは、該内層配線の長手(軸)方向における左右の両側に沿っている、ことを指している。
更に、前記内層配線は、多数個取りの製造工程において、隣接する複数のセラミック基板領域同士の境界面を貫通するメッキ用配線、あるいは、個々のセラミック基板における基板本体の側面の何れかに接近している形態の配線である。
また、前記内層配線は、前記セラミック層や絶縁部が前記高温焼成セラミックの場合には、タングステンあるいはモリブデンが主成分に用いられ、前記低温焼成セラミックの場合には、銅あるいは銀が主成分に用いられる。
加えて、前記「内層配線の両側に沿った」とは、該内層配線の長手(軸)方向における左右の両側に沿っている、ことを指している。
また、本発明には、前記絶縁部は、前記側面視で、前記内層配線の上方にも沿って形成されている、セラミック基板(請求項2)も含まれる。
これによれば、前記絶縁部が前記内層配線の両側に加え、その上方を含めたほぼ3方に沿って該内層配線を囲むように形成されているので、前記効果(1)〜(4)を一層確実に奏することが可能となる。
更に、本発明には、前記絶縁部は、前記側面視で、隣接する複数の前記内層配線同士の間に沿って形成されている、セラミック基板(請求項3)も含まれる。
これによれば、前記絶縁部が複数の前記内層配線ごとの両側に加え、該内層配線同士の間に沿っても形成されているので、複数の内層配線が併設された形態であっても、前記効果(1)〜(4)を確実に奏することが可能となる。
これによれば、前記絶縁部が前記内層配線の両側に加え、その上方を含めたほぼ3方に沿って該内層配線を囲むように形成されているので、前記効果(1)〜(4)を一層確実に奏することが可能となる。
更に、本発明には、前記絶縁部は、前記側面視で、隣接する複数の前記内層配線同士の間に沿って形成されている、セラミック基板(請求項3)も含まれる。
これによれば、前記絶縁部が複数の前記内層配線ごとの両側に加え、該内層配線同士の間に沿っても形成されているので、複数の内層配線が併設された形態であっても、前記効果(1)〜(4)を確実に奏することが可能となる。
加えて、本発明には、前記絶縁部は、下層側のセラミック層の上面と、上層側のセラミック層の下面とにおける前記実装領域の外側の領域で、且つ前記実装領域側よりも前記側面側であると共に、前記基板本体の全側面に沿って形成されている、セラミック基板(請求項4)も含まれる。
これによれば、前記絶縁部が、下層側のセラミック層の上面と上層側のセラミック層の下面とにおける前記実装領域の外側の領域で、且つ前記実装領域側よりも前記側面側である前記基板本体の全側面に沿って連続して形成されている。そのため、複数の内層配線が基板本体の側面におけるランダムな位置で交差していたり、内層配線が基板本体の側面におけるランダムな位置に近接して形成されていても、前記(1)〜(4)を確実に奏することができる。
これによれば、前記絶縁部が、下層側のセラミック層の上面と上層側のセラミック層の下面とにおける前記実装領域の外側の領域で、且つ前記実装領域側よりも前記側面側である前記基板本体の全側面に沿って連続して形成されている。そのため、複数の内層配線が基板本体の側面におけるランダムな位置で交差していたり、内層配線が基板本体の側面におけるランダムな位置に近接して形成されていても、前記(1)〜(4)を確実に奏することができる。
付言すれば、本発明には、前記セラミック基板は、複数個の該セラミック基板を平面視で縦横に隣接して併有する多数個取り基板である、セラミック基板を含むことも可能である。
これによる場合、前記各形態の絶縁部を有する複数のセラミック基板を効率良く提供することが可能となる。
これによる場合、前記各形態の絶縁部を有する複数のセラミック基板を効率良く提供することが可能となる。
以下において、本発明を実施するための形態について説明する。
図1は、本発明による一形態のセラミック基板1aを示す斜視図、図3(A)は、図1中のA−A線の矢視(下層側のセラミック層c1における上面の真上付近)に沿った水平断面図である。
上記セラミック基板1aは、図1,図3(A)に示すように、上下2層のセラミック層c1,c2を積層してなり、平面視の外形が長方形(矩形)状を呈して対向する表面3および裏面4と、該表面3と裏面4との間の位置する四辺の側面5とを有する基板本体2aと、該基板本体2aの表面3における平面視の中央側に開口し、且つ四辺の内壁面7と、これらの底辺に囲まれた平面視が長方形状であり、且つ追って搭載される電子部品(図示せず)の実装領域でもある底面8とからなるキャビティ6と、上記側面5ごとのセラミック層c1,c2間の全周に沿って、複数の内層配線12ごとの両側および上方を覆うように形成された絶縁層14,15とを備えている。
図1は、本発明による一形態のセラミック基板1aを示す斜視図、図3(A)は、図1中のA−A線の矢視(下層側のセラミック層c1における上面の真上付近)に沿った水平断面図である。
上記セラミック基板1aは、図1,図3(A)に示すように、上下2層のセラミック層c1,c2を積層してなり、平面視の外形が長方形(矩形)状を呈して対向する表面3および裏面4と、該表面3と裏面4との間の位置する四辺の側面5とを有する基板本体2aと、該基板本体2aの表面3における平面視の中央側に開口し、且つ四辺の内壁面7と、これらの底辺に囲まれた平面視が長方形状であり、且つ追って搭載される電子部品(図示せず)の実装領域でもある底面8とからなるキャビティ6と、上記側面5ごとのセラミック層c1,c2間の全周に沿って、複数の内層配線12ごとの両側および上方を覆うように形成された絶縁層14,15とを備えている。
前記基板本体2aにおいて、下層側のセラミック層c1は、平板状であり、且つ上層側のセラミック層c2は、前記キャビティ6を内設する矩形枠状であると共に、これらは、例えば、何れもアルミナを主成分としている。下層側のセラミック層c1における上面のうち、実装領域でもある上記キャビティ6の底面8には、一対(あるいは3つ以上の複数)の実装用パッド10が形成されている。
また、前記基板本体2aにおける四辺の側面5ごとの中間で、且つセラミック層c1,c2間には、該側面5と直角状に交差する3つの内層配線12の端面が互いに離れて露出している。該内層配線12は、下層側のセラミック層c1の上面に断面が扁平な半円形状を呈する。
上記内層配線12は、図3(A)に示すように、実装領域でもある前記底面8よりも外側の領域であり、隣接する内層配線12との間を含むセラミック層c1,c2間の各側面5の全周に巡っており、且つ前記底面8側よりも該側面5側に沿って帯状に形成された絶縁部14によって、個々の軸方向(図3(A)、(B)中における内層配線12の長手方向)の両側を挟まれていると共に、該内層配線12ごとの上方も、円弧形状の絶縁部15で覆われている。
また、前記基板本体2aにおける四辺の側面5ごとの中間で、且つセラミック層c1,c2間には、該側面5と直角状に交差する3つの内層配線12の端面が互いに離れて露出している。該内層配線12は、下層側のセラミック層c1の上面に断面が扁平な半円形状を呈する。
上記内層配線12は、図3(A)に示すように、実装領域でもある前記底面8よりも外側の領域であり、隣接する内層配線12との間を含むセラミック層c1,c2間の各側面5の全周に巡っており、且つ前記底面8側よりも該側面5側に沿って帯状に形成された絶縁部14によって、個々の軸方向(図3(A)、(B)中における内層配線12の長手方向)の両側を挟まれていると共に、該内層配線12ごとの上方も、円弧形状の絶縁部15で覆われている。
前記絶縁層14,15は、セラミック層c1,c2と同様のアルミナを主成分とし、製造時において、溶剤の含有量がセラミック層c1,c2となったグリーンシートよりも比較的多い絶縁性ペーストをスクリーン印刷により形成され、且つ前記内層配線12や上記グリーンシートなどと同時に焼成されものである。
複数の前記内層配線12の一部は、前記実装用パッド10と電気的に接続され、他の一部は、下層側のセラミックc1を貫通するビア導体を介して、基板本体2aの裏面4に形成された複数の外部接続端子(何れも図示せず)などと個別に電気的に接続されている。
尚、前記実装用パッド10や内層配線12などの導体は、例えば、主にタングステン(以下、単にWと記載する)あるいはモリブデン(以下、単にMoと記載する)からなっている。また、前記実装用パッド10や外部接続端子などの外部に露出する表面には、例えば、ニッケル(以下、Niと記載する)膜および金(以下、Auと記載する)膜が所要の厚みで順次被覆されている。
複数の前記内層配線12の一部は、前記実装用パッド10と電気的に接続され、他の一部は、下層側のセラミックc1を貫通するビア導体を介して、基板本体2aの裏面4に形成された複数の外部接続端子(何れも図示せず)などと個別に電気的に接続されている。
尚、前記実装用パッド10や内層配線12などの導体は、例えば、主にタングステン(以下、単にWと記載する)あるいはモリブデン(以下、単にMoと記載する)からなっている。また、前記実装用パッド10や外部接続端子などの外部に露出する表面には、例えば、ニッケル(以下、Niと記載する)膜および金(以下、Auと記載する)膜が所要の厚みで順次被覆されている。
図2は、前記とは形態が異なるセラミック基板1bを示す斜視図、図3(B)は、図2中のB−B線の矢視(下層側のセラミック層c1における上面の真上付近)に沿った水平断面図である。
上記セラミック基板1bは、図2,図3(B)に示すように、上下2層のセラミック層c1,c3を積層してなり、平面視の外形が長方形状を呈して対向する表面3および裏面4と、該表面3と裏面4との間の位置する四辺の側面5とを有する基板本体2bと、平面視で上記表面3の中央側に位置し、且つ平面視が長方形状である仮想の電子部品用の実装領域9と、上記側面5ごとのセラミック層c1,c2間の全周に沿って、複数の内層配線12ごとの両側および上方を覆うよう前記同様に形成された絶縁層14,15と、を備えている。
上記セラミック基板1bは、図2,図3(B)に示すように、上下2層のセラミック層c1,c3を積層してなり、平面視の外形が長方形状を呈して対向する表面3および裏面4と、該表面3と裏面4との間の位置する四辺の側面5とを有する基板本体2bと、平面視で上記表面3の中央側に位置し、且つ平面視が長方形状である仮想の電子部品用の実装領域9と、上記側面5ごとのセラミック層c1,c2間の全周に沿って、複数の内層配線12ごとの両側および上方を覆うよう前記同様に形成された絶縁層14,15と、を備えている。
前記基板本体2bは、前記同様のアルミナを主成分とする平板状のセラミック層c1,c3を一体に積層したもので、平坦な表面3の実装領域9内には、前記同様である一対(または3つ以上の複数)の実装用パッド10が形成されている。
尚、基板本体2bの側面5ごとのセラミック層c1,c3間の中間ごとに位置する3個ずつの内層配線12の端面と、該内層配線12ごとの両側および上方、並びに隣接する内層配線12同士の間に位置する絶縁部14,15とは、前記セラミック基板1aと同様にして形成されている。
尚、基板本体2bの側面5ごとのセラミック層c1,c3間の中間ごとに位置する3個ずつの内層配線12の端面と、該内層配線12ごとの両側および上方、並びに隣接する内層配線12同士の間に位置する絶縁部14,15とは、前記セラミック基板1aと同様にして形成されている。
前記のようなセラミック基板1a,1bによれば、前記基板本体2a,2bを構成する下層側のセラミック層c1の上面における各側面5側に形成された複数の内層配線12は、平面視で前記キャビティ6の底面(実装領域)8よりも外側の領域、または前記実装領域9よりも外側の領域で、且つ実装領域8,9側よりも各側面5側に沿って形成された前記絶縁部14に軸方向の両側を挟まれ、且つそれらの上方ごとを前記絶縁部15に被われた状態で、それらの上方に上層側のセラミック層c2またはセラミック層c3を有している。
そのため、上記内層配線12ごとの厚みに起因した微細な隙間が当該内層配線12の付近に形成されておらず、且つ上層側のセラミック層c2,c3の表面3における周辺部が比較的平坦にされていることにより、前記効果(1)〜(4)を奏することができる。
そのため、上記内層配線12ごとの厚みに起因した微細な隙間が当該内層配線12の付近に形成されておらず、且つ上層側のセラミック層c2,c3の表面3における周辺部が比較的平坦にされていることにより、前記効果(1)〜(4)を奏することができる。
図4(A)は、前記セラミック基板1aを多数個取りで得るため多数個取り基板20aにおける下層側の大版用セラミック層c1の上面を示す部分水平断面図である。尚、図4(A)の上方には、複数の前記キャビティ6を離間して併有する上層側の大版用セラミック層c2(図示せず)が積層されている。
該多数個取り基板20aは、図4(A)に示すように、複数個のセラミック基板1aを縦横に隣接して併有する製品領域21と、該製品領域21の周囲を囲み且つ平面視が矩形枠状の耳部22とからなり、該耳部22と上記製品領域21との境界、および製品領域21内において隣接するセラミック基板1a同士間の境界は、平面視が矩形枠状を呈する仮想の切断予定面23により区分されている。
該多数個取り基板20aは、図4(A)に示すように、複数個のセラミック基板1aを縦横に隣接して併有する製品領域21と、該製品領域21の周囲を囲み且つ平面視が矩形枠状の耳部22とからなり、該耳部22と上記製品領域21との境界、および製品領域21内において隣接するセラミック基板1a同士間の境界は、平面視が矩形枠状を呈する仮想の切断予定面23により区分されている。
また、図4(A)に示すように、前記製品領域21内で隣接するセラミック基板1a同士間の切断予定面23、および製品領域21の外周側に位置する各セラミック基板1aと耳部22との間の切断予定面23には、これらを直角状に交差して貫通する3つずつの内層配線12が、互いに平行に形成されている。
更に、各セラミック基板1aにおける実装領域8の外側の領域には、前記絶縁部14,15が切断予定面23を跨いで、平面視で格子状に形成されている。
そして、図示のように、前記耳部22の左辺および右辺の中間には、平面視が半円形状の凹部24が形成され、該凹部24ごとの内壁面に沿ってWまたはMoからなり且つ平面視で円弧形状のメッキ用電極25が形成されている。該メッキ用電極25ごとの製品領域21側には、メッキ用配線26が延び出ており、該メッキ用配線26は、耳部22内に延びた上記内層配線12と個別に接続されている。尚、上記メッキ用電極25やメッキ用配線26も、WあるいはMoからなる。
更に、各セラミック基板1aにおける実装領域8の外側の領域には、前記絶縁部14,15が切断予定面23を跨いで、平面視で格子状に形成されている。
そして、図示のように、前記耳部22の左辺および右辺の中間には、平面視が半円形状の凹部24が形成され、該凹部24ごとの内壁面に沿ってWまたはMoからなり且つ平面視で円弧形状のメッキ用電極25が形成されている。該メッキ用電極25ごとの製品領域21側には、メッキ用配線26が延び出ており、該メッキ用配線26は、耳部22内に延びた上記内層配線12と個別に接続されている。尚、上記メッキ用電極25やメッキ用配線26も、WあるいはMoからなる。
前記図4(A)で左右のメッキ用電極25ごとに図示しない異極の電極棒を接触させ、前記多数個取り基板20aを所定のNiメッキ浴およびAuメッキ浴に順次浸漬し、該多数個取り基板20aに対し電解Niメッキおよび電解Auメッキを施すメッキ工程によって、前記実装用パッド10や外部接続端子などの外部に露出する表面に、所定の厚みのNi膜およびAu膜を被覆することができる。
そして、上記各メッキ工程の後、前記切断予定面23に沿って、例えば、ダイシング加工を施す個片化工程を行うことにより、前記切断予定面23に沿って出現する四辺の側面5を含む前記基板本体2aを有する複数個の前記セラミック基板1aを、効率良く同時に得ることができる。
そして、上記各メッキ工程の後、前記切断予定面23に沿って、例えば、ダイシング加工を施す個片化工程を行うことにより、前記切断予定面23に沿って出現する四辺の側面5を含む前記基板本体2aを有する複数個の前記セラミック基板1aを、効率良く同時に得ることができる。
図4(B)は、前記セラミック基板1bを多数個取りで得るため多数個取り基板20bにおける下層側の大版用セラミック層c1の上面を示す部分水平断面図である。尚、図4(B)の上方には、複数の前記実装領域9や実装用パッド10を併有している上層側の大版用セラミック層c3(図示せず)が積層されている。
図4(B)に示すように、該多数個取り基板20bも、複数個のセラミック基板1bを縦横に隣接して併有する製品領域21と、該製品領域21の周囲を囲み且つ平面視が矩形枠状の耳部22とからなり、該耳部22と上記製品領域21との境界、および製品領域21内において隣接するセラミック基板1b同士間の境界は、平面視が矩形枠状を呈する仮想の切断予定面23により区分されている。
図4(B)に示すように、該多数個取り基板20bも、複数個のセラミック基板1bを縦横に隣接して併有する製品領域21と、該製品領域21の周囲を囲み且つ平面視が矩形枠状の耳部22とからなり、該耳部22と上記製品領域21との境界、および製品領域21内において隣接するセラミック基板1b同士間の境界は、平面視が矩形枠状を呈する仮想の切断予定面23により区分されている。
また、図4(B)に示すように、前記製品領域21内で隣接するセラミック基板1b同士間の切断予定面23、および製品領域21の外周側に位置する各セラミック基板1bと耳部22との間の切断予定面23には、これらを直角状に交差して貫通する3つずつの内層配線12が互いに平行に形成されている。
更に、各セラミック基板1bにおける実装領域9の外側の領域には、前記絶縁部14,15が切断予定面23を跨いで、平面視で格子状に形成されている。
そして、図示のように、耳部22の左辺および右辺の中間には、前記同様の凹部24、メッキ用電極25、およびメッキ用配線26が形成され、且つ該メッキ用配線26は、耳部22内に延びた上記内層配線12と個別に接続されている。
加えて、前記のような多数個取り基板20bに対し、前記同様の電解Niメッキおよび電解Auメッキを施すメッキ工程を施すことにより、前記実装用パッド10や外部接続端子などの外部に露出する表面に、所定の厚みのNi膜およびAu膜が被覆される。最後に、上記メッキ工程後の多数個取り基板20bに対し、前記ダイシング加工を施す個片化工程を行うことにより、前記切断予定面23に沿って出現する四辺の側面5を含む前記基板本体2bを有する複数個の前記セラミック基板1bを、効率良く同時に得ることができる。
更に、各セラミック基板1bにおける実装領域9の外側の領域には、前記絶縁部14,15が切断予定面23を跨いで、平面視で格子状に形成されている。
そして、図示のように、耳部22の左辺および右辺の中間には、前記同様の凹部24、メッキ用電極25、およびメッキ用配線26が形成され、且つ該メッキ用配線26は、耳部22内に延びた上記内層配線12と個別に接続されている。
加えて、前記のような多数個取り基板20bに対し、前記同様の電解Niメッキおよび電解Auメッキを施すメッキ工程を施すことにより、前記実装用パッド10や外部接続端子などの外部に露出する表面に、所定の厚みのNi膜およびAu膜が被覆される。最後に、上記メッキ工程後の多数個取り基板20bに対し、前記ダイシング加工を施す個片化工程を行うことにより、前記切断予定面23に沿って出現する四辺の側面5を含む前記基板本体2bを有する複数個の前記セラミック基板1bを、効率良く同時に得ることができる。
図5(A)は、異なる形態の絶縁部14を示す部分水平断面図、図5(B)は、前記絶縁部14を含むセラミック基板1a(1b)の側面図である。
上記絶縁部14は、図5(A),(B)に示すように、前記基板本体2a(2b)における前記キャビティ6の底面(実装領域)8(9)の外側で、且つ各側面5側に位置し、全側面5に沿ったセラミック層c1,c2(c1,c3)間に形成されると共に、各側面5側に位置する内層配線12ごとの両側を挟んでいる。但し、前記内層配線12ごとの上方には、前記絶縁部15は形成されていない。
上記絶縁部14は、図5(A),(B)に示すように、前記基板本体2a(2b)における前記キャビティ6の底面(実装領域)8(9)の外側で、且つ各側面5側に位置し、全側面5に沿ったセラミック層c1,c2(c1,c3)間に形成されると共に、各側面5側に位置する内層配線12ごとの両側を挟んでいる。但し、前記内層配線12ごとの上方には、前記絶縁部15は形成されていない。
図6(A)は、更に異なる形態の絶縁部14を示す部分水平断面図、図6(B)は、前記絶縁部14を含むセラミック基板1a(1b)の側面図である。
上記絶縁部14は、図6(A),(B)に示すように、前記基板本体2a(2b)における前記キャビティ6の底面(実装領域)8(9)の外側で、且つ各側面5側に位置し、該側面5ごとにおける長辺方向の中間に位置する3つの内層配線12付近にのみ、平面視で帯状にして形成されている。しかも、前記内層配線12ごとの上方には、前記同様の絶縁部15が更に形成されている。
即ち、上記絶縁部14は、セラミック基板1a(1b)の基板本体2a,2bにおける各側面5に沿って連続して形成されていない。
上記絶縁部14は、図6(A),(B)に示すように、前記基板本体2a(2b)における前記キャビティ6の底面(実装領域)8(9)の外側で、且つ各側面5側に位置し、該側面5ごとにおける長辺方向の中間に位置する3つの内層配線12付近にのみ、平面視で帯状にして形成されている。しかも、前記内層配線12ごとの上方には、前記同様の絶縁部15が更に形成されている。
即ち、上記絶縁部14は、セラミック基板1a(1b)の基板本体2a,2bにおける各側面5に沿って連続して形成されていない。
図7(A)は、別なる形態の絶縁部14を示す部分水平断面図、図7(B)は、前記絶縁部14を含むセラミック基板1a(1b)の側面図である。
上記絶縁部14は、図7(A),(B)に示すように、前記基板本体2a(2b)における前記キャビティ6の底面(実装領域)8(9)の外側で、且つ各側面5側に位置し、該側面5ごとにおける長辺方向の中間に位置する3つの内層配線12付近にだけ、平面視で帯状の形態にして形成されている。但し、内層配線12ごとの上方には、前記絶縁部15は形成されていない。
上記絶縁部14は、図7(A),(B)に示すように、前記基板本体2a(2b)における前記キャビティ6の底面(実装領域)8(9)の外側で、且つ各側面5側に位置し、該側面5ごとにおける長辺方向の中間に位置する3つの内層配線12付近にだけ、平面視で帯状の形態にして形成されている。但し、内層配線12ごとの上方には、前記絶縁部15は形成されていない。
図8(A)は、別異な形態の絶縁部15を示す部分水平断面図、図8(B)は、前記絶縁部15を含むセラミック基板1a(1b)の側面図である。
上記絶縁部15は、図8(A),(B)に示すように、前記基板本体2a(2b)における前記キャビティ6の底面(実装領域)8(9)の外側で、且つ各側面5側に位置し、該側面5ごとにおける長辺方向の中間に位置する3つの内層配線12ごとの両側および上方を個別に被うと共に、側面視が円弧形状を呈するように形成されている。
上記絶縁部15は、図8(A),(B)に示すように、前記基板本体2a(2b)における前記キャビティ6の底面(実装領域)8(9)の外側で、且つ各側面5側に位置し、該側面5ごとにおける長辺方向の中間に位置する3つの内層配線12ごとの両側および上方を個別に被うと共に、側面視が円弧形状を呈するように形成されている。
以上の図5(A),(B)乃至図8(A),(B)で示したように、前記形態の絶縁部14,15を、前記基板本体2a(2b)における前記キャビティ6の底面(実装領域)8(9)の外側で、且つ各側面5側に位置すると共に、前記セラミック層c1,c2(c1,c3)間に形成したセラミック基板1a(1b)によっても、前記内層配線12の厚みに起因する微細な隙間を抑制し、且つ前記基板本体2a(2b)の表面3の周辺側における平坦性が確保し易くなる。
従って、図5〜図8で示した何れかの形態の絶縁部14,15を有するセラミック基板1a(1b)によっても、前記効果(1)〜(4)を得ることができる。
従って、図5〜図8で示した何れかの形態の絶縁部14,15を有するセラミック基板1a(1b)によっても、前記効果(1)〜(4)を得ることができる。
図9(A)は、異なる内層配線およびその付近の絶縁部を示す部分水平断面図、図9(B)は、(A)中のB−B線の矢視に沿った垂直断面図である。
図9(A),(B)に示すように、前記基板本体2a(2b)を構成するセラミック層c1,c2(c1,c3)間であって、前記キャビティ6の底面(実装領域)8(9)の外側に位置し、且つ隣接する側面5同士のコーナー付近における一方の側面5側に近接して、平面視が帯状の内層配線16が形成されている。
上記内層配線16は、例えば、セラミック層c1,c2(c1,c3)を個別に貫通するビア導体18を介して、基板本体2a(2b)の表面3に位置する図示しない表面配線や、裏面4に形成された前記外部接続端子などと電気的に接続可能とされている。
図9(A),(B)に示すように、前記基板本体2a(2b)を構成するセラミック層c1,c2(c1,c3)間であって、前記キャビティ6の底面(実装領域)8(9)の外側に位置し、且つ隣接する側面5同士のコーナー付近における一方の側面5側に近接して、平面視が帯状の内層配線16が形成されている。
上記内層配線16は、例えば、セラミック層c1,c2(c1,c3)を個別に貫通するビア導体18を介して、基板本体2a(2b)の表面3に位置する図示しない表面配線や、裏面4に形成された前記外部接続端子などと電気的に接続可能とされている。
前記内層配線16は、図9(A),(B)に示す位置に単独で形成されていると、その厚みに起因して、図9(A)中で下辺となる側面5のセラミック層c1,c2(c1,c3)間に、線状あるいは筋状の隙間を現出させる場合がある。
しかし、図示のように、前記セラミック層c1,c2(c1,c3)間であって、前記キャビティ6の底面(実装領域)8(9)の外側に位置し、且つ前記キャビティ6の底面(実装領域)8(9)側よりも、隣接する側面5同士のコーナー付近における一方の側面5側に沿って、内層配線16の全周囲および上方の全体を覆うように、前記同様の材料からなる平面視が長方形状の絶縁部17が形成されている。かかる絶縁部17を形成することによって、前記内層配線12の厚みに起因する微細な隙間を抑制し、且つ前記基板本体2a(2b)の表面3の周辺側における平坦性が確保し易くなる。
従って、前記内層配線16および絶縁部17を併有するセラミック基板1a(1b)によっても、前記効果(1)〜(4)を奏することが可能となる。
しかし、図示のように、前記セラミック層c1,c2(c1,c3)間であって、前記キャビティ6の底面(実装領域)8(9)の外側に位置し、且つ前記キャビティ6の底面(実装領域)8(9)側よりも、隣接する側面5同士のコーナー付近における一方の側面5側に沿って、内層配線16の全周囲および上方の全体を覆うように、前記同様の材料からなる平面視が長方形状の絶縁部17が形成されている。かかる絶縁部17を形成することによって、前記内層配線12の厚みに起因する微細な隙間を抑制し、且つ前記基板本体2a(2b)の表面3の周辺側における平坦性が確保し易くなる。
従って、前記内層配線16および絶縁部17を併有するセラミック基板1a(1b)によっても、前記効果(1)〜(4)を奏することが可能となる。
本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記セラミック層c1〜c3は、例えば、窒化アルミニウムやムライトなどの高温焼成セラミックからなるものとしたり、あるいは、ガラス−セラミックなどの低温焼成セラミックからなるものとしても良い。後者の場合、前記実装用パッド10などの導体には、銅(Cu)あるいは銀(Ag)が適用される。
また、前記基板本体2a,2bは、3層以上のセラミック層を積層した形態であっても良い。かかる形態の場合、前記内層配線14,17は、最上層のセラミック層と中層のセラミック層の間に位置している形態にすれば、より効果的である。
例えば、前記セラミック層c1〜c3は、例えば、窒化アルミニウムやムライトなどの高温焼成セラミックからなるものとしたり、あるいは、ガラス−セラミックなどの低温焼成セラミックからなるものとしても良い。後者の場合、前記実装用パッド10などの導体には、銅(Cu)あるいは銀(Ag)が適用される。
また、前記基板本体2a,2bは、3層以上のセラミック層を積層した形態であっても良い。かかる形態の場合、前記内層配線14,17は、最上層のセラミック層と中層のセラミック層の間に位置している形態にすれば、より効果的である。
更に、前記底面8を有するキャビティ6あるいは実装領域9は、前記基板本体2a,2bの裏面4側にも併有している形態のセラミック基板としても良い。
また、前記内層配線12は、前記基板本体2a,2bにおける少なくとも1つの側面5に露出していたり、あるいは、側面5ごとに1つ、または2つ、あるいは4つ以上が露出していても良い。
更に、前記内層配線12には、前記側面5と斜めに交差している形態も含まれ、前記内層配線16は、その一部が前記側面5に斜め姿勢で近接していても良い。
加えて、前記内層配線14と内層配線16とが併有され、且つ少なくとも前記絶縁部14,17を併有しているセラミック基板1a,1bとしても良い。
また、前記内層配線12は、前記基板本体2a,2bにおける少なくとも1つの側面5に露出していたり、あるいは、側面5ごとに1つ、または2つ、あるいは4つ以上が露出していても良い。
更に、前記内層配線12には、前記側面5と斜めに交差している形態も含まれ、前記内層配線16は、その一部が前記側面5に斜め姿勢で近接していても良い。
加えて、前記内層配線14と内層配線16とが併有され、且つ少なくとも前記絶縁部14,17を併有しているセラミック基板1a,1bとしても良い。
本発明によれば、複数のセラミック層を積層してなる基板本体の側面のセラミック層間に内層配線が露出または近接していても、該内層配線の付近に位置する微細な隙間に起因して不用意な短絡や汚れなどの不具合のないセラミック基板を確実に提供できる。
1a,1b………セラミック基板
2a,2b………基板本体
3…………………表面
4…………………裏面
5…………………側面
8…………………キャビティの底面(実装領域)
9…………………実装領域
12,16………内層配線
14,15,17…絶縁部
c1〜c3………セラミック層
2a,2b………基板本体
3…………………表面
4…………………裏面
5…………………側面
8…………………キャビティの底面(実装領域)
9…………………実装領域
12,16………内層配線
14,15,17…絶縁部
c1〜c3………セラミック層
Claims (4)
- 複数のセラミック層を積層してなり、平面視の外形が矩形状を呈して対向する表面および裏面と、該表面と裏面との間に位置する側面とを有する基板本体と、
平面視において少なくとも上記基板本体の表面の中央側に位置する電子部品の実装領域と、
平面視で上記実装領域の外側における上記複数のセラミック層間に位置し且つ下層側のセラミック層の上面に形成され、平面視で上記基板本体の側面と交差するか、あるいは、上記実装領域よりも側面側に接近する内層配線と、を備えたセラミック基板であって、
上記基板本体の表面または裏面と直交する方向の側面視で、上記内層配線が形成された下層側のセラミック層の上面と、該下層側のセラミック層に対して上層側のセラミック層の下面との間であると共に、平面視で上記基板本体の実装領域の外側で且つ該実装領域側よりも側面側に、少なくとも上記内層配線の両側に沿った絶縁部が形成されている、
ことを特徴とするセラミック基板。 - 前記絶縁部は、前記側面視で、前記内層配線の上方にも沿って形成されている、
ことを特徴とする請求項1に記載のセラミック基板。 - 前記絶縁部は、前記側面視で、隣接する複数の前記内層配線同士の間に沿って形成されている、
ことを特徴とする請求項1または2に記載のセラミック基板。 - 前記絶縁部は、下層側のセラミック層の上面と、上層側のセラミック層の下面とにおける前記実装領域の外側の領域で、且つ前記実装領域側よりも前記側面側であると共に、前記基板本体の全側面に沿って形成されている、
ことを特徴とする請求項1乃至3の何れか一項に記載のセラミック基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017076548A JP2018181972A (ja) | 2017-04-07 | 2017-04-07 | セラミック基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017076548A JP2018181972A (ja) | 2017-04-07 | 2017-04-07 | セラミック基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018181972A true JP2018181972A (ja) | 2018-11-15 |
Family
ID=64275959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017076548A Pending JP2018181972A (ja) | 2017-04-07 | 2017-04-07 | セラミック基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018181972A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020202274A (ja) * | 2019-06-10 | 2020-12-17 | 日本特殊陶業株式会社 | 多数個取りセラミック基板、その製造方法、およびセラミック基板の製造方法 |
WO2022185673A1 (ja) * | 2021-03-02 | 2022-09-09 | 日本特殊陶業株式会社 | 配線基板 |
-
2017
- 2017-04-07 JP JP2017076548A patent/JP2018181972A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020202274A (ja) * | 2019-06-10 | 2020-12-17 | 日本特殊陶業株式会社 | 多数個取りセラミック基板、その製造方法、およびセラミック基板の製造方法 |
JP7223638B2 (ja) | 2019-06-10 | 2023-02-16 | 日本特殊陶業株式会社 | 多数個取りセラミック基板、その製造方法、およびセラミック基板の製造方法 |
WO2022185673A1 (ja) * | 2021-03-02 | 2022-09-09 | 日本特殊陶業株式会社 | 配線基板 |
JP7345514B2 (ja) | 2021-03-02 | 2023-09-15 | 日本特殊陶業株式会社 | 配線基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101506256B1 (ko) | 칩 부품 구조체 및 제조방법 | |
JP6297082B2 (ja) | セラミック基板およびその製造方法 | |
WO2013099854A1 (ja) | 配線基板および多数個取り配線基板 | |
CN107039180A (zh) | 电子部件 | |
JP2018181972A (ja) | セラミック基板 | |
JP2009010103A (ja) | 多数個取りセラミック基板 | |
JP2014220377A (ja) | 積層貫通コンデンサ | |
JP2017123408A (ja) | 配線基板およびその製造方法 | |
JP2017195316A (ja) | セラミックパッケージおよびその製造方法 | |
JP6193622B2 (ja) | 配線基板ユニットおよびリード付き配線基板の製造方法 | |
JP2020113722A (ja) | パッケージ | |
JPWO2012060121A1 (ja) | 多数個取り配線基板および配線基板ならびに電子装置 | |
JP2017063093A (ja) | 配線基板、電子装置および電子モジュール | |
JP6495701B2 (ja) | 電子部品収納用パッケージおよびその製造方法 | |
JP6298363B2 (ja) | 配線基板 | |
JP6506132B2 (ja) | 多数個取り配線基板および配線基板 | |
JP2019079835A (ja) | セラミック基板 | |
JP7122939B2 (ja) | 配線基板およびその製造方法 | |
WO2020218335A1 (ja) | 電子部品収納用パッケージ、電子装置、および電子モジュール | |
JP4749165B2 (ja) | 多数個取り配線基板 | |
JP6838961B2 (ja) | 配線基板およびその製造方法 | |
JP6818609B2 (ja) | 配線基体および撮像装置 | |
JP2018200968A (ja) | セラミック配線基板 | |
JP4254540B2 (ja) | 多層セラミック基板および複合電子部品 | |
JP2006041310A (ja) | 多数個取り配線基板 |