JP2020202274A - 多数個取りセラミック基板、その製造方法、およびセラミック基板の製造方法 - Google Patents

多数個取りセラミック基板、その製造方法、およびセラミック基板の製造方法 Download PDF

Info

Publication number
JP2020202274A
JP2020202274A JP2019107661A JP2019107661A JP2020202274A JP 2020202274 A JP2020202274 A JP 2020202274A JP 2019107661 A JP2019107661 A JP 2019107661A JP 2019107661 A JP2019107661 A JP 2019107661A JP 2020202274 A JP2020202274 A JP 2020202274A
Authority
JP
Japan
Prior art keywords
substrate
ceramic
layer
metal layer
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019107661A
Other languages
English (en)
Other versions
JP7223638B2 (ja
Inventor
金子 正幸
Masayuki Kaneko
正幸 金子
渡辺 誠
Makoto Watanabe
渡辺  誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2019107661A priority Critical patent/JP7223638B2/ja
Publication of JP2020202274A publication Critical patent/JP2020202274A/ja
Application granted granted Critical
Publication of JP7223638B2 publication Critical patent/JP7223638B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】反りの発生を抑えることのできる多数個取りセラミック基板を提供する。【解決手段】多数個取りセラミック基板1は、複数の基板要素部11が並んで配置されている基板領域(製品エリア2)と、該基板領域の外側に位置する外周領域(外周エリア3)とを有する。多数個取りセラミック基板1は、複数のセラミック層(セラミックシート21)と、モリブデンを含む第1金属層(Mo層23)と、タングステンを含む金属層(W層22)と、電解メッキ導通用金属層(電解メッキ導通用配線25)とを備えている。モリブデンを含む第1金属層が形成されているセラミック層の少なくとも一つの層上には、外周領域に、モリブデンを含み、かつ第1金属層とは電気的に接続されていない第2金属層(第2Mo層24)が形成されている。【選択図】図2

Description

本発明は、多数個取りセラミック基板、およびその製造方法に関する。また、本発明は、多数個取りセラミック基板を分割して得られるセラミック基板の製造方法に関する。
複数の基板要素部を含む多数個取りセラミック基板は、個片のセラミック基板となる基板領域(製品エリアとも呼ばれる)と、この基板領域の外側に位置する外周領域とを有している。多数個取りセラミック基板の基板領域には、各基板要素部を個々に分割するために、それぞれの基板要素部の境界に沿って縦横に延びる分割溝が形成されている。
例えば、特許文献1には、導体パターンを印刷形成したセラミックグリーンシートを複数積層して板状成形体とし、導体パターンとセラミックグリーンシートとを一体焼結した積層基板が開示されている。この積層基板の主面には、互いに平行な複数の第1の分割溝、およびこの第1の分割溝と直交する複数の第2の分割溝が設けられている。この積層基板を、第1および第2の分割溝に沿って分割することで、複数の個片積層体が得られる。各個片積層体には、導体パターンによって内部回路素子が形成されている。
このような積層基板において、個片積層体形成領域の周囲には、焼結時に起こり得る積層基板の変形を抑えるために、導体パターンからなる変形抑止導体層が形成されている。
特開2004−71852号公報 特開2018−170442号公報
ところで、セラミック基板において、配線などの導電パターンを形成するための金属材料として、タングステン(W)およびモリブデン(Mo)が用いられる場合がある(例えば、特許文献2参照)。
タングステンとモリブデンとでは、例えば融点などの化学的性質が異なっている。そのため、特許文献1に開示されているような変形抑止導体層を形成しても、焼結後に起こり得る基板の反りなどの変形を十分に防止することができない可能性がある。
そこで、本発明では、導電パターンを形成するための金属材料としてモリブデンおよびタングステンを使用する場合に、反りの発生を抑えることのできる多数個取りセラミック基板を提供することを目的とする。
本発明の一局面にかかる多数個取りセラミック基板は、複数の基板要素部が並んで配置されている基板領域と、該基板領域の外側に位置する外周領域とを有する。この多数個取りセラミック基板は、複数のセラミック層と、前記セラミック層のうちの少なくとも一つの層上に形成されているモリブデンを含む第1金属層と、前記第1金属層が形成されていない前記セラミック層のうちの少なくとも一つの層上に形成されているタングステンを含む金属層と、前記セラミック層のうちの少なくとも一つの層上に形成されている電解メッキ導通用金属層とを備えている。そして、前記第1金属層が形成されている前記セラミック層の少なくとも一つの層上には、前記外周領域に、モリブデンを含み、かつ前記第1金属層とは電気的に接続されていない第2金属層が形成されている。
上記の本発明の一局面にかかる多数個取りセラミック基板において、前記第2金属層は、前記第1金属層が形成されている前記セラミック層のすべての層上の前記外周領域に形成されていてもよい。
上記の構成によれば、焼結後の多数個取りセラミック基板の反りをさらに改善することができる。
また、上記の本発明の一局面にかかる多数個取りセラミック基板において、前記基板要素部は、前記基板領域に縦横に並んで配置されており、前記基板領域には、前記基板要素部を個々に区画するために縦横に延びるスリット部が形成されており、前記外周領域における前記スリット部の仮想延長線上には、前記第2金属層は形成されていない構成であってもよい。
上記の構成によれば、多数個取りセラミック基板から個々のセラミック基板を得る際に行われる分割工程において、基板の裁断を容易に行うことができる。
また、上記の本発明の一局面にかかる多数個取りセラミック基板において、前記第2金属層は、隣接する前記基板要素部の幅方向の少なくとも中央位置に対応する位置に設けられており、かつ、前記基板要素部の幅の1/2以上の径を有していてもよい。
上記の構成によれば、第2金属層の総面積を小さくしてモリブデンの使用量を減らしながら、焼結時の基板の反り改善効果が低下するのを回避することができる。
また、本発明のもう一つの局面は、複数の基板要素部が並んで配置されている基板領域と、該基板領域の外側に位置する外周領域とを有する多数個取りセラミック基板の製造方法に関する。この製造方法は、複数のセラミック層のそれぞれを形成するセラミック層形成工程と、前記セラミック層形成工程によって形成された前記セラミック層のうちの少なくとも一つの層上にモリブデンを含む第1金属層を形成するモリブデン含有金属層形成工程と、前記セラミック層形成工程によって形成された前記セラミック層のうちの少なくとも一つの層上にタングステンを含む金属層を形成するタングステン含有金属層形成工程とを含む。この製造方法において、前記モリブデン含有金属層形成工程と前記タングステン含有金属層形成工程とは、互いに択一的に実施される。そして、前記モリブデン含有金属層形成工程では、前記外周領域に前記第1金属層とは電気的に接続されていない第2金属層を形成する。
上記の製造方法によれば、モリブデン含有金属層形成工程において、導電パターン用の第1金属層とともに、反り改善用の第2金属層を形成することができる。これにより、追加の工程を行うことなく、基板の反りを改善するための構成を有する多数個取りセラミック基板を製造することができる。
また、上記の製造方法において、前記基板要素部は、前記基板領域に縦横に並んで配置されており、前記基板領域には、前記基板要素部を個々に区画するために縦横に延びるスリット部が形成されていてもよい。そして、前記モリブデン含有金属層形成工程では、前記スリット部に相当する領域には前記第1金属層を形成せず、かつ、前記外周領域における前記スリット部の仮想延長線上には前記第2金属層を形成しないことも可能である。これにより、スリット部の仮想延長線上には第2金属層が形成されていない多数個取りセラミック基板を製造することができる。
また、本発明のさらにもう一つの局面は、セラミック基板の製造方法に関する。この製造方法は、上記の本発明の一局面にかかる製造方法によって多数個取りセラミック基板を製造した後に、前記多数個取りセラミック基板を個々の前記基板要素部に分割する工程を含む。
以上のように、本発明の一局面にかかる多数個取りセラミック基板によれば、外周領域にモリブデンを含む第2金属層が形成されていることで、焼結後に起こり得る基板の反りを小さくすることができる。これにより、多数個取りセラミック基板から得られるセラミック基板において不良品の発生率を減少させることができる。特に、基板領域の最外周に位置する基板要素部から得られるセラミック基板において起こり得る反りの発生を好適に抑制し、基板の形状を改善することができる。
また、本発明のもう一つの局面にかかる多数個取りセラミック基板の製造方法によれば、焼結後に起こり得る基板の反りを小さくすることができる。これにより、基板の形状が改善された多数個取りセラミック基板を得ることができる。
本発明の第1の実施形態にかかる多数個取りセラミック基板の構成を示す平面模式図である。 図1に示す多数個取りセラミック基板の一部分の内部構成を示す断面図である。 第1の実施形態にかかる多数個取りセラミック基板の変形例の構成を示す平面模式図である。 従来例にかかる多数個取りセラミック基板の一部分の内部構成を示す断面図である。 比較例にかかる多数個取りセラミック基板の一部分の内部構成を示す断面図である。 (a)から(c)は、基板の反り形状を模式的に示す図である。(a)は従来例、(b)は比較例、(a)は第1の実施形態にかかる多数個取りセラミック基板の反り形状を示す図である。 本発明の第2の実施形態にかかるにかかる多数個取りセラミック基板の構成を示す平面模式図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。
〔第1の実施形態〕
本実施形態では、多数個取りセラミック基板1を例に挙げて説明する。多数個取りセラミック基板1から得られるセラミック基板50は、電子機器などの配線基板、回路基板などとして利用される。
(多数個取りセラミック基板の構成)
図1には、多数個取りセラミック基板1を示す。図1では、左上に多数個取りセラミック基板1全体の平面構成を示し、その右下にこの多数個取りセラミック基板1の一部分(具体的には、破線枠の部分)の拡大図を示す。
多数個取りセラミック基板1は、略平板状の外形を有している。多数個取りセラミック基板1は、複数の基板要素部11を含む製品エリア(基板領域)2と、この製品エリア2の外側に位置する外周エリア(外周領域)3とを有している。
製品エリア2は、基板の中央部分を構成している。製品エリア2には、分割されて個々のセラミック基板50となる複数の基板要素部11が縦横に並んで配置されている。各基板要素部11には、各種金属層などからなる導電パターンによって内部回路素子が形成されている。
外周エリア3は、基板の外周部分を構成している。外周エリア3は、製品エリア2を取り囲むように設けられている。外周エリア3はセラミック基板50の要素とはならないため、外周エリア3には、内部回路素子は形成されていない。なお、後述するように、第2Mo層24、および電解メッキ導通用配線25は、外周エリア3に形成されている。
基板要素部11は、長方形、正方形などの矩形状を有しており、その一辺の径は約5mm程度となっている。製品エリア2において、隣接する各基板要素部11の間には、基板要素部11を個々に区画するために縦横に延びるスリット部12が形成されている。スリット部12は、外周エリア3と最外周の基板要素部11との間にも形成されている。多数個取りセラミック基板1が製造されると、その後、多数個取りセラミック基板1は各スリット部12において切断され、個々の基板要素部11に分割される。これにより、セラミック基板50が得られる。
多数個取りセラミック基板1の表面には、スリット部12に対応する位置に溝または切込みが形成されていることが好ましい。これにより、多数個取りセラミック基板1を個々に分割する工程を容易に実施することができる。
図2には、多数個取りセラミック基板1の製品エリア2と外周エリア3との境界を含む部分(具体的には、図1の拡大図に示すA−A線部分)の断面構成を示す。
多数個取りセラミック基板1は、複数のセラミックシート21を積層して形成されている。セラミックシート21は、例えばアルミナ(Al)を主成分とする高温焼成セラミックで形成することができる。また、別の態様では、セラミックシート21は、ガラス−セラミックなどの中温焼成セラミック(MTCC)で形成されてもよい。
図2には、全部で9枚のセラミックシート21を有する多数個取りセラミック基板1が例示されているが、セラミックシートの枚数はこれに限定されない。セラミックシート21の枚数は、最終的に得られるセラミック基板50の用途、仕様などに応じて適宜決められる。本実施形態では、各層のセラミックシートについて個々に言及する場合、最下層のセラミックシートから順に、第1セラミックシート21a,第2セラミックシート21b・・・,第9セラミックシート21iとそれぞれ呼ぶ。
複数のセラミックシート21の間には、導電パターンとなるモリブデン層(Mo層ともいう)23およびタングステン層(W層ともいう)22が形成されている。Mo層23およびW層22は、最終的に得られるセラミック基板50に所望される回路構成に応じて任意の形状(パターン)となるようにセラミックシート21上に印刷される。
Mo層23とW層22とは、複数のセラミックシート21の層間に互いに択一的に形成されている。すなわち、Mo層23は、複数のセラミックシート21のうちの少なくとも一つのシート(図2に示す例では、第4および第5セラミックシート21dおよび21e)上に形成されており、W層22は、Mo層23が形成されていないセラミックシート21のうちの少なくとも一つのシート(図2に示す例では、第1から第3セラミックシート21a,21b、および21c)上に形成されている。
ここでは、第4セラミックシート21d上に形成されるMo層を23dとし、第5セラミックシート21e上に形成されるMo層を23eとしている。また、第1セラミックシート21a上に形成されるW層を22aとし、第2セラミックシート21b上に形成されるW層を22bとし、第3セラミックシート21c上に形成されるW層を22cとしている。
なお、図2に示すMo層およびW層の配置および組み合わせは、本発明の一例であり、本発明はこの構成に限定はされない。したがって、例えば、第1セラミックシート21a上にMo層を形成し、第2セラミックシート21b上にW層を形成し、第3から第5セラミックシート21c−21e上にMo層をそれぞれ形成するという構成なども可能である。
本実施形態にかかる多数個取りセラミック基板1では、Mo層23が形成されているセラミックシート21上の外周エリア3に、追加のMo層(すなわち、基板の反り改善用の第2Mo層24)が形成されている。この第2Mo層24は、製品エリア2内に形成されているMo層23とは電気的に接続されていない。第2Mo層24の厚さは、Mo層23の厚さとほぼ同じであり、例えば、5〜20μmとすることができる。
図2に示す例では、第4および第5セラミックシート21dおよび21e上に、第2Mo層24dおよび24eが形成されている。すなわち、Mo層23dと同じ層に第2Mo層24dが形成されており、Mo層23eと同じ層に第2Mo層24eが形成されている。このような第2Mo層24dおよび24eは、Mo層23dおよび24eの形成工程(例えば、印刷工程)と同じ工程内で所定のパターンに形成される。
なお、このような反り改善用の第2金属層は、W層22が形成されている層には形成されていない。これは、後述するように、外周エリア3にタングステンからなる第2金属層を形成すると、焼結後の基板の反りが悪化してしまうためである。
反り改善用の第2Mo層24は、導電パターン用のMo層23が形成されているセラミックシート21のうちの少なくとの一つのシート上に形成されていればよい。これにより、第2Mo層24が形成されていない場合と比較して焼結後の多数個取りセラミック基板1の反りを小さくすることができる。
なお、反り改善用の第2Mo層24は、導電パターン用のMo層23が形成されているセラミックシート21の全て(図2に示す例では、第4および第5セラミックシート21dおよび21eの両方)のシート上に形成されていることが好ましい。これにより、焼結後の多数個取りセラミック基板1の反りをより大きく改善することができる。
また、複数のセラミックシート21のうちの少なくとも一つのシートであって、Mo層23およびW層22が形成されていないシート(図2に示す例では、第6から第8セラミックシート21f,21g、および21h)上には、電解メッキ導通用配線25(図2に示す例では、25f,25g、および25h)が形成されている。
電解メッキ導通用配線25は、所定の形状(パターン)となるように所定のセラミックシート21上に印刷される。
図2に示すように、電解メッキ導通用配線25は、製品エリア2だけでなく、外周エリア3にも延設している。例えば、電解メッキ導通用配線25は、外周エリア3において製品エリア2を取り囲むように枠状に形成されている。外周エリア3に延びる電解メッキ導通用配線25は、メッキ用電源に電気的に接続される端子部(図示せず)を有している。
また、製品エリア2に延びる電解メッキ導通用配線25は、多数個取りセラミック基板1の内部で金属メッキ層27(例えば、金属メッキ層27i)を構成する内部の金属層と接続されている。これにより、電解メッキ処理時にメッキ用電源から供給される電力を、電解メッキ導通用配線25を介してこの金属層まで供給することができる。
電解メッキ導通用配線25は、タングステン(W)、モリブデン(Mo)、銅(Cu)、および銀(Ag)などの金属で形成することができる。例えば、図2に示す例では、第6セラミックシート21f上に形成される電解メッキ導通用配線25fは、Moで形成されている。また、第7および第8セラミックシート21gおよび21h上に形成される電解メッキ導通用配線25gおよび25hは、Wで形成されている。
本実施形態では、電解メッキ導通用配線25は、金属メッキ層27が形成されている最上層の第9セラミックシート21iに比較的近い層のセラミックシート(具体的には、第6から第8セラミックシート21f,21g、および21h)上に形成されている。これにより、電解メッキ導通用配線25と金属メッキ層27との電気的接続をより容易に実現できる。
金属メッキ層27は、多数個取りセラミック基板1の表面(露出した部分)に形成されている。本実施形態では、最上層の第9セラミックシート21i上に、金属メッキ層27iが形成されている。金属メッキ層27は、製品エリア2に形成されている。金属メッキ層27は、ロウ材、半田などの接合材を介して他の部品と接続される。すなわち、金属メッキ層27は、他の部品との接合部としての役割を果たす。なお、電解メッキ処理時には、電解メッキ導通用配線25gのうち第8のセラミックシート21hで覆われていない箇所もメッキされる。これにより、電解メッキ導通用配線25gに部分的に金属メッキ層27gが形成される(図2参照)。
金属メッキ層27は、タングステン(W)、モリブデン(Mo)、銅(Cu)、および銀(Ag)などで形成された金属層の表面に、ニッケル(Ni)メッキおよび金(Au)メッキなどを施すことによって形成される。本実施形態では、金属メッキ層27は、WまたはMoで形成された金属層の表面に電解Niメッキによる被覆を施し、その後、Niメッキ被覆上に電解AuメッキによってAuメッキ被覆を施したものである。
(第2Mo層の平面形状について)
続いて、第2Mo層24の平面形状について、図1を参照しながら説明する。概略的には、第2Mo層24は、縦横に配列された基板要素部11の外周を取り囲むような形状となっている。第2Mo層24を、このような形状にすることで、多数個取りセラミック基板1の全領域において焼結後の反りの発生を抑えることができる。上述したように、第2Mo層24は、Mo層23とは電気的に接続されていない。また、第2Mo層24は、W層22および電解メッキ導通用配線25などの他の金属層とも電気的に接続されておらず、単独で存在する金属層である。
より詳細には、図1の拡大図に示すように、第2Mo層24には、部分的に第2Mo層24が形成されていない第2スリット部13が形成されている。第2スリット部13は、スリット部12と対応する位置に形成されている。すなわち、製品エリア2に形成されているスリット部12の外周エリア3への仮想延長線上には、第2Mo層24は形成されていない。これにより、多数個取りセラミック基板1を個々のセラミック基板50に分割する際に、金属で形成された第2Mo層24を切断する必要がなくなるため、基板の分割がより容易になる。
なお、図2に示す例では、第4および第5セラミックシート21dおよび21eに、2つの第2Mo層24dおよび24eが形成されている。このような構成の場合、2つの第2Mo層24dおよび24eの平面形状をともに、図1に示すような形状とすることが好ましい。これにより、焼結後の基板の反りをより小さくすることができる。但し、本発明の別の実施態様では、2つの第2Mo層24dおよび24eの形状をそろえなくてもよい。
図3には、多数個取りセラミック基板1における第2Mo層24aの平面形状の変形例を示す。図1に示す例では、第2Mo層24は、製品エリア2の外周全体を取り囲むような略枠形状となっている。すなわち、第2Mo層24に形成されている第2スリット部13の幅は、スリット部12の幅と同程度であって、非常に小さくなっている。
これに対して、図3に示す変形例では、複数個の略長方形状の第2Mo層24aが、最外周の基板要素部11の側辺に隣接するようにそれぞれ形成されている。変形例にかかる構成によれば、第2Mo層24aの材料となるモリブデンの使用量を減らすことができる。
なお、図3に示すように、第2Mo層24aは、隣接する基板要素部11の幅方向の少なくとも中央位置に対応する位置に設けられていることが好ましい。具体的には、基板要素部11の横方向(L1の方向)に延びる側辺に隣接する第2Mo層24aは、基板要素部11の横方向の中央線C1を跨ぐように設けられていることが好ましい。また、基板要素部11の縦方向(L2の方向)に延びる側辺に隣接する第2Mo層24aは、基板要素部11の縦方向の中央線C2を跨ぐように設けられていることが好ましい。
さらに、第2Mo層24aは、基板要素部11の幅の1/2以上の径を有していることが好ましい。具体的には、基板要素部11の横方向の幅をL1とし、縦方向の幅をL2とすると、横方向に延びる側辺に隣接する第2Mo層24aの長手方向の径W1は、W1≧L1×(1/2)となっていることが好ましい。また、縦方向に延びる側辺に隣接する第2Mo層24aの長手方向の径W2は、W2≧L2×(1/2)となっていることが好ましい。
上記の構成によれば、第2Mo層24aの総面積を小さくしてモリブデンの使用量を減らしながら、焼結時の基板の反り改善効果が低下するのを回避することができる。
(多数個取りセラミック基板の製造方法)
続いて多数個取りセラミック基板1の製造方法を説明する。
多数個取りセラミック基板1の製造方法は、少なくとも以下の各工程を含む。
(1)複数のセラミックシート21(図2に示す例では、21aから21i)のそれぞれを形成するシート形成工程(セラミック層形成工程)
(2)上記(1)のシート形成工程によって形成されたセラミックシート21のうちの少なくとも一つのシート上にMo層23(図2に示す例では、23d,23e)を形成するMo層形成工程(モリブデン含有金属層形成工程)
(3)上記(1)のシート形成工程によって形成されたセラミックシート21のうちの少なくとも一つのシート上にW層22(図2に示す例では、22aから22c)を形成するW層形成工程(タングステン含有金属層形成工程)
(1)のシート形成工程は、例えば、セラミック成分の粉末を主成分とする原料粉末を適当な有機溶剤およびバインダとともに混練してスラリーを作製し、このスラリーをドクターブレード法やリップコータ法などの成形方法でシート状に成形することによって実施される。成形されたシートは、所定形状および所定寸法に裁断される。これにより、各セラミックシート21を構成するシート材料が形成される。
(2)のMo層形成工程および(3)のW層形成工程では、(1)のシート形成工程で得られたセラミックシート21上に、所定の導電パターンを形成する。導電パターンの形成は、スクリーン印刷法などの公知の印刷方法を用いて行われる。これにより、セラミックシート21の表面の所望の箇所に、回路素子などを構成する導電パターンが印刷形成される。
本実施形態にかかる製造方法において、(2)のMo層形成工程と、(3)のW層形成工程とは、互いに択一的に実施される。すなわち、1枚のセラミックシート21上には、Mo層23およびW層22の何れかのみが印刷される。
そして、(2)のMo層形成工程では、多数個取りセラミック基板1の外周エリア3に、Mo層23(図2に示す例では、23d,23e)とは電気的に接続されていない第2Mo層24(図2に示す例では、24d,24e)を形成する。ここで、Mo層23は、個々の基板要素部11における導電パターンとして機能する。また、第2Mo層24は、基板を焼結時に起こり得る反りの発生を抑えるために形成される。すなわち、(2)のMo層形成工程では、1枚のセラミックシート21上の製品エリア2に導電パターン用のMo23が印刷されるとともに、同じセラミックシート21の外周エリア3に反り改善用の第2Mo層24が印刷される。
なお、(2)のMo層形成工程および(3)のW層形成工程では、製品エリア2内の各基板要素部11を個々に区画するために縦横に延びるスリット部12に相当する領域にはMo層23またはW層22を形成しないことが好ましい。さらに、(2)のMo層形成工程では、外周エリア3におけるスリット部12の仮想延長線上には第2Mo層24を形成しないことが好ましい。これにより、外周エリア3の第2Mo層の形成領域には、部分的にMo層が形成されていない第2スリット部13が形成される。
上記のようなスリット部12および第2スリット部13を形成することで、その後に行われる個々のセラミック基板50への分割工程において、基板の裁断を容易に行うことができる。
なお、上記(2)および(3)の工程の他に、別のセラミックシート21上に、電解メッキ導通用配線25となる金属層(例えば、Mo層またはW層)を所定形状(パターン)に印刷する工程を行ってもよい。同様に、セラミックシート21上に、電解メッキ後に金属メッキ層27となる金属層(例えば、Mo層またはW層)を所定形状(パターン)に印刷する工程を行ってもよい。これにより、電解メッキ導通用配線25となる金属層または金属メッキ層27となる金属層が形成されたセラミックシート21が得られる。
以上の各工程で所定形状の金属層が印刷された各セラミックシート21は、その後、所定の順序で積層され、圧着される。一例では、第7セラミックシート21gをベースにして、第6から第1のセラミックシート21f〜21aが順に積層、圧着され、第1の積層体が形成される。また、第8のセラミックシート21hをベースにして、第9セラミックシート21iが積層、圧着され、第2の積層体が形成される。その後、第1の積層体の第7セラミックシート21gと、第2の積層体の第8のセラミックシート21hとが圧着される。
これにより、厚さが0.5〜1.0mm程度の平板状積層体が得られる。各セラミックシート21にはビアホール(図示せず)が形成されており、セラミックシート21間に形成された金属層(すなわち、W層22、Mo層23、電解メッキ導通用配線25、および金属メッキ層27)は適宜接続され、後に回路素子として機能するように構成される。
その後、平板状積層体の表面のスリット部12に対応する位置に、分割溝を形成してもよい。そして、この平板状積層体を焼成する。
焼成工程によって焼結された平板状積層体には、その後、電解メッキ処理が施される。これにより、最上層のセラミックシート21(図2に示す例では、第9セラミックシート21i)上に金属メッキ層27(図2に示す例では、金属メッキ層27i)が形成される。電解メッキは、従来公知の方法を用いて実施することができる。電解メッキ処理を複数回行うことによって、Niメッキ被覆とAuメッキ被覆とを有する金属メッキ層27を形成することができる。
以上のような工程によって、多数個取りセラミック基板1は製造される。
さらに、多数個取りセラミック基板1からセラミック基板50を製造する場合には、多数個取りセラミック基板1を個々の基板要素部11に分割する工程を行う。このとき、多数個取りセラミック基板1の表面に分割溝が形成されていると、基板の裁断を容易かつ正確に行うことができる。これにより、セラミック基板50が得られる。
(第2金属層による反り改善効果)
続いて、本実施形態にかかる多数個取りセラミック基板1において得られる反り改善効果について説明する。ここでは、比較のために、従来例にかかる多数個取りセラミック基板801、および比較例にかかる多数個取りセラミック基板901において発生する焼結後の反りについても説明する。
図4には、従来例にかかる多数個取りセラミック基板801の断面構成を示す。図5には、比較例にかかる多数個取りセラミック基板901の断面構成を示す。これらの図は、各基板801および901を、図1の拡大図に示すA−A線部分に相当する部分で切断した場合の構成を示すものである。
図4に示す多数個取りセラミック基板801においては、外周エリア3に反り改善用の第2Mo層24が形成されていない。それ以外の点については、多数個取りセラミック基板1と同様の構成を有している。
図5に示す多数個取りセラミック基板901においては、第2Mo層24dおよび24eに加えて、W層22bおよび22cが形成されている第2および第3セラミックシート21bおよび21c上の外周エリア3に第2W層29bおよび29cが形成されている。それ以外の点については、多数個取りセラミック基板1と同様の構成を有している。
これら3種類の多数個取りセラミック基板について、同じ条件で焼成を行ったところ、図6の(a)から(c)に示すように、基板の反り形状に違いが見られた。すなわち、(b)に示す比較例では、(a)に示す従来例の結果と比較して焼結後の基板の反りが悪化することが確認された。これに対して、本実施形態にかかる多数個取りセラミック基板1では、(c)に示すように、(a)に示す従来例の結果と比較して焼結後の基板の反りが小さくなることが確認された。
これは、モリブデン(Mo)とタングステン(W)とでは、融点などの熱に対する特性が異なり、焼成時の焼結の進み方が異なるためであると考えられる。Moの融点は、Wの融点と比較して低い。そのため、MoはWよりも焼結しやすいという特性を有する。このような特性を有するMoを含有する金属層を基板の外周エリアに形成することで、焼成時に外周エリアの金属層で焼結がより速く進行し、基板の形状が下向き(すなわち、反りと反対方向)に変化すると考えられる。一方、Wを含有する金属層が基板の外周エリアに形成されている場合には、焼成時に外周エリアのW層で焼結が進行しにくいため、基板の形状が上向き(すなわち、反りと同じ方向)に変化すると考えられる。
(第1の実施形態のまとめ)
以上のように、本実施形態にかかる多数個取りセラミック基板1は、複数の基板要素部11が並んで配置されている製品エリア2と、製品エリア2の外側に位置する外周エリア3とを有する。この多数個取りセラミック基板1は、複数のセラミックシート21(例えば、セラミックシート21a〜21i)を積層して形成されている。各シート上には、導電パターン用のMo層23、導電パターン用のW層22、および電解メッキ導通用配線25の何れかがそれぞれ形成されている。そして、導電パターン用のMo層23が形成されているセラミックシート21dおよび21d上には、外周エリア3に、モリブデンを含み、かつMo層23とは電気的に接続されていない第2Mo層24が形成されている。
上記の構成によれば、第2Mo層24が形成されていない多数個取りセラミック基板1と比較して、焼結後の反りを小さくすることができる。すなわち、第2Mo層24は、基板の焼結後に起こり得る反りの発生を抑えるための金属層ということができる。これにより、多数個取りセラミック基板1およびそれから得られるセラミック基板50において、不良品の発生率を減少させることができる。
なお、上記の実施形態において、導電パターン用のW層22は、タングステンを含む金属層と言い換えることができる。また、導電パターン用のMo層23は、モリブデンを含む第1金属層と言い換えることができる。また、反り改善用の第2Mo層24は、モリブデンを含む第2金属層と言い換えることができる。
〔第2の実施形態〕
第2の実施形態では、外周エリアに形成された第2Mo層の形状が第1の実施形態とは異なる構成について説明する。図7には、第2の実施形態にかかる多数個取りセラミック基板101を示す。図7では、左上に多数個取りセラミック基板101全体の平面構成を示し、その右下にこの多数個取りセラミック基板101の一部分(具体的には、破線枠の部分)の拡大図を示す。
多数個取りセラミック基板101は、複数の基板要素部11を含む製品エリア(基板領域)2と、この製品エリア2の外側に位置する外周エリア(外周領域)3とを有している。多数個取りセラミック基板101において、外周エリア3に形成されている第2Mo層124の形状以外については、第1の実施形態と同様の構成が適用できる。そのため、以下では、第2Mo層124の構成のみについて説明する。
第1の実施形態にかかる多数個取りセラミック基板1では、反り改善用の第2Mo層24の所定の箇所に第2スリット部13が形成されている。これに対して、第2の実施形態にかかる多数個取りセラミック基板101では、反り改善用の第2Mo層124にスリット部は形成されていない。
すなわち、外周エリア3に形成されている第2Mo層124は、製品エリア2全体を取り囲むように、隙間のない枠形状に形成されている。このような第2Mo層124は、第2Mo層24と比較して形状が単純である。そのため、第2Mo層124は、容易にパターニングすることができる。
なお、多数個取りセラミック基板101が図2に示す構成と同様のセラミックシート21の積層体で構成される場合、第4および第5セラミックシート21dおよび21e上に、反り改善用の第2Mo層124dおよび124eが形成される。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、本明細書で説明した異なる実施形態の構成を互いに組み合わせて得られる構成についても、本発明の範疇に含まれる。
1 :多数個取りセラミック基板
2 :製品エリア(基板領域)
3 :外周エリア(外周領域)
11 :基板要素部
12 :スリット部
13 :第2スリット部
21 :セラミックシート(セラミック層)
22 :(導電パターン用の)W層(タングステンを含む金属層)
23 :(導電パターン用の)Mo層(モリブデンを含む第1金属層)
24 :(反り改善用の)第2Mo層(モリブデンを含む第2金属層)
25 :電解メッキ導通用配線(電解メッキ導通用金属層)
27 :金属メッキ層
50 :セラミック基板
101 :多数個取りセラミック基板
124 :(反り改善用の)第2Mo層(モリブデンを含む第2金属層)
C1 :中央線(基板要素部の幅方向の中央位置)
C2 :中央線(基板要素部の幅方向の中央位置)

Claims (7)

  1. 複数の基板要素部が並んで配置されている基板領域と、該基板領域の外側に位置する外周領域とを有する多数個取りセラミック基板であって、
    複数のセラミック層と、
    前記セラミック層のうちの少なくとも一つの層上に形成されているモリブデンを含む第1金属層と、
    前記第1金属層が形成されていない前記セラミック層のうちの少なくとも一つの層上に形成されているタングステンを含む金属層と、
    前記セラミック層のうちの少なくとも一つの層上に形成されている電解メッキ導通用金属層と
    を備えており、
    前記第1金属層が形成されている前記セラミック層の少なくとも一つの層上には、前記外周領域に、モリブデンを含み、かつ前記第1金属層とは電気的に接続されていない第2金属層が形成されている、多数個取りセラミック基板。
  2. 前記第2金属層は、前記第1金属層が形成されている前記セラミック層のすべての層上の前記外周領域に形成されている、請求項1に記載の多数個取りセラミック基板。
  3. 前記基板要素部は、前記基板領域に縦横に並んで配置されており、
    前記基板領域には、前記基板要素部を個々に区画するために縦横に延びるスリット部が形成されており、
    前記外周領域における前記スリット部の仮想延長線上には、前記第2金属層は形成されていない、請求項1または2に記載の多数個取りセラミック基板。
  4. 前記第2金属層は、隣接する前記基板要素部の幅方向の少なくとも中央位置に対応する位置に設けられており、かつ、前記基板要素部の幅の1/2以上の径を有している、請求項3に記載の多数個取りセラミック基板。
  5. 複数の基板要素部が並んで配置されている基板領域と、該基板領域の外側に位置する外周領域とを有する多数個取りセラミック基板の製造方法であって、
    複数のセラミック層のそれぞれを形成するセラミック層形成工程と、
    前記セラミック層形成工程によって形成された前記セラミック層のうちの少なくとも一つの層上にモリブデンを含む第1金属層を形成するモリブデン含有金属層形成工程と、
    前記セラミック層形成工程によって形成された前記セラミック層のうちの少なくとも一つの層上にタングステンを含む金属層を形成するタングステン含有金属層形成工程と
    を含み、
    前記モリブデン含有金属層形成工程と前記タングステン含有金属層形成工程とは、互いに択一的に実施され、
    前記モリブデン含有金属層形成工程では、前記外周領域に前記第1金属層とは電気的に接続されていない第2金属層を形成する、
    多数個取りセラミック基板の製造方法。
  6. 前記基板要素部は、前記基板領域に縦横に並んで配置されており、
    前記基板領域には、前記基板要素部を個々に区画するために縦横に延びるスリット部が形成されており、
    前記モリブデン含有金属層形成工程では、前記スリット部に相当する領域には前記第1金属層を形成せず、かつ、前記外周領域における前記スリット部の仮想延長線上には前記第2金属層を形成しない、
    請求項5に記載の多数個取りセラミック基板の製造方法。
  7. 請求項5または6に記載の製造方法によって多数個取りセラミック基板を製造した後に、前記多数個取りセラミック基板を個々の前記基板要素部に分割する工程を含む、セラミック基板の製造方法。

JP2019107661A 2019-06-10 2019-06-10 多数個取りセラミック基板、その製造方法、およびセラミック基板の製造方法 Active JP7223638B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019107661A JP7223638B2 (ja) 2019-06-10 2019-06-10 多数個取りセラミック基板、その製造方法、およびセラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019107661A JP7223638B2 (ja) 2019-06-10 2019-06-10 多数個取りセラミック基板、その製造方法、およびセラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JP2020202274A true JP2020202274A (ja) 2020-12-17
JP7223638B2 JP7223638B2 (ja) 2023-02-16

Family

ID=73743488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019107661A Active JP7223638B2 (ja) 2019-06-10 2019-06-10 多数個取りセラミック基板、その製造方法、およびセラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JP7223638B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033555A (ja) * 2000-07-14 2002-01-31 Kyocera Corp 多数個取りセラミック基板
JP2006108529A (ja) * 2004-10-08 2006-04-20 Koa Corp セラミックス多層基板およびその製造方法
JP2018181972A (ja) * 2017-04-07 2018-11-15 日本特殊陶業株式会社 セラミック基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033555A (ja) * 2000-07-14 2002-01-31 Kyocera Corp 多数個取りセラミック基板
JP2006108529A (ja) * 2004-10-08 2006-04-20 Koa Corp セラミックス多層基板およびその製造方法
JP2018181972A (ja) * 2017-04-07 2018-11-15 日本特殊陶業株式会社 セラミック基板

Also Published As

Publication number Publication date
JP7223638B2 (ja) 2023-02-16

Similar Documents

Publication Publication Date Title
JP2017005221A (ja) 複合電子部品
JP6276040B2 (ja) 部品搭載用パッケージの製造方法
US9883589B2 (en) Wiring board, and electronic device
JP2017022256A (ja) 複合電子部品および抵抗素子
JP5738109B2 (ja) 多数個取り配線基板
JP7223638B2 (ja) 多数個取りセラミック基板、その製造方法、およびセラミック基板の製造方法
JP5855822B2 (ja) 多数個取り配線基板
JP5956185B2 (ja) 多数個取り配線基板
JP5697467B2 (ja) 多数個取り配線基板
JP4436336B2 (ja) 多数個取り配線基板およびその製造方法
JP7445489B2 (ja) 多数個取り配線基板およびその製造方法、並びに配線基板の製造方法
JP2013207204A (ja) 配線母基板
JP5546352B2 (ja) 多数個取り配線基板
JP4458933B2 (ja) 多数個取り配線基板
JP2019047005A (ja) 多数個取りセラミック基板およびその製造方法
US11515090B2 (en) Ceramic electronic component and method for manufacturing ceramic electronic component
JP7438781B2 (ja) 配線基板
JP2021012896A (ja) 多数個取りセラミック基板およびその製造方法、並びにセラミック基板の製造方法
JP6016510B2 (ja) 配線基板及び配線基板の製造方法
JP7122939B2 (ja) 配線基板およびその製造方法
JP2019009243A (ja) 配線基板およびその製造方法
KR20090112937A (ko) 다층 세라믹 기판의 제조 방법
JP3798992B2 (ja) 多数個取りセラミック配線基板
JP2023151388A (ja) 多数個取りセラミック基板、及びその製造方法
JP4392138B2 (ja) 多数個取りセラミック配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230206

R150 Certificate of patent or registration of utility model

Ref document number: 7223638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150