JPH09181125A - 無鉛はんだを使用する相互接続構造 - Google Patents

無鉛はんだを使用する相互接続構造

Info

Publication number
JPH09181125A
JPH09181125A JP8299962A JP29996296A JPH09181125A JP H09181125 A JPH09181125 A JP H09181125A JP 8299962 A JP8299962 A JP 8299962A JP 29996296 A JP29996296 A JP 29996296A JP H09181125 A JPH09181125 A JP H09181125A
Authority
JP
Japan
Prior art keywords
layer
lead
interconnect structure
solderable
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8299962A
Other languages
English (en)
Other versions
JP3163017B2 (ja
Inventor
Konstantin Andrikakos Panayiotis
パナヨティス・コンスタンティヌー・アンドリカコス
Datta Madav
マダヴ・ダッタ
Derjanni Halicrear
ハリクリア・デリジャンニ
Jean Hawkans Wilma
ウィルマ・ジャン・ホーカンズ
Kuon Kan Sun
スン・クォン・カン
Thomas Kufietonyak Keith
キース・トマス・クフィエトニャク
Suwami Matado Gangadaara
ガンガダーラ・スワミ・マタド
Prushotaman Sampas
サンパス・プルショタマン
C Riizen
リーゼン・シー
Hoo Min Ton
トン・ホー＝ミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26679162&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH09181125(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH09181125A publication Critical patent/JPH09181125A/ja
Application granted granted Critical
Publication of JP3163017B2 publication Critical patent/JP3163017B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C22C13/02—Alloys based on tin with antimony or bismuth as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B23K2035/008—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of silicium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 超小型電子回路チップをパッケージに接続す
るのに適した相互接続構造を提供する。特に、本発明は
Ｃ４としばしば呼ばれるエリア・アレイ技術またはフリ
ップチップ技術における無鉛のはんだ代替品の使用に関
する。 【解決手段】 この構造は不動態化された基板（例えば
シリコン・ウェーハ）上に付着した接着／障壁層と、任
意選択で追加の接着層と、Ｎｉ、Ｃｏ、Ｆｅ、ＮｉＦ
ｅ、ＮｉＣｏ、ＣｏＦｅ、ＮｉＣｏＦｅからなる群から
選択された金属のはんだ付け可能層と、主成分のスズ、
およびＢｉ、ＡｇおよびＳｂから選択された１種または
複数の合金元素、さらに任意選択でＺｎ、Ｉｎ、Ｎｉ、
ＣｏおよびＣｕからなる群から選択された１種または複
数の元素を含む無鉛はんだボールとをこの順序で含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明の属する技術分野は、
超小型電子回路チップのパッケージへの相互接続、特に
しばしばＣ４（controlled collapse chip connectio
n）と呼ばれるエリア・アレイ技術またはフリップチッ
プ技術に関する。さらに、本発明は無鉛はんだ合金を用
い、環境に優しい製造工程を使用するため、環境的に受
け入れ可能な相互接続機構に関する。加えて、本発明は
超小型電子回路と接触するはんだ中のアルファ粒子線源
をなくすことによりオンチップ回路中のソフト・エラー
の原因をなくす相互接続機構に関する。
【０００２】
【従来の技術】半導体チップの実装では、相互接続の階
層化が必要である。このチップと基板（またはチップ・
キャリヤ）の間の相互接続レベルでは、３種類の相互接
続技術、即ちテープ自動ボンディング（ＴＡＢ）、ワイ
ヤ・ボンディング、エリア・アレイが広く使用される。
【０００３】エリア・アレイはしばしばフリップチップ
接続またはＣ４と呼ばれる。このＣ４技術は、チップの
表面積全体に配置できるはんだバンプのアレイを使用す
るため、相互接続がチップの周囲に限定されるワイヤ・
ボンディングやＴＡＢよりも高密度の入出力相互接続と
良好な電力の放散が達成できる。
【０００４】より詳細には、このＣ４技術はチップ上の
ボール制限（ball-limiting）メタラジ（ＢＬＭ）とし
て知られるはんだ濡れ性の層構造上に付着したはんだバ
ンプを使用する。はんだパッドをリフローさせてボール
を形成した後、それらをチップ・キャリヤ上のはんだ濡
れ性のよい層の対向するフットプリントに接合する。Ｃ
４技術がフリップチップ接合と呼ばれるようになったの
は、このキャリヤ上のチップのフェースダウン配置のた
めである。他の相互接続方法と比較して、Ｃ４技術は次
に示す事項を含む明らかな利点を提供する。即ち、 １）相互接続距離がより短く、より速い信号応答とより
低いインダクタンスが可能、 ２）電力と熱の分布がより均一、 ３）スイッチング・ノイズが低下、 ４）設計の柔軟性がより大きい。
【０００５】１９６０年代中頃から金属マスクを通した
蒸着によるＰｂＳｎのＣ４相互接続の製作が実施されて
きた。この蒸着Ｃ４技術は１９６０年代中頃以来、高信
頼性かつ高密度の実装方法として開発され完成された。
最も初期の製品から１９９０年代の製品に至るまで拡張
可能なことが立証されているが、より大きなウェーハ・
サイズ、より高密度のアレイに向けた拡張性は、ほぼ限
界に近づいている。
【０００６】より大きいウェーハでは、良好な付着膜厚
の均一性を得るのに十分なほど大型の蒸着装置には必然
的に高い投資コストがかかるため、蒸着Ｃ４技術は高価
になる。この投資コストに加えて、廃棄と再利用のコス
トがかかる。一般に大型蒸着装置では、蒸発金属の５％
がウェーハ上に付着するに過ぎない。残りは付着装置の
器壁と金属マスクに付着し、清掃する必要がある。ま
た、鉛含有廃棄物は、再利用および処分のため有害廃棄
物として処理しなければならない。
【０００７】また、寸法がより小さく、アレイ密度のよ
り高い相互接続を作成するための蒸着の有用性もまた、
アスペクト比の十分高い金属マスクが作成できず、ウェ
ーハとマスクの熱膨脹係数の不整合によって問題が生じ
るため限界がある。さらに、スズの蒸気圧が低いため、
蒸着Ｃ４技術を将来の相互接続用に構想されるスズをベ
ースとする無鉛はんだに拡張することは不可能である。
【０００８】蒸着に代わる方法として、選択的で効果的
な方法であるＣ４の電気化学的製造がある。電気化学的
Ｃ４製造は、例えばユング（Yung）による米国特許第５
１６２２５７号などの文献に報告されており、その開示
を参照により本明細書に組み込む。しかし、これらの執
筆者は信頼性と製造可能性の問題にほとんど注意を払っ
ていない。電気化学的に製造したＣ４の製造可能性およ
び他の集積化の問題点はダッタ（Datta）らによりJ. El
ectrochem Soc., 142, 3779（1995）に記載されてお
り、その開示を参照により本明細書に組み込む。めっき
法とエッチング法を使用し、精巧な道具の開発によっ
て、電気めっきはんだの高度な組成と体積の均一性、ボ
ール制限メタラジ（ＢＬＭ）の均一な寸法、および制御
されたＢＬＭ縁部プロフィルを得ることが可能である。
【０００９】この電気化学的方法は、蒸着Ｃ４技術より
も大きいウェーハおよび微細なＣ４寸法に拡張可能であ
る。フォトレジスト・マスクを通した電着ではマスクの
開口部（および補助電極上）だけにはんだが形成され、
この電着は高効率であり、廃棄物がほとんど生成されな
い。また電着は、蒸着とは対照的に、高スズ合金に拡張
可能である。
【００１０】図１に一般的なＣ４構造と、必要な構成要
素を示す。電気めっきＣ４はボール制限メタラジ（以下
「ＢＬＭ」）から始まる全ての素子で構成される。この
ＢＬＭの層はデバイスと相互接続構造の間に障壁を設
け、この相互接続構造のシリコン・ウェーハ基板（その
上にデバイス作成済み）への接着を可能にし、はんだ付
け可能層を提供する。ＢＬＭ中の材料は、Ｃ４接合中で
良好な性能を発揮し、容易に製造できるように、はんだ
合金との間および相互に相溶性があるものを選択する。
【００１１】電気化学的に製造したＣ４を含む素子と、
この素子を組み立てる方法の要約は次の通りである。
【００１２】１）図１を参照すると、Ｃ４に付着する最
初の層は、ＢＬＭの接着／障壁層であり、これは下層の
基板への接着を可能にするとともに、シリコン・ウェー
ハおよびその回路とその上にある相互接続構造との間の
相互作用を妨げる。この障壁は薄層であり、一般に不動
態化したウェーハ上にスパッタすることによって付着さ
れる。鉛系はんだと一緒に使用するのに適した障壁層
は、スパッタしたＣｒやスパッタしたＴｉＷであり、そ
の膜厚は一般に、およそ１０００オングストローム程度
である。
【００１３】２）ＢＬＭの次の層は、第２接着層（また
は「グルー」層）であり、障壁層とはんだ付け可能層の
良好な接着を可能にする。この層としては、障壁層界面
ではＣｒが多く、はんだ付け可能な金属層界面ではＣｕ
が多い同時スパッタしたＣｒとＣｕからなる「段階的
（phased）ＣｒＣｕ」材料がある。この層は一般に、膜
厚がおよそ１０００オングストローム程度である。
【００１４】３）ＢＬＭの最後の層は、はんだ付け可能
層である。典型的な９７Ｐｂ３ＳｎのＣ４構造のはんだ
付け可能層は銅であり、一般に膜厚が数千オングストロ
ームで、スパッタ付着させる。
【００１５】４）Ｃ４パターンは、ウェーハ上におい
て、膜厚が少なくとも形成するはんだパッドの膜厚であ
る適切なフォトレジストで画定される。
【００１６】５）マスクを通してはんだを電気めっきす
る。
【００１７】６）上記の段階が完了した後、フォトレジ
ストを除去する。
【００１８】７）ブランケット金属層に対して選択的に
電子エッチングと化学エッチングを併用することによっ
てＢＬＭを形成する。
【００１９】８）はんだをリフローする。リフローはベ
ルト炉または真空炉中でフォーミング・ガス（Ｈ2／
Ｎ2）雰囲気中で行う。リフロー中に金属間化合物が生
成し、これによって、はんだとはんだ付け可能層との境
界に良好な機械的保全性が与えられる。
【００２０】９）ウェーハを切断してチップとし、それ
を適当なフラックスを使用して担体に接合する。
【００２１】本発明は、Ｃ４接合における費用効果が高
く、環境的に安全で、信頼でき、無鉛のはんだ代替品に
焦点を当てたものである。また、本発明は集積Ｃ４構造
の製造を可能にする方法、即ちＢＬＭの選択と、最終Ｂ
ＬＭ構造を製造するために使用される付着およびエッチ
ング方法を提供する。現在使用されているＣ４技術で
は、チップ実装の要請に応えるため、通常９５〜９７重
量％の鉛を含む、鉛の多いはんだを使用する。無鉛Ｃ４
では、このはんだの階層に組み入れるため、同様の溶融
特性を有するはんだが必要とされる。
【００２２】鉛は有毒なので、電子用はんだは無鉛化す
ることが望ましい。また、無鉛はんだを使用すると、は
んだ内部から放射するアルファ粒子に起因する回路中の
ソフト・エラーを制限する手段が与えられる。
【００２３】すでにペーストとして、またはウェーブは
んだ付け用に市販されている無鉛はんだもなくはない。
高融点、高鉛Ｐｂ〜Ｓｎはんだおよび低融点、Ｓｎ〜Ｐ
ｂ共晶はんだの代替品として、最高の特性をもつ無鉛は
んだが米国特許第５３６８８１４号、第５３２８６６０
号、第５４１１７０３号、第５３４４６０７号、第５４
１４３０３号に開示されており、各々Ｓｎ（４２〜５
０）Ｂｉ（４６〜５６）Ｃｕ（２〜４）Ｉｎ（１〜２）
Ａｇ（１〜２）、Ｓｎ（７８）Ｂｉ（９．８）Ｉｎ
（９．８）Ａｇ（２）、Ｓｎ（９３〜９４）Ｓｂ（２．
５〜３．５）Ｂｉ（１．５〜２．５）Ｃｕ（１〜２）、
Ｓｎ（７０〜９０）Ｂｉ（２〜１０）Ｉｎ（８〜２０）
である。これらの材料は全てバルク冶金方法で調製され
た。
【００２４】電気めっき無鉛はんだ用の技術は、今のと
ころ限られている。米国特許第５３０８４６４号は共晶
組成の電気めっきＳｎ−Ｂｉを開示している。共晶Ｓｎ
−Ｂｉは低融点はんだ（融点１３８℃で、Ｓｎ−Ｐｂよ
りも低い）であり、従ってこの組成物は多くのＣ４応用
例に適さない。カナダ特許第１３３３３７７号は電気め
っきＳｎ−Ｂｉ合金をこの低融点はんだが適用できる応
用例、即ちプリント配線板上での応用例で使用すること
を開示している。
【００２５】高融点無鉛はんだの最有力候補は、カン
（Kang）とサトケル（Satkhel）によりJ. Electronic M
aterials, 28, 701（1994）に開示されているように、
低重量％の銀またはビスマスまたはアンチモンを含むス
ズ合金である。この二元合金は必要とされる機械的特性
と熱疲労耐性を有さないと思われ、従ってＣ４接合には
三元、四元、できればさらに多元の合金を使用する必要
がある。
【００２６】高鉛Ｐｂ−ＳｎのＣ４構造について実証さ
れた利点、およびスズを主成分とするはんだへのその潜
在的な拡張可能性により、電気めっきは無鉛はんだ用の
好ましい技術として高い競争力をもっている。しかしな
がら、高融点無鉛はんだの電気めっき用の既存の技術は
ない。ありそうな金属の組み合わせのいくつか、例えば
銀を含むスズは、この２種の金属の貴金属性が大きく異
なるため、電気めっきによる付着が困難である。
【００２７】合金として容易に付着しないこれらのはん
だは一連の段階によって製造される。どんな一連の電気
めっき、交換めっき、または無電解付着段階も、おそら
く正しい比率ではんだ成分を付着させるのに使用できよ
う。接合の前にリフロー段階があるので、それらの成分
はリフロー中に合金となる。
【００２８】
【発明が解決しようとする課題】本発明の目的は、超小
型電子回路チップをパッケージに接続するのに適した相
互接続構造、特にＣ４と呼ばれる相互接続構造を提供す
ることである。
【００２９】本発明の他の目的は、環境的に安全で、信
頼性の高い無鉛のはんだ代替品を用いた集積Ｃ４相互接
続構造の製造方法を提供することである。
【００３０】
【課題を解決するための手段】超小型電子回路チップを
パッケージに接続するのに適した相互接続構造が本発明
によって提供される。特に、本発明はしばしばＣ４（co
ntrolled collapse chip connection）と呼ばれるエリ
ア・アレイ技術またはフリップチップ技術に関する。
【００３１】この構造は、不動態化された基板（例えば
シリコン・ウェーハ）上に付着した接着／障壁層と、任
意選択で追加の接着層、Ｎｉ、Ｃｏ、Ｆｅ、ＮｉＦｅ、
ＮｉＣｏ、ＣｏＦｅ、ＮｉＦｅＣｏからなる群から選択
された金属のはんだ付け可能層と、主成分のスズと、Ｂ
ｉ、ＡｇおよびＳｂから選択された１種または複数の合
金元素、さらに任意選択でＺｎ、Ｉｎ、Ｎｉ、Ｃｏおよ
びＣｕからなる群から選択された１種または複数の元素
を含む無鉛はんだボールとをこの順序で含む。
【００３２】
【発明の実施の形態】本発明の相互接続構造は、不動態
化された基板上に付着した接着／障壁層と、任意選択で
追加の接着層、Ｎｉ、Ｃｏ、Ｆｅ、ＮｉＦｅ、ＮｉＣ
ｏ、ＣｏＦｅ、ＮｉＦｅＣｏからなる群から選択された
金属のはんだ付け可能層と、スズを主成分とする無鉛は
んだボールとを、この順序で含む。
【００３３】本発明によると、好ましい接着層は、厚さ
約１０００オングストロームにスパッタされたＴｉＷで
ある。この接着層の膜厚は、良好な接着と良好な障壁特
性が維持される限り大きく変わってもよい。ＢＬＭ形成
の最終段階でブランケットＴｉＷをエッチングしなけれ
ばならないので、膜厚は十分な特性に合った最も薄い厚
さにすべきである。代替接着層は、厚さ約１０００オン
グストロームにスパッタしたＣｒである。
【００３４】図２（ａ）および図２（ｂ）に示す一実施
形態ではグルー層を使用しない。第２接着層（グルー
層）をなくすには、障壁層と接着可能層の間に良好な接
着が必要である。あるいは、グルー層を使用することも
できる。図２（ｃ）および図２（ｄ）に示した構造のグ
ルー層は、膜厚が１０００〜１５００オングストローム
の範囲のスパッタされた傾斜（phased）ＣｒＣｕ層であ
る。
【００３５】典型的な９７Ｐｂ３ＳｎのＣ４構造中のは
んだ付け可能層は銅であるが、これはスズの含有量が多
い無鉛はんだ用のはんだ付け可能層には適していない。
銅と高スズはんだの界面にＳｎ−Ｃｕ間の金属間化合物
が形成される。スズ系はんだの場合、これらの化合物が
薄層Ｃ４構造中のはんだ付け可能層の全部を消費して、
構造の保全性が損なわれる可能性がある。従って、無鉛
Ｃ４中のＢＬＭのはんだ付け可能層としては銅以外の金
属を使用しなければならない。本発明では、適切なはん
だ付け可能層はニッケル、コバルト、鉄、およびＮｉＦ
ｅ、ＣｏＦｅ、ＮｉＣｏ、ＮｉＣｏＦｅなど、これらの
金属の合金であることが判明した。パラジウムは銅より
もさらに速く高スズ合金と反応するため、適切なはんだ
付け可能な金属ではない。ＰｔやＡｕのような貴金属お
よびそれらの合金はコストが高くなるので、鉄族の金属
よりも実用性が低い。さらに、Ａｕはスズとただちに反
応して望ましくない金属間化合物を生成する。
【００３６】図２の（ａ）ないし（ｄ）に示した好まし
いはんだ付け可能層は、約５０Ｎｉ５０Ｆｅの組成のＮ
ｉＦｅである。銅に比べて、ニッケルと高スズはんだと
の低い反応性、および、ＮｉＦｅ合金の高スズはんだと
の低い反応性を示す。
【００３７】ＴｉＷ／ＣｒＣｕ／Ｃｕをスパッタした基
板上のＳｎＰｂ共晶はんだ（６０Ｓｎ４０Ｐｂ）の場
合、２１５℃で２分間リフロー後のＣｕ膜厚は４μｍで
ある。Ｃｕ−Ｓｎ金属間化合物の大部分はこの条件下で
形成され、はんだとＢＬＭの界面から遠く離れた位置に
見られた。
【００３８】ＴｉＷ／ＣｒＣｕ／Ｃｕサンドイッチが厚
さ０．５μｍのＮｉ膜で被覆された構造では、ニッケル
とスズの金属間化合物が形成されるが、銅とニッケルの
界面でこの膜がはく離したり接着性を失ったりすること
はない。さらに、この膜によってはんだが下層の銅と反
応することが回避される。したがって、ニッケルはＢＬ
Ｍにおいて銅よりも適したはんだ付け可能層となるはず
である。
【００３９】はんだ付け可能層に鉄を添加することによ
って、はんだとの反応の程度をさらに低下させることが
できる。高スズＳｎ−Ａｇ共晶（９６．５Ｓｎ３．５Ａ
ｇ）はんだと２５０℃で２分間リフロー後の厚さ５μｍ
の５０Ｎｉ５０Ｆｅおよび５０Ｎｉ５０Ｃｏの電気めっ
き層との反応を比較する。５０Ｎｉ５０Ｆｅの反応速度
は５０Ｎｉ５０Ｃｏよりも遅く、また純ニッケルの場合
よりも著しく遅い。はんだ付け可能層と高スズはんだと
の低い反応レベルは、電気めっきされたニッケル−鉄系
はんだ付け可能層中でニッケルを８０重量％まで加える
ことによって達成される。９０Ｎｉ１０Ｆｅの組成をも
つニッケル−鉄合金は純Ｎｉと類似の挙動を示すことが
判明している。約５０重量％未満の鉄を含む合金では、
腐食されやすさが純ニッケルに対してごくわずかしか増
大しない。
【００４０】現在、はんだ付け可能層は、他のＢＬＭ層
と同じ方法を用い、ブランケット膜としてスパッタされ
ている。その後、図１に示した完成した構造中のＢＬＭ
を形成するためにこのブランケット膜をパターン化しな
ければならない。
【００４１】その代わりに、はんだめっきの前にレジス
ト・パターンを通してはんだ付け可能層をめっきした場
合、この層をパターン化するのに必要なエッチング段階
は工程で不要になる。ＴｉＷやＣｒやＣｒＣｕに直接電
気めっきすることは不可能なので、ＢＬＭのはんだ付け
可能層をめっきできるようにするために保護層がなけれ
ばならない。この層は保護の働きしかしないので、非常
に薄くてよい（１００〜１０００オングストローム）。
この薄い保護層は、その上にＮｉＦｅ（または代替のは
んだ付け可能層）がめっきでき、フォトレジストへの接
着が良好な金属であれば何でもよい。この保護層として
好ましい金属はＮｉやＮｉＦｅ合金である。その後、は
んだ付け可能層（好ましくはＮｉＦｅ）をマスクを通し
ておよそ０．５〜５．０μｍにめっきする。
【００４２】本発明の好ましい無鉛はんだは、スズをベ
ースとする二元、三元、またはさらに多元の合金であっ
て、スズ・マトリックス中の合金成分が次表１に示すう
ちの１種または複数のものである。
【００４３】
【表１】 マトリックス 合金金属 好ましい数値（重量％） 範囲（重量％） Ｓｎ 次のうちの１種 Ｂｉ ５ １−２０ Ａｇ ３．５ １−５ Ｓｂ ５ １−１０ Ｓｎ 次のうちの１種または複数 Ｂｉ １−２０ Ａｇ １−５ Ｓｂ １−１０ Ｓｎ 次のうちの１種 Ｂｉ ５ １−２０ Ａｇ ３．５ １−５ Ｓｂ ５ １−１０ および次のうちの１種または複数 Ｚｎ ０．５−５ Ｉｎ ０．５−１０ Ｎｉ ０．５−５ Ｃｏ ０．５−５ Ｃｕ ０．５−５ Ｓｎ 次のうちの１種または複数 Ｂｉ １−２０ Ａｇ １−５ Ｓｂ １−１０ および次のうちの１種または複数 Ｚｎ ０．５−５ Ｉｎ ０．５−１０ Ｎｉ ０．５−５ Ｃｏ ０．５−５ Ｃｕ ０．５−５
【００４４】その結果得られるはんだ合金の溶融特性は
Ｃ４適用例の要件を満たさなければならない。この制約
によって、好ましい合金はＳｎ−Ａｇ共晶合金（３．５
重量％の銀を含む）に近い組成をもつ合金、高スズＳｎ
−Ｂｉ合金および高スズＳｎ−Ｓｂ合金に限られる。Ｓ
ｎ−Ａｇ共晶合金は融点が２３２℃であり、この応用例
に適している。Ｓｎ−Ｂｉ合金も適切な範囲で溶融す
る。しかし、Ｓｎ−Ｂｉ状態図は、ビスマス濃度がおそ
らく２０重量％より高い合金はリフローの際に高スズ相
とＳｎ−Ｂｉ共晶相に分離することを示唆している。こ
の理由により、好ましい実施形態ではビスマス含量が約
１０重量％未満のＳｎ−Ｂｉはんだを使用する。また、
アンチモン含量が約５重量％未満のＳｎ−Ｓｂはんだも
Ｃ４の応用例に適した溶融範囲を有する。
【００４５】このはんだの好ましい付着方法は、電着、
すなわち合金の直接電着か合金成分の連続付着のいずれ
かまたは電着と交換めっきの組合せである。
【００４６】銀とビスマスはどちらもスズよりもかなり
貴金属性が高く、Ｓｎ−Ａｇ合金とＳｎ−Ｂｉ合金は主
要成分の方が貴金属性が低いので電気めっきが困難であ
る。Ｓｎ−Ａｇ合金の場合、通常付着はシアン化物電解
液から行われた。シアン化物はＡｇ+イオンと錯体を形
成し、銀の可逆ポテンシャルをスズのそれに近づけ、そ
れによって２種類の金属の同時付着が可能になる。この
電解液は塩基性のｐＨ範囲で作用し、猛毒である上、フ
ォトレジスト材料と相溶性がない。シアン化物のような
強力な銀イオン錯化剤（complexant）がない場合、スズ
と銀を同時付着させることはもちろん、同じ電解液に溶
解させることさえ困難である。銀イオンが強い酸化力を
有し、かつスズの酸化状態が２つあることから、下記の
反応を進める強い推進力が存在し、溶液の分解をもたら
す。 ２Ａｇ+＋Ｓｎ2+ → ２Ａｇ＋Ｓｎ4+
【００４７】適当な添加剤を用いて、ＳｎとＢｉの共付
着が達成された。
【００４８】一定の基準を満たす合金に対しては、合金
の少量成分を電気めっきする必要がない。この少量成分
がスズよりも十分に貴金属性が高く、合金中の必要濃度
が十分に低い場合、この成分をスズとの交換反応によっ
て付着させることができる。 ２Ｍn+＋ｎＳｎ → ２Ｍ＋ｎＳｎ2+
【００４９】高融点の無鉛はんだのいくつかが、純スズ
上への少量成分の交換付着というこの技術による製造基
準を満たしている。高融点無鉛はんだに好適な２つの合
金、すなわちＳｎ−Ａｇ共晶合金（銀３．５重量％）と
低ビスマスＳｎ−Ｂｉ合金（ビスマス約１０重量％）
は、この交換めっき技術によっても、また連続電気めっ
きとその後のリフロー時混合によっても製造できる。
【００５０】本発明はＳｎ−Ａｇ合金およびＳｎ−Ｂｉ
合金に限定されるものではない。これらの二元合金がＣ
４接続に必要とされるはんだ特性と長期間の信頼性を有
さず、Ｃ４はんだに三元、四元、さらに多元の金属が必
要となることもあり得る。追加の第三または第四の合金
元素も電気めっきまたは交換めっきのいずれか適切な方
法によって連続付着することができる。
【００５１】本発明の電気めっき無鉛Ｃ４構造を図２に
４種示す。これらの構造の作成についてこれから述べ
る。この４種の構造は図２の上から下に向かって次のと
おりである。
【００５２】（ａ）ＴｉＷまたはＣｒの障壁層とＮｉＦ
ｅはんだ付け可能層とからなる、ＢＬＭ上にめっきした
無鉛はんだパッド。ＮｉＦｅの厚さははんだリフロー後
に全ての材料がはんだに溶解しないように十分厚くなけ
ればならない。残りのＮｉＦｅ材料は、はんだと共に形
成される金属間化合物および障壁金属への接着を提供
し、またチップ上の下層回路への信頼できる導電通路を
も提供する。この構造の製造は下記の段階によって達成
される。 ・Ａｌ（Ｃｕ）パッドまたはＣｕパッドへのバイアを有
する不動態化チップ上に、ＴｉＷまたはＣｒのブランケ
ット障壁層をスパッタ付着させる。 ・厚さ約０．５〜５．０μｍのブランケットＮｉＦｅ層
を障壁層の上にスパッタする。 ・ウェーハ上に、めっきされるはんだと少なくとも同じ
厚さの適当なフォトレジストでＣ４パターンを画定す
る。 ・レジスト・マスクを通して無鉛はんだを電気めっきす
る。はんだ成分の連続電気めっき後、リフローしながら
混合する方法は合金の直接めっきの代替法である。 ・レジストを除去する。 ・ＮｉＦｅを選択的電気エッチングまたは化学エッチン
グによって除去する。 ・ＴｉＷまたはＣｒを化学エッチング、反応性イオン・
エッチング（ＲＩＥ）またはイオン・ミリングよって除
去する。 ・適当な雰囲気中ではんだをリフローさせる。 ・ウェーハをダイスしてチップとし、適当なフラックス
を使用してチップを担体に接合する。
【００５３】（ｂ）ＴｉＷまたはＣｒ障壁層とＮｉまた
はＮｉＦｅ保護層とからなる、ＢＬＭ上にめっきしたＮ
ｉＦｅスタッド上にめっきした無鉛はんだパッド。めっ
きしたＮｉＦｅの厚さは、はんだリフロー中に全ての材
料が溶解しないように十分厚くなければならない。ブラ
ンケットＮｉまたはＮｉＦｅは薄くてよい。この層はＴ
ｉＷまたはＣｒ表面を保護し、障壁金属とフォトレジス
トとの間の接着を提供する働きをする。電気めっきＮｉ
Ｆｅは、はんだと共に形成される金属間化合物への接着
を提供し、またチップ上の下層回路への信頼できる導電
通路をも提供する。この構造の製造は下記の段階によっ
て達成される。 ・Ａｌ（Ｃｕ）またはＣｕパッドへのバイアを有する不
動態化チップ上に、ＴｉＷまたはＣｒのブランケット障
壁層をスパッタ付着させる。 ・厚さ約０．０１〜０．１μｍのブランケットＮｉまた
はＮｉＦｅ層を障壁層の上にスパッタする。 ・ウェーハ上に、めっきされるＮｉＦｅとめっきされる
はんだとの組合せと少なくとも同じ厚さの適当なフォト
レジストでＣ４パターンを画定する。 ・厚さ約０．５〜５．０μｍのＮｉＦｅスタッドをフォ
トレジスト・マスクを通して電気めっきする。 ・無鉛はんだをレジスト・マスクを通してＮｉＦｅスタ
ッド上に電気めっきする。はんだ成分の連続電気めっき
後、リフローしながら混合する方法は合金の直接めっき
の代替法である。 ・レジストを除去する。 ・薄いブランケットＮｉまたはＮｉＦｅを選択的電気エ
ッチング、化学エッチング、ＲＩＥまたはイオン・ミリ
ングによって除去する。 ・ＴｉＷまたはＣｒを化学エッチング、ＲＩＥまたはイ
オン・ミリングによって除去する。 ・適当な雰囲気中ではんだをリフローさせる。 ・ウェーハをダイスしてチップとし、適当なフラックス
を使用してチップを担体に接合する。
【００５４】（ｃ）ＴｉＷまたはＣｒ障壁層とＣｒＣｕ
グルー層とＮｉＦｅはんだ付け可能層とからなる、ＢＬ
Ｍ上にめっきした無鉛はんだパッド。この構造の製造は
下記の段階によって達成される。 ・Ａｌ（Ｃｕ）またはＣｕパッドへのバイアを有する不
動態化チップ上にＴｉＷまたはＣｒブランケット障壁層
をスパッタ付着させる。 ・ブランケットＣｒＣｕ層をＴｉＷ層の上にスパッタ付
着させる。 ・厚さ約０．５〜５．０μｍのブランケットＮｉＦｅ層
をＣｒＣｕ障壁層の上にスパッタする。 ・ウェーハ上に、めっきされるはんだと少なくとも同じ
厚さの適当なフォトレジストでＣ４パターンを画定す
る。 ・無鉛はんだをレジスト・マスクを通して電気めっきす
る。はんだ成分の連続電気めっき後、リフローしながら
混合する方法は合金の直接めっきの代替法である。 ・レジストを除去する。 ・ブランケットＮｉＦｅとＣｒＣｕを選択的電気エッチ
ング、化学エッチング、ＲＩＥ、またはイオン・ミリン
グによって除去する。 ・ＴｉＷまたはＣｒを化学エッチング、ＲＩＥ、または
イオン・ミリングによって除去する。 ・適当な雰囲気中ではんだをリフローさせる。 ・ウェーハをダイスしてチップとし、適当なフラックス
を使用してチップを担体に接合する。
【００５５】（ｄ）ＴｉＷまたはＣｒ障壁層とＣｒＣｕ
グルー層とＮｉまたはＮｉＦｅ保護層とからなる、ＢＬ
Ｍ上にめっきしたＮｉＦｅスタッド上にめっきした無鉛
はんだパッド。この構造の製造は下記の段階によって達
成される。 ・Ａｌ（Ｃｕ）またはＣｕパッドへのバイアを有する不
動態化チップ上にＴｉＷまたはＣｒのブランケット障壁
層をスパッタ付着させる。 ・ブランケットＣｒＣｕ層をＴｉＷ層の上にスパッタ付
着させる。 ・厚さ約０．０１〜０．１μｍのブランケットＮｉまた
はＮｉＦｅ層をＣｒＣｕ障壁層の上にスパッタする。 ・ウェーハ上に、めっきされるＮｉＦｅとめっきされる
はんだパッドとの組合せと少なくとも同じ厚さの適当な
フォトレジストでＣ４パターンを画定する。 ・厚さ約０．５〜５．０μｍのＮｉＦｅスタッドをフォ
トレジスト・マスクを通して電気めっきする。 ・無鉛はんだをレジスト・マスクを通してＮｉＦｅスタ
ッド上に電気めっきする。はんだ成分の連続電気めっき
後、リフローしながら混合する方法は合金の直接めっき
の代替法である。 ・レジストを除去する。 ・薄いブランケットＮｉまたはＮｉＦｅとＣｒＣｕとを
選択的電気エッチング、化学エッチング、ＲＩＥ、また
はイオン・ミリングによって除去する。 ・ＴｉＷまたはＣｒを化学エッチング、ＲＩＥ、または
イオン・ミリングによって除去する。 ・適当な雰囲気中ではんだをリフローさせる。 ・ウェーハをダイスしてチップとし、適当なフラックス
を使用しチップを担体に接合する。
【００５６】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００５７】（１）マイクロ電子デバイス・チップのパ
ッケージへのフリップチップ接続機構に適した相互接続
構造であって、接着／障壁層とはんだ付け可能層を備
え、前記接着／障壁層が前記デバイスと前記はんだ付け
可能層との間にあり、前記はんだ付け可能層がＮｉ、Ｃ
ｏ、Ｆｅ、ＮｉＦｅ、ＮｉＣｏ、ＣｏＦｅおよびＮｉＣ
ｏＦｅからなる群から選択された金属でできている二層
ボール制限メタラジと、前記はんだ付け可能層上に選択
的に配置された、主成分のスズと、Ｂｉ、ＡｇおよびＳ
ｂから選択された１種または複数の合金元素とを含む１
個または複数の無鉛はんだボールとを含む相互接続構
造。 （２）前記無鉛はんだボールの前記１種または複数の合
金元素が、Ｂｉは約１〜２０％、Ａｇは約１〜５％、Ｓ
ｂは約１〜１０％の範囲にあることを特徴とする上記
（１）に記載の相互接続構造。 （３）前記無鉛はんだボールの前記１種または複数の合
金元素が、約５％のＢｉ、約３．５％のＡｇ、または約
５％のＳｂのいずれかであることを特徴とする上記
（２）に記載の相互接続構造。 （４）前記無鉛はんだボールがさらに、Ｚｎ、Ｉｎ、Ｎ
ｉ、Ｃｏ、およびＣｕからなる群から選択された１種ま
たは複数の元素を含むことを特徴とする上記（１）に記
載の相互接続構造。 （５）前記無鉛はんだボールの合金成分が、Ｚｎは約
０．５〜５％、Ｎｉは約０．５〜５％、Ｃｏは約０．５
〜５％、Ｃｕは約０．５〜５％、Ｉｎは約０．５〜１０
％であることを特徴とする上記（４）に記載の相互接続
構造。 （６）前記はんだ付け可能層の組成が最低２０％のＦｅ
と残量がＮｉであることを特徴とする上記（１）に記載
の相互接続構造。 （７）前記はんだ付け可能層の組成が約５０％のＦｅと
約５０％のＮｉであることを特徴とする上記（６）に記
載の相互接続構造。 （８）前記はんだボールが、Ｓｎ−３．５Ａｇ、Ｓｎ−
５Ｂｉ、Ｓｎ−５Ｓｂ、Ｓｎ−３．５Ａｇ−１Ｃｕ、Ｓ
ｎ−５Ｂｉ−１Ｃｕ、Ｓｎ−５Ｓｂ−１Ｃｕ、Ｓｎ−
３．５Ａｇ−２Ｉｎ、Ｓｎ−３．５Ａｇ−１Ｚｎ、Ｓｎ
−５Ｂｉ−２Ｉｎ、Ｓｎ−５Ｂｉ−２Ａｇ、Ｓｎ−５Ｓ
ｂ−２Ｉｎ、Ｓｎ−５Ｂｉ−２Ａｇ、Ｓｎ−５Ｓｂ−１
Ｚｎ、Ｓｎ−３．５Ａｇ−２Ｉｎ−１Ｃｕ、Ｓｎ−３．
５Ａｇ−２Ｉｎ−１Ｎｉ、Ｓｎ−５Ｂｉ−２Ｉｎ−１Ａ
ｇ、Ｓｎ−５Ｂｉ−２Ｉｎ−１Ｃｕ、Ｓｎ−５Ｂｉ−２
Ｉｎ−１Ｎｉ、Ｓｎ−５Ｓｂ−２Ａｇ−２Ｉｎ、Ｓｎ−
５Ｓｂ−２Ａｇ−１Ｃｕ、およびＳｎ−５Ｓｂ−２Ａｇ
−１Ｎｉからなる群から選択された金属合金を含むこと
を特徴とする上記（５）に記載の相互接続構造。 （９）前記接着／障壁層がＣｒおよびＴｉＷから選択さ
れた金属であることを特徴とする上記（１）に記載の相
互接続構造。 （１０）マイクロ電子デバイス・チップのパッケージへ
のフリップチップ接続に適した相互接続構造であって、
接着／障壁層と前記接着／障壁層の上にある接着層と前
記接着層の上にあるはんだ付け可能層とを備え、前記接
着／障壁層が前記デバイスと前記はんだ付け可能層との
間にあり、前記はんだ付け可能層がＮｉ、Ｃｏ、Ｆｅ、
ＮｉＦｅ、ＮｉＣｏ、ＣｏＦｅおよびＮｉＣｏＦｅから
なる群から選択された金属でできている三層ボール制限
メタラジと、前記はんだ付け可能層上に選択的に配置さ
れ、主成分のスズと、Ｂｉ、ＡｇおよびＳｂから選択さ
れた１種または複数の合金元素とを含む１個または複数
の無鉛はんだボールとを含む相互接続構造。 （１１）前記無鉛はんだボールの前記１種または複数の
合金元素が、Ｂｉは約１〜２０％、Ａｇは約１〜５％、
Ｓｂは約１〜１０％の範囲にあることを特徴とする上記
（１０）に記載の相互接続構造。 （１２）前記無鉛はんだボールの前記合金元素が約５％
のＢｉ、約３．５％のＡｇ、または約５％のＳｂのいず
れかであることを特徴とする上記（１１）に記載の相互
接続構造。 （１３）前記無鉛はんだボールがさらに、Ｚｎ、Ｉｎ、
Ｎｉ、Ｃｏ、Ｃｕからなる群から選択された１種または
複数の元素を含むことを特徴とする上記（１０）に記載
の相互接続構造。 （１４）前記無鉛はんだボールの合金成分が、Ｚｎは約
０．５〜５％、Ｎｉは約０．５〜５％、Ｃｏは約０．５
〜５％、Ｃｕは約０．５〜５％、Ｉｎは約０．５〜１０
％であることを特徴とする上記（１３）に記載の相互接
続構造。 （１５）前記はんだ付け可能層の組成が最低２０％のＦ
ｅと残量がＮｉであることを特徴とする上記（１０）に
記載の相互接続構造。 （１６）前記はんだ付け可能層の組成が約５０％のＦｅ
と約５０％のＮｉであることを特徴とする上記（１５）
に記載の相互接続構造。 （１７）前記はんだボールが、Ｓｎ−３．５Ａｇ、Ｓｎ
−５Ｂｉ、Ｓｎ−５Ｓｂ、Ｓｎ−３．５Ａｇ−１Ｃｕ、
Ｓｎ−５Ｂｉ−１Ｃｕ、Ｓｎ−５Ｓｂ−１Ｃｕ、Ｓｎ−
３．５Ａｇ−２Ｉｎ、Ｓｎ−３．５Ａｇ−１Ｚｎ、Ｓｎ
−５Ｂｉ−２Ｉｎ、Ｓｎ−５Ｂｉ−２Ａｇ、Ｓｎ−５Ｓ
ｂ−２Ｉｎ、Ｓｎ−５Ｂｉ−２Ａｇ、Ｓｎ−５Ｓｂ−１
Ｚｎ、Ｓｎ−３．５Ａｇ−２Ｉｎ−１Ｃｕ、Ｓｎ−３．
５Ａｇ−２Ｉｎ−１Ｎｉ、Ｓｎ−５Ｂｉ−２Ｉｎ−１Ａ
ｇ、Ｓｎ−５Ｂｉ−２Ｉｎ−１Ｃｕ、Ｓｎ−５Ｂｉ−２
Ｉｎ−１Ｎｉ、Ｓｎ−５Ｓｂ−２Ａｇ−２Ｉｎ、Ｓｎ−
５Ｓｂ−２Ａｇ−１Ｃｕ、Ｓｎ−５Ｓｂ−２Ａｇ−１Ｎ
ｉからなる群から選択された金属合金を含むことを特徴
とする上記（１４）に記載の相互接続構造。 （１８）前記接着層は、接着／障壁層との界面ではＣｒ
が多く、はんだ付け可能層との界面ではＣｕが多い、同
時付着したＣｒとＣｕとを含む傾斜ＣｒＣｕ材料である
ことを特徴とする上記（１０）に記載の相互接続構造。 （１９）前記接着層がＣｒおよびＴｉＷからなる群から
選択されたものであることを特徴とする上記（１０）に
記載の相互接続構造。 （２０）ａ）不動態化したウェーハ上に接着／障壁層を
付着させる段階と、 ｂ）はんだ付け可能層を前記障壁層と直接接触するよう
に付着させる段階と、 ｃ）めっきされるはんだパッドと少なくとも同じ厚さの
フォトレジストによって前記ウェーハ上に相互接続パタ
ーンを画定する段階と、 ｄ）マスクを通して無鉛はんだ層を付着させる段階と、 ｅ）前記フォトレジストを除去する段階と、 ｆ）前記障壁層および前記はんだ付け可能層の選択的な
エッチングによってボール制限メタラジを形成する段階
と、 ｇ）前記はんだをリフローさせる段階とを含むマイクロ
電子デバイス・チップをパッケージにフリップチップ接
続するための相互接続構造を製造する方法。 （２１）前記無鉛はんだは、スズを主成分とし、Ｂｉ、
ＡｇおよびＳｂから選択された１種または複数の合金元
素を含むことを特徴とする上記（２０）に記載の方法。 （２２）前記無鉛はんだの前記１種または複数の合金元
素が、Ｂｉは約１〜２０％、Ａｇは約１〜５％、Ｓｂは
約１〜１０％の範囲にあることを特徴とする上記（２
１）に記載の方法。 （２３）前記無鉛はんだの前記合金元素が、約５％のＢ
ｉ、約３．５％のＡｇ、または約５％のＳｂのいずれか
であることを特徴とする上記（２２）に記載の方法。 （２４）前記無鉛はんだがさらに、Ｚｎ、Ｉｎ、Ｎｉ、
Ｃｏ、Ｃｕからなる群から選択された１種または複数の
元素を含むことを特徴とする上記（２１）に記載の方
法。 （２５）前記無鉛はんだの合金成分が、Ｚｎは約０．５
〜５％、Ｎｉは約０．５〜５％、Ｃｏは約０．５〜５
％、Ｃｕは約０．５〜５％、Ｉｎは約０．５〜１０％で
あることを特徴とする上記（２４）に記載の方法。 （２６）前記はんだ付け可能層の組成が最低２０％のＦ
ｅと残量がＮｉであることを特徴とする上記（２０）に
記載の方法。 （２７）前記はんだ付け可能層の組成が約５０％のＦｅ
と約５０％のＮｉであることを特徴とする上記（２６）
に記載の方法。 （２８）前記はんだが、Ｓｎ−３．５Ａｇ、Ｓｎ−５Ｂ
ｉ、Ｓｎ−５Ｓｂ、Ｓｎ−３．５Ａｇ−１Ｃｕ、Ｓｎ−
５Ｂｉ−１Ｃｕ、Ｓｎ−５Ｓｂ−１Ｃｕ、Ｓｎ−３．５
Ａｇ−２Ｉｎ、Ｓｎ−３．５Ａｇ−１Ｚｎ、Ｓｎ−５Ｂ
ｉ−２Ｉｎ、Ｓｎ−５Ｂｉ−２Ａｇ、Ｓｎ−５Ｓｂ−２
Ｉｎ、Ｓｎ−５Ｂｉ−２Ａｇ、Ｓｎ−５Ｓｂ−１Ｚｎ、
Ｓｎ−３．５Ａｇ−２Ｉｎ−１Ｃｕ、Ｓｎ−３．５Ａｇ
−２Ｉｎ−１Ｎｉ、Ｓｎ−５Ｂｉ−２Ｉｎ−１Ａｇ、Ｓ
ｎ−５Ｂｉ−２Ｉｎ−１Ｃｕ、Ｓｎ−５Ｂｉ−２Ｉｎ−
１Ｎｉ、Ｓｎ−５Ｓｂ−２Ａｇ−２Ｉｎ、Ｓｎ−５Ｓｂ
−２Ａｇ−１Ｃｕ、Ｓｎ−５Ｓｂ−２Ａｇ−１Ｎｉから
なる群から選択された金属合金を含むことを特徴とする
上記（２５）に記載の方法。 （２９）前記接着／障壁層がＣｒおよびＴｉＷからなる
群から選択された金属であることを特徴とする上記（２
０）に記載の方法。 （３０）前記接着／障壁層と前記はんだ付け可能層との
間に追加の接着層を付着させる段階をさらに含み、前記
選択的エッチング段階が前記接着／障壁層、前記接着層
および前記はんだ付け可能層をエッチングする段階を含
むことを特徴とする上記（２０）に記載の方法。
【図面の簡単な説明】
【図１】一般的なＣ４構造を示す断面概略図である。
【図２】フォトレジストの除去後で、エッチングによっ
てＢＬＭを形成する前の、電気めっきされたＣ４構造の
４種の実施形態を示す断面概略図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 パナヨティス・コンスタンティヌー・アン ドリカコス アメリカ合衆国10520 ニューヨーク州ク ロトン・オン・ハドソン シーニック・ド ライブ 29・エル (72)発明者 マダヴ・ダッタ アメリカ合衆国10598 ニューヨーク州ヨ ークタウン・ハイツ ワイルドウッド・コ ート 816 (72)発明者 ハリクリア・デリジャンニ アメリカ合衆国07020 ニュージャージー 州エッジウォーター グランド・コーヴ・ ウェイ・サウス 34 (72)発明者 ウィルマ・ジャン・ホーカンズ アメリカ合衆国10562 ニューヨーク州オ シニングウッズ・ブルック・サークル ９ −１ (72)発明者 スン・クォン・カン アメリカ合衆国10514 ニューヨーク州チ ャパクワメイベリー・ロード 36 (72)発明者 キース・トマス・クフィエトニャク アメリカ合衆国10928 ニューヨーク州ハ イランド・フォールズ ドライ・クリー ク・ロード アール・ディー ナンバー１ (72)発明者 ガンガダーラ・スワミ・マタド アメリカ合衆国12603 ニューヨーク州ポ ーキープシー スパーウェイ ５ (72)発明者 サンパス・プルショタマン アメリカ合衆国10598 ニューヨーク州ヨ ークタウン・ハイツ ラヴォア・コート 2075 (72)発明者 リーゼン・シー アメリカ合衆国10598 ニューヨーク州ヨ ークタウン・ハイツ オスロ・ドライブ 45 (72)発明者 トン・ホー＝ミン 台湾 台北市 ティンモウ西路

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】マイクロ電子デバイス・チップのパッケー
    ジへのフリップチップ接続機構に適した相互接続構造で
    あって、 接着／障壁層とはんだ付け可能層を備え、前記接着／障
    壁層が前記デバイスと前記はんだ付け可能層との間にあ
    り、前記はんだ付け可能層がＮｉ、Ｃｏ、Ｆｅ、ＮｉＦ
    ｅ、ＮｉＣｏ、ＣｏＦｅおよびＮｉＣｏＦｅからなる群
    から選択された金属でできている二層ボール制限メタラ
    ジと、 前記はんだ付け可能層上に選択的に配置された、主成分
    のスズと、Ｂｉ、ＡｇおよびＳｂから選択された１種ま
    たは複数の合金元素とを含む１個または複数の無鉛はん
    だボールとを含む相互接続構造。
  2. 【請求項２】前記無鉛はんだボールの前記１種または複
    数の合金元素が、Ｂｉは１〜２０％、Ａｇは１〜５％、
    Ｓｂは１〜１０％の範囲にあることを特徴とする請求項
    １に記載の相互接続構造。
  3. 【請求項３】前記無鉛はんだボールがさらに、Ｚｎ、Ｉ
    ｎ、Ｎｉ、Ｃｏ、およびＣｕからなる群から選択された
    １種または複数の元素を含むことを特徴とする請求項１
    に記載の相互接続構造。
  4. 【請求項４】前記無鉛はんだボールの合金成分が、Ｚｎ
    は０．５〜５％、Ｎｉは０．５〜５％、Ｃｏは０．５〜
    ５％、Ｃｕは０．５〜５％、Ｉｎは０．５〜１０％であ
    ることを特徴とする請求項３に記載の相互接続構造。
  5. 【請求項５】前記はんだ付け可能層の組成が最低２０％
    のＦｅと残量がＮｉであることを特徴とする請求項１に
    記載の相互接続構造。
  6. 【請求項６】前記はんだボールが、Ｓｎ−３．５Ａｇ、
    Ｓｎ−５Ｂｉ、Ｓｎ−５Ｓｂ、Ｓｎ−３．５Ａｇ−１Ｃ
    ｕ、Ｓｎ−５Ｂｉ−１Ｃｕ、Ｓｎ−５Ｓｂ−１Ｃｕ、Ｓ
    ｎ−３．５Ａｇ−２Ｉｎ、Ｓｎ−３．５Ａｇ−１Ｚｎ、
    Ｓｎ−５Ｂｉ−２Ｉｎ、Ｓｎ−５Ｂｉ−２Ａｇ、Ｓｎ−
    ５Ｓｂ−２Ｉｎ、Ｓｎ−５Ｂｉ−２Ａｇ、Ｓｎ−５Ｓｂ
    −１Ｚｎ、Ｓｎ−３．５Ａｇ−２Ｉｎ−１Ｃｕ、Ｓｎ−
    ３．５Ａｇ−２Ｉｎ−１Ｎｉ、Ｓｎ−５Ｂｉ−２Ｉｎ−
    １Ａｇ、Ｓｎ−５Ｂｉ−２Ｉｎ−１Ｃｕ、Ｓｎ−５Ｂｉ
    −２Ｉｎ−１Ｎｉ、Ｓｎ−５Ｓｂ−２Ａｇ−２Ｉｎ、Ｓ
    ｎ−５Ｓｂ−２Ａｇ−１Ｃｕ、およびＳｎ−５Ｓｂ−２
    Ａｇ−１Ｎｉからなる群から選択された金属合金を含む
    ことを特徴とする請求項４に記載の相互接続構造。
  7. 【請求項７】前記接着／障壁層がＣｒおよびＴｉＷから
    選択された金属であることを特徴とする請求項１に記載
    の相互接続構造。
  8. 【請求項８】マイクロ電子デバイス・チップのパッケー
    ジへのフリップチップ接続に適した相互接続構造であっ
    て、 接着／障壁層と前記接着／障壁層の上にある接着層と前
    記接着層の上にあるはんだ付け可能層とを備え、前記接
    着／障壁層が前記デバイスと前記はんだ付け可能層との
    間にあり、前記はんだ付け可能層がＮｉ、Ｃｏ、Ｆｅ、
    ＮｉＦｅ、ＮｉＣｏ、ＣｏＦｅおよびＮｉＣｏＦｅから
    なる群から選択された金属でできている三層ボール制限
    メタラジと、 前記はんだ付け可能層上に選択的に配置され、主成分の
    スズと、Ｂｉ、ＡｇおよびＳｂから選択された１種また
    は複数の合金元素とを含む１個または複数の無鉛はんだ
    ボールとを含む相互接続構造。
  9. 【請求項９】前記無鉛はんだボールの前記１種または複
    数の合金元素が、Ｂｉは１〜２０％、Ａｇは１〜５％、
    Ｓｂは１〜１０％の範囲にあることを特徴とする請求項
    ８に記載の相互接続構造。
  10. 【請求項１０】前記無鉛はんだボールがさらに、Ｚｎ、
    Ｉｎ、Ｎｉ、Ｃｏ、およびＣｕからなる群から選択され
    た１種または複数の元素を含むことを特徴とする請求項
    ８に記載の相互接続構造。
  11. 【請求項１１】前記無鉛はんだボールの合金成分が、Ｚ
    ｎは０．５〜５％、Ｎｉは０．５〜５％、Ｃｏは０．５
    〜５％、Ｃｕは０．５〜５％、Ｉｎは０．５〜１０％で
    あることを特徴とする請求項１０に記載の相互接続構
    造。
  12. 【請求項１２】前記はんだ付け可能層の組成が最低２０
    ％のＦｅと残量がＮｉであることを特徴とする請求項８
    に記載の相互接続構造。
  13. 【請求項１３】前記接着層は、接着／障壁層との界面で
    はＣｒが多く、はんだ付け可能層との界面ではＣｕが多
    い、同時付着したＣｒとＣｕとを含む傾斜ＣｒＣｕ材料
    であることを特徴とする請求項８に記載の相互接続構
    造。
  14. 【請求項１４】前記接着層がＣｒおよびＴｉＷから選択
    されたものであることを特徴とする請求項８に記載の相
    互接続構造。
  15. 【請求項１５】ａ）不動態化したウェーハ上に接着／障
    壁層を付着させる段階と、 ｂ）はんだ付け可能層を前記障壁層と直接接触するよう
    に付着させる段階と、 ｃ）めっきされるはんだパッドと少なくとも同じ厚さの
    フォトレジストによって前記ウェーハ上に相互接続パタ
    ーンを画定する段階と、 ｄ）マスクを通して無鉛はんだ層を付着させる段階と、 ｅ）前記フォトレジストを除去する段階と、 ｆ）前記障壁層および前記はんだ付け可能層の選択的な
    エッチングによってボール制限メタラジを形成する段階
    と、 ｇ）前記はんだをリフローさせる段階とを含むマイクロ
    電子デバイス・チップをパッケージにフリップチップ接
    続するための相互接続構造を製造する方法。
  16. 【請求項１６】前記無鉛はんだは、スズを主成分とし、
    Ｂｉ、ＡｇおよびＳｂから選択された１種または複数の
    合金元素を含むことを特徴とする請求項１５に記載の方
    法。
  17. 【請求項１７】前記無鉛はんだの前記１種または複数の
    合金元素が、Ｂｉは１〜２０％、Ａｇは１〜５％、Ｓｂ
    は１〜１０％の範囲にあることを特徴とする請求項１６
    に記載の方法。
  18. 【請求項１８】前記無鉛はんだがさらに、Ｚｎ、Ｉｎ、
    Ｎｉ、Ｃｏ、Ｃｕからなる群から選択された１種または
    複数の元素を含むことを特徴とする請求項１５に記載の
    方法。
  19. 【請求項１９】前記無鉛はんだの合金成分が、Ｚｎは
    ０．５〜５％、Ｎｉは０．５〜５％、Ｃｏは０．５〜５
    ％、Ｃｕは０．５〜５％、Ｉｎは０．５〜１０％である
    ことを特徴とする請求項１８に記載の方法。
  20. 【請求項２０】前記はんだ付け可能層の組成が最低２０
    ％のＦｅと残量がＮｉであることを特徴とする請求項１
    ５に記載の方法。
  21. 【請求項２１】前記接着／障壁層がＣｒおよびＴｉＷか
    ら選択された金属であることを特徴とする請求項１５に
    記載の方法。
  22. 【請求項２２】前記接着／障壁層と前記はんだ付け可能
    層との間に追加の接着層を付着させる段階をさらに含
    み、前記選択的エッチング段階が前記接着／障壁層、前
    記接着層および前記はんだ付け可能層をエッチングする
    段階を含むことを特徴とする請求項１５に記載の方法。
JP29996296A 1995-12-22 1996-11-12 無鉛はんだを使用する相互接続構造 Expired - Lifetime JP3163017B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US918395P 1995-12-22 1995-12-22
US60/009183 1996-03-12
US08/614984 1996-03-12
US08/614,984 US6224690B1 (en) 1995-12-22 1996-03-12 Flip-Chip interconnections using lead-free solders

Publications (2)

Publication Number Publication Date
JPH09181125A true JPH09181125A (ja) 1997-07-11
JP3163017B2 JP3163017B2 (ja) 2001-05-08

Family

ID=26679162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29996296A Expired - Lifetime JP3163017B2 (ja) 1995-12-22 1996-11-12 無鉛はんだを使用する相互接続構造

Country Status (4)

Country Link
US (1) US6224690B1 (ja)
JP (1) JP3163017B2 (ja)
KR (1) KR100207888B1 (ja)
IE (1) IE79088B1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068410A (ja) * 1998-08-20 2000-03-03 Nishihara Riko Kk Ｐｂに代わる接合材料で接合端子部にバンプメッキを施した ＢＧＡ又は ＣＳＰ等のＩＣパッケ−ジ
WO2000018536A1 (fr) * 1998-09-30 2000-04-06 Matsushita Electric Industrial Co., Ltd. Materiau de brasage et dispositif electrique/electronique utilisant celui-ci
JP2001504760A (ja) * 1997-02-10 2001-04-10 アイオワ ステイト ユニヴァーシティ リサーチ ファウンデーション、インク． 鉛を含まないはんだ
WO2001036148A1 (fr) * 1999-11-18 2001-05-25 Nippon Steel Corporation Alliage de soudage, element electronique dote de globule et de bossage de soudure
JP2002185130A (ja) * 2000-12-11 2002-06-28 Fujitsu Ltd 電子回路装置及び電子部品
EP1223613A2 (en) * 2001-01-15 2002-07-17 Nec Corporation Electrode structure for semiconductor device, manufacturing method and apparatus for the same
JP2010129664A (ja) * 2008-11-26 2010-06-10 Fujitsu Ltd 電子装置及びその製造方法
EP2312622A2 (en) 2009-10-15 2011-04-20 Mitsubishi Electric Corporation Power semiconductor element bonded to a substrate by a Sn-Sb-Cu solder and manufacturing method therefor
JP2011152581A (ja) * 2010-01-28 2011-08-11 Tdk Corp Ｐｂフリーはんだ及び電子部品内蔵モジュール
US8125734B2 (en) 2006-09-05 2012-02-28 Hitachi Global Storage Technologies, Netherlands B.V. Magnetic slider, head gimbal assembly and method for manufacturing the same
WO2012009520A3 (en) * 2010-07-16 2012-06-21 Qualcomm Incorporated Conductive sidewall for microbumps
JP2014045222A (ja) * 2013-12-09 2014-03-13 Fujitsu Ltd 電子装置
JP5723056B1 (ja) * 2014-12-15 2015-05-27 ハリマ化成株式会社 はんだ合金、ソルダペーストおよび電子回路基板
JP2017205790A (ja) * 2016-05-18 2017-11-24 パナソニックＩｐマネジメント株式会社 はんだ合金およびそれを用いた実装構造体
DE102018126509A1 (de) 2017-10-25 2019-04-25 Tdk Corporation Verbindungsstruktur, Elektronikbauteilmodul, Elektronikbauteileinheit, und Verfahren zur Herstellung einer Elektronikbauteileinheit

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
JP3622462B2 (ja) * 1997-12-16 2005-02-23 株式会社日立製作所 半導体装置
US20020009610A1 (en) * 1997-12-16 2002-01-24 Hanae Shimokawa Technical field
WO2001028726A1 (fr) * 1998-04-20 2001-04-26 Senju Metal Industry Co., Ltd. Materiau de revetement a brasure et procede de production correspondant
JP4237325B2 (ja) * 1999-03-11 2009-03-11 株式会社東芝 半導体素子およびその製造方法
US7554829B2 (en) * 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
JP3444245B2 (ja) * 1999-09-03 2003-09-08 日本電気株式会社 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法
WO2001047013A1 (en) * 1999-12-21 2001-06-28 Advanced Micro Devices, Inc. Organic packages with solders for reliable flip chip connections
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US6420262B1 (en) * 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
JP4239352B2 (ja) * 2000-03-28 2009-03-18 株式会社日立製作所 電子装置の製造方法
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
KR100407448B1 (ko) 2000-06-12 2003-11-28 가부시키가이샤 히타치세이사쿠쇼 전자 기기 및 반도체 장치
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
US6429046B1 (en) * 2000-07-13 2002-08-06 Motorola, Inc. Flip chip device and method of manufacture
US6433425B1 (en) * 2000-09-12 2002-08-13 International Business Machines Corporation Electronic package interconnect structure comprising lead-free solders
JP3599101B2 (ja) * 2000-12-11 2004-12-08 株式会社トッパンＮｅｃサーキットソリューションズ はんだ、それを使用したプリント配線基板の表面処理方法及びそれを使用した電子部品の実装方法
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
KR100399338B1 (ko) * 2001-01-12 2003-09-26 주식회사 암트론 표면실장용 복합솔더 및 그의 제조방법
US6784086B2 (en) 2001-02-08 2004-08-31 International Business Machines Corporation Lead-free solder structure and method for high fatigue life
US6747298B2 (en) 2001-07-23 2004-06-08 Cree, Inc. Collets for bonding of light emitting diodes having shaped substrates
US6888167B2 (en) * 2001-07-23 2005-05-03 Cree, Inc. Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
US6853076B2 (en) 2001-09-21 2005-02-08 Intel Corporation Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
US6740427B2 (en) * 2001-09-21 2004-05-25 Intel Corporation Thermo-mechanically robust C4 ball-limiting metallurgy to prevent failure due to die-package interaction and method of making same
MXPA04005835A (es) * 2001-12-15 2005-03-31 Pfarr Stanztechnik Gmbh Soldadura blanda sin plomo.
TWI284376B (en) * 2002-02-21 2007-07-21 Advanced Semiconductor Eng Bump manufacturing method
TW533521B (en) * 2002-02-27 2003-05-21 Advanced Semiconductor Eng Solder ball process
US6846738B2 (en) * 2002-03-13 2005-01-25 Micron Technology, Inc. High permeability composite films to reduce noise in high speed interconnects
US7235457B2 (en) * 2002-03-13 2007-06-26 Micron Technology, Inc. High permeability layered films to reduce noise in high speed interconnects
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US6596621B1 (en) * 2002-05-17 2003-07-22 International Business Machines Corporation Method of forming a lead-free tin-silver-copper based solder alloy on an electronic substrate
US20030219623A1 (en) * 2002-05-21 2003-11-27 Kao Cheng Heng Solder joints with low consumption rate of nickel layer
TW558809B (en) * 2002-06-19 2003-10-21 Univ Nat Central Flip chip package and process of making the same
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US7531898B2 (en) * 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US6960828B2 (en) * 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
KR100476301B1 (ko) * 2002-07-27 2005-03-15 한국과학기술원 전기도금법에 의한 반도체 소자의 플립칩 접속용 ｕｂｍ의형성방법
AU2003272790A1 (en) * 2002-10-08 2004-05-04 Honeywell International Inc. Semiconductor packages, lead-containing solders and anodes and methods of removing alpha-emitters from materials
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
JP4758614B2 (ja) * 2003-04-07 2011-08-31 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 電気めっき組成物および方法
DE10319888A1 (de) 2003-04-25 2004-11-25 Siemens Ag Lotmaterial auf SnAgCu-Basis
US6970053B2 (en) 2003-05-22 2005-11-29 Micron Technology, Inc. Atomic layer deposition (ALD) high permeability layered magnetic films to reduce noise in high speed interconnection
TWI223884B (en) * 2003-06-30 2004-11-11 Advanced Semiconductor Eng Under bump metallurgy structure
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US20050067699A1 (en) * 2003-09-29 2005-03-31 Intel Corporation Diffusion barrier layer for lead free package substrate
JP2007511101A (ja) * 2003-11-10 2007-04-26 ヘンケル コーポレイション Ｌｏｗ−ｋ誘電体含有半導体デバイスと共に使用される電子パッケージング材料
EP1577693B1 (de) * 2004-02-26 2011-07-13 Carl Zeiss SMT GmbH Objektiv mit wenigstens einem optischen Element
TW200603698A (en) * 2004-04-13 2006-01-16 Unitive International Ltd Methods of forming solder bumps on exposed metal pads and related structures
TWI279281B (en) * 2004-05-20 2007-04-21 Theresa Inst Co Ltd Lead-free solder alloy and preparation thereof
WO2006004809A1 (en) * 2004-06-30 2006-01-12 Unitive International Limited Methods of forming lead free solder bumps and related structures
DE102004031878B3 (de) * 2004-07-01 2005-10-06 Epcos Ag Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US20060104855A1 (en) * 2004-11-15 2006-05-18 Metallic Resources, Inc. Lead-free solder alloy
KR100706574B1 (ko) * 2005-06-29 2007-04-13 삼성전자주식회사 무연 솔더볼을 갖는 반도체 패키지 및 그 제조방법
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7233074B2 (en) * 2005-08-11 2007-06-19 Texas Instruments Incorporated Semiconductor device with improved contacts
KR101288790B1 (ko) 2005-09-27 2013-07-29 에이저 시스템즈 엘엘시 플립 칩 반도체 디바이스들을 위한 솔더 범프 구조 및 이의제조 방법
US7847174B2 (en) * 2005-10-19 2010-12-07 Yamaha Corporation Tone generation system controlling the music system
US20070102815A1 (en) * 2005-11-08 2007-05-10 Kaufmann Matthew V Bumping process with self-aligned A1-cap and the elimination of 2nd passivation layer
KR100902163B1 (ko) * 2007-03-28 2009-06-10 한국과학기술원 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법
US20090115070A1 (en) * 2007-09-20 2009-05-07 Junji Tanaka Semiconductor device and method for manufacturing thereof
US9082762B2 (en) * 2009-12-28 2015-07-14 International Business Machines Corporation Electromigration-resistant under-bump metallization of nickel-iron alloys for Sn-rich solder bumps in Pb-free flip-clip
US8698306B2 (en) 2010-05-20 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate contact opening
CN104755221B (zh) * 2012-08-31 2018-06-15 千住金属工业株式会社 导电性密合材料
US9111793B2 (en) 2013-08-29 2015-08-18 International Business Machines Corporation Joining a chip to a substrate with solder alloys having different reflow temperatures
CA2922707C (en) 2013-09-06 2020-05-26 Bryan Willis Robinson Anchorage connector for a safety system
WO2015123952A1 (zh) * 2014-02-24 2015-08-27 南通富士通微电子股份有限公司 半导体封装结构及其形成方法
CN105431253A (zh) 2014-06-24 2016-03-23 播磨化成株式会社 焊料合金、焊料组合物、钎焊膏以及电子线路基板
US9396991B2 (en) 2014-08-25 2016-07-19 Globalfoundries Inc. Multilayered contact structure having nickel, copper, and nickel-iron layers
US20160077398A1 (en) * 2014-09-15 2016-03-17 Gentex Corporation Metal-based plugs for electrochromic devices
JP6135885B2 (ja) * 2015-05-19 2017-05-31 パナソニックＩｐマネジメント株式会社 はんだ合金およびそれを用いた実装構造体
WO2017192517A1 (en) * 2016-05-06 2017-11-09 Alpha Assembly Solutions Inc. High reliability lead-free solder alloy
US10361140B2 (en) 2016-06-10 2019-07-23 International Business Machines Corporation Wafer stacking for integrated circuit manufacturing
JP7067766B2 (ja) * 2017-12-04 2022-05-16 石原ケミカル株式会社 Ｓｎ層又はＳｎ合金層を含む構造体
US20190295979A1 (en) * 2018-03-23 2019-09-26 Nanya Technology Corporation Solder bump, flip chip structure and method for preparing the same
US10453817B1 (en) * 2018-06-18 2019-10-22 Texas Instruments Incorporated Zinc-cobalt barrier for interface in solder bond applications

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806309A (en) * 1988-01-05 1989-02-21 Willard Industries, Inc. Tin base lead-free solder composition containing bismuth, silver and antimony
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
JPH0825050B2 (ja) * 1993-06-08 1996-03-13 日本アルミット株式会社 無含鉛半田合金
US5393489A (en) * 1993-06-16 1995-02-28 International Business Machines Corporation High temperature, lead-free, tin based solder composition
JP3346848B2 (ja) * 1993-08-11 2002-11-18 株式会社日本スペリア社 無鉛はんだ合金
JP3045453B2 (ja) * 1994-06-13 2000-05-29 日本アルミット株式会社 高強度半田合金
US5634268A (en) * 1995-06-07 1997-06-03 International Business Machines Corporation Method for making direct chip attach circuit card

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001504760A (ja) * 1997-02-10 2001-04-10 アイオワ ステイト ユニヴァーシティ リサーチ ファウンデーション、インク． 鉛を含まないはんだ
JP2000068410A (ja) * 1998-08-20 2000-03-03 Nishihara Riko Kk Ｐｂに代わる接合材料で接合端子部にバンプメッキを施した ＢＧＡ又は ＣＳＰ等のＩＣパッケ−ジ
WO2000018536A1 (fr) * 1998-09-30 2000-04-06 Matsushita Electric Industrial Co., Ltd. Materiau de brasage et dispositif electrique/electronique utilisant celui-ci
WO2001036148A1 (fr) * 1999-11-18 2001-05-25 Nippon Steel Corporation Alliage de soudage, element electronique dote de globule et de bossage de soudure
JP2002185130A (ja) * 2000-12-11 2002-06-28 Fujitsu Ltd 電子回路装置及び電子部品
EP1223613A2 (en) * 2001-01-15 2002-07-17 Nec Corporation Electrode structure for semiconductor device, manufacturing method and apparatus for the same
EP1223613A3 (en) * 2001-01-15 2006-04-12 Nec Corporation Electrode structure for semiconductor device, manufacturing method and apparatus for the same
US7282432B2 (en) 2001-01-15 2007-10-16 Nec Corporation Semiconductor device, manufacturing method and apparatus for the same
US7611041B2 (en) 2001-01-15 2009-11-03 Nec Corporation Semiconductor device, manufacturing method and apparatus for the same
US7793818B2 (en) 2001-01-15 2010-09-14 Nec Corporation Semiconductor device, manufacturing method and apparatus for the same
US8125734B2 (en) 2006-09-05 2012-02-28 Hitachi Global Storage Technologies, Netherlands B.V. Magnetic slider, head gimbal assembly and method for manufacturing the same
JP2010129664A (ja) * 2008-11-26 2010-06-10 Fujitsu Ltd 電子装置及びその製造方法
EP2750173A2 (en) 2009-10-15 2014-07-02 Mitsubishi Electric Corporation Power semiconductor element bonded to a substrate by a Sn-Sb-Cu solder and manufacturing method therefor
US8334598B2 (en) 2009-10-15 2012-12-18 Mitsubishi Electric Corporation Power semiconductor device and manufacturing method therefor
EP2312622A2 (en) 2009-10-15 2011-04-20 Mitsubishi Electric Corporation Power semiconductor element bonded to a substrate by a Sn-Sb-Cu solder and manufacturing method therefor
JP2011152581A (ja) * 2010-01-28 2011-08-11 Tdk Corp Ｐｂフリーはんだ及び電子部品内蔵モジュール
WO2012009520A3 (en) * 2010-07-16 2012-06-21 Qualcomm Incorporated Conductive sidewall for microbumps
US8482125B2 (en) 2010-07-16 2013-07-09 Qualcomm Incorporated Conductive sidewall for microbumps
JP2014045222A (ja) * 2013-12-09 2014-03-13 Fujitsu Ltd 電子装置
JP5723056B1 (ja) * 2014-12-15 2015-05-27 ハリマ化成株式会社 はんだ合金、ソルダペーストおよび電子回路基板
WO2016098358A1 (ja) * 2014-12-15 2016-06-23 ハリマ化成株式会社 はんだ合金、ソルダペーストおよび電子回路基板
CN107000130A (zh) * 2014-12-15 2017-08-01 哈利玛化成株式会社 焊料合金、钎焊膏以及电路基板
JP2017205790A (ja) * 2016-05-18 2017-11-24 パナソニックＩｐマネジメント株式会社 はんだ合金およびそれを用いた実装構造体
DE102018126509A1 (de) 2017-10-25 2019-04-25 Tdk Corporation Verbindungsstruktur, Elektronikbauteilmodul, Elektronikbauteileinheit, und Verfahren zur Herstellung einer Elektronikbauteileinheit

Also Published As

Publication number Publication date
KR970053724A (ko) 1997-07-31
KR100207888B1 (ko) 1999-07-15
US6224690B1 (en) 2001-05-01
IE960846A1 (en) 1997-09-24
IE79088B1 (en) 1998-04-08
JP3163017B2 (ja) 2001-05-08

Similar Documents

Publication Publication Date Title
JP3163017B2 (ja) 無鉛はんだを使用する相互接続構造
US7410833B2 (en) Interconnections for flip-chip using lead-free solders and having reaction barrier layers
US8314500B2 (en) Interconnections for flip-chip using lead-free solders and having improved reaction barrier layers
KR100334593B1 (ko) 반도체 소자 및 그 제조 방법
JP3748785B2 (ja) 鉛フリーバンプの形成方法
US6476494B1 (en) Silver-tin alloy solder bumps
US7838954B2 (en) Semiconductor structure with solder bumps
US20080008900A1 (en) Ball Limiting Metallurgy, Interconnection Structure Including the Same, and Method of Forming an Interconnection Structure
Karim et al. Lead-free bump interconnections for flip-chip applications
US20060024943A1 (en) Prevention and control of intermetallic alloy inclusions that form during reflow of Pb free, Sn rich, solders in contacts in microelectronic packaging in integrated circuit contact structures where electroless Ni(P) metallization is present
Arshad et al. Under bump metallurgy (UBM)-A technology review for flip chip packaging
JP6044271B2 (ja) 実装用基板へのはんだ接合材料の実装方法
Karim Lead-Free Bump Interconnections for Flip-Chip Applications Zaheed S. Karim and Rob Schetty 2 Advanced Interconnect Technology Ltd, Hong Kong 2 Shipley Co., LLC, Shipley Ronal Division, Freeport, NY USA

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080223

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140223

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140223

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term